JP2005316679A - 並列演算処理装置 - Google Patents
並列演算処理装置 Download PDFInfo
- Publication number
- JP2005316679A JP2005316679A JP2004133315A JP2004133315A JP2005316679A JP 2005316679 A JP2005316679 A JP 2005316679A JP 2004133315 A JP2004133315 A JP 2004133315A JP 2004133315 A JP2004133315 A JP 2004133315A JP 2005316679 A JP2005316679 A JP 2005316679A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- synchronization
- arithmetic processing
- response
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】ジョブを複数の処理単位に分割し、前記複数の処理単位の各々を、複数の並列計算機のそれぞれに割当てて演算処理を実行する並列計算装置において、前記複数の並列計算機の各々に備えられた演算処理装置は、割当てられた前記処理単位の演算処理完了に応答して、同期要求命令を出力する。さらに、前記複数の演算処理装置の演算処理状態を記憶する記憶回路を備える。そして、前記対応する演算処理装置に割当てられた前記処理単位の演算処理完了に応答して、処理完了情報を記憶するフラグ保持装置と、前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定する同期監視装置とを具備する並列計算装置を構成する。
【選択図】 図1
Description
前記複数の並列計算機(1−n)の各々に備えられ、前記複数の処理単位の中の少なくとも一つの処理単位を演算処理する演算処理装置(11、21)を備える。その演算処理装置(11、21)は、割当てられた前記処理単位の演算処理完了に応答して、同期要求命令を出力するものとする。そしてさらに、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の演算処理状態を記憶する記憶回路(14、24)と、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応し、前記対応する演算処理装置(11、21)に割当てられた前記処理単位の演算処理完了に応答して、処理完了情報を記憶するフラグ保持装置(16、26)と、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応し、前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定する同期監視装置(13、23)とを備えるように並列計算機の各々を構成する。ぞのうえで、前記同期監視装置(13、23)は、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知し、前記演算処理装置(11、21)は、前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行する。このような並列計算装置を構成し、その並列計算装置を動作させることで並列処理を実行する。
これによって、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、最後にその処理単位の演算を完了させた並列計算機を速やかに把握することが可能になる。
前記同期成立パケットを受信した前記他の同期監視装置(13、23)は、前記同期成立パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知する。そして、前記他の演算処理装置(11、21)は、前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行する。このような並列計算装置を構成し、その並列計算装置を動作させることで並列処理を実行する。
これによって、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、最後にその処理単位の演算を完了させた並列計算機が、他の並列計算機にバリア同期成立を速やかに通知することが可能になる。
前記同期要求パケットを受信した前記他の同期監視装置(13、23)は、前記同期要求パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知する。そして、前記他の演算処理装置(11、21)は、前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行する。このような並列計算装置を構成し、その並列計算装置を動作させることで並列処理を実行する。
これによって、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、まだ処理単位の演算を完了させていない並列計算機に、処理単位の演算が完了した他の並列計算機の存在を通知することが可能になり、それに伴って、バリア同期を速やかに実行することが可能になる。
これにより、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、自分自身に対応する演算処理装置に割当てられた処理単位の演算処理が完了したことを記憶することが可能になる。それによって、他の演算処理装置から送信されたバリア同期要求パケットや、バリア同期成立パケットを受信した場合、その受信に対応する情報処理を適切に実行することが可能になる。
これにより、複数の並列計算機で分割された複数の処理単位(タスク)を演算処理する場合、所定の時間が経過したときにシステムを初期状態にすることが可能になり、現ジョブのバリア同期制御から、次ジョブのバリア同期制御への移行を適切に行うことが可能になる。
前記複数の並列計算機(1−n)の各々に備えられた演算処理装置(11、21)が、前記複数の処理単位の中の少なくとも一つの処理単位を演算処理するステップと、割当てられた前記処理単位の演算処理完了に応答して、同期要求命令を出力するステップと、前記複数の並列計算機(1−n)の各々に備えられ記憶回路(14、24)が、前記複数の演算処理装置(11、21)の演算処理状態を記憶するステップと、前記記憶回路(14、24)に記憶された前記演算処理状態を読み出すステップと、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応するフラグ保持装置(16、26)が、前記対応する演算処理装置(11、21)に割当てられた前記処理単位の演算処理完了に応答して、処理完了情報を記憶するステップと、前記複数の並列計算機(1−n)の各々に備えられ、前記複数の演算処理装置(11、21)の中の一つに対応する同期監視装置(13、23)が、前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定するステップと、前記同期監視装置(13、23)が、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置(13、23)に対応する演算処理装置(11、21)に同期成立を通知するステップと、前記演算処理装置(11、21)が、前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行するステップ
を具備するコンピュータで実行可能なプログラムを複数のコンピュータに搭載する。そしてそのコンピュータを動作させることで並列処理を実行する。
以下に、図面を使用して本発明を実施するための最良の形態について述べる。図1は、本発明を実施するための形態における並列演算処理システムの構成を示すブロック図である。図1を参照すると、本実施に実施の形態における並列演算処理システムは、セル間ネットワーク10と、そのセル間ネットワーク10に接続される複数のセル(1−1〜1−n:nは任意の自然数)を備えていることが示されている。(以下の説明では複数のセルが演算処理装置であることを前提に説明を行っていく。)セル間ネットワーク10に接続されている複数の並列演算処理装置(1−1〜1−n)の各々は、同様のモジュールで構成されている。したがって、以下の演算処理装置(セル)の構成に関する説明では、並列演算処理装置1−1に対応させて説明を行っていくものとする。また、図1に示されている複数の並列演算処理装置(1−1〜1−n)の接続形態は、セル間ネットワーク10を介して直線型に接続されているが、これは、本実施の形態における複数の並列演算処理装置(1−1〜1−n)の接続形態を限定するものではない。
以下に、添付図面を使用して、本発明を実施するための形態に示す並列処理システムの動作について述べる。図2Aから図2Cは、本実施の形態の並列処理システムの動作を示すフローチャートである。以下の動作の説明では、本実施の形態における並列処理システムの動作に対する理解を容易にするために、図1に示されている並列演算処理装置1−1と並列演算処理装置1−2とが並列処理を実行する場合に対応させて説明を行う。
10…セル間ネットワーク
11、21…プロセッサ
12、22…バリア同期制御装置
13、23…パケット転送制御装置
14、24…ビットマップレジスタ
15、25…タイマー
16、26…バリア同期フラグ
Claims (10)
- コンピュータによる情報処理が可能なジョブを複数の処理単位に分割し、前記複数の処理単位の各々を、複数の並列計算機のそれぞれに割当てて演算処理を実行する並列計算装置において、
前記複数の並列計算機の各々に備えられ、前記複数の処理単位の中の少なくとも一つの処理単位を演算処理する演算処理装置と、前記演算処理装置は、割当てられた前記処理単位の演算処理完了に応答して、同期要求命令を出力し、
前記複数の並列計算機の各々に備えられ、前記複数の演算処理装置の演算処理状態を記憶する記憶回路と、
前記複数の並列計算機の各々に備えられ、前記複数の演算処理装置の中の一つに対応し、前記対応する演算処理装置に割当てられた前記処理単位の演算処理完了に応答して、処理完了情報を記憶するフラグ保持装置と、
前記複数の並列計算機の各々に備えられ、前記複数の演算処理装置の中の一つに対応し、前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定する同期監視装置と
を具備し、
前記同期監視装置は、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置に対応する演算処理装置に同期成立を通知し、
前記演算処理装置は、前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行する
並列計算装置。 - 請求項1に記載の並列計算装置において、
前記同期監視装置は、前記通知に応答して同期成立パケットを生成し、前記同期成立パケットを他の演算処理装置に備えられた他の同期監視装置に送信し、
前記同期成立パケットを受信した前記他の同期監視装置は、前記同期成立パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置に対応する演算処理装置に同期成立を通知し、
前記他の演算処理装置は、前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行する
並列計算装置。 - 請求項2に記載の並列計算装置において、
前記同期監視装置は、前記監視に対応して前記処理単位の演算処理が未完了である他の演算処理装置を抽出し、前記抽出の完了に応答して、同期要求パケットを生成し、前記同期要求パケットを他の演算処理装置に備えられた他の同期監視装置に送信し、
前記同期要求パケットを受信した前記他の同期監視装置は、前記同期要求パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、前記同期監視装置に対応する演算処理装置に同期成立を通知し、
前記他の演算処理装置は、前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行する
並列計算装置。 - 請求項3に記載の並列計算装置において、
前記同期監視装置は、前記他の同期監視装置から送信された同期要求パケットの受信に応答して前記フラグ保持装置に記憶される情報を検索し、前記検索の結果、前記フラグ保持装置に前記処理完了情報が記憶されている場合、前記同期監視装置に対応する演算処理装置に同期成立を通知し、
前記演算処理装置は、前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行する
並列計算装置。 - 請求項4に記載の並列計算装置において、
前記複数の並列計算機の各々は、タイマーを備え、
前記タイマーは、演算処理装置に割当てられた前記処理単位の演算処理完了に応答して、前記処理完了情報が記憶されるた時刻から所定の時間が経過したかどうかを計測し、前記計測の結果、前記所定の時間が経過した場合、前記記憶回路と前記フラグ保持装置とに記憶された値を初期状態にする
並列計算装置。 - コンピュータによる情報処理が可能なジョブを複数の処理単位に分割し、前記複数の処理単位の各々を、複数の並列計算機のそれぞれに割当てて演算処理を実行する並列計算装置を動作させるコンピュータプログラムにおいて、
前記複数の処理単位の中の少なくとも一つの処理単位を演算処理するステップと、
前記処理単位の演算処理完了に応答して、同期要求命令を出力するステップと、
前記複数の並列計算機の各々に備えられ記憶回路から、前記複数の演算処理装置の演算処理状態を読み出すステップと、
前記複数の並列計算機の各々に備えられたフラグ保持装置から、処理完了情報を示すフラグを読み出すステップと、
前記同期要求命令に応答して前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定するステップと、
前記複数の処理単位の演算処理完了に応答して、同期成立を通知するステップと、
前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行するステップ
を具備するコンピュータで実行可能なプログラム。 - 請求項6に記載のプログラムにおいて、
前記通知に応答して同期成立パケットを生成し、前記同期成立パケットを送信するステップと、
前記同期成立パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、同期成立を通知するステップと、
前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行するステップと
を具備するコンピュータで実行可能なプログラム。 - 請求項7に記載のプログラムにおいて、
前記監視に対応して前記処理単位の演算処理が未完了である他の演算処理装置を抽出し、前記抽出の完了に応答して、同期要求パケットを生成し、前記同期要求パケットを送信するステップと、
前記同期要求パケットの受信に対応して、前記演算処理状態を監視し、前記監視に基づいて前記複数の処理単位の演算処理が完了したかどうかを判定し、前記判定の結果、前記複数の処理単位の演算処理が完了している場合、前記複数の処理単位の演算処理完了に応答して、同期成立を通知するステップと、
前記通知に応答して、前記新たなジョブに対応する新たな処理単位の演算処理を実行するステップ
を具備するコンピュータで実行可能なプログラム。 - 請求項8に記載の並列計算装置において、
前記同期要求パケットの受信に応答して前記フラグ保持装置に記憶される情報を検索し、前記検索の結果、前記フラグ保持装置に前記処理完了情報が記憶されている場合、同期成立を通知するステップと、
前記通知に応答して、新たなジョブに対応する新たな処理単位の演算処理を実行するステップ
を具備するコンピュータで実行可能なプログラム。 - 請求項9に記載のプログラムにおいて、
前記処理完了情報が記憶される時刻から所定の時間が経過したかどうかを計測するステップと、
前記計測の結果、前記所定の時間が経過した場合、前記記憶回路と前記フラグ保持装置とに記憶された値を初期状態にするステップ
を具備するコンピュータで実行可能なプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133315A JP4259390B2 (ja) | 2004-04-28 | 2004-04-28 | 並列演算処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004133315A JP4259390B2 (ja) | 2004-04-28 | 2004-04-28 | 並列演算処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005316679A true JP2005316679A (ja) | 2005-11-10 |
JP4259390B2 JP4259390B2 (ja) | 2009-04-30 |
Family
ID=35444045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004133315A Expired - Fee Related JP4259390B2 (ja) | 2004-04-28 | 2004-04-28 | 並列演算処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4259390B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008027343A (ja) * | 2006-07-25 | 2008-02-07 | Yokogawa Electric Corp | 制御装置 |
WO2008155806A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
US8245015B2 (en) | 2008-07-08 | 2012-08-14 | Sony Corporation | Processor monitoring execution of a synchronization instruction issued to execution sections to detect completion of execution of preceding instructions in an identified thread |
US8397094B2 (en) | 2008-10-31 | 2013-03-12 | Fujitsu Limited | Node-to-node synchronizing apparatus, node-to-node synchronizing method, and computer product |
US9189301B2 (en) | 2011-05-24 | 2015-11-17 | Fujitsu Limited | Data processing method and data processing system |
WO2016093521A1 (ko) * | 2014-12-12 | 2016-06-16 | 삼성전자 주식회사 | 연산 프로세서 및 연산 프로세서의 동작 방법 |
JP2021523438A (ja) * | 2018-05-10 | 2021-09-02 | テラダイン、 インコーポレイテッド | バス同期システム |
CN113821321A (zh) * | 2021-08-31 | 2021-12-21 | 上海商汤阡誓科技有限公司 | 任务处理芯片、方法、装置、计算机设备及存储介质 |
-
2004
- 2004-04-28 JP JP2004133315A patent/JP4259390B2/ja not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008027343A (ja) * | 2006-07-25 | 2008-02-07 | Yokogawa Electric Corp | 制御装置 |
JP5273045B2 (ja) * | 2007-06-20 | 2013-08-28 | 富士通株式会社 | バリア同期方法、装置、及びプロセッサ |
JPWO2008155806A1 (ja) * | 2007-06-20 | 2010-08-26 | 富士通株式会社 | バリア同期方法、装置、及びマルチコアプロセッサ |
US7971029B2 (en) | 2007-06-20 | 2011-06-28 | Fujitsu Limited | Barrier synchronization method, device, and multi-core processor |
WO2008155806A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
US8245015B2 (en) | 2008-07-08 | 2012-08-14 | Sony Corporation | Processor monitoring execution of a synchronization instruction issued to execution sections to detect completion of execution of preceding instructions in an identified thread |
US8397094B2 (en) | 2008-10-31 | 2013-03-12 | Fujitsu Limited | Node-to-node synchronizing apparatus, node-to-node synchronizing method, and computer product |
JP5825346B2 (ja) * | 2011-05-24 | 2015-12-02 | 富士通株式会社 | データ処理方法及びデータ処理システム |
US9189301B2 (en) | 2011-05-24 | 2015-11-17 | Fujitsu Limited | Data processing method and data processing system |
WO2016093521A1 (ko) * | 2014-12-12 | 2016-06-16 | 삼성전자 주식회사 | 연산 프로세서 및 연산 프로세서의 동작 방법 |
KR20160071786A (ko) * | 2014-12-12 | 2016-06-22 | 삼성전자주식회사 | 연산 프로세서 및 연산 프로세서의 동작 방법 |
US11062425B2 (en) | 2014-12-12 | 2021-07-13 | Samsung Electronics Co., Ltd. | Arithmetic processor and method for operating arithmetic processor |
KR102279025B1 (ko) * | 2014-12-12 | 2021-07-19 | 삼성전자주식회사 | 연산 프로세서 및 연산 프로세서의 동작 방법 |
JP2021523438A (ja) * | 2018-05-10 | 2021-09-02 | テラダイン、 インコーポレイテッド | バス同期システム |
CN113821321A (zh) * | 2021-08-31 | 2021-12-21 | 上海商汤阡誓科技有限公司 | 任务处理芯片、方法、装置、计算机设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4259390B2 (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10877766B2 (en) | Embedded scheduling of hardware resources for hardware acceleration | |
KR101754496B1 (ko) | 로컬 검사점들에 대한 오프로드 프로그래밍 모델의 레버리징 | |
CN108647104B (zh) | 请求处理方法、服务器及计算机可读存储介质 | |
JP5737050B2 (ja) | 情報処理装置、割込み制御方法および割込み制御プログラム | |
KR101400286B1 (ko) | 다중 프로세서 시스템에서 작업을 이동시키는 방법 및 장치 | |
US20060085794A1 (en) | Information processing system, information processing method, and program | |
WO2016165304A1 (zh) | 一种实例节点管理的方法及管理设备 | |
US8151147B2 (en) | Synchronize error handling for a plurality of partitions | |
JP2016509700A (ja) | クラスタ化されたコンピュータ・システムで通信チャネルのフェイルオーバを実行する方法、装置、およびプログラム製品(ハイ・パフォーマンス・コンピューティング(hpc)ネットワークにおける通信チャネルのフェイルオーバ) | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
TWI528155B (zh) | 在多核心處理系統中處理核心之重設 | |
CN103942178A (zh) | 多核处理器上实时操作系统与非实时操作系统之间的通信方法 | |
US20110107344A1 (en) | Multi-core apparatus and load balancing method thereof | |
JP2007207026A (ja) | Dma転送装置 | |
US9658861B2 (en) | Boot strap processor assignment for a multi-core processing unit | |
US10379931B2 (en) | Computer system | |
JP2008262419A (ja) | 情報処理装置、オペレーティングシステム選択方法、プログラム。 | |
CN105579963B (zh) | 任务处理装置、电子设备及方法 | |
CN105630576A (zh) | 一种虚拟化平台中的数据处理方法及装置 | |
JP4259390B2 (ja) | 並列演算処理装置 | |
US20190243673A1 (en) | System and method for timing out guest operating system requests from hypervisor level | |
JP5672521B2 (ja) | コンピュータシステム、およびそのチェックポイントリスタート方法 | |
US9372816B2 (en) | Advanced programmable interrupt controller identifier (APIC ID) assignment for a multi-core processing unit | |
US20090077553A1 (en) | Parallel processing of platform level changes during system quiesce | |
JP2021043725A (ja) | 計算システム、計算方法及びプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081008 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20081008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081009 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |