CN113821321A - 任务处理芯片、方法、装置、计算机设备及存储介质 - Google Patents
任务处理芯片、方法、装置、计算机设备及存储介质 Download PDFInfo
- Publication number
- CN113821321A CN113821321A CN202111014881.9A CN202111014881A CN113821321A CN 113821321 A CN113821321 A CN 113821321A CN 202111014881 A CN202111014881 A CN 202111014881A CN 113821321 A CN113821321 A CN 113821321A
- Authority
- CN
- China
- Prior art keywords
- computing
- computing unit
- unit group
- units
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000012545 processing Methods 0.000 title claims abstract description 31
- 230000004044 response Effects 0.000 claims abstract description 26
- 238000004364 calculation method Methods 0.000 claims description 122
- 238000013528 artificial neural network Methods 0.000 claims description 28
- 238000003672 processing method Methods 0.000 claims description 25
- 238000012549 training Methods 0.000 claims description 25
- 238000013500 data storage Methods 0.000 claims description 20
- 238000004590 computer program Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000007726 management method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013136 deep learning model Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/08—Learning methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computational Linguistics (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本公开提供了一种任务处理芯片、方法、装置、计算机设备及存储介质，其中，该方法包括：响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
Description
技术领域
本公开涉及计算机技术领域，具体而言，涉及一种任务处理芯片、方法、装置、计算机设备及存储介质。
背景技术
随着深度学习模型的不断发展，模型规模越来越大，模型参数越来越多。同时，用于训练模型的数据也越来越庞大，使得利用并行运算缩短神经网络训练时间成为了必然的选择。
在对神经网络进行训练时，对于可以并行的计算任务，需要等待所有并行计算全部完成后，才能转入下一步计算，这就带来了并行运算的同步问题。所谓同步，即需要建立一种机制，使得下一步计算知道上一步的计算已经全部完成，如何解决神经网络训练中并行运算的同步问题，以提高神经网络训练效率成为了相关技术领域内亟待解决的问题。
发明内容
本公开实施例至少提供一种任务处理芯片、方法、装置、计算机设备及存储介质。
第一方面，本公开实施例提供了一种任务处理芯片，包括：第一计算单元组和第二计算单元组；
其中，所述第一计算单元组包括多个并行执行的第一计算单元，所述第二计算单元组包括多个并行执行的第二计算单元；
所述第一计算单元组和所述第二计算单元组用于执行如下步骤：
响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
这里，通过响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。这样，通过确定第一计算单元组中各计算单元对应的状态值，即可直接确定第一计算单元组中各第一计算单元的计算状态，当基于状态值确定第一计算单元组中所有第一计算单元均完成任务后，再控制第二计算单元组开始并行计算，从而有效的解决了并行运算中的同步问题。
一种可能的实施方式中，所述控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务，包括：
确定所述第一计算单元组中各第一计算单元的计算结果；
控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
一种可能的实施方式中，所述将与该第一计算单元对应的状态值更新为目标状态值，包括：
确定与所述第一计算单元组对应的目标寄存器；
将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值。
这样，通过读取计算单元组对应的寄存器中存放的各个计算单元的状态值确定各个计算单元是否完成计算任务，可以更为快速的确定计算单元组中各个计算单元的计算状态。
一种可能的实施方式中，所述方法还包括，根据以下方法确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
每隔预设时间间隔，读取所述目标寄存器的状态值；
基于读取的状态值，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值；或者
将所述目标寄存器中存储的状态值输入至与运算器；
基于所述与运算器的输出结果，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
一种可能的实施方式中，根据以下方法确定计算单元组：
将并行执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组。
这样，可以根据神经网络在训练时部分计算任务可以并行执行的特点，对处理器的计算单元进行针对性的划分，使得划分的计算单元能够适应神经网络训练任务在执行时，部分计算任务可以并行执行的特点，以便提高神经网络的训练效率。
第二方面，本公开实施例提供了一种任务处理方法，包括：
响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
第三方面，本公开实施例还提供一种任务处理装置，包括：
更新模块，用于响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
控制模块，用于响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
一种可能的实施方式中，所述控制模块，在控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务时，用于：
确定所述第一计算单元组中各第一计算单元的计算结果；
控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
一种可能的实施方式中，所述更新模块，在将与该第一计算单元对应的状态值更新为目标状态值时，用于：
确定与所述第一计算单元组对应的目标寄存器；
将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值。
一种可能的实施方式中，所述控制模块，还用于根据以下方法确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
每隔预设时间间隔，读取所述目标寄存器的状态值；
基于读取的状态值，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
一种可能的实施方式中，所述控制模块，还用于根据以下方法确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
将所述目标寄存器中存储的状态值输入至与运算器；
基于所述与运算器的输出结果，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
一种可能的实施方式中，所述控制模块用于，根据以下方法确定计算单元组：
将并行执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组。
第四方面，本公开实施例还提供一种计算机设备，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当计算机设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行上述第一方面，或第一方面中任一种可能的实施方式中的步骤。
第五方面，本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述第一方面，或第一方面中任一种可能的实施方式中的步骤。
关于上述任务处理方法、装置、计算机设备、及计算机可读存储介质的效果描述参见上述任务处理芯片的说明，这里不再赘述。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，此处的附图被并入说明书中并构成本说明书中的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本公开实施例所提供的一种任务处理方法的流程图；
图2示出了本公开实施例所提供的任务处理方法中，将与第一计算单元对应的状态值更新为目标状态值的具体方法的流程图；
图3a示出了本公开实施例所提供的任务处理方法中，并行执行计算任务的第一计算单元组的示意图；
图3b示出了本公开实施例所提供的任务处理方法中，与运算器与目标寄存器连接的示意图；
图4示出了本公开实施例所提供的任务处理方法中，一种确定第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值的具体方法的流程图；
图5示出了本公开实施例所提供的任务处理方法中，另一种确定第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值的具体方法的流程图；
图6示出了本公开实施例所提供的任务处理方法中，控制第二计算单元组中的各第二计算单元，并行执行与所述各第二计算单元对应的计算任务的具体方法的流程图；
图7示出了本公开实施例所提供的另一种任务处理方法的流程图；
图8示出了本公开实施例所提供的一种任务处理装置的示意图；
图9示出了本公开实施例所提供的一种计算机设备的结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
本文中术语“和/或”，仅仅是描述一种关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
经研究发现，在对神经网络进行训练时，对于可以并行的计算任务，需要等待所有并行计算全部完成后，才能转入下一步计算，这就带来了并行运算的同步问题。所谓同步，即需要建立一种机制，使得下一步计算知道上一步的计算已经全部完成，如何解决神经网络训练中并行运算的同步问题，以提高神经网络训练效率成为了相关技术领域内亟待解决的问题。
基于上述研究，本公开提供了一种任务处理芯片、方法、装置、计算机设备及存储介质，通过响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。这样，通过确定第一计算单元组中各计算单元对应的状态值，即可直接确定第一计算单元组中各第一计算单元的计算状态，当基于状态值确定第一计算单元组中所有第一计算单元均完成任务后，再控制第二计算单元组开始并行计算，从而有效的解决了并行运算中的同步问题。
为便于对本实施例进行理解，首先对本公开实施例所公开的一种任务处理方法进行详细介绍，本公开实施例所提供的任务处理方法的执行主体一般为具有一定计算能力的计算机设备，该计算机设备例如包括：终端设备或服务器或其它处理设备，终端设备可以为用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备、可穿戴设备等。在一些可能的实现方式中，该任务处理方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。
参见图1所示，为本公开实施例提供的任务处理方法的流程图，所述方法包括步骤S101～S102，其中：
S101：响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值。
S102：响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
以下是对上述步骤的详细介绍。
针对S101，所述第一计算单元组中的第一计算单元，可以是中央处理器(CentralProcessing Unit，CPU)中的运算单元(运算器的运算器最小单元)；或者，也可以是图形处理器(Graphics Processing Unit，GPU)、嵌入式神经网络处理器(Neural-networkProcessing Unit，NPU)等处理器中的计算单元。
实际应用中，处理器包含有多个计算单元，在并行执行计算任务时，为了便于管理，可以将多个计算单元划分为一个计算单元组，同一计算单元组中的各个计算单元，在执行分配给该计算单元组的计算任务时，可以是并行执行的，同一计算单元组中的多个计算单元并行执行的计算任务可以是相同的，也可以是不同的。这样，通过对计算单元组的划分，可以将处理器所包含的多个计算单元划分为多个计算单元组，每个计算单元组可以用来并行执行不同的计算任务，从而可以提高处理器的任务处理能力。
一种可能的实施方式中，在确定计算单元组时，可以将并行执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组。
这里，为了提高神经网络的训练速度，通过会调用处理器的多个线程对神经网络进行训练，由于线程与计算单元之间是一一对应的关系，因此可以将执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组，以方便对所述神经网络训练任务进行管理。
具体的，可以将处理神经网络训练任务中，并行执行计算任务的多个线程分别对应的计算单元，划分为同一计算单元组。这样，在使用处理器执行神经网络训练任务时，可以根据神经网络在训练时部分计算任务可以并行执行的特点，对处理器的计算单元进行针对性的划分，使得划分的计算单元能够适应神经网络训练任务在执行时，部分计算任务可以并行执行的特点，以便提高神经网络的训练效率。
实际应用中，在划分好计算单元组之后，需要统一对所述计算单元组中的计算单元进行管理，因此可以针对每个所述计算单元组，设置一个对应的管理器件来表征计算单元组中各个计算单元的状态(状态可以是计算完成和计算未完成)。
示例性的，以所述处理器为CPU为例，所述管理器件可以是寄存器，在确定所述计算单元组中的各个计算单元的状态时，如果直接依次查看计算单元组中各个计算单元的状态，由于计算单元所对应的内存中用于存放计算结果的数据位数较多，且内存中数据的读取方式较寄存器更为复杂，因此需要花费较多的时间，而在添加了寄存器(管理器件)之后，可以使用寄存器存放各个计算单元的状态，寄存器存放计算单元的状态的数据位数较少，且数据读取方式较为简单，从而通过读取计算单元组对应的寄存器中存放的各个计算单元的状态值确定各个计算单元是否完成计算任务，可以更为快速的确定计算单元组中各个计算单元的计算状态。
一种可能的实施方式中，如图2所示，可以通过以下步骤将与第一计算单元对应的状态值更新为目标状态值：
S201：确定与所述第一计算单元组对应的目标寄存器。
S202：将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值。
这里，所述目标寄存器中包含多个数据存储位，所述第一计算单元组中的第一计算单元与所述目标存储器的数据存储位一一对应。
具体的，所述数据存储位为所述目标寄存器中用来存储数据(或标识)的寄存器位，所述目标寄存器可以通过所述数据存储位的高电平(1)和低电平(0)，存储所述第一计算单元组中各个第一计算单元的计算状态，其中，高电平(1)表示该数据存储位对应的第一计算单元的计算状态为计算完成，低电平(0)表示该数据存储位对应的第一计算单元的计算状态为计算未完成。
示例性的，在检测到所述第一计算单元组中的第一计算单元并行执行计算任务时，所述目标寄存器中的数据存储位的状态值全部置0，以表示此时各所述第一计算单元均在并行执行计算任务(也即计算未完成)，当所述第一计算单元组中的任一第一计算单元完成计算任务后，将所述目标寄存器中与该第一计算单元对应的数据存储位的状态值从0更新为1(目标状态值)，以表示此时该第一计算单元完成计算任务。
一种可能的实施方式中，在将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值时，可以是通过计算任务中的最后一条操作指令更新的。
示例性的，在创建分配至所述第一计算单元组的计算任务时，可以将分配给所述第一计算单元组中，各第一计算单元的计算任务的最后一条操作指令设置为：将与该第一计算单元对应的目标寄存器的数据存储位的状态值更新为目标状态值。
示例性的，并行执行计算任务的第一计算单元组的示意图可以如图3a所示，图3a中，第一计算单元组中包含有5个第一计算单元，与所述第一计算单元组对应的目标寄存器中也相应的包含有5个数据存储位，数据存储位与所述第一计算单元对应(图中实线表示对应关系)，所述目标存储器的状态值由上到下依次为1、1、0、1、0，表示与所述目标存储器对应的第一计算单元组中，各个第一计算单元的状态由上到下依次为计算完成、计算完成、计算未完成、计算完成、计算未完成。
S102：响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
这里，当检测到所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值时，即可确定分配至所述第一计算单元组的计算任务已经全部执行完成，此时可以根据实际计算需求，确定与所述第一计算单元组队员的顺序执行计算任务的第二计算单元组。
在一种可能的实施方式中，所述第二计算单元组可以是所述第一计算单元组，也即在当前的第一计算单元组完成计算任务后，将新的计算任务也分配给所述第一计算单元组进行执行；或者，所述第二计算单元组还可以是除所述第一计算单元组外的其他计算单元组，在所述第一计算单元组完成计算任务后，按照预设的计算任务执行顺序，确定当前需要执行计算任务的第二计算单元组。
一种可能的实施方式中，如图4所示，可以通过以下步骤确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
S401：每隔预设时间间隔，读取所述目标寄存器的状态值。
S402：基于读取的状态值，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
这里，所述每隔预设时间间隔，读取所述目标寄存器的状态值，可以是每隔预设数量的时钟周期，读取所述目标寄存器的数据存储位的状态值。
示例性的，可以每隔100个时钟周期，读取一次所述目标寄存器的状态值。
一种可能的实施方式中，如图5所示，还可以通过以下步骤确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
S501：将所述目标寄存器中存储的状态值输入至与运算器。
S502：基于所述与运算器的输出结果，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
这里，可以设置一个与运算器，并将所述与运算器与所述目标寄存器连接，使得所述目标寄存器中存储的状态值能够作为所述与运算器的输入。
具体的，在将所述目标寄存器中存储的状态值输入至所述与运算器时，由于所述目标寄存器与所述与运算器连接，因此所述目标寄存器中存储的状态值能够直接输入至所述与运算器，作为所述与运算器在进行与运算时的参数。
示例性的，与运算器与目标寄存器连接的示意图可以如图3b所示，图3b中，第一计算单元组中包含有5个第一计算单元，与所述第一计算单元组对应的目标寄存器中也相应的包含有5个数据存储位，与所述目标寄存器对应的与运算器的输入也有5位，所述目标存储器的状态值由上到下依次为1、1、0、1、0，根据与运算器的运算规则，得到所述与运算器的输出结果为0，则可以确定所述第一计算单元组中各第一计算单元对应的状态值不均为所述目标状态值。
示例性的，若图3b中的所述目标存储器的状态值由上到下依次为1、1、1、1、1，根据与运算器的运算规则，得到所述与运算器的输出结果为1，则可以确定所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值。
实际应用中，在检测到所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值后，可以生成中断指令，以指示将与第二计算单元组中各第二计算单元对应的计算任务，分配至对应的第二计算单元。
具体的，所述第二计算单元组中的各第二计算单元所并行执行的计算任务，可以是与所述第一计算单元组所执行的计算任务相关的计算任务，比如，需要使用第一计算单元所执行的计算任务的结算结果的计算任务；或者，也可以是与所述第一计算单元组所执行的计算任务不相关的计算任务，比如，计算优先级较第一计算单元所执行的计算任务较低，但具体计算时不需要使用第一计算单元所执行的计算任务的结算结果的计算任务。
一种可能的实施方式中，如图6所示，可以通过以下步骤控制所述第二计算单元组中的各第二计算单元，并行执行与所述各第二计算单元对应的计算任务：
S601：确定所述第一计算单元组中各第一计算单元的计算结果。
S602：控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
这里，第二计算单元组在执行并行运算时，可以将所述第一计算单元组的计算结果作为并行运算时所使用的参数。
具体的，所述第一计算单元组中各第一计算单元均有对应的一个第一计算结果，在控制所述第二计算单元组中各第二计算单元对所述第一计算结果进行并行运算时，所述第二计算单元可以使用一个所述第一计算结果进行并行运算；或者，也可以使用多个所述第一计算结果进行并行运算。
示例性的，以所述第一计算单元组包含5个第一计算单元为例，各第一计算单元的计算结果依次为计算结果1、计算结果2、计算结果3、计算结果4、计算结果5，第二计算单元在进行并行运算时，可以是仅使用1个计算结果(比如计算结果1)，或者也可以是同时使用多个计算结果(比如计算结果1和计算结果2)，此外，多个第二计算单元也可以使用相同的计算结果(比如2个第二计算单元都仅使用计算结果1)。
下面，以并行执行的计算任务为神经网络训练任务为例，对本公开实施例提供的任务处理方法进行描述。
如图7所示，为本公开实施例提供的另一种任务处理方法的流程图，包括：
S701：将并行执行神经网络训练任务的多个线程分别对应的第一计算单元，确定为第一计算单元组。
S702：响应于第一计算单元组中的第一计算单元开始并行执行计算任务，将与所述第一计算单元组对应的目标寄存器的状态值更新为0。
S703：针对第一计算单元组中的任一第一计算单元，该第一计算单元按照分配的计算任务执行并行运算。
S704：针对第一计算单元组中的任一第一计算单元，判断该第一计算单元是否完成分配的计算任务。
具体的，当所述S704的判断结果为否，则返回执行所述S703继续执行并行运算。
S705：将所述目标寄存器中，与该第一计算单元对应的状态值更新为1。
S706：响应于所述第一计算单元组中各第一计算单元对应的状态值为1，确定第一计算单元组对应的计算任务处理完成。
具体的，上述各步骤的具体内容参照上文相关描述，在此不再展开说明。
本公开实施例提供的任务处理方法，通过响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。这样，通过确定第一计算单元组中各计算单元对应的状态值，即可直接确定第一计算单元组中各第一计算单元的计算状态，当基于状态值确定第一计算单元组中所有第一计算单元均完成任务后，再控制第二计算单元组开始并行计算，从而有效的解决了并行运算中的同步问题。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
基于同一发明构思，本公开实施例中还提供了与任务处理方法对应的任务处理装置，由于本公开实施例中的装置解决问题的原理与本公开实施例上述任务处理方法相似，因此装置的实施可以参见方法的实施，重复之处不再赘述。
参照图8所示，为本公开实施例提供的一种任务处理装置的架构示意图，所述装置包括：更新模块801、确定模块802、控制模块803；其中，
更新模块801，用于响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
控制模块802，用于响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
一种可能的实施方式中，所述控制模块802，在控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务时，用于：
确定所述第一计算单元组中各第一计算单元的计算结果；
控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
一种可能的实施方式中，所述更新模块801，在将与该第一计算单元对应的状态值更新为目标状态值时，用于：
确定与所述第一计算单元组对应的目标寄存器；
将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值。
一种可能的实施方式中，所述控制模块802，还用于根据以下方法确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
每隔预设时间间隔，读取所述目标寄存器的状态值；
基于读取的状态值，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值；或者
将所述目标寄存器中存储的状态值输入至与运算器；
基于所述与运算器的输出结果，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
一种可能的实施方式中，所述更新模块801，用于根据以下方法确定计算单元组：
将并行执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组。
本公开实施例提供的任务处理装置，通过响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。这样，通过确定第一计算单元组中各计算单元对应的状态值，即可直接确定第一计算单元组中各第一计算单元的计算状态，当基于状态值确定第一计算单元组中所有第一计算单元均完成任务后，再控制第二计算单元组开始并行计算，从而有效的解决了并行运算中的同步问题。
关于装置中的各模块的处理流程、以及各模块之间的交互流程的描述可以参照上述方法实施例中的相关说明，这里不再详述。
基于同一技术构思，本公开实施例还提供了一种计算机设备。参照图9所示，为本公开实施例提供的计算机设备900的结构示意图，包括处理器901、存储器902、和总线903。其中，存储器902用于存储执行指令，包括内存9021和外部存储器9022；这里的内存9021也称内存储器，用于暂时存放处理器901中的运算数据，以及与硬盘等外部存储器9022交换的数据，处理器901通过内存9021与外部存储器9022进行数据交换，当计算机设备900运行时，处理器901与存储器902之间通过总线903通信，使得处理器901在执行以下指令：
响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
一种可能的实施方式中，所述处理器901的指令中，所述控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务，包括：
确定所述第一计算单元组中各第一计算单元的计算结果；
控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
一种可能的实施方式中，所述处理器901的指令中，所述将与该第一计算单元对应的状态值更新为目标状态值，包括：
确定与所述第一计算单元组对应的目标寄存器；
将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值。
一种可能的实施方式中，所述处理器901的指令中，还包括根据以下方法确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
每隔预设时间间隔，读取所述目标寄存器的状态值；
基于读取的状态值，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值；或者
将所述目标寄存器中存储的状态值输入至与运算器；
基于所述与运算器的输出结果，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
一种可能的实施方式中，所述处理器901的指令中，根据以下方法确定计算单元组：
将并行执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组。
本公开实施例还提供一种任务处理芯片，包括：第一计算单元组和第二计算单元组；其中，所述第一计算单元组包括多个并行执行的第一计算单元，所述第二计算单元组包括多个并行执行的第二计算单元；所述第一计算单元组和所述第二计算单元组用于执行如本公开任一实施例所述的任务处理方法的步骤。
本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述方法实施例中所述的任务处理方法的步骤。其中，该存储介质可以是易失性或非易失的计算机可读取存储介质。
本公开实施例还提供一种计算机程序产品，该计算机程序产品承载有程序代码，所述程序代码包括的指令可用于执行上述方法实施例中所述的任务处理方法的步骤，具体可参见上述方法实施例，在此不再赘述。
其中，上述计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本公开所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上所述实施例，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并不局限于此，尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本公开实施例技术方案的精神和范围，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种任务处理芯片，其特征在于，包括：第一计算单元组和第二计算单元组；
其中，所述第一计算单元组包括多个并行执行的第一计算单元，所述第二计算单元组包括多个并行执行的第二计算单元；
所述第一计算单元组和所述第二计算单元组用于执行如下步骤：
响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
2.根据权利要求1所述的任务处理芯片，其特征在于，所述控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务，包括：
确定所述第一计算单元组中各第一计算单元的计算结果；
控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
3.根据权利要求1或2所述的任务处理芯片，其特征在于，所述将与该第一计算单元对应的状态值更新为目标状态值，包括：
确定与所述第一计算单元组对应的目标寄存器；
将所述目标寄存器中，与该第一计算单元对应的数据存储位的状态值更新为所述目标状态值。
4.根据权利要求3所述的任务处理芯片，其特征在于，所述任务处理芯片还用于，根据以下方法确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值：
每隔预设时间间隔，读取所述目标寄存器的状态值；基于读取的状态值，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值；或者
将所述目标寄存器中存储的状态值输入至与运算器；基于所述与运算器的输出结果，确定所述第一计算单元组中各第一计算单元对应的状态值是否均为所述目标状态值。
5.根据权利要求1～4任一所述的任务处理芯片，其特征在于，根据以下方法确定计算单元组：
将并行执行神经网络训练任务的多个线程分别对应的计算单元，确定为一个计算单元组。
6.一种任务处理方法，其特征在于，包括：
响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
7.一种任务处理装置，其特征在于，应用于任务处理芯片上，包括：
更新模块，用于响应于第一计算单元组中并行执行的任一第一计算单元完成计算任务，将与该第一计算单元对应的状态值更新为目标状态值；
控制模块，用于响应于所述第一计算单元组中各第一计算单元对应的状态值均为所述目标状态值，控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务。
8.根据权利要求7所述的装置，其特征在于，所述控制模块，在控制与所述第一计算单元组对应的顺序执行的第二计算单元组执行对应的计算任务时，用于：
确定所述第一计算单元组中各第一计算单元的计算结果；
控制所述第二计算单元组中各第二计算单元对所述计算结果进行并行运算。
9.一种计算机设备，其特征在于，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当计算机设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行如权利要求6所述的任务处理方法的步骤。
10.一种计算机可读存储介质，其特征在于，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如权利要求6所述的任务处理方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111014881.9A CN113821321A (zh) | 2021-08-31 | 2021-08-31 | 任务处理芯片、方法、装置、计算机设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111014881.9A CN113821321A (zh) | 2021-08-31 | 2021-08-31 | 任务处理芯片、方法、装置、计算机设备及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113821321A true CN113821321A (zh) | 2021-12-21 |
Family
ID=78923601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111014881.9A Pending CN113821321A (zh) | 2021-08-31 | 2021-08-31 | 任务处理芯片、方法、装置、计算机设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113821321A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316679A (ja) * | 2004-04-28 | 2005-11-10 | Nec Corp | 並列演算処理装置 |
| WO2015016640A1 (ko) * | 2013-08-02 | 2015-02-05 | Ahn Byungik | 신경망 컴퓨팅 장치 및 시스템과 그 방법 |
| CN111273953A (zh) * | 2018-11-19 | 2020-06-12 | Oppo广东移动通信有限公司 | 模型处理方法、装置、终端及存储介质 |
| CN112433914A (zh) * | 2020-11-26 | 2021-03-02 | 成都海光集成电路设计有限公司 | 获取并行计算任务进度的方法及系统 |
-
2021
- 2021-08-31 CN CN202111014881.9A patent/CN113821321A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316679A (ja) * | 2004-04-28 | 2005-11-10 | Nec Corp | 並列演算処理装置 |
| WO2015016640A1 (ko) * | 2013-08-02 | 2015-02-05 | Ahn Byungik | 신경망 컴퓨팅 장치 및 시스템과 그 방법 |
| CN111273953A (zh) * | 2018-11-19 | 2020-06-12 | Oppo广东移动通信有限公司 | 模型处理方法、装置、终端及存储介质 |
| CN112433914A (zh) * | 2020-11-26 | 2021-03-02 | 成都海光集成电路设计有限公司 | 获取并行计算任务进度的方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113222132B (zh) | 乘法器、数据处理方法、芯片、计算机设备及存储介质 | |
| CN111984400A (zh) | 神经网络的内存分配方法及装置 | |
| CN103914276A (zh) | 利用浮点架构的定点除法电路 | |
| CN114840322B (zh) | 任务调度方法及装置、电子设备和存储 | |
| CN105022961A (zh) | 一种计算机数据的保护方法及装置 | |
| CN111353260B (zh) | 一种基于强化学习的计算网格并行区域划分方法和装置 | |
| CN114091589B (zh) | 模型训练方法、装置、电子设备及介质 | |
| CN111160560A (zh) | 预估模拟量子计算所需资源的方法、系统 | |
| CN114296682A (zh) | 浮点数处理装置、方法、电子设备、存储介质及芯片 | |
| CN104572994A (zh) | 用于搜索数据的方法和装置 | |
| CN106371808B (zh) | 一种并行计算的方法及终端 | |
| CN114004335A (zh) | 一种数据处理的方法、装置、电子设备及存储介质 | |
| CN113821321A (zh) | 任务处理芯片、方法、装置、计算机设备及存储介质 | |
| CN103207770A (zh) | 一种在嵌入式系统中实现大数预计算的方法 | |
| EP3716043A1 (en) | Information processor, information processing method, and program | |
| CN115238837B (zh) | 一种数据处理方法、装置、电子设备及存储介质 | |
| CN101339545A (zh) | 一种寄存器配置方法和装置 | |
| CN113305837B (zh) | 机器人的偏差信息确定方法、装置、处理设备及介质 | |
| CN109213476A (zh) | 一种安装包的生成方法、计算机可读存储介质及终端设备 | |
| CN104657087A (zh) | 一种虚拟磁盘映射的方法、装置及系统 | |
| CN115309502A (zh) | 一种容器调度方法及装置 | |
| CN114154380A (zh) | 火箭弹性运动方程系数的计算方法、装置、终端设备及介质 | |
| CN113988277A (zh) | 用于存算一体芯片的神经网络映射方法、装置、设备 | |
| CN106557368B (zh) | Spark程序优化方法和装置 | |
| CN106569778B (zh) | 一种数据处理的方法及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: Floor 1-3, No. 24, Lane 315, Fenggu Road, Xuhui District, Shanghai, 201103 Applicant after: Shanghai Qianshi Technology Co.,Ltd. Address before: 201103 unit 6-78, building 6, No. 1900, Hongmei Road, Xuhui District, Shanghai Applicant before: Shanghai shangtangqian Technology Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |