JP3865043B2 - 反射損失抑圧回路 - Google Patents
反射損失抑圧回路 Download PDFInfo
- Publication number
- JP3865043B2 JP3865043B2 JP2001108775A JP2001108775A JP3865043B2 JP 3865043 B2 JP3865043 B2 JP 3865043B2 JP 2001108775 A JP2001108775 A JP 2001108775A JP 2001108775 A JP2001108775 A JP 2001108775A JP 3865043 B2 JP3865043 B2 JP 3865043B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reflection loss
- frequency
- impedance
- frequency band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/605—Distributed amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
Description
【０００１】
【発明の属する技術分野】
本発明は、種々のマイクロ波・ミリ波回路及びデジタル回路に用いられる反射損失抑圧回路に関する。
【０００２】
【従来の技術】
従来、高周波信号の増幅・発振・混合等を行うマイクロ波・ミリ波回路、及びデジタル信号の増幅・識別・分岐等を行うデジタル回路として種々の回路が考案され、様々なシステムの中で実用化されている。
【０００３】
上記の多種多様な回路の中で、光通信システムや無線通信システムで用いられる分布型の広帯域増幅器を例にとって、図面を参照して説明する。図１６は、従来の分布型増幅器の例を示す回路図である。
【０００４】
この従来の分布型増幅器は、ヘテロ接合バイポーラトランジスタ１（以下「ＨＢＴ」という）とＨＢＴ２とをカスコード接続して構成したＨＢＴカスコード対３を用いたカスコード型の３段構成の分布型増幅器であり、入力端子７より入力信号が入力され、出力端子８より出力信号が出力される。ＨＢＴ１のベース端子には、終端抵抗１２を介してベース電源９よりＤＣ電源が供給され、ＨＢＴ２のコレクタ端子には、終端抵抗１２を介してコレクタ電源１０よりＤＣ電源が供給され、ＨＢＴ２のベース端子には、終端抵抗１２を介してカスコード電源１１よりＤＣ電源が供給される。また、ＨＢＴ２のベース端子は、ＲＦ接地用キャパシタ１３を介して、高周波的に接地されている。
【０００５】
このような構成の増幅器においては、ＨＢＴ１及びＨＢＴ２の寄生リアクタンスと高インピーダンス伝送線路４及び５を組み合わせ、カットオフ周波数の高い、信号源インピーダンス及び負荷インピーダンスに等しい特性インピーダンスを有する伝送線路を形成し、広帯域にわたって平坦な利得と低い反射損失を実現できることが知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１６に示した従来のカスコード型の分布型増幅器では、所要周波数帯域の外側で特に出力側の反射損失が増大し、場合によっては負性抵抗の発生に至るという問題があった。また、それにより回路の安定性が劣化し、寄生発振や不安定動作が起こるという問題があった。
【０００７】
なお、ここでは分布型増幅器を例に挙げたが、以上述べた課題は、高周波信号の増幅・発振・混合等を行うマイクロ波・ミリ波回路、及びデジタル信号の増幅・識別・分岐等を行うデジタル回路等の種々の回路において生じ得る課題である。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、分布型増幅器を始めとする種々の回路に接続することにより、所要周波数帯域内における回路の特性を劣化させることなく、所要周波数帯域外における反射損失を十分に抑圧し、回路の安定性を図ることができる反射損失抑圧回路を提供することにある。
【０００９】
【問題を解決するための手段】
上記の目的を達成するため、本発明の反射損失抑圧回路は、高周波回路あるいはデジタル回路において、特定の周波数帯域における出力インピーダンスあるいは入力インピーダンスを高インピーダンスに変換する伝送線路と、前記伝送線路に出力端子側あるいは入力端子側から見て並列に接続される周波数選択性を有する抵抗接地回路と、を含み、前記抵抗接地回路が、負荷抵抗値あるいは信号源抵抗値近傍の所定の抵抗値を有する抵抗を、前記特定の周波数帯域において低インピーダンスを有し、該周波数帯域外において高インピーダンスを有する１端子対回路で終端した回路で構成され、前記１端子対回路が、前記周波数帯域に含まれる任意の周波数における基本波の波長λに比べ充分小さい長さをδとしたとき、容量素子を基本波の１／２波長よりδだけ短い先端開放スタブで終端した回路で構成され、前記周波数に対応する角周波数ω 0 において、前記容量素子の容量値 C 、前記先端開放スタブの特性インピーダンス Z 0 、伝搬定数γ、及び前記δの間に、 Im[tanh{ γ ( λ /2- δ )}]=- ω 0 × C × Z 0 の関係が成立するものである。
【００１２】
また、本発明の反射損失抑圧回路は、高周波回路あるいはデジタル回路において、特定の周波数帯域における出力インピーダンスあるいは入力インピーダンスを高インピーダンスに変換する伝送線路と、前記伝送線路に出力端子側あるいは入力端子側から見て並列に接続される周波数選択性を有する抵抗接地回路と、を含み、前記抵抗接地回路が、負荷抵抗値あるいは信号源抵抗値近傍の所定の抵抗値を有する抵抗を、前記特定の周波数帯域において低インピーダンスを有し、該周波数帯域外において高インピーダンスを有する１端子対回路で終端した回路で構成され、前記１端子対回路が、前記周波数帯域に含まれる任意の周波数における基本波の波長λに比べ充分小さい長さをδとしたとき、インダクタ素子を基本波の１／２波長よりδだけ長い先端開放スタブで終端した回路で構成され、前記周波数に対応する角周波数ω0において、前記インダクタ素子のインダクタンスL、前記先端開放スタブの特性インピーダンスZ0、伝搬定数γ、及び前記δの間に、Im[tanh{γ(λ/2+δ)}]=Z0/(ω0×L)の関係が成立するものである。
【００１３】
また、本発明においては、前記伝送線路及び前記先端開放スタブが、マイクロストリップ線路、又は、コプレーナ線路を用いて形成される構成とすることもできる。
【００１６】
また、本発明においては、前記伝送線路の電気長が、該伝送線路を見込んだ出力インピーダンスの絶対値が負荷インピーダンスの±５０％の範囲となるように設定され、前記抵抗接地回路を構成する前記抵抗の抵抗値が、前記負荷抵抗値あるいは前記信号源抵抗値の０．５〜２倍の範囲に設定されることが好ましい。
【００１７】
また、本発明の広帯域増幅器は、上記反射損失抑圧回路を、出力端あるいは入力端の少なくとも一方に具備したことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１９】
[第１の実施形態]
まず、本発明の第１の実施形態に係る反射損失抑圧回路について、図１を参照して説明する。図１は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、この実施の形態において、反射損失抑圧回路19以外の部分は図１６に示した従来の分布型増幅器と同一の構成であり、同一部には同一の符号を付してある。
【００２０】
本実施形態の反射損失抑圧回路19は、分布型増幅器の出力端14に直列に接続された伝送線路15と、前記伝送線路15に出力端子8側から見て並列に接続された周波数選択性を有する抵抗接地回路18とから構成される。前記伝送線路15の電気長θは、前記伝送線路15を見込んだ出力インピーダンスZ2の絶対値を最大とする値の前後±50%の範囲に選択される。前記抵抗接地回路18は、抵抗16と、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17とから構成される。前記抵抗16の抵抗値は、負荷抵抗値あるいは信号源抵抗値の0.5〜2倍の範囲に選択される。
【００２１】
上記構成によれば、反射損失を抑圧すべき周波数帯における出力インピーダンスZ1を、伝送線路15により高インピーダンスZ2に変換した後、並列に抵抗接地回路18が接続されるため、回路全体の出力インピーダンスZ3は、ほぼ抵抗16の値に等しくなる。従って抵抗16の抵抗値を負荷抵抗値付近、具体的には0.5〜2倍の範囲に設定することにより、反射損失を抑圧することができる。また、前記抵抗接地回路18、即ち、前記１端子対回路17の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００２２】
[第２の実施形態]
次に、本発明の第２の実施形態に係る反射損失抑圧回路について、図２を参照して説明する。図２は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００２３】
本実施形態の反射損失抑圧回路は、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17を、前記周波数帯域に含まれる任意の周波数に対して基本波の１／４波長の長さを有する先端開放スタブ20により構成することを特徴としている。ここでいう波長とは、先端開放スタブを伝播する電磁波の実効波長を指している。
【００２４】
このように、１端子対回路17として基本波の１／４波長の長さを有する先端開放スタブ20を用いても、前記した第１の実施形態と同様に、反射損失を抑圧することができ、また、前記１端子対回路17の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００２５】
[第３の実施形態]
次に、本発明の第３の実施形態に係る反射損失抑圧回路について、図３乃至図１０を参照して説明する。図３は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図であり、図４は、反射損失抑圧回路中の抵抗接地回路部の回路図である。また、図５及び図６は、本発明の効果を説明するための図であり、図７乃至図１０は、本実施形態の反射損失抑圧回路を装荷した場合と装荷しない場合についてのシミュレーション結果を示す図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００２６】
本実施形態の反射損失抑圧回路は、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17を、キャパシタ21と(λ/2-δ)長先端開放スタブ22とにより構成することを特徴としている。ここで、(λ/2-δ)長先端開放スタブ22は、前記周波数帯域に含まれる任意の周波数に対して基本波の１／２波長からδだけ短い長さを有する先端開放スタブであり、δは基本波の波長λに比較し十分短い長さである。また、前記キャパシタ21の容量Ｃ、前記δ、(λ/2-δ)長先端開放スタブ22の特性インピーダンスZ0、及び伝搬定数γは、前記周波数に対応する角周波数ω0において、次の関係を満足するように選択する。ここで、Im[・]は複素数の虚部をとることを意味する。
【００２７】
【００２８】
次に、本実施形態の反射損失抑圧回路の有する効果について、図４乃至図１０を用いて説明する。
【００２９】
図４は、図３に示した反射損失抑圧回路19中の抵抗接地回路18の部分の回路図である。(λ/2-δ)長先端開放スタブ22及びキャパシタ21を見込んだインピーダンスZi2は、次のように書ける。
【００３０】
【００３１】
ここで、l_=λ/2-δである。説明の為、(λ/2-δ)長先端開放スタブ22が低損失であると仮定すると、(2)式は、次のように書ける。
【００３２】
【００３３】
ここで、αは先端開放スタブ22の減衰定数、βは位相定数であり、γ=α+jβである。今、l_=λ/2-δであるから、βl_=β(λ/2-δ)は角周波数ω0において、πより僅かに小さな値、π−βδをとる。この時容量Cを、次式を満たすように選べば、(3)式の虚部を構成する２つの項は、各周波数ω0において釣り合い、打ち消し合う。
【００３４】
【００３５】
一般に伝送線路の損失は小さく、(3)式の実部は非常に小さいので、Zi2はほぼ０となる。この様子を図５に模式的に示した。
【００３６】
一方、角周波数がω0からずれ、例えばΔωだけ上昇すると、(3)式の虚部を構成する２つの項の値は、図５中の矢印の方向に変化する。正負で釣り合っていた２つの値が同時に減少するため、(3)式の虚部の絶対値は増加する。ここで、δを基本波波長λに比較して十分小さくとることにより、前述の(3)式の虚部の絶対値の周波数に対する増加率を十分大きな値とすることが出来る。従って、抵抗接地回路18の周波数選択性を十分大きなものとすることが出来る。
【００３７】
以上の説明では、簡便の為、(λ/2-δ)長先端開放スタブ22が低損失であると仮定してきた。実際の設計において損失を十分に考慮すべき場合には、(4)式の代りに(1)式を満たすように各パラメータを決定すればよい。
【００３８】
図６は、本実施の形態の反射損失抑圧回路を、分布型増幅器の出力端に接続した図３に示した回路において、反射損失を抑圧すべき周波数帯における反射係数Γi(i=1,2,3)をスミス図表上にプロットしたものである。この例では、前記周波数帯において反射係数の絶対値が１を越えている場合、即ち負性抵抗が発生している場合を扱っているが、反射係数の絶対値が１を越えていない場合、即ち負性抵抗が発生していない場合についても以下の説明及び本発明の効果は全く同様である。
【００３９】
図６に示すように、前記周波数帯において反射損失が増大し負性抵抗の発生に至っている反射係数Γ1を、伝送線路15によりスミス図表の無限遠点付近に移動する。即ち、入力インピーダンスZ1を高インピーダンスZ2に変換する。次に、前述した通り強い周波数選択性を有する抵抗接地回路18を並列に接続することにより、反射係数Γ2をスミス図表の中央付近のΓ3に変換する。即ち、高インピーダンスZ2は、負荷インピーダンスに近いインピーダンスZ3に変換される。従って、前記周波数帯における反射損失は抑圧される。
【００４０】
図７及び図８は、本実施の形態の反射損失抑圧回路を装荷した場合（本発明）と装荷しない場合（図１６に示した従来の場合）について、利得|S21|及び出力側反射損失|S22|の周波数依存性のシミュレーション結果を示している。両図から、本実施の形態の反射損失抑圧回路を装荷することにより、所要帯域内の利得|S21|特性にほとんど影響を与えることなく、所要帯域外での出力側反射損失|S22|の低減が達成されていることが分かる。
【００４１】
また、図９及び図１０は、本実施の形態の反射損失抑圧回路を装荷した場合（本発明）と装荷しない場合（図１６に示した従来の場合）について、スタビリティーファクター及びスタビリティーメジャーの周波数依存性のシミュレーション結果を示している。スタビリティーファクター＞１及びスタビリティーメジャー＞０が満たされたとき、回路は絶対安定性を持つ。両図から分かるように、本実施の形態の反射損失抑圧回路を装荷しない従来の場合には絶対安定性が得られていないのに対して、本実施の形態の反射損失抑圧回路を装荷することにより絶対安定性が得られていることが分かる。
【００４２】
[第４の実施形態]
次に、本発明の第４の実施形態に係る反射損失抑圧回路について、図１１乃至図１３を参照して説明する。図１１は、本実施形態の反射損失抑圧回路を、分布型増幅器の出力端に接続した例を示す回路図である。また、図１２は、反射損失抑圧回路中の抵抗接地回路部分の回路図であり、図１３は本実施形態の反射損失抑圧回路を装荷した場合と装荷しない場合についてのシミュレーション結果を示す図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００４３】
本実施形態の反射損失抑圧回路は、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17を、インダクタ23と(λ/2+δ)長先端開放スタブ24とにより構成することを特徴としている。
【００４４】
ここで、(λ/2+δ)長先端開放スタブ24は、前記周波数帯域に含まれる任意の周波数に対して基本波の１／２波長からδだけ長い長さを有する先端開放スタブである。δは基本波の波長λに比較し十分短い長さである。また、前記インダクタ23のインダクタンスL、前記δ、(λ/2+δ)長先端開放スタブ24の特性インピーダンスZ0、及び伝搬定数γは、前記周波数に対応する角周波数ω0において、次の関係を満足するように選択する。ここで、Im[・]は複素数の虚部をとることを意味する。
【００４５】
【００４６】
次に、本実施形態の反射損失抑圧回路の有する効果について、図１２及び図１３を用いて説明する。
【００４７】
図１２は、図１１に示した反射損失抑圧回路19中の抵抗接地回路18の部分の回路図である。(λ/2+δ)長先端開放スタブ24及びインダクタ23を見込んだインピーダンスZi2は、次のように書ける。ここで、l+=λ/2+δである。
【００４８】
【００４９】
説明の為、(λ/2+δ)長先端開放スタブ24が低損失であると仮定すると、(6)式は、次のように書ける。ここで、αは先端開放スタブ24の減衰定数、βは位相定数であり、γ=α+jβである。
【００５０】
【００５１】
今、l+=λ/2+δであるから、βl+=β(λ/2+δ)は角周波数ω0において、πより僅かに大きな値、π＋βδをとる。この時インダクタンスLを、次式を満たすように選べば、(7)式の虚部を構成する２つの項は、各周波数ω0において釣り合い、打ち消し合う。
【００５２】
【００５３】
一般に伝送線路の損失は小さく、(7)式の実部は非常に小さいので、Zi2はほぼ０となる。この様子を図１３に模式的に示した。
【００５４】
一方、角周波数がω0からずれ、例えばΔωだけ上昇すると、(7)式の虚部を構成する２つの項の値は、図１３中の矢印の方向に変化する。正負で釣り合っていた２つの値が同時に減少するため、(7)式の虚部の絶対値は増加する。ここで、δを基本波波長λに比較して十分小さくとることにより、前述の(7)式の虚部の絶対値の周波数に対する増加率を十分大きな値とすることが出来る。従って、抵抗接地回路18の周波数選択性を十分大きなものとすることが出来る。
【００５５】
以上の説明では、簡便の為、(λ/2+δ)長先端開放スタブ24が低損失であると仮定してきた。実際の設計において損失を十分に考慮すべき場合には、(8)式の代りに(5)式を満たすように各パラメータを決定すればよい。
【００５６】
[第５の実施形態]
次に、本発明の第５の実施形態に係る反射損失抑圧回路について、図１４を参照して説明する。図１４は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００５７】
本実施の形態の反射損失抑圧回路は、周波数選択性を有する抵抗接地回路18を、反射損失を抑圧すべき周波数帯域の信号を通過させる帯域通過フィルタ25を抵抗16を介して接地した回路により構成することを特徴としている。このような構成によっても、反射損失を抑圧することができ、また、前記帯域通過フィルタ25の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００５８】
[第６の実施形態]
次に、本発明の第６の実施形態に係る反射損失抑圧回路について、図１５を参照して説明する。図１５は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、図１４に示した第５の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００５９】
本実施形態の反射損失抑圧回路は、第５の実施形態における帯域通過フィルタ25をインターディジタルキャパシタ26により構成することを特徴としている。このような構成によっても、反射損失を抑圧することができ、また、前記インターディジタルキャパシタ26の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００６０】
なお、以上の実施の形態では、反射損失を抑圧する対象の回路として分布型増幅器を例に説明を行ったが、本発明は上記実施の形態に限定されるものではなく、あらゆるタイプの増幅器、発振器、混合器、周波数逓倍器、周波数分周器、さらには種々のディジタル回路等、様々な回路において必要に応じて適用可能である。
【００６１】
また、以上の実施の形態では、基本素子としてヘテロ接合バイポーラトランジスタＨＢＴ(Hetero-junction Bipolar Transistor)を用いているが、本発明は、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）等のＦＥＴや、シリコンバイポ−ラトランジスタ等、如何なる種類のデバイスを用いた回路に適用できることは言うまでもない。
【００６２】
【発明の効果】
以上説明したように、本発明は、反射損失を抑圧しようとする周波数帯域における出力あるいは入力インピーダンスを、適当な電気長を有する伝送線路により高インピーダンスに変換した後、高い周波数選択性を有する抵抗接地回路を並列に接続することにより、所要周波数帯域における回路特性に影響を与えることなく、所要帯域外の任意の周波数帯域における反射損失を低減することができるという効果を有する。また、反射損失の低減により回路の安定性を向上させることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図２】本発明の第２の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図３】本発明の第３の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図４】本発明の第３の実施形態に係る反射損失抑圧回路の抵抗接地回路の構成を示す回路図である。
【図５】本発明の効果を説明するための模式図である。
【図６】反射損失を抑圧すべき周波数帯における反射係数Γをスミス図表上にプロットした図である。
【図７】本発明の効果を説明するための図であり、利得の周波数依存性のシミュレーション結果を示すグラフである。
【図８】本発明の効果を説明するための図であり、出力側反射損失の周波数依存性のシミュレーション結果を示すグラフである。
【図９】本発明の効果を説明するための図であり、スタビリティーファクターの周波数依存性のシミュレーション結果を示すグラフである。
【図１０】本発明の効果を説明するための図であり、スタビリティーメジャーの周波数依存性のシミュレーション結果を示すグラフである。
【図１１】本発明の第４の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図１２】本発明の第４の実施形態に係る反射損失抑圧回路の抵抗接地回路の構成を示す回路図である。
【図１３】本発明の効果を説明するための模式図である。
【図１４】本発明の第５の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図１５】本発明の第６の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図１６】従来の分布型増幅器を説明するための回路図である。
【符号の説明】
１ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
２ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３ ＨＢＴカスコード対
４ 出力側高インピーダンス伝送線路
５ 入力側高インピーダンス伝送線路
６ 伝送線路
７ 入力端子
８ 出力端子
９ ベース電源
１０ コレクタ電源
１１ カスコード電源
１２ 終端抵抗
１３ ＲＦ接地用キャパシタ
１４ 出力端
１５ 伝送線路
１６ 抵抗
１７ １端子対回路
１８ 抵抗接地回路
１９ 反射損失抑圧回路
２０ λ/4長先端開放スタブ
２１ キャパシタ
２２ (λ/2-δ)長先端開放スタブ
２３ インダクタ
２４ (λ/2+δ)長先端開放スタブ
２５ 帯域通過フィルタ
２６ インターディジタルキャパシタ
【発明の属する技術分野】
本発明は、種々のマイクロ波・ミリ波回路及びデジタル回路に用いられる反射損失抑圧回路に関する。
【０００２】
【従来の技術】
従来、高周波信号の増幅・発振・混合等を行うマイクロ波・ミリ波回路、及びデジタル信号の増幅・識別・分岐等を行うデジタル回路として種々の回路が考案され、様々なシステムの中で実用化されている。
【０００３】
上記の多種多様な回路の中で、光通信システムや無線通信システムで用いられる分布型の広帯域増幅器を例にとって、図面を参照して説明する。図１６は、従来の分布型増幅器の例を示す回路図である。
【０００４】
この従来の分布型増幅器は、ヘテロ接合バイポーラトランジスタ１（以下「ＨＢＴ」という）とＨＢＴ２とをカスコード接続して構成したＨＢＴカスコード対３を用いたカスコード型の３段構成の分布型増幅器であり、入力端子７より入力信号が入力され、出力端子８より出力信号が出力される。ＨＢＴ１のベース端子には、終端抵抗１２を介してベース電源９よりＤＣ電源が供給され、ＨＢＴ２のコレクタ端子には、終端抵抗１２を介してコレクタ電源１０よりＤＣ電源が供給され、ＨＢＴ２のベース端子には、終端抵抗１２を介してカスコード電源１１よりＤＣ電源が供給される。また、ＨＢＴ２のベース端子は、ＲＦ接地用キャパシタ１３を介して、高周波的に接地されている。
【０００５】
このような構成の増幅器においては、ＨＢＴ１及びＨＢＴ２の寄生リアクタンスと高インピーダンス伝送線路４及び５を組み合わせ、カットオフ周波数の高い、信号源インピーダンス及び負荷インピーダンスに等しい特性インピーダンスを有する伝送線路を形成し、広帯域にわたって平坦な利得と低い反射損失を実現できることが知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１６に示した従来のカスコード型の分布型増幅器では、所要周波数帯域の外側で特に出力側の反射損失が増大し、場合によっては負性抵抗の発生に至るという問題があった。また、それにより回路の安定性が劣化し、寄生発振や不安定動作が起こるという問題があった。
【０００７】
なお、ここでは分布型増幅器を例に挙げたが、以上述べた課題は、高周波信号の増幅・発振・混合等を行うマイクロ波・ミリ波回路、及びデジタル信号の増幅・識別・分岐等を行うデジタル回路等の種々の回路において生じ得る課題である。
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、分布型増幅器を始めとする種々の回路に接続することにより、所要周波数帯域内における回路の特性を劣化させることなく、所要周波数帯域外における反射損失を十分に抑圧し、回路の安定性を図ることができる反射損失抑圧回路を提供することにある。
【０００９】
【問題を解決するための手段】
上記の目的を達成するため、本発明の反射損失抑圧回路は、高周波回路あるいはデジタル回路において、特定の周波数帯域における出力インピーダンスあるいは入力インピーダンスを高インピーダンスに変換する伝送線路と、前記伝送線路に出力端子側あるいは入力端子側から見て並列に接続される周波数選択性を有する抵抗接地回路と、を含み、前記抵抗接地回路が、負荷抵抗値あるいは信号源抵抗値近傍の所定の抵抗値を有する抵抗を、前記特定の周波数帯域において低インピーダンスを有し、該周波数帯域外において高インピーダンスを有する１端子対回路で終端した回路で構成され、前記１端子対回路が、前記周波数帯域に含まれる任意の周波数における基本波の波長λに比べ充分小さい長さをδとしたとき、容量素子を基本波の１／２波長よりδだけ短い先端開放スタブで終端した回路で構成され、前記周波数に対応する角周波数ω 0 において、前記容量素子の容量値 C 、前記先端開放スタブの特性インピーダンス Z 0 、伝搬定数γ、及び前記δの間に、 Im[tanh{ γ ( λ /2- δ )}]=- ω 0 × C × Z 0 の関係が成立するものである。
【００１２】
また、本発明の反射損失抑圧回路は、高周波回路あるいはデジタル回路において、特定の周波数帯域における出力インピーダンスあるいは入力インピーダンスを高インピーダンスに変換する伝送線路と、前記伝送線路に出力端子側あるいは入力端子側から見て並列に接続される周波数選択性を有する抵抗接地回路と、を含み、前記抵抗接地回路が、負荷抵抗値あるいは信号源抵抗値近傍の所定の抵抗値を有する抵抗を、前記特定の周波数帯域において低インピーダンスを有し、該周波数帯域外において高インピーダンスを有する１端子対回路で終端した回路で構成され、前記１端子対回路が、前記周波数帯域に含まれる任意の周波数における基本波の波長λに比べ充分小さい長さをδとしたとき、インダクタ素子を基本波の１／２波長よりδだけ長い先端開放スタブで終端した回路で構成され、前記周波数に対応する角周波数ω0において、前記インダクタ素子のインダクタンスL、前記先端開放スタブの特性インピーダンスZ0、伝搬定数γ、及び前記δの間に、Im[tanh{γ(λ/2+δ)}]=Z0/(ω0×L)の関係が成立するものである。
【００１３】
また、本発明においては、前記伝送線路及び前記先端開放スタブが、マイクロストリップ線路、又は、コプレーナ線路を用いて形成される構成とすることもできる。
【００１６】
また、本発明においては、前記伝送線路の電気長が、該伝送線路を見込んだ出力インピーダンスの絶対値が負荷インピーダンスの±５０％の範囲となるように設定され、前記抵抗接地回路を構成する前記抵抗の抵抗値が、前記負荷抵抗値あるいは前記信号源抵抗値の０．５〜２倍の範囲に設定されることが好ましい。
【００１７】
また、本発明の広帯域増幅器は、上記反射損失抑圧回路を、出力端あるいは入力端の少なくとも一方に具備したことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１９】
[第１の実施形態]
まず、本発明の第１の実施形態に係る反射損失抑圧回路について、図１を参照して説明する。図１は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、この実施の形態において、反射損失抑圧回路19以外の部分は図１６に示した従来の分布型増幅器と同一の構成であり、同一部には同一の符号を付してある。
【００２０】
本実施形態の反射損失抑圧回路19は、分布型増幅器の出力端14に直列に接続された伝送線路15と、前記伝送線路15に出力端子8側から見て並列に接続された周波数選択性を有する抵抗接地回路18とから構成される。前記伝送線路15の電気長θは、前記伝送線路15を見込んだ出力インピーダンスZ2の絶対値を最大とする値の前後±50%の範囲に選択される。前記抵抗接地回路18は、抵抗16と、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17とから構成される。前記抵抗16の抵抗値は、負荷抵抗値あるいは信号源抵抗値の0.5〜2倍の範囲に選択される。
【００２１】
上記構成によれば、反射損失を抑圧すべき周波数帯における出力インピーダンスZ1を、伝送線路15により高インピーダンスZ2に変換した後、並列に抵抗接地回路18が接続されるため、回路全体の出力インピーダンスZ3は、ほぼ抵抗16の値に等しくなる。従って抵抗16の抵抗値を負荷抵抗値付近、具体的には0.5〜2倍の範囲に設定することにより、反射損失を抑圧することができる。また、前記抵抗接地回路18、即ち、前記１端子対回路17の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００２２】
[第２の実施形態]
次に、本発明の第２の実施形態に係る反射損失抑圧回路について、図２を参照して説明する。図２は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００２３】
本実施形態の反射損失抑圧回路は、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17を、前記周波数帯域に含まれる任意の周波数に対して基本波の１／４波長の長さを有する先端開放スタブ20により構成することを特徴としている。ここでいう波長とは、先端開放スタブを伝播する電磁波の実効波長を指している。
【００２４】
このように、１端子対回路17として基本波の１／４波長の長さを有する先端開放スタブ20を用いても、前記した第１の実施形態と同様に、反射損失を抑圧することができ、また、前記１端子対回路17の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００２５】
[第３の実施形態]
次に、本発明の第３の実施形態に係る反射損失抑圧回路について、図３乃至図１０を参照して説明する。図３は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図であり、図４は、反射損失抑圧回路中の抵抗接地回路部の回路図である。また、図５及び図６は、本発明の効果を説明するための図であり、図７乃至図１０は、本実施形態の反射損失抑圧回路を装荷した場合と装荷しない場合についてのシミュレーション結果を示す図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００２６】
本実施形態の反射損失抑圧回路は、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17を、キャパシタ21と(λ/2-δ)長先端開放スタブ22とにより構成することを特徴としている。ここで、(λ/2-δ)長先端開放スタブ22は、前記周波数帯域に含まれる任意の周波数に対して基本波の１／２波長からδだけ短い長さを有する先端開放スタブであり、δは基本波の波長λに比較し十分短い長さである。また、前記キャパシタ21の容量Ｃ、前記δ、(λ/2-δ)長先端開放スタブ22の特性インピーダンスZ0、及び伝搬定数γは、前記周波数に対応する角周波数ω0において、次の関係を満足するように選択する。ここで、Im[・]は複素数の虚部をとることを意味する。
【００２７】
次に、本実施形態の反射損失抑圧回路の有する効果について、図４乃至図１０を用いて説明する。
【００２９】
図４は、図３に示した反射損失抑圧回路19中の抵抗接地回路18の部分の回路図である。(λ/2-δ)長先端開放スタブ22及びキャパシタ21を見込んだインピーダンスZi2は、次のように書ける。
【００３０】
ここで、l_=λ/2-δである。説明の為、(λ/2-δ)長先端開放スタブ22が低損失であると仮定すると、(2)式は、次のように書ける。
【００３２】
ここで、αは先端開放スタブ22の減衰定数、βは位相定数であり、γ=α+jβである。今、l_=λ/2-δであるから、βl_=β(λ/2-δ)は角周波数ω0において、πより僅かに小さな値、π−βδをとる。この時容量Cを、次式を満たすように選べば、(3)式の虚部を構成する２つの項は、各周波数ω0において釣り合い、打ち消し合う。
【００３４】
一般に伝送線路の損失は小さく、(3)式の実部は非常に小さいので、Zi2はほぼ０となる。この様子を図５に模式的に示した。
【００３６】
一方、角周波数がω0からずれ、例えばΔωだけ上昇すると、(3)式の虚部を構成する２つの項の値は、図５中の矢印の方向に変化する。正負で釣り合っていた２つの値が同時に減少するため、(3)式の虚部の絶対値は増加する。ここで、δを基本波波長λに比較して十分小さくとることにより、前述の(3)式の虚部の絶対値の周波数に対する増加率を十分大きな値とすることが出来る。従って、抵抗接地回路18の周波数選択性を十分大きなものとすることが出来る。
【００３７】
以上の説明では、簡便の為、(λ/2-δ)長先端開放スタブ22が低損失であると仮定してきた。実際の設計において損失を十分に考慮すべき場合には、(4)式の代りに(1)式を満たすように各パラメータを決定すればよい。
【００３８】
図６は、本実施の形態の反射損失抑圧回路を、分布型増幅器の出力端に接続した図３に示した回路において、反射損失を抑圧すべき周波数帯における反射係数Γi(i=1,2,3)をスミス図表上にプロットしたものである。この例では、前記周波数帯において反射係数の絶対値が１を越えている場合、即ち負性抵抗が発生している場合を扱っているが、反射係数の絶対値が１を越えていない場合、即ち負性抵抗が発生していない場合についても以下の説明及び本発明の効果は全く同様である。
【００３９】
図６に示すように、前記周波数帯において反射損失が増大し負性抵抗の発生に至っている反射係数Γ1を、伝送線路15によりスミス図表の無限遠点付近に移動する。即ち、入力インピーダンスZ1を高インピーダンスZ2に変換する。次に、前述した通り強い周波数選択性を有する抵抗接地回路18を並列に接続することにより、反射係数Γ2をスミス図表の中央付近のΓ3に変換する。即ち、高インピーダンスZ2は、負荷インピーダンスに近いインピーダンスZ3に変換される。従って、前記周波数帯における反射損失は抑圧される。
【００４０】
図７及び図８は、本実施の形態の反射損失抑圧回路を装荷した場合（本発明）と装荷しない場合（図１６に示した従来の場合）について、利得|S21|及び出力側反射損失|S22|の周波数依存性のシミュレーション結果を示している。両図から、本実施の形態の反射損失抑圧回路を装荷することにより、所要帯域内の利得|S21|特性にほとんど影響を与えることなく、所要帯域外での出力側反射損失|S22|の低減が達成されていることが分かる。
【００４１】
また、図９及び図１０は、本実施の形態の反射損失抑圧回路を装荷した場合（本発明）と装荷しない場合（図１６に示した従来の場合）について、スタビリティーファクター及びスタビリティーメジャーの周波数依存性のシミュレーション結果を示している。スタビリティーファクター＞１及びスタビリティーメジャー＞０が満たされたとき、回路は絶対安定性を持つ。両図から分かるように、本実施の形態の反射損失抑圧回路を装荷しない従来の場合には絶対安定性が得られていないのに対して、本実施の形態の反射損失抑圧回路を装荷することにより絶対安定性が得られていることが分かる。
【００４２】
[第４の実施形態]
次に、本発明の第４の実施形態に係る反射損失抑圧回路について、図１１乃至図１３を参照して説明する。図１１は、本実施形態の反射損失抑圧回路を、分布型増幅器の出力端に接続した例を示す回路図である。また、図１２は、反射損失抑圧回路中の抵抗接地回路部分の回路図であり、図１３は本実施形態の反射損失抑圧回路を装荷した場合と装荷しない場合についてのシミュレーション結果を示す図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００４３】
本実施形態の反射損失抑圧回路は、反射損失を抑圧すべき周波数帯において低インピーダンスを呈し、それ以外の周波数帯では高インピーダンスを呈する１端子対回路17を、インダクタ23と(λ/2+δ)長先端開放スタブ24とにより構成することを特徴としている。
【００４４】
ここで、(λ/2+δ)長先端開放スタブ24は、前記周波数帯域に含まれる任意の周波数に対して基本波の１／２波長からδだけ長い長さを有する先端開放スタブである。δは基本波の波長λに比較し十分短い長さである。また、前記インダクタ23のインダクタンスL、前記δ、(λ/2+δ)長先端開放スタブ24の特性インピーダンスZ0、及び伝搬定数γは、前記周波数に対応する角周波数ω0において、次の関係を満足するように選択する。ここで、Im[・]は複素数の虚部をとることを意味する。
【００４５】
次に、本実施形態の反射損失抑圧回路の有する効果について、図１２及び図１３を用いて説明する。
【００４７】
図１２は、図１１に示した反射損失抑圧回路19中の抵抗接地回路18の部分の回路図である。(λ/2+δ)長先端開放スタブ24及びインダクタ23を見込んだインピーダンスZi2は、次のように書ける。ここで、l+=λ/2+δである。
【００４８】
説明の為、(λ/2+δ)長先端開放スタブ24が低損失であると仮定すると、(6)式は、次のように書ける。ここで、αは先端開放スタブ24の減衰定数、βは位相定数であり、γ=α+jβである。
【００５０】
今、l+=λ/2+δであるから、βl+=β(λ/2+δ)は角周波数ω0において、πより僅かに大きな値、π＋βδをとる。この時インダクタンスLを、次式を満たすように選べば、(7)式の虚部を構成する２つの項は、各周波数ω0において釣り合い、打ち消し合う。
【００５２】
一般に伝送線路の損失は小さく、(7)式の実部は非常に小さいので、Zi2はほぼ０となる。この様子を図１３に模式的に示した。
【００５４】
一方、角周波数がω0からずれ、例えばΔωだけ上昇すると、(7)式の虚部を構成する２つの項の値は、図１３中の矢印の方向に変化する。正負で釣り合っていた２つの値が同時に減少するため、(7)式の虚部の絶対値は増加する。ここで、δを基本波波長λに比較して十分小さくとることにより、前述の(7)式の虚部の絶対値の周波数に対する増加率を十分大きな値とすることが出来る。従って、抵抗接地回路18の周波数選択性を十分大きなものとすることが出来る。
【００５５】
以上の説明では、簡便の為、(λ/2+δ)長先端開放スタブ24が低損失であると仮定してきた。実際の設計において損失を十分に考慮すべき場合には、(8)式の代りに(5)式を満たすように各パラメータを決定すればよい。
【００５６】
[第５の実施形態]
次に、本発明の第５の実施形態に係る反射損失抑圧回路について、図１４を参照して説明する。図１４は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、図１に示した第１の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００５７】
本実施の形態の反射損失抑圧回路は、周波数選択性を有する抵抗接地回路18を、反射損失を抑圧すべき周波数帯域の信号を通過させる帯域通過フィルタ25を抵抗16を介して接地した回路により構成することを特徴としている。このような構成によっても、反射損失を抑圧することができ、また、前記帯域通過フィルタ25の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００５８】
[第６の実施形態]
次に、本発明の第６の実施形態に係る反射損失抑圧回路について、図１５を参照して説明する。図１５は、本実施形態の反射損失抑圧回路を分布型増幅器の出力端に接続した例を示す回路図である。なお、図１４に示した第５の実施形態の反射損失抑圧回路と同一部には同一の符号を付してある。
【００５９】
本実施形態の反射損失抑圧回路は、第５の実施形態における帯域通過フィルタ25をインターディジタルキャパシタ26により構成することを特徴としている。このような構成によっても、反射損失を抑圧することができ、また、前記インターディジタルキャパシタ26の周波数選択性を十分高くすることにより、反射損失を抑圧すべき周波数帯外の回路特性に影響を与えること無く、前記効果を実現することができる。
【００６０】
なお、以上の実施の形態では、反射損失を抑圧する対象の回路として分布型増幅器を例に説明を行ったが、本発明は上記実施の形態に限定されるものではなく、あらゆるタイプの増幅器、発振器、混合器、周波数逓倍器、周波数分周器、さらには種々のディジタル回路等、様々な回路において必要に応じて適用可能である。
【００６１】
また、以上の実施の形態では、基本素子としてヘテロ接合バイポーラトランジスタＨＢＴ(Hetero-junction Bipolar Transistor)を用いているが、本発明は、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）やＨＥＭＴ（High Electron Mobility Transistor）等のＦＥＴや、シリコンバイポ−ラトランジスタ等、如何なる種類のデバイスを用いた回路に適用できることは言うまでもない。
【００６２】
【発明の効果】
以上説明したように、本発明は、反射損失を抑圧しようとする周波数帯域における出力あるいは入力インピーダンスを、適当な電気長を有する伝送線路により高インピーダンスに変換した後、高い周波数選択性を有する抵抗接地回路を並列に接続することにより、所要周波数帯域における回路特性に影響を与えることなく、所要帯域外の任意の周波数帯域における反射損失を低減することができるという効果を有する。また、反射損失の低減により回路の安定性を向上させることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図２】本発明の第２の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図３】本発明の第３の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図４】本発明の第３の実施形態に係る反射損失抑圧回路の抵抗接地回路の構成を示す回路図である。
【図５】本発明の効果を説明するための模式図である。
【図６】反射損失を抑圧すべき周波数帯における反射係数Γをスミス図表上にプロットした図である。
【図７】本発明の効果を説明するための図であり、利得の周波数依存性のシミュレーション結果を示すグラフである。
【図８】本発明の効果を説明するための図であり、出力側反射損失の周波数依存性のシミュレーション結果を示すグラフである。
【図９】本発明の効果を説明するための図であり、スタビリティーファクターの周波数依存性のシミュレーション結果を示すグラフである。
【図１０】本発明の効果を説明するための図であり、スタビリティーメジャーの周波数依存性のシミュレーション結果を示すグラフである。
【図１１】本発明の第４の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図１２】本発明の第４の実施形態に係る反射損失抑圧回路の抵抗接地回路の構成を示す回路図である。
【図１３】本発明の効果を説明するための模式図である。
【図１４】本発明の第５の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図１５】本発明の第６の実施形態に係る反射損失抑圧回路の構成を説明するための回路図である。
【図１６】従来の分布型増幅器を説明するための回路図である。
【符号の説明】
１ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
２ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
３ ＨＢＴカスコード対
４ 出力側高インピーダンス伝送線路
５ 入力側高インピーダンス伝送線路
６ 伝送線路
７ 入力端子
８ 出力端子
９ ベース電源
１０ コレクタ電源
１１ カスコード電源
１２ 終端抵抗
１３ ＲＦ接地用キャパシタ
１４ 出力端
１５ 伝送線路
１６ 抵抗
１７ １端子対回路
１８ 抵抗接地回路
１９ 反射損失抑圧回路
２０ λ/4長先端開放スタブ
２１ キャパシタ
２２ (λ/2-δ)長先端開放スタブ
２３ インダクタ
２４ (λ/2+δ)長先端開放スタブ
２５ 帯域通過フィルタ
２６ インターディジタルキャパシタ
Claims (6)
- 高周波回路あるいはデジタル回路において、特定の周波数帯域における出力インピーダンスあるいは入力インピーダンスを高インピーダンスに変換する伝送線路と、前記伝送線路に出力端子側あるいは入力端子側から見て並列に接続される周波数選択性を有する抵抗接地回路と、を含み、
前記抵抗接地回路が、負荷抵抗値あるいは信号源抵抗値近傍の所定の抵抗値を有する抵抗を、前記特定の周波数帯域において低インピーダンスを有し、該周波数帯域外において高インピーダンスを有する１端子対回路で終端した回路で構成され、
前記１端子対回路が、前記周波数帯域に含まれる任意の周波数における基本波の波長λに比べ充分小さい長さをδとしたとき、容量素子を基本波の１／２波長よりδだけ短い先端開放スタブで終端した回路で構成され、前記周波数に対応する角周波数ω 0 において、前記容量素子の容量値 C 、前記先端開放スタブの特性インピーダンス Z 0 、伝搬定数γ、及び前記δの間に、 Im[tanh{ γ ( λ /2- δ )}]=- ω 0 × C × Z 0 の関係が成立することを特徴とする反射損失抑圧回路。 - 高周波回路あるいはデジタル回路において、特定の周波数帯域における出力インピーダンスあるいは入力インピーダンスを高インピーダンスに変換する伝送線路と、前記伝送線路に出力端子側あるいは入力端子側から見て並列に接続される周波数選択性を有する抵抗接地回路と、を含み、
前記抵抗接地回路が、負荷抵抗値あるいは信号源抵抗値近傍の所定の抵抗値を有する抵抗を、前記特定の周波数帯域において低インピーダンスを有し、該周波数帯域外において高インピーダンスを有する１端子対回路で終端した回路で構成され、
前記１端子対回路が、前記周波数帯域に含まれる任意の周波数における基本波の波長λに比べ充分小さい長さをδとしたとき、インダクタ素子を基本波の１／２波長よりδだけ長い先端開放スタブで終端した回路で構成され、前記周波数に対応する角周波数ω 0 において、前記インダクタ素子のインダクタンス L 、前記先端開放スタブの特性インピーダンス Z 0 、伝搬定数γ、及び前記δの間に、 Im[tanh{ γ ( λ /2+ δ )}]=Z 0 /( ω 0 × L) の関係が成立することを特徴とする反射損失抑圧回路。 - 前記伝送線路及び前記先端開放スタブが、マイクロストリップ線路を用いて形成されることを特徴とする請求項１又は２に記載の反射損失抑圧回路。
- 前記伝送線路及び前記先端開放スタブが、コプレーナ線路を用いて形成されることを特徴とする請求項１又は２に記載の反射損失抑圧回路。
- 前記伝送線路の電気長が、該伝送線路を見込んだ出力インピーダンスの絶対値が負荷インピーダンスの±５０％の範囲となるように設定され、前記抵抗接地回路を構成する前記抵抗の抵抗値が、前記負荷抵抗値あるいは前記信号源抵抗値の０．５〜２倍の範囲に設定されることを特徴とする請求項１乃至４のいずれか一に記載の反射損失抑圧回路。
- 請求項１乃至５のいずれか一に記載の反射損失抑圧回路を、出力端あるいは入力端の少なくとも一方に具備したことを特徴とする広帯域増幅器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108775A JP3865043B2 (ja) | 2001-04-06 | 2001-04-06 | 反射損失抑圧回路 |
| EP02714506A EP1391987A4 (en) | 2001-04-06 | 2002-04-05 | REFLECTION LOSS REDUCTION CIRCUIT |
| US10/474,063 US7129804B2 (en) | 2001-04-06 | 2002-04-05 | Reflection loss suppression circuit |
| PCT/JP2002/003452 WO2002082640A1 (fr) | 2001-04-06 | 2002-04-05 | Circuit suppresseur de perte de reflexion |
| CN02811164.8A CN1256805C (zh) | 2001-04-06 | 2002-04-05 | 反射损耗抑制电路 |
| US11/447,838 US7173502B2 (en) | 2001-04-06 | 2006-06-07 | Reflection loss suppression circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001108775A JP3865043B2 (ja) | 2001-04-06 | 2001-04-06 | 反射損失抑圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305419A JP2002305419A (ja) | 2002-10-18 |
| JP3865043B2 true JP3865043B2 (ja) | 2007-01-10 |
Family
ID=18960852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001108775A Expired - Fee Related JP3865043B2 (ja) | 2001-04-06 | 2001-04-06 | 反射損失抑圧回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7129804B2 (ja) |
| EP (1) | EP1391987A4 (ja) |
| JP (1) | JP3865043B2 (ja) |
| CN (1) | CN1256805C (ja) |
| WO (1) | WO2002082640A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4179091B2 (ja) * | 2003-07-28 | 2008-11-12 | 日本電気株式会社 | 電力分配回路及び周波数逓倍器 |
| JP2005159860A (ja) * | 2003-11-27 | 2005-06-16 | Mitsubishi Electric Corp | 広帯域増幅器 |
| JP4896609B2 (ja) * | 2005-07-15 | 2012-03-14 | 三菱電機株式会社 | フィードフォワード増幅器 |
| US7859803B2 (en) * | 2005-09-19 | 2010-12-28 | The Regents Of The University Of California | Voltage overload protection circuits |
| US7813092B2 (en) * | 2005-09-19 | 2010-10-12 | The Regents Of The University Of California | ESD unit protection cell for distributed amplifiers |
| JP2007158660A (ja) * | 2005-12-05 | 2007-06-21 | Alps Electric Co Ltd | 高周波回路 |
| US7400200B2 (en) * | 2006-03-17 | 2008-07-15 | Avago Technologies Wireless Ip Pte Ltd | Linear variable gain traveling wave amplifier |
| CN101136660B (zh) * | 2006-08-29 | 2012-04-18 | 中国电信股份有限公司 | 用于减少桥接抽头对电缆传输性能损伤的匹配吸收器 |
| WO2008026289A1 (fr) * | 2006-08-31 | 2008-03-06 | Fujitsu Limited | Circuit de transmission de données et procédé de transmission |
| JP4643666B2 (ja) * | 2008-02-22 | 2011-03-02 | 株式会社東芝 | ２次高調波抑圧フィルタ |
| US7880558B2 (en) * | 2008-08-29 | 2011-02-01 | Motorola, Inc. | Method and apparatus for adjusting load impedance of a distributed amplifier |
| JP5485068B2 (ja) * | 2010-08-02 | 2014-05-07 | 日本電信電話株式会社 | 分布増幅器 |
| US8786368B2 (en) * | 2011-03-09 | 2014-07-22 | Hittite Microwave Corporation | Distributed amplifier with improved stabilization |
| WO2013089163A1 (ja) * | 2011-12-14 | 2013-06-20 | 日本電気株式会社 | 共振回路、分布型増幅器、及び発振器 |
| US20180019510A1 (en) * | 2015-02-27 | 2018-01-18 | Nec Corporation | Termination circuit, wireless communication device and termination method |
| JP6022136B1 (ja) * | 2015-04-07 | 2016-11-09 | 三菱電機株式会社 | 高周波電力増幅器 |
| JP2017017411A (ja) | 2015-06-29 | 2017-01-19 | 住友電気工業株式会社 | 進行波型増幅器 |
| US9602091B1 (en) * | 2015-12-03 | 2017-03-21 | Peregrine Semiconductor Corporation | Low phase shift, high frequency attenuator |
| CN114567270B (zh) * | 2022-04-29 | 2022-08-16 | 成都嘉纳海威科技有限责任公司 | 一种低成本线性功率放大器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601021A (ja) | 1983-06-16 | 1985-01-07 | Suzuki Motor Co Ltd | 幌付自動車の換気装置 |
| JPS601021U (ja) * | 1984-05-15 | 1985-01-07 | 富士通株式会社 | 導波管形トランジスタ増幅器 |
| JPH0683522B2 (ja) | 1985-12-23 | 1994-10-19 | 松下電工株式会社 | 制御盤 |
| JPS62147903U (ja) * | 1986-03-13 | 1987-09-18 | ||
| JPH03218101A (ja) * | 1990-01-23 | 1991-09-25 | Fujitsu General Ltd | インターデジタルフィルタ |
| JPH05136639A (ja) | 1991-04-08 | 1993-06-01 | Fujitsu Ten Ltd | 高周波用多段増幅回路 |
| JP2870714B2 (ja) | 1991-09-12 | 1999-03-17 | 三菱電機株式会社 | マイクロ波増幅器 |
| JPH06147903A (ja) | 1992-11-06 | 1994-05-27 | Murata Mfg Co Ltd | 角速度センサ |
| JPH06164267A (ja) | 1992-11-27 | 1994-06-10 | Toshiba Corp | 電力増幅器 |
| JPH0738349A (ja) * | 1993-07-19 | 1995-02-07 | Fujitsu Ltd | マイクロ波増幅器 |
| US5736901A (en) * | 1995-04-04 | 1998-04-07 | Matsushita Electric Industrial Co., Ltd. | Radio frequency amplifier with stable operation and restrained oscillation at low frequencies |
| JPH0969731A (ja) * | 1995-08-31 | 1997-03-11 | Mitsubishi Electric Corp | 周波数変換回路 |
| US5920230A (en) | 1997-10-21 | 1999-07-06 | Trw Inc. | HEMT-HBT cascode distributed amplifier |
| JP3175763B2 (ja) | 1998-10-06 | 2001-06-11 | 日本電気株式会社 | マイクロ波発振器 |
-
2001
- 2001-04-06 JP JP2001108775A patent/JP3865043B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-05 US US10/474,063 patent/US7129804B2/en not_active Expired - Fee Related
- 2002-04-05 WO PCT/JP2002/003452 patent/WO2002082640A1/ja not_active Application Discontinuation
- 2002-04-05 EP EP02714506A patent/EP1391987A4/en not_active Withdrawn
- 2002-04-05 CN CN02811164.8A patent/CN1256805C/zh not_active Expired - Fee Related
-
2006
- 2006-06-07 US US11/447,838 patent/US7173502B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002305419A (ja) | 2002-10-18 |
| CN1256805C (zh) | 2006-05-17 |
| US20060238269A1 (en) | 2006-10-26 |
| CN1513227A (zh) | 2004-07-14 |
| US7173502B2 (en) | 2007-02-06 |
| EP1391987A1 (en) | 2004-02-25 |
| WO2002082640A1 (fr) | 2002-10-17 |
| EP1391987A4 (en) | 2006-01-25 |
| US7129804B2 (en) | 2006-10-31 |
| US20040239437A1 (en) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3865043B2 (ja) | 反射損失抑圧回路 | |
| US8487703B2 (en) | Radiofrequency amplifier | |
| CN101667829B (zh) | 电压控制振荡器、单片微波集成电路及高频无线装置 | |
| JP4793807B2 (ja) | 増幅器 | |
| US9692361B2 (en) | Doherty amplifier | |
| US9130511B2 (en) | Power amplifier and linearization techniques using active and passive devices | |
| JP2004503160A (ja) | 複合増幅器を有する送信機 | |
| KR19980701804A (ko) | 증폭기 회로 및 증폭기 회로 동조 방법 | |
| Watanabe et al. | A broadband Doherty power amplifier without a quarter-wave impedance inverting network | |
| US6008694A (en) | Distributed amplifier and method therefor | |
| JP3560464B2 (ja) | 高調波抑圧回路 | |
| CN112020826A (zh) | 放大器 | |
| CN114978045A (zh) | 一种双频Doherty功率放大器及射频分立器件 | |
| KR100203056B1 (ko) | 고주파 전력 증폭기 | |
| Itoh et al. | A 4 to 25 GHz 0.5 W monolithic lossy match amplifier | |
| CN218217310U (zh) | 输入匹配电路和射频电路 | |
| JP3070519B2 (ja) | マイクロ波モノリシック集積回路 | |
| JP3517780B2 (ja) | 能動終端回路およびこれを用いた分布増幅器 | |
| JP2005110283A (ja) | 集積化電力増幅構造体 | |
| JPH0375085B2 (ja) | ||
| KR100378676B1 (ko) | 파이형 출력 전송선 구조를 갖는 진행파 증폭기 | |
| CN115378374A (zh) | 输入匹配电路和射频电路 | |
| Lin et al. | A 26–65 GHz GaAs pHEMT cascaded single stage distributed amplifier with high gain/area efficiency | |
| JPH0738349A (ja) | マイクロ波増幅器 | |
| CN117595804A (zh) | 一种改善相位线性度的宽带高效率功率放大器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060913 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |