JP3855750B2 - 積層型圧電体素子 - Google Patents
積層型圧電体素子 Download PDFInfo
- Publication number
- JP3855750B2 JP3855750B2 JP2001370396A JP2001370396A JP3855750B2 JP 3855750 B2 JP3855750 B2 JP 3855750B2 JP 2001370396 A JP2001370396 A JP 2001370396A JP 2001370396 A JP2001370396 A JP 2001370396A JP 3855750 B2 JP3855750 B2 JP 3855750B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- piezoelectric
- layer
- bonding
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
【技術分野】
本発明は,通電により積層方向に伸縮する積層型圧電体素子に関する。
【0002】
【従来技術】
従来,積層型圧電体素子として,次の構成がよく知られている。
図13〜図15に示すごとく,積層型圧電体素子8は,圧電層81,82の層間に内部電極層83,84を交互に正負に電圧を印加可能となるように形成した圧電スタック80と,該圧電スタック80の側面801,802に,上述の内部電極層83,84と電気的導通を確保して設けた一対の側面電極851,852とよりなる。
なお,圧電層81,82の積層方向の両端はダミー層18,19を設ける。
【0003】
圧電スタック80において,図14,図15に示すごとく,一方の内部電極層83は一方の側面801に露出し,他方の内部電極層84は他方の側面802に露出する。圧電スタック80の側面801,802には,露出した内部電極層83,84の端部と導通する側面電極851,852を形成する。
上記圧電体素子8は,圧電層81,82用のグリーンシートに内部電極層83,84用の印刷部を形成し,交互に積層した後に加圧成形して,乾燥,焼成,機械加工の後に側面電極851,852を設けて作成する。
【0004】
【解決しようとする課題】
近年,積層型圧電体素子を自動車等の燃料噴射用インジェクタの駆動源に用いることが考えられている。インジェクタに用いる場合は,圧電層に対する印加電圧が低くとも大きな変位を得る高性能が要求される。そのため非常に多数の圧電層を積層して圧電体素子を構成することがある。また,圧電体素子に高い信頼性が必要であり,電圧印加時に生じる応力等からクラックが生じることなどがないようにしたい。
【0005】
ところで,上述した図13〜図15にかかる圧電体素子8で,内部電極層83は側面電極851と導通し,内部電極層84は側面電極852と導通し,内部電極層83は側面電極852に対して絶縁性を,内部電極層84は側面電極851に対して絶縁性を確保したい。
そのため,内部電極層83,84は図13から明らかであるが,圧電層81,82の外周よりも一回り小さく形成する。つまり,圧電層81,82の表面に内部電極層83,84の非形成部810,820がある。
【0006】
このため,図15等より明らかであるが,圧電層81,82は内部電極層83,84によって挟まれた部分800にしか電圧が印加されない。よって,圧電体素子8の周辺部が比較的不活性となる。不活性となった部分が歪みの発生を抑圧し,大きな応力の発生原因となる。そして,上記応力から圧電体素子8にクラックや割れが生じるおそれがある。
【0007】
上述した問題を防止するために,図16に示すごとく,圧電層91と同じ面積の内部電極層93を設け,非形成部を持たない全面電極構成の圧電体素子9が考えられる。
しかしながら,全面電極構成は,圧電層91と内部電極層93との接触面積がより広くなる。そして,圧電層91と内部電極層93とは組成が異なるため剥離や焼成歪みが生じやすい。
また,全面電極構成の場合,電極材料をより多く必要とするため,コストが高くなりやすい。
【0008】
また,内部電極層は全面電極構成の場合も,部分電極構成の場合も,圧電層との接合性を確保するため,共材として圧電層と類似または同じ組成のセラミック材を混ぜる。しかしながら,セラミック材を混ぜる分,導電性が低下するため,圧電スタック側面に露出した部分と側面電極との間の導通が確保し難くなるという問題もある。
【0009】
本発明は,かかる従来の問題点に鑑みてなされたもので,圧電層と内部電極層との剥離が生じ難く,側面電極と内部電極層との間の電気的導通が確実に確保可能で,コスト安な積層型圧電体素子を提供しようとするものである。
【0010】
【課題の解決手段】
第1の発明は,印加電圧に応じて伸張する複数の圧電層と印加電圧供給用の内部電極層とを交互に積層した圧電スタックと,該圧電スタックの側面に上記内部電極層と一層おきに導通するよう設けた一対の側面電極とよりなり,
また,上記内部電極層は,上記側面電極との導電性を確保する取出電極層と,上記圧電層との接合性を確保する接合電極層とよりなり,
上記取出電極層は,電極材料を80〜100重量%含有し,
上記接合電極層は,電極材料を含有すると共にセラミック材料を10〜50重量%含有することを特徴とする積層型圧電体素子にある(請求項1)。
【0011】
次に,本発明の作用効果につき説明する。
内部電極層の一部は圧電層との接合性を確保する接合電極層であり,他の部分は側面電極との導通性を確保する取出電極である。
接合電極層によって強く圧電層間が密着し,剥離等が生じ難くなる。
また,取出電極層が側面電極との間の導通性を確保して,取出電極層と側面電極との間の接触抵抗を低くすることができる。特に内部電極層の厚みが薄いときに本発明は有効である。
【0012】
また,内部電極層は電極材料に別の材料を混ぜて構成することが一般的である。接合電極層は圧電層との剥離を防止し,圧電層に電圧を印加できる程度の導電性を有する。そのため,電極材料が従来と比較して少ない量で接合電極層の形成が可能となる。電極材料は高価な貴金属を用いることが一般的であるため,本発明は圧電体素子のコストを低下させることができる。
【0013】
以上,本発明によれば,圧電層と内部電極層との剥離が生じ難く,側面電極と内部電極層との間の電気的導通が確実に確保可能で,コスト安な積層型圧電体素子を提供することができる。
【0014】
【発明の実施の形態】
上記第1の発明(請求項1)にかかる圧電層は圧電効果を持つ材料から構成する。例えばPZT(チタン酸ジルコン酸鉛),PZTに他の元素を添加した材料,チタン酸バリウム,その他圧電効果を持つセラミック類である。また,圧電層の厚みは例えば50〜150μmとする。
上記内部電極層を構成する接合電極層及び取出電極層はいずれも導電材料を含んだ材料からなる。上記導電材料は,具体的にはパラジウム,金,白金,銀,銅等,またはこれら金属の合金を用いることが多い。
【0015】
また,上記接合電極層は取出電極層を介して側面電極から電圧を印加することで,圧電層を伸縮することが可能となる程度の導電性を有する。また,取出電極層が圧電スタックの側面に露出した箇所において,上記側面電極と電気的に導通するよう構成されるため,電気抵抗が低く,側面電極との接触抵抗が小さいように構成する。
また,圧電層に対し内部電極層を部分電極構成または全面電極構成とすることができる。
【0016】
また,後述する図9,図10に示すごとく,取出電極層を内部電極層の中心方向へ向けて嵌入する形状とすることもできる。特に内部電極層の面積が取出電極に比べて広い場合,接合電極層の電気抵抗が高くなり,該接合電極層の電位を,圧電層に充分な電圧を印加できるほど高くできないことがある。
このような場合に,より導電性の高い取出電極層を内部に嵌入形成させてやることで,内部電極層の電位を高めることができる。
【0017】
また,上記接合電極層は上記内部電極層の表面積の80〜99%を占めることが好ましい(請求項2)。
この場合には,確実に圧電層と内部電極層との剥離等を防止することができると共に側面電極との確実な導通を確保することができる。
【0018】
仮に接合電極層の表面積が内部電極層の表面積に占める割合が80%未満である場合は,接合電極層の面積が狭く,圧電層との接合性が弱くなるおそれがある。また,より高価な電極材料を潤沢に含む取出電極層の比率が高くなるため,材料コストが高価となるおそれがある。
また,接合電極層が99%を越えた場合は,取出電極層が狭くなるため,積層時のずれや,焼成歪などにより部分的に取出電極層での取り出しができなくなるおそれがある。
なお,内部電極層の表面積とは圧電層との対向面に関する面積である。
【0019】
また,上記接合電極層は,セラミック材料を10〜50重量%含有することが好ましい。
セラミック材料は圧電層と物性が似ているため,接合電極層の収縮率や熱膨張率等の物性をより圧電層と近い物性にすることができる。従って,接合電極層と圧電層との剥離が生じ難くなり,両者間の接合強度を高めることができる。
【0020】
セラミック材料が10重量%未満である場合は,上述した効果がセラミック材料の不足により実現できなくなるおそれがある。また,50重量%を越えた場合は,接合電極層の抵抗が大きくなりすぎて,圧電層に電圧を印加する役割が果たせなくなるおそれがある(図11,図12参照)。
【0021】
また,上記接合電極層の原料粉末は,上記圧電層の原料粉末よりも平均粒径が大きいことが好ましい(請求項3)。
圧電体素子は,圧電層の原料粉末から作製したグリーンシートに接合電極層や取出電極層の原料粉末をペースト化して所望の形状に印刷し,得られたシートを積層,圧着した後,焼成することにより作製する。
このとき用いる原料粉末の平均粒径を上述のように規定することで,粒子が食い込みやすくなるため(アンカー効果)接合電極層と圧電層との間の接合性を高めることができる。
【0022】
また,上記接合電極層の原料粉末の平均粒径は1〜5μmであることが好ましい(請求項4)。
これにより,粒子が食い込みやすくなるため(アンカー効果)接合電極層と圧電層との間の接合性を高めることができる。
平均粒径が1μmより小さい場合は,食い込みが弱くなるおそれがあり,5μmより大である場合は,反対に粒径が大きくなりすぎて食い込みが弱くなるおそれがある。
【0023】
【実施例】
以下に,図面を用いて本発明の実施例について説明する。
(実施例1)
本発明にかかる圧電体素子及びその製造方法について以下に説明する。
図1〜図3に示すごとく,本例にかかる圧電体素子1は,印加電圧に応じて伸張する複数の圧電層11,12と,印加電圧供給用の内部電極層13,14とを交互に積層した圧電スタック10と,該圧電スタック10の側面101,102に上記内部電極層13,14と一層おきに導通するよう設けた一対の側面電極151,152とよりなる。
【0024】
そして,上記内部電極層13,14は取出電極層132,142と接合電極層131,141とよりなり,上記取出電極層132,142は導電性が高く上記側面電極151,152との導電性を確保し,上記接合電極層131,141は圧電層11,12との接合性を確保する。
【0025】
以下,具体的に説明する。
図1に示すごとく,積層型圧電体素子1は,圧電層11,12の層間に内部電極層13,14を交互に正負に電圧を印加可能となるように形成した圧電スタック10と,該圧電スタック10の側面101,102に設けた一対の側面電極151,152よりなる。
【0026】
圧電スタック10において,内部電極層13は一方の側面101に露出し,内部電極層14は他方の側面102に露出する。圧電スタック10の側面101,102には,露出した内部電極層13,14の端面を導通させるように側面電極151,152を形成する。
なお,図3に示すごとく,内部電極層13と側面電極151とが導通し,内部電極層14と側面電極151とが導通しないようにするため,絶縁部150を側面101において内部電極層14の端面に設ける。側面電極152についても同様である。
【0027】
また,内部電極層13の圧電スタック10の側面101に露出する箇所は取出電極層132よりなる。内部電極層14についても同様の位置に取出電極層142が設けてある。
そして,圧電層11の両面が異なる極となるよう,図1に示すごとく,一方の圧電層11は図面右辺部に取出電極層132を設け,該圧電層11と積層方向に隣接する圧電層12は図面左辺部に取出電極層142を設ける。そして,取出電極層132,142以外の部分は接合電極層131,141とする。そして,上記内部電極層13,14は上記圧電層11,12と同じ面積,つまり全面電極構成である。
【0028】
上記圧電層11,12は厚みが100μm,内部電極層13,14は厚みが5μmである。図1では省略したが,本例にかかる圧電スタック10は全部で500枚の圧電層11,12を積層した。
【0029】
本例の圧電層11,12はジルコン酸チタン酸鉛,つまりPZTよりなる。
上記内部電極層13,14はパラジウムと銀とよりなる電極材料と同じ組成のセラミック材料を共材として含有する。この共材はPZTである。そして,パラジウムと銀とよりなる電極材料は接合電極層131,141では内部電極層13全体の50〜80重量%含まれており,接合電極層131,141の残りは共材やその他の樹脂としてPVB(ポリビニルブチラール),溶剤等といった成分よりなる。
また,取出電極層132,142は,上記電極材料が80〜100重量%で,上述したような共材,樹脂,溶剤等が残りを占める。
【0030】
本例にかかる圧電体素子1の製造方法について説明する。
公知の方法により圧電層11,12の主原料となる酸化鉛,酸化ジルコニウム,酸化チタン,酸化ニオブ,炭酸ストロンチウム等の粉末を所望の組成となるように秤量する。これを混合機にて乾式混合し,その後800〜950℃で仮焼する。
【0031】
次いで,仮焼粉に純水,分散剤を加えてスラリーとし,パールミルにより湿式粉砕する。この粉砕物を乾燥,粉脱脂した後,溶剤,バインダー,可塑剤,分散剤等を加えてボールミルにより混合する。その後,このスラリーを真空装置内で攪拌機により攪拌しながら真空脱泡,粘度調整をする。
次いで,スラリーをドクターブレード装置により一定厚みのシートに成形し,図4に示すごとく,圧電層の4枚分よりもさらに大きな面積のグリーンシート50に打ち抜く。
【0032】
次いで,銀及びパラジウムのペースト(以下,Ag/Pdペーストという)を二種類準備する。ひとつは接合電極層131,141用で,銀70,パラジウム30(重量%)の電極材料を用い,該電極材料60%に対し共材40%(重量%)を添加した組成である。もうひとつは取出電極層132,142用で銀70,パラジウム30(重量%)の電極材料を用い,該電極材料95%に対し共材5%(重量%)を添加した組成である。
【0033】
図4に示すごとく,グリーンシート50の所定の位置に取出電極層132,142用のAg/Pdペーストをスクリーン印刷して印刷部532および542を形成する。
ついで,図5に示すごとく,グリーンシート50の所定の位置に接合電極層131,141用のAg/Pdペーストをスクリーン印刷して印刷部531および541を形成する。
その後,プレス型によるうち抜きでグリーンシート50を切断し,圧電層11,12の一枚分のシート51,52を作成する。
また,圧電層11,12の一枚分と同じ大きさで印刷部を設けていないシートを2枚準備する(図示略)。
【0034】
次いで,これらのシート51,52を図1に示すような圧電スタック10となるように積層して,取出電極層132,142用の印刷部532,542が一方の側面に対しシート51,52の一枚おきに露出するようにする。
また,圧電スタック10の積層方向の上端および下端は印刷部を設けていないシートをそれぞれ配置する。
【0035】
次いで,温水ラバープレス等による熱圧着後,電気炉により400〜700℃で脱脂し,900〜1200℃で焼成する。
そして,取出電極層132,142が露出した側面101,102において,接合電極層131,141が露出している部分に絶縁用樹脂を塗布し,乾燥して絶縁部15とする。
ついで,銀メッキ,ステンレスよりなる板状の側面電極151,152を樹脂銀による接着で貼り付ける。以上により圧電体素子1を得る。
【0036】
本例にかかる作用効果について説明する。
内部電極層13,14の一部は圧電層11,12との接合性を確保する接合電極層131,141であり,他の部分は側面電極151,152との導通性を確保する取出電極151,152である。
接合電極層131,141によって強く圧電層11,12間が密着し,圧電スタック10における剥離等が生じ難くなる。
また,取出電極層132,142が側面電極151,152との間の導通性を確保して,取出電極層132,142と側面電極との間の接触(電気)抵抗を低くすることができる。
【0037】
また,接合電極層131,141はAg/Pdペーストに圧電層11,12用材料を混ぜて構成する。そのため,接合電極層131,141と圧電層11,12との間の収縮率や熱膨張率とが近くなり,両者間の隔離等が防止できる。
また,接合電極層131,141に含まれるAg/Pdペーストの量は,従来と比較して少ない量で済むため,圧電体素子のコストが安くなる。
【0038】
以上,本例によれば,圧電層と内部電極層との剥離が生じ難く,側面電極と内部電極層との間の電気的導通が確実に確保可能で,コスト安な積層型圧電体素子を提供することができる。
なお,図7,図8に示すごとく,圧電層の形状を樽型で構成することもできる。
【0039】
(実施例2)
本例は,接合電極層内部に向かって嵌入部を取出電極層に設ける。
図9に示すごとく,枝分かれを持つ楔型に伸びる嵌入部133,図10に示すごとく,まっすぐに伸びる嵌入部133がある。
その他は実施例1と同様の構成である。
【0040】
嵌入部133を設けることで,内部電極層13の中央付近まで延びる電気の通り道ができる。接合電極層131は圧電層11と同じセラミックが多く含まれているため電気抵抗が高く,取出電極層132を介して印加した電圧が十分に接合電極層131のすみずみまでいきわたらず,電位が低くなって,圧電層11に対する電圧印加が難しくなることがある。
本例のような嵌入部133を設けることで,嵌入部133を中心として高電位な部分が内部電極層13に形成され,圧電層11に対し充分な電圧を印加することができる。
その他詳細は実施例1と同様である。
【0041】
(実施例3)
本例は,図11,図12に示すごとく,接合電極層の圧電層に対する密着強度と接合電極層に添加するセラミック材料として使用する共材の添加量との関係,接合電極層の単位面積あたりの電気抵抗値と共材の添加量との関係について測定した。
【0042】
実施例1と同様の積層型圧電体素子で,接合電極層に対する共材の添加量が異なる試料を7種類,また1種類の試料については各3本の素子を準備した。
そして各試料における接合電極層と圧電層との密着強度を,アムスラー試験機を用いて引張り試験し,測定結果を図11に記載した。
同図より知れるごとく,接合電極層に対する共材の添加量が多くなるほど密着強度が高くなるが,45重量%以上は添加量が増えても密着強度に変化があまりみられないことがわかった。
【0043】
また,焼き付け銀よりなる測定用電極を,試料の側面の+−の電極を取り出していない側(内部電極層が露出していない部分)に設け,設ける範囲は10〜50層分の間で適宜選択する。本例は20層分設けた。1層だけだと測定用電極に対する測定端子の接続が困難となるためである。そして,接合電極層の電気抵抗値を接触抵抗を相殺するため,電圧降下法で測定した。
このようにして測定された抵抗値を20倍して一層あたりの値に換算し,さらに単位面積あたりの値に換算して図12に記載した。
【0044】
図12の縦軸の単位『Ω/□』は接合電極層全体の電気抵抗値(上述の測定により得た値)を接合電極層の面積で割った値を示している。また,図12の縦軸は対数目盛とした。
同図より,共材の添加量が50重量%を越えた付近から急激に電気抵抗値が増大することが明らかである。
【0045】
そして,同図の中央に引いた境界線Mよりも接合電極層の電気抵抗値が高くなった場合,電流が流れにくくなり,圧電層に充分な電圧を印加することが困難となった。
【0046】
以上により,接合電極層に対し,10重量%以上,50重量%未満の共材を添加してやることで,圧電層と優れた密着性が得られることが分かった。特に共材を35重量%以上加えることで高い密着性が得られることが分かった。
【0047】
【図面の簡単な説明】
【図1】実施例1における,圧電スタックの斜視展開図。
【図2】実施例1における,圧電層と内部電極層との断面説明図。
【図3】実施例1における,圧電体素子の斜視図。
【図4】実施例1における,グリーンシートと取出電極層用の印刷部との説明図。
【図5】実施例1における,グリーンシートと取出電極層用,接合電極層用の印刷部との説明図。
【図6】実施例1における,圧電層用のシートの説明図。
【図7】実施例1における,樽型の圧電層を有する圧電スタックの斜視展開図。
【図8】実施例1における,樽型の圧電体素子の斜視説明図。
【図9】実施例2における,枝型の嵌入部を持つ取出電極層用の説明図。
【図10】実施例2における,まっすぐな嵌入部を持つ取出電極層用の説明図。
【図11】実施例3における,接合電極層の圧電層に対する密着強度と共材の添加量との関係を示す線図。
【図12】実施例3における,接合電極層の単位面積あたりの電気抵抗値と共材の添加量との関係を示す線図。
【図13】従来における,部分内部電極層を設けた圧電層の平面図。
【図14】従来における,部分内部電極層を設けた圧電体素子の平面図。
【図15】従来における,部分内部電極層を設けた圧電体素子の説明図。
【図16】従来における,全面内部電極層をもつ圧電スタックの斜視展開図。
【符号の説明】
1...圧電体素子,
10...圧電スタック,
11,12...圧電層,
13,14...内部電極層,
131,141...接合電極層,
132,142...取出電極層,
Claims (4)
- 印加電圧に応じて伸張する複数の圧電層と印加電圧供給用の内部電極層とを交互に積層した圧電スタックと,該圧電スタックの側面に上記内部電極層と一層おきに導通するよう設けた一対の側面電極とよりなり,
また,上記内部電極層は,上記側面電極との導電性を確保する取出電極層と,上記圧電層との接合性を確保する接合電極層とよりなり,
上記取出電極層は,電極材料を80〜100重量%含有し,
上記接合電極層は,電極材料を含有すると共にセラミック材料を10〜50重量%含有することを特徴とする積層型圧電体素子。 - 請求項1において,上記接合電極層は上記内部電極層の表面積の80〜99%を占めることを特徴とする積層型圧電体素子。
- 請求項1または2において,上記接合電極層の原料粉末は,上記圧電層の原料粉末よりも平均粒径が大きいことを特徴とする積層型圧電体素子。
- 請求項3において,上記接合電極層の原料粉末の平均粒径は1〜5μmであることを特徴とする積層型圧電体素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370396A JP3855750B2 (ja) | 2001-12-04 | 2001-12-04 | 積層型圧電体素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370396A JP3855750B2 (ja) | 2001-12-04 | 2001-12-04 | 積層型圧電体素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003174206A JP2003174206A (ja) | 2003-06-20 |
JP3855750B2 true JP3855750B2 (ja) | 2006-12-13 |
Family
ID=19179627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001370396A Expired - Fee Related JP3855750B2 (ja) | 2001-12-04 | 2001-12-04 | 積層型圧電体素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855750B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4868707B2 (ja) * | 2004-01-19 | 2012-02-01 | 京セラ株式会社 | 積層型圧電素子および噴射装置 |
JP4593911B2 (ja) * | 2003-12-18 | 2010-12-08 | 京セラ株式会社 | 積層型圧電素子及び噴射装置 |
JP2005174974A (ja) * | 2003-12-08 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 積層圧電体部品の製造方法 |
JP2005243677A (ja) * | 2004-02-24 | 2005-09-08 | Kyocera Corp | 積層型電子部品とその製造方法およびこれを用いた噴射装置 |
JP5096659B2 (ja) * | 2004-02-27 | 2012-12-12 | 京セラ株式会社 | 圧電アクチュエータおよび印刷ヘッド |
JP5458085B2 (ja) * | 2011-12-20 | 2014-04-02 | 京セラ株式会社 | 積層圧電体、圧電アクチュエータおよび印刷ヘッド |
-
2001
- 2001-12-04 JP JP2001370396A patent/JP3855750B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003174206A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1732146B1 (en) | Multilayer piezoelectric element | |
US7786652B2 (en) | Multi-layer piezoelectric element | |
EP1930962B1 (en) | Layered piezoelectric element and injection device using the same | |
JPH04299588A (ja) | 電歪効果素子 | |
JP3797060B2 (ja) | セラミック積層体及びその製造方法 | |
JP3855750B2 (ja) | 積層型圧電体素子 | |
JP3045531B2 (ja) | 積層型変位素子 | |
JP4654690B2 (ja) | 積層バリスタ | |
CN107195769A (zh) | 多层压电陶瓷堆叠结构、传感器及其制备方法 | |
JPH11121820A (ja) | 積層型圧電アクチュエータ | |
JP4211419B2 (ja) | 積層型圧電体素子 | |
JPH03283581A (ja) | 積層圧電アクチュエータ素子 | |
JP2006303349A (ja) | 圧電セラミック積層素子の製造方法及び圧電セラミック積層アクチュエータ | |
JP4925563B2 (ja) | 積層型圧電素子およびこれを用いた噴射装置 | |
JP2000252537A (ja) | 積層型圧電セラミック | |
JP2666758B2 (ja) | 積層圧電素子 | |
WO2018123354A1 (ja) | 圧電素子 | |
JP2850200B2 (ja) | 積層セラミック電子部品 | |
JPH0476969A (ja) | 電歪効果素子 | |
JP3080033B2 (ja) | 積層型圧電トランス | |
JP2006108546A (ja) | 積層型圧電セラミックス素子およびその製造方法 | |
WO2023157523A1 (ja) | 積層型圧電素子及び電子機器 | |
JPH04337682A (ja) | 圧電効果素子および電歪効果素子 | |
JP3017784B2 (ja) | 積層型変位素子 | |
JPH08181032A (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |