JP3855637B2 - ロータリスイッチ及びロータリスイッチスキャンインターフェース - Google Patents
ロータリスイッチ及びロータリスイッチスキャンインターフェース Download PDFInfo
- Publication number
- JP3855637B2 JP3855637B2 JP2000305857A JP2000305857A JP3855637B2 JP 3855637 B2 JP3855637 B2 JP 3855637B2 JP 2000305857 A JP2000305857 A JP 2000305857A JP 2000305857 A JP2000305857 A JP 2000305857A JP 3855637 B2 JP3855637 B2 JP 3855637B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- binary signal
- rotary switch
- binary
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Keying Circuit Devices (AREA)
- Rotary Switch, Piano Key Switch, And Lever Switch (AREA)
Description
【発明の属する技術分野】
本発明は、ロータリスイッチ及びロータリスイッチスキャンインターフェースに関し、詳しくは、ロータリスイッチから出力される2相信号によりロータリスイッチの回転方向及び回転数を検出するU/D(UP/DOWN)カウンタの動作を確実にする検出方法と、複数のロータリスイッチを使用する場合に信号線数を最小にするロータリスイッチスキャンインターフェースとに関するものである。
【0002】
【従来の技術】
従来、ロータリスイッチの回転方向及び回転数を検出するためにロータリスイッチから出力される2相信号によりアップダウンカウンタ(U/Dカウンタ)を動作させる検出システムが知られている。図4はこのような検出システムの概略構成を示す。
【0003】
図4において、ロータリスイッチ20から出力される2相信号(ROTA及びROTB)は、それぞれローパスフィルタ21及びローパスフィルタ22を介して6ビットのU/Dカウンタ23を有するロータリエンコード24に供給される。U/Dカウンタ23の6ビット出力の内1ビットはロータリスイッチ20の回転方向を示し、5ビットは回転数を示す。
【0004】
図5はロータリスイッチ20の2相信号ROTA及びROTBの各波形の時間的関係を示す。図5において、点線はクリック位置(ロータリスイッチが物理的に停止している状態)を、横方向矢印は回転方向を、黒三角はU/Dカウンタ23のカウント動作が行われる位置を示している。
【0005】
2相信号の値は、いずれも00110011・・と変化し、ロータリスイッチ20が右回転の時はA信号がB信号より1サイクル進み、左回転の時はA信号がB信号より1サイクル遅れるような位相関係になっている。同一時点での2相信号の各値A、Bを(A:B)で表し2相信号の状態ということにする。
【0006】
ロータリスイッチの一つのクリック位置から次のクリック位置まで、即ち、4個の2相信号であるバイナリ信号の一単位を1クリックという。U/Dカウンタ23は1クリックの間に1カウントアップ又はダウンするようになっている。
【0007】
クリック位置では(A:B)は(0:0)である。ロータリスイッチを右方向(順方向)に回転した時、(A:B)は{(0:0)→}(1:0)→(1:1)→(0:1)→(0:0)のように変化する。また、ロータリスイッチを左方向(逆方向)に1クリック回転した時(A:B)は{(0:0)→}(0:1)→(1:1)→(1:0)→(0:0)のように変化する。図6は(A:B)がロータリスイッチ20の回転にしたがって上記値を繰返して変化する様子を示す。
【0008】
上記2相信号の状態(A:B)の変化点においてU/Dカウンタ23のアップカウント動作又はダウンカウントを動作を行わせるルールには図6に示すように従来二つの方式がある。
【0009】
方式1は、B相信号が”1”である時、A相信号が”1”から”0”に変化する変化点でU/Dカウンタ23をカウントアップさせ、B相信号が”1”である時、A相信号が”0”から”1”に変化する変化点でU/Dカウンタ23をカウントダウンさせる。この方式1によれば、クリック位置からU/Dカウンタ23のカウント動作までの間に状態(A:B)が変化する数(変化状態数という)がロータリスイッチの回転方向により異なる。つまり、右方向回転時には、1クリックの3/4位置で(変化状態数3で)カウントアップするが、左回転時には1クリックの2/4位置で(変化状態数2で)カウントダウンする。
【0010】
方式2は、B相信号が”1”である時、A相信号が”1”から”0”に変化する変化点でU/Dカウンタ23をカウントアップし、A相信号が”1”である時、B相信号が”1”から”0”に変化する変化点でU/Dカウンタ23をカウントダウンする。この方式2によれば、ロータリスイッチの回転方向にかかわらずクリック位置からU/Dカウンタ23のカウント動作までの(A:B)の変化状態数はいずれも”3”である。つまり、回転方向に関係なくクリック位置から1クリック幅の3/4位置でカウント動作が行われる。
【0011】
方式2で変化状態数を”3”にセットしてカウント制御を行う場合、ロータリスイッチを必ず1クリック回転させる使用状態では問題が起こらない。しかし、ロータリスイッチを回転した後、完全に1クリック移動しないで元に戻した場合にU/Dカウンタ23のカウント値に誤差が発生するという問題点がある。例えば、完全に1クリック移動せずに右回転してカウントアップした後、左回転して元に戻した場合、(A:B)は(0:0)→(1:0)→(1:1)→(0:1)→(1:1)→(1:0)→(0:0)のように変化し、(1:1)→(0:1)の変化時のカウントアップがそのまま残り、ロータリスイッチの状態は変化していないのにU/Dカウンタ23の値は動いてしまう。
【0012】
なお、方式1では、(1:1)→(0:1)の状態変化でのカウント値の変化は、その後に続く(0:1)→(1:1)の状態変化でのカウント値の変化により打ち消されカウント値は元に戻るから、方式2におけるような上記問題は起こらない。
【0013】
また、従来、n個のロータリスイッチを持つインターフェースにおいては、図4の装置をn個使用している。即ち、2×n本の信号線と2×n個のローパスフィルタ21、22を使用しなければならない。
【0014】
【発明が解決しようとする課題】
上述のように、ロータリスイッチから出力される2相信号をU/Dカウンタに供給し、2相信号の状態(A:B)の変化点でU/Dカウンタのカウント動作を行う従来の方法において、上記方式1ではロータリスイッチの回転方向によりクリック位置からカウント動作までの(A:B)の変化状態数が異なるという問題点があり、方式2ではロータリスイッチを1クリック移動させずに元に戻した場合にカウンタが復元しないという問題点があった。従って、本発明は上記各問題点を除去し、クリック位置からU/Dカウンタのカウント動作までの変化状態数が回転方向によって変わらず、かつ、ロータリスイッチを1クリック回転させずに元に戻した場合でもU/Dカウンタのカウント値が確実に復元するカウント制御方法を提供することに第1の課題を有する。
【0015】
また、従来のn個のロータリスイッチを持つインターフェースにおいては、2×n本の信号線を使用しなければならないという問題点があった。従って、本発明は、複数のロータリスイッチを使用するインターフェースにおいて、信号線数を最小にすることができるロータリスイッチスキャンインターフェースを提供することに第2の課題を有する。
【0016】
【課題を解決するための手段】
上記第1の課題を解決するために、本発明に係るロータリスイッチは次に示す構成にすることである。
(1)位相がずれた複数の相信号を組み合わせて複数のバイナリ信号を一単位として繰り返し発生させるようにし、該一単位のバイナリ信号が回転方向を検出するクリック位置とすると共に前記一単位の中で特定のバイナリ信号がUp/Downカウンタをカウントアップ或はカウントダウンするカウントポイントにして回転方向及び/又は回転数を検出するロータリスイッチであって、前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号が前記Up/Downカウンタのカウントをイネーブルにすると共に、該イネーブルにする信号により前記Up/Downカウンタをカウントできることを条件として、前記カウントポイントのバイナリ信号の両隣のいずれかのバイナリ信号を検出したときに前記Up/Downカウンタをカウントアップ或はカウントダウンすることを特徴とするロータリスイッチ。
(2)前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号は、回転方向に対して該カウントポイントにしたバイナリ信号に隣接した信号であることを特徴とする(1)に記載のロータリスイッチ。
(3)前記複数の相信号は2個の相信号であり、前記複数のバイナリ信号は4個の信号の組み合わせであるとし、該2個の相信号を組み合わせた4個のバイナリ信号の組み合わせに基く信号発生の順方向は、(1:0)、(1:1)、(0:1)、(0:0)の順に繰り返し発生し、逆方向は、(0:0)、(0:1)、(1:1)、(1:0)の順に繰り返し発生するようにし、前記カウントポイントのバイナリ信号が(1:1)であるとした場合には、バイナリ信号(1:0)の時にUpカウンタのカウントをイネーブルにし、バイナリ信号(0:l)の時にDownカウンタのカウントをイネーブルにすることを特徴とする(1)に記載のロータリスイッチ。
【0017】
このように、複数のバイナリ信号を組み合わせて一単位としたクリック位置において、回転するときのバイナリ信号を保持するようして、回転方向を検出するようにしたことにより、カウンタの誤った計数を防止することができる。即ち、U/Dカウンタの動作は確実性が向上する。従って、完全に1クリック回転した場合は勿論のこと、カウント動作が生起した後クリック位置に戻さずに反対方向に回転した時でも、その直後の状態変化時に反対のカウント動作が起きるから、U/Dカウンタのカウント値が残ることはなくカウント値が保証される。
【0018】
上記第2の課題を解決するために、本発明に係るロータリスイッチスキャンインターフェースは、次に示す構成にすることである
【0019】
(4)オン/オフの機能を有するキースイッチが複数ラインと複数ローからなるマトリックス状に形成され、前記複数ラインのうち特定ラインには、ロータリスイッチの複数相信号のそれぞれを該ラインに該当するローのそれぞれに接続し、各ラインに接続されているキースイッチのオン/オフデータをシリアルに検出するシリアルスキヤン方式のキースキヤンマトリックスであって、
前記ロータリスイッチは、位相がずれた複数の相信号を組み合わせて複数のバイナリ信号を一単位として繰り返し発生させるようにし、該一単位のバイナリ信号が回転方向を検出するクリック位置とすると共に前記一単位の中で特定のバイナリ信号がUp/Downカウンタをカウントアップ或はカウントダウンするカウントポイントにして回転方向及び/又は回転数を検出するようにし、
前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号を検出したときに前記Up/Downカウンタのカウントをイネーブルにすると共に、該イネーブルにする信号により前記Up/Downカウンタをカウントできることを条件として、前記カウントポイントのバイナリ信号の両隣のいずれかのバイナリ信号を検出したときに前記Up/Downカウンタをカウントアップ或はカウントダウンすることを特徴とするロータリスイチスキャンインターフェース。
(5)前記ラインは8個、ローは8個のマトリックスであり、2個の相信号からなるロータリスイッチが前記所定のラインに4個設けたことを特徴とする(4)に記載のロータリスイッチスキャンインターフェース。
(6)前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号は、回転方向に対して該カウントポイントにしたバイナリ信号に隣接した信号であることを特徴とする(4)に記載のロータリスイッチスキャンインターフェース。
(7)前記複数の相信号は2個の相信号であり、前記複数のバイナリ信号は4個の信号の組み合わせであるとし、該2個の相信号を組み合わせた4個のバイナリ信号の組み合わせに基く信号発生の順方向は、(1:0)、(1:1)、(0:1)、(0:0)の順に繰り返し発生し、逆方向は、(0:0)、(0:1)、(1:1)、(1:0)の順に繰り返し発生するようにし、前記カウントポイントのバイナリ信号が(1:1)であるとした場合には、バイナリ信号(1:0)の時にUpカウンタのカウントをイネーブルにし、バイナリ信号(0:l)の時にDownカウンタのカウントをイネーブルにすることを特徴とする(4)に記載のロータリスイッチスキャンインターフェース。
【0020】
上記構成によるロータリスイッチスキャンインターフェースは、複数のロータリスイッチの2相信号出力を1本の信号線(マトリックスの1本のライン)に接続し、この信号に対して各2相信号を順次供給するようにしたので、最小限の接続線によりロータリスイッチのインターフェースが可能となる。
【0021】
また、ライン8個×ロー8個のマトリックスの場合、最大4個のロータリスイッチの他に56個のキースイッチを接続可能である。
【0022】
また、マトリックスの全スキャン時間は数msであり、これに対して2相信号の状態変化に要する時間は数十ms以上である。従って、従来ロータリスイッチの状態変化時に起こるチャタリング/バウンスによる誤動作を防止するために挿入していたローパスフィルタの機能を上記マトリックスによって代替することができる。
【0023】
【発明の実施形態】
次に本発明に係るロータリスイッチ及びロータリスイッチスキャンインターフェースの実施形態について、図面を参照して説明する。
【0024】
図1(A)〜図1(C)は、本発明に係るロータリスイッチカウント検出方法の一実施例の説明図である。
【0025】
図1(A)及び図1(B)に示すように、ロータリスイッチの2相信号のバイナリ信号の状態(A:B)は、ロータリスイッチが右回転する場合には、1クリックの間にバイナリ信号は(0:0)→(1:0)→(1:l)→(0:1)→(0:0)と4回変化し、左回転する場合には、(0:0)→(0:l)→(1:l)→(l:0)→(0:0)と4回変化して一単位としたクリック位置である。いずれの場合にもU/D(Up/Down)カウンタのアップ/ダウン動作は上記従来技術の方式2のようにlクリックの3/4位置で行うようにセットする。
ここで、図1(A)において、従来技術で説明したように、点線はクリック位置(ロータリスイッチが物理的に停止している位置)を示し、横方向矢印は回転方向を示し、黒三角はUp/Downカウンタのカウント動作(カウントアップ或はカウントダウン)が行われる位置を示している。
1クリックとは、従来技術で説明したように、ロータリスイッチの一つのクリック位置から次のクリック位置まで、即ち、4個の2相信号であるバイナリ信号の一単位をいう。Up/Downカウンタは1クリックの間に1カウントアップ又は1カウントダウンするようになっている。
従来技術で説明した方式2とは、図1(A)及び図1(B)に示すように、B相信号が“1”である時、A相信号が“1”から“0”に変化する変化点でUp/Downカウンタをカウントアップし、A相信号が“1”である時、B相信号が“1”から“0”に変化する変化点でUp/Downカウンタをカウントダウンする方式である。
この方式2によれば、ロータリスイッチの回転方向にかかわらずクリック位置からUp/Downカウンタのカウント動作までの(A:B)の変化状態数はいずれも“3”である。つまり、回転方向に関係なくクリック位置から1クリック幅の3/4位置でカウント動作が行われる。
【0026】
本発明に係るカウント検出方法は、U/Dカウンタのカウント動作を許可(イネーブル)又は禁止するカウント制御手段を有している。この制御手段は、ロータリスイッチの2相信号出力A、Bの状態(A:B)に応じて、U/Dカウンタのアップカウントを許可又は禁止するUPイネーブル信号を出力し、このUPイネーブル信号をセットすることによりアップカウント動作を許可し、リセットすることによりアップカウントを禁止する。
【0027】
また、上記制御手段はU/Dカウンタのアップカウントを許可又は禁止するDOWNイネーブル信号を出力し、このDOWNイネーブル信号をセットすることによりダウンカウント動作を許可し、リセットすることによりダウンカウントを禁止する。
【0028】
上記制御手段は、図1(C)に示すように、4つの制御ステップ(Idle、UpEnセット、DownEnセット、Up/Down)を有する。Idleステップでは、順方向、逆方向いずれの回転においても、2相信号A、Bの状態(A:B)は(0:0)であり、U/Dカウンタの動作は全面的に禁止される。
【0029】
UpEnセットステップでは、(A:B)が(1:0)の時、即ち、カウントポイントにしたバイナリ信号(1:l)の手前の隣接するバイナリ信号である時に、UPイネーブル信号をセットしてアップカウントを可能にすると同時にDOWNイネーブル信号をリセットしてダウンカウントを禁止する。
【0030】
DownEnセットステップでは、(A:B)が(0:l)の時、即ち、カウントポイントにしたバイナリ信号(1:1)の次の隣接するバイナリ信号である時に、UPイネーブル信号をリセットしてアップカウントを禁止すると同時にDOWNイネーブル信号をセットしてダウンカウントを可能にする。
【0031】
Up/Downステッブでは、(A:B)が(1:1)の時、即ち、カウンタのカウントボインタにしたバイナリ信号である時に、A相信号の変化でアップカウントが実行され、B相信号の変化でダウンカウントが実行される。
【0032】
上記4つの制御ステップはロータリスイッチが右回転(順方向)の場合はIdle→UpEn→Up/Down→DownEn→Idleと回転変位し、左回転(逆方向)の場合は、上記右回転の場合と逆方向に回転変位する。その結果、右回転の時Up/DownステップからA相変化によりDownEnステップへ移る時アップカウントが行われ、左回転の時はUp/DownステップからB相変化によりUpEnステップへ移る時ダウンカウントが行われる。
【0033】
上記の制御により、例えば2相信号の状態(A:B)を(0:0)→(1:0)→(1:1)→(0:1)→(1:1)→(1:0)→(0:0)のようにアップカウントした後クリック位置を経ないで途中で逆転させた場合でも、アップカウントの直後に必ずダウンカウントが行われるようになっているから状態が変わらないのにカウント値が変化するということは絶対に起こらない。
【0034】
以下、本発明に係るロータリスイッチスキャンインターフェースの一実施例について説明する。
【0035】
図2は複数のロータリスイッチの状態を検出するロータリスイッチスキャンインターフェースの一実施例の構成を示す。本実施例は、4個のロータリスイッチと56個のキースイッチとを混合して逐次スキャンすることにより各ロータリスイッチ及びキースイッチの状態の変化を検出するようになっている。
【0036】
図2に示すように、ロータリスイッチスキャンインターフェースは、4個のロータリスイッチ1a〜1dと、ライン8個×ロー8個のスイッチマトリックス4と、2進6桁のクロックカウンタ5と、セレクタ6と、デコーダ7と、ロータリ回転数/方向チェック回路8と、キー状態変化チェック回路9と、インターフェース回路10とを有している。
【0037】
ロータリスイッチ1a〜1dはそれぞれA相及びB相からなる2相信号A相1、B相1〜A相4、B相4を出力線La1、Lb1〜La4、Lb4をそれぞれ介して出力する。La1、Lb1からはロータリスイッチ1aからの2相信号A相1、B相1が出力され、出力線La2、Lb2からはロータリスイッチ1bからの2相信号A相2、B相2が出力され、出力線La3、Lb3からはロータリスイッチ1cからの2相信号A相3、B相3が出力され、出力線La4、Lb4からはロータリスイッチ1dからの2相信号A相4、B相4が出力される。
【0038】
出力線La1、Lb1〜La4、Lb4はそれぞれ出力切替え用のオン/オフスイッチSWa1、SWb1〜SWa4、SWb4と対応付けて接続されている。これらオン/オフスイッチはSWa1→SWb1〜SWa4→SWb4の順にシリアルに閉じ1個が閉じている時、他は開いているように制御されている。
【0039】
上記オン/オフスイッチは後述するクロックカウンタ5の出力と同期する周期でSWa1、SWb1→・・・・→SWa4→SWb4の順にシリアルに閉じられる(オンになる)ようになっている。従って、ロータリスイッチ1a〜1dからはA相1→B相1→A相2→・・・→A相4→B相4の順に各相信号が順次出力線La1〜Lb4を介して出力されることになる。このオン/オフスイッチの切り替え速度は相信号の状態の変化速度に比べて桁違いに早い。
【0040】
出力線La1、Lb1〜La4、Lb4は全て後述するスイッチマトリックス4の中の1本のスキャンラインSL2と接続されている。つまり、ロータリスイッチ1a〜1dの2相信号はA相1→B相1→A相2→・・・→A相4→B相4の順で1本のスキャンラインSL2を介して後述するロータリ回転数/方向チェック回路8へ転送されることになる。
【0041】
マトリックス4は8本の平行なスキャンラインSL1〜SL8(ライン)と8本の平行なデータラインDL1〜DL8(ロー)とからなる。スキャンラインSL2を除くスキャンラインSL1、SL3〜SL8とデータラインDL1〜DL8との各交点にはキースイッチKがそれぞれ交差接続されている。
【0042】
スキャンラインSL2には前述のようにロータリスイッチ1a〜1dの出力線La1、Lb1〜La4、Lb4が接続されている。
【0043】
スイッチマトリックス4のスキャン動作はクロックカウンタ5と、セレクタ6と、デコーダ7によって下記のように制御される。
【0044】
クロックカウンタ5は、インターフェース10を介してリセット信号KYERSTとクロック信号KYECLKとを入力する。クロックカウンタ5は、図3の信号波形図に示すように、リセット信号KYERSTがオフになるとクロック信号KYECLKのカウントを開始し、その結果出力端子Q1〜Q6から6桁の2進信号を出力する。
【0045】
クロックカウンタ5の2進6桁のカウント値の下位3桁Q1、Q2、Q3はセレクタ6へ供給され、上位3桁Q4、Q5、Q6はデコーダ7へ供給される。
【0046】
セレクタ6の8個の入力端子D0〜D7はスイッチマトリックス4のデータラインDL1〜DL8とそれぞれ接続されている。セレクタ6はクロックカウンタ5からの6桁の2進出力信号の下位3桁Q1、Q2、Q3を解読することにより、その解読結果に対応するデータラインDL1〜DL8のうちの1本DLiを選択し、この選択されたデータラインDLiを出力端子Yと接続する切り替え機能を有している。
【0047】
セレクタ6の出力端子Yはインターフェース10を介してロータリ回転数/方向チェック回路8並びにキー状態変化チェック回路9の各入力端子と接続されている。これにより、ロータリスイッチ1〜3の各相信号の状態及び各キースイッチKの状態を示す信号が順次にロータリ回転数/方向チェック回路8及びキー状態変化チェック回路9に入力する。
【0048】
デコーダ7の出力端子はスイッチマトリックス4のスキャンラインSL1〜SL8にそれぞれ接続されている。デコーダ7はクロックカウンタ5から入力する2進3桁の信号Q4、Q5、Q6を解読することにより、その解読結果に対応するスキャンラインSL1〜SL8のうちの1本SLiを選択する選択切り替え機能を有している。
【0049】
ロータリ回転数/方向チェック回路8は、ロータリスイッチ1a〜1dの各相信号の状態を記憶するメモリを有しており、このメモリは新たな状態を記憶するNEWメモリ8aと古い状態を記憶するOLDメモリ8bと、両メモリ8a、8bの各内容を比較する比較回路とを内蔵している。NEWメモリ8aはセレクタ6の出力Yと接続されている。
【0050】
ロータリ回転数/方向チェック回路8は入力信号がスキャンラインSL2からの信号である時、この信号をNEWメモリ8aに記憶する。そして、NEWメモリ8aの内容とOLDメモリ8bの内容とを比較回路により比較し、両者が異なる時はNEWメモリ8aの内容をOLDメモリ8bに記憶し直すと同時に、図示していないU/Dカウンタ制御回路へ相信号の状態が変化したことを通知する。その結果、実施例1で述べたようなカウント制御動作が行われることになる。
【0051】
キー状態変化チェック回路9は、各キースイッチKの状態を記憶するメモリを有しており、このメモリは新たな状態を記憶するNEWメモリ9aと古い状態を記憶するOLDメモリ9bと、両メモリ9a、9bの各内容を比較する比較回路とを内蔵している。
【0052】
NEWメモリ9aは、セレクタ6の出力端子Yと接続されている。キー状態変化チェック回路9は各キースイッチが上記手順により順次選択された時、選択されたキースイッチKの状態を示す信号をNEWメモリ9aに入力する。そして、NEWメモリ9aとOLDメモリ9bの各内容を比較回路により比較し、キースイッチKの状態変化を検出する。状態が変化した時はNEWメモリ9aの内容をOLDメモリ9bに記憶し直す。
【0053】
以下、ロータリスイッチスキャンインターフェースの全体動作を説明する。
リセット信号KYERSTがオフになるとクロックカウンタ5はクロックKYECLKのカウントを開始し、クロックカウンタ5の出力Q6〜Q1は000000から111111までのカウントを繰り返す。Q6〜Q4=000の時スキャンラインSL1が選択され、その間Q3〜Q1が000→001→・・・→111と変化することによりデータラインDL1→DL2→・・・DL8がセレクタ6により選択される。
【0054】
選択されたデータラインDLiに接続されているキースイッチKiのオン/オフ状態によりセレクタ6の入力Diは1又は0となる。この入力Diはセレクタ6の出力端子Yからキー状態変化チェック回路9へ送られ、そこでキースイッチKiの状態が検知される。
【0055】
次に、Q6〜Q4=001の時、デコーダ7によりスキャンラインSL2が選択される。その間、Q3〜Q1が000→001→・・・→111と変化することによりデータラインDL1→DL2→・・・DL8がセレクタ6により選択される。このデータラインDL1〜DL8の選択はロータリスイッチ1a〜1dのオンオフスイッチSWa1〜SWb3の選択動作に同期している。従って、スキャンラインSL2上の信号はA相1→B相1→・・B相4と変化し、その結果、セレクタ6の出力Yからの出力信号はA相1→B相1→・・B相4と変化する。この信号Yはロータリ回転数/方向チェック回路8のNEWメモリ8aに格納される。
【0056】
例えば、相信号A相1がロータリ回転数/方向チェック回路8に入力したとするとNEWメモリ8aの内容はA1となり、このNEWメモリ8aの新しい内容はA1と対応するOLDメモリ8bの内容と比較される。両者が異なる場合にはA1が変化したと認識されU/Dカウンタのカウント制御回路へ所定の信号が送られる。この時A1と対応するOLDメモリ8bの内容はNEWメモリ8aの内容により置き換えられる。このような動作が各相信号毎に順次行われる。
【0057】
次に、Q6〜Q4が010→110→001→101→011→111と変化すると、スキャンラインSL3→SL4→・・・→SL8が選択され、その都度上記SL1選択時と同様のキースイッチKの状態チェックが行われることになる。
【0058】
【発明の効果】
以上説明したように、本発明に係るロータリスイッチは、ロータリスイッチの回転方向及び回転数を回転する時の信号と回転方向を検出する信号とにより検出するようにしたため、U/Dカウンタの動作の確実性を向上させることができるという効果がある。
【0059】
また、ロータリスイッチが複数個ある場合に本発明に係るロータリスイッチスキャンインターフェースを使用すれば、信号線数を最小にすることができると共に従来必要であったローパスフィルタが不要となるから装置の小型化とコスト低下に寄与する。
【図面の簡単な説明】
【図1】本発明に係るロータリスイッチインターフェースのカウンタ制御方法の説明図である。
【図2】本発明に係るロータリスイッチスキャンインターフェースの一実施例の回路図である。
【図3】同実施例の動作を説明するための信号のタイミングチャートである。
【図4】従来のロータリスイッチの回転方向/回転数検出システムの概略構成を示す説明図である。
【図5】ロータリスイッチから出力される2相信号の波形図である。
【図6】図5の2相信号の状態(A:B)の変化とU/Dカウンタのカウント動作の関係を示す説明図である。
【符号の説明】
1a〜1d ロータリスイッチ
4 スイッチマトリックス
5 クロックカウンタ
6 セレクタ
7 デコーダ
8 ロータリ回転数/方向チェック回路
8a NEWメモリ
8b OLDメモリ
9 キー状態変化チェック回路
9a NEWメモリ
9b OLDメモリ
10 インターフェース
A相1〜A相4 A相信号
B相1〜B相4 B相信号
SWa1〜SWb4 オンオフスイッチ
La1〜Lb4 信号線
K キースイッチ
SL1〜SL8 スキャンライン
DL1〜DL8 データライン
Claims (7)
- 位相がずれた複数の相信号を組み合わせて複数のバイナリ信号を一単位として繰り返し発生させるようにし、該一単位のバイナリ信号が回転方向を検出するクリック位置とすると共に前記一単位の中で特定のバイナリ信号がUp/Downカウンタをカウントアップ或はカウントダウンするカウントポイントにして回転方向及び/又は回転数を検出するロータリスイッチであって、
前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号が前記Up/Downカウンタのカウントをイネーブルにすると共に、該イネーブルにする信号により前記Up/Downカウンタをカウントできることを条件として、前記カウントポイントのバイナリ信号の両隣のいずれかのバイナリ信号を検出したときに前記Up/Downカウンタをカウントアップ或はカウントダウンすることを特徴とするロータリスイッチ。 - 前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号は、回転方向に対して該カウントポイントにしたバイナリ信号に隣接した信号であることを特徴とする請求項lに記載のロータリスイッチ。
- 前記複数の相信号は2個の相信号であり、前記複数のバイナリ信号は4個の信号の組み合わせであるとし、該2個の相信号を組み合わせた4個のバイナリ信号の組み合わせに基く信号発生の順方向は、(1:0)、(1:1)、(0:1)、(0:0)の順に繰り返し発生し、逆方向は、(0:0)、(0:1)、(1:1)、(1:0)の順に繰り返し発生するようにし、前記カウントポイントのバイナリ信号が(1:1)であるとした場合には、バイナリ信号(1:0)の時にUpカウンタのカウントをイネーブルにし、バイナリ信号(0:l)の時にDownカウンタのカウントをイネーブルにすることを特徴とする請求項1に記載のロータリスイッチ。
- オン/オフの機能を有するキースイッチが複数ラインと複数ローからなるマトリックス状に形成され、前記複数ラインのうち特定ラインには、ロータリスイッチの複数相信号のそれぞれを該ラインに該当するローのそれぞれに接続し、各ラインに接続されているキースイッチのオン/オフデータをシリアルに検出するシリアルスキヤン方式のキースキヤンマトリックスであって、
前記ロータリスイッチは、位相がずれた複数の相信号を組み合わせて複数のバイナリ信号を一単位として繰り返し発生させるようにし、該一単位のバイナリ信号が回転方向を検出するクリック位置とすると共に前記一単位の中で特定のバイナリ信号がUp/Downカウンタをカウントアップ或はカウントダウンするカウントポイントにして回転方向及び/又は回転数を検出するようにし、
前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号を検出したときに前記Up/Downカウンタのカウントをイネーブルにすると共に、該イネーブルにする信号により前記Up/Downカウンタをカウントできることを条件として、前記カウントポイントのバイナリ信号の両隣のいずれかのバイナリ信号を検出したときに前記Up/Downカウンタをカウントアップ或はカウントダウンすることを特徴とするロータリスイッチスキャンインターフェース。 - 前記ラインは8個、ローは8個のマトリックスであり、2個の相信号からなるロータリスイッチが前記所定のラインに4個設けたことを特徴とする請求項4に記載のロータリスイッチスキャンインターフェース。
- 前記カウントポイントにしたバイナリ信号の両隣のバイナリ信号は、回転方向に対して該カウントポイントにしたバイナリ信号に隣接した信号であることを特徴とする請求項4に記載のロータリスイッチスキャンインターフェース。
- 前記複数の相信号は2個の相信号であり、前記複数のバイナリ信号は4個の信号の組み合わせであるとし、該2個の相信号を組み合わせた4個のバイナリ信号の組み合わせに基く信号発生の順方向は、(1:0)、(1:1)、(0:1)、(0:0)の順に繰り返し発生し、逆方向は、(0:0)、(0:1)、(1:1)、(1:0)の順に繰り返し発生するようにし、前記カウントポイントのバイナリ信号が(1:1)であるとした場合には、バイナリ信号(1:0)の時にUpカウンタのカウントをイネーブルにし、バイナリ信号(0:l)の時にDownカウンタのカウントをイネーブルにすることを特徴とする請求項4に記載のロータリスイッチスキャンインターフェース。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000305857A JP3855637B2 (ja) | 2000-10-05 | 2000-10-05 | ロータリスイッチ及びロータリスイッチスキャンインターフェース |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000305857A JP3855637B2 (ja) | 2000-10-05 | 2000-10-05 | ロータリスイッチ及びロータリスイッチスキャンインターフェース |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002116056A JP2002116056A (ja) | 2002-04-19 |
JP3855637B2 true JP3855637B2 (ja) | 2006-12-13 |
Family
ID=18786644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000305857A Expired - Fee Related JP3855637B2 (ja) | 2000-10-05 | 2000-10-05 | ロータリスイッチ及びロータリスイッチスキャンインターフェース |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3855637B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4804390B2 (ja) * | 2007-03-22 | 2011-11-02 | クラリオン株式会社 | 回転量判断装置およびその装置に用いられるコンピュータプログラム |
JP2011189822A (ja) * | 2010-03-15 | 2011-09-29 | Panasonic Corp | 入力装置 |
-
2000
- 2000-10-05 JP JP2000305857A patent/JP3855637B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002116056A (ja) | 2002-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6006345A (en) | Pattern generator for memory burn-in and test | |
US4308500A (en) | Incremental encoder for measuring positions of objects such as rotating shafts | |
KR970011585B1 (ko) | 반도체 시험장치의 파형 정형기 | |
US5381419A (en) | Method and apparatus for detecting retention faults in memories | |
JPH0421944B2 (ja) | ||
JP3855637B2 (ja) | ロータリスイッチ及びロータリスイッチスキャンインターフェース | |
US4016409A (en) | Longitudinal parity generator for use with a memory | |
JP3547059B2 (ja) | 半導体メモリ試験方法およびこの方法を実施する装置 | |
US4570215A (en) | Input/output device for programmable controller | |
US4379221A (en) | Circuit for detecting phase relationship between two signals | |
US4160236A (en) | Feedback shift register | |
JP2993621B2 (ja) | タイミング校正装置 | |
JP3304632B2 (ja) | インターリーブ方法およびインターリーブ回路 | |
KR100364830B1 (ko) | 메모리테스트회로 | |
JPH08340262A (ja) | ビタビ復号器 | |
JPH11175410A (ja) | 誤り訂正機能内蔵prom及びこれを内蔵したマイクロコンピュータ | |
JP2817723B2 (ja) | タイマ診断回路 | |
JP3475589B2 (ja) | 信号読み取り装置 | |
JP2000030491A (ja) | 不良解析メモリ | |
JP2004312348A (ja) | インターリーブ/デインターリーブ方法及び装置 | |
JP3699765B2 (ja) | エラーフラグ生成回路 | |
JPS586478A (ja) | パタ−ン発生器 | |
JPH10285146A (ja) | ビット誤り測定回路 | |
JP2949984B2 (ja) | メモリ監視回路 | |
JP2811716B2 (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |