JP3852688B2 - 過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法 - Google Patents
過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法 Download PDFInfo
- Publication number
- JP3852688B2 JP3852688B2 JP2002017844A JP2002017844A JP3852688B2 JP 3852688 B2 JP3852688 B2 JP 3852688B2 JP 2002017844 A JP2002017844 A JP 2002017844A JP 2002017844 A JP2002017844 A JP 2002017844A JP 3852688 B2 JP3852688 B2 JP 3852688B2
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- overheat detection
- integrated circuit
- burn
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、初期不良を起こす集積回路を選別するために高温の環境下で行なわれるバーンイン試験に関し、特に過熱状態を検知する過熱検知回路を内蔵した集積回路とそのバーンイン試験方法に関する。
【０００２】
【従来の技術】
半導体集積回路（以下、集積回路と記す）は、初期不良品を選別するために、検査された後に出荷される。集積回路の機能によって検査内容は異なるが、集積回路の初期不良を短時間に発生させる加速度試験の1つに、実際に集積回路が使用される環境温度よりも高い温度環境下で動作させることによって、検査を加速させるバーンイン試験がある。バーンイン試験においては、通常、試験対象の集積回路を高温槽に入れて、集積回路に電源及びテスト信号を供給して動作評価を行なう。
【０００３】
数十℃の環境温度で使用される集積回路のバーンイン試験においては、１５０℃程度の温度が設定されるが、自動車のエンジン系に直接搭載されるパワー系の集積回路などは、通常約１４０℃の環境において正常に動作することが要求されることから、１７０〜１８０℃程度の温度でバーンイン試験を行なうことが望ましい。
【０００４】
一方、大電力を消費するパワー系の集積回路や、高い信頼性が要求される集積回路においては、集積回路自体の内部発熱によって高温になって誤動作することを阻止する手段として、過熱検知回路を備えているものが多い。過熱検知回路は、所定の温度以上になった場合に、集積回路の内部又は外部の制御部に所定の信号を出力し、制御部がこの信号を受けて、集積回路への電源供給ラインを遮断する、又は集積回路の動作を停止させるなどの所定の処理を行なう。
【０００５】
図１３に過熱検知回路の一例を示す。図１３に示された過熱検知回路１３１は、ダイオードＤ３に逆バイアス電圧を印加することによる漏洩電流が、温度上昇によって増加することを利用したものである。温度が低いときは、ダイオードＤ３の漏洩電流が小さくてベース電位が低く、ＮＰＮ型のトランジスタＴｒ３はオフしており、点１３３の電位は電源電位Ｖcc、即ちハイレベルであるが、温度が上昇すると、漏洩電流が増加してベース電位が高くなり、トランジスタＴｒ３がオンする。これによって、点１３３の電位はローレベルに変化する。即ち、温度上昇を点１３３の電位の変化として検知することが可能となっている。
【０００６】
点１３３の電位は制御部１３２に伝達され、制御部１３２は、この信号レベルがハイからローに変化したときに、温度上昇を抑制するために、上記した所定の処理を行なう。
【０００７】
温度検知素子はダイオードに限られず、集積回路内に不純物を拡散して抵抗素子を形成し、この抵抗素子の抵抗値が温度上昇によって低下する特性を使用して温度を検知すること等も行なわれている。
【０００８】
上記した、自動車のエンジン系に直接搭載されるパワー系の集積回路においては、通常約１７０℃を検知温度とする過熱検知回路が採用されている。
【０００９】
【発明が解決しようとする課題】
上記したように、過熱検知回路を内蔵した集積回路においては、温度上昇に対する保護機能が働くことから、過熱検知回路の検知温度よりも低い温度でしかバーンイン試験ができず、特に自動車のエンジン系に直接搭載される過熱検知回路を内蔵したパワー系の集積回路に対して、１７０〜１８０℃でのバーンイン試験を行なうことができなかった。
【００１０】
本発明は、上記の課題を解決すべく、過熱検知回路を内蔵した集積回路において、過熱検知回路の検知温度よりも高い温度でバーンイン試験を行なうことを可能とする過熱検知回路内蔵の集積回路及びそのバーンイン試験方法を提供することを目的としている。
【００１１】
【課題を解決するための手段及びその効果】
本発明の目的は、以下の手段によって達成される。
本発明に係る過熱検知回路内蔵の集積回路（１）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、前記過熱検知回路に電気的に接続され、外部から電気的に接続可能なテスト端子を備え、バーンイン試験において、前記制御手段が作動しないように前記所定レベルに応じて、前記テスト端子が接地又は所定電位に設定可能に構成されていることを特徴としている。
上記した過熱検知回路内蔵の集積回路（１）によれば、テスト端子を接地又は所定の電位に設定することによって、検知温度以上の温度においてバーンイン試験を行なうことが可能となる。
【００１２】
また、本発明に係る過熱検知回路内蔵の集積回路（２）は、前記過熱検知回路内蔵の集積回路（１）において、前記テスト端子が、前記出力信号を前記制御手段に伝達する信号ラインに電気的に接続されていることを特徴としている。
【００１３】
また、本発明に係る過熱検知回路内蔵の集積回路（３）は、前記過熱検知回路内蔵の集積回路（１）において、前記過熱検知回路が、逆バイアスされたダイオードと、該ダイオードの漏洩電流がベース電流となるように接続されたトランジスタとを備え、前記テスト端子が、前記トランジスタのコレクタに接続されていることを特徴としている。
【００１４】
また、本発明に係る過熱検知回路内蔵の集積回路（４）は、前記過熱検知回路内蔵の集積回路（１）において、前記過熱検知回路が、逆バイアスされたダイオードと、該ダイオードの漏洩電流がベース電流となるように接続されたトランジスタとを備え、前記テスト端子が、前記トランジスタのベースに接続されていることを特徴としている。
【００１５】
また、本発明に係る過熱検知回路内蔵の集積回路（５）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、直列に接続され、前記制御手段が作動しないように前記所定レベルに応じて、前記出力信号を前記制御手段に伝達する信号ラインと接地との間、又は前記信号ラインと電源ラインとの間に介装されたツェナダイオード及びヒューズと、前記信号ラインに電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、バーンイン試験の後に前記テスト端子から大電流を流すことによって、前記ヒューズが切断可能に構成されていることを特徴としている。
【００１６】
また、本発明に係る過熱検知回路内蔵の集積回路（６）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、ＣＰＵと、該ＣＰＵに電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、前記ＣＰＵが、前記テスト端子から入力されるシリアル信号に応じて、前記過熱検知回路に前記所定レベルの出力信号を出力させることを特徴としている。
【００１７】
また、本発明に係る過熱検知回路内蔵の集積回路（７）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、設定記憶手段と、該設定記憶手段に電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、前記過熱検知回路が、前記設定記憶手段の設定状態に応じて、前記所定レベルの出力信号を出力することを特徴としている。
【００１８】
また、本発明に係る過熱検知回路内蔵の集積回路（８）は、前記過熱検知回路内蔵の集積回路（１）〜（７）の何れかにおいて、パッケージを形成して封止され、前記テスト端子が、該パッケージの表面に配置されていることを特徴としている。
上記した過熱検知回路内蔵の集積回路（２）〜（８）によれば、過熱検知回路内蔵の集積回路（１）と同様の効果を奏することが可能である。
【００１９】
本発明に係る集積回路のバーンイン試験方法（１）は、前記過熱検知回路内蔵の集積回路（１）〜（４）の何れかのバーンイン試験方法であって、前記制御手段が作動しないように前記所定レベルに応じて、前記テスト端子を接地又は所定の電位に設定する第１ステップと、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含んでいることを特徴としている。
【００２０】
上記した集積回路のバーンイン試験方法（１）によれば、過熱検知回路の検知温度以上の温度でのバーンイン試験を行なうことが可能となり、試験時間を大幅に短縮することができる。例えば、バーンイン温度を１２５℃から１５０℃に上げた場合、アレニウスモデル式から計算すると約３.３４倍の加速が得られ、８時間かかっていた試験を約２.４時間で完了することが可能となる。
【００２１】
また、本発明に係る集積回路のバーンイン試験方法（２）は、前記集積回路のバーンイン試験方法（１）において、前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間にスイッチを介装するステップと、前記スイッチをオンするステップとを含むことを特徴としている。
【００２２】
また、本発明に係る集積回路のバーンイン試験方法（３）は、前記集積回路のバーンイン試験方法（１）において、前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間をボンディングワイヤで接続するステップを含み、前記第２ステップの後に、前記ボンディングワイヤを切断するステップをさらに含むことを特徴としている。
【００２３】
また、本発明に係る集積回路のバーンイン試験方法（４）は、前記集積回路のバーンイン試験方法（１）において、前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間にトリマブル抵抗を介装するステップを含み、前記第２ステップの後に、前記トリマブル抵抗をトリミング又は切断するステップをさらに含むことを特徴としている。
【００２４】
また、本発明に係る集積回路のバーンイン試験方法（５）は、前記過熱検知回路内蔵の集積回路（５）のバーンイン試験方法であって、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第１ステップと、前記テスト端子から大電流を印加して、前記ヒューズを切断する第２ステップとを含んでいることを特徴としている。
【００２５】
また、本発明に係る集積回路のバーンイン試験方法（６）は、前記過熱検知回路内蔵の集積回路（６）のバーンイン試験方法であって、前記過熱検知回路が前記所定レベルの出力信号を出力するように、前記テスト端子を介して前記ＣＰＵに前記過熱検知回路を制御させるシリアル信号を入力する第１ステップと、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含んでいることを特徴としている。
【００２６】
また、本発明に係る集積回路のバーンイン試験方法（７）は、前記過熱検知回路内蔵の集積回路（７）のバーンイン試験方法であって、前記過熱検知回路が前記所定レベルの出力信号を出力するように、前記テスト端子を介して前記設定記憶手段を設定する第１ステップと、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含むことを特徴としている。
上記した集積回路のバーンイン試験方法（２）〜（７）によれば、集積回路のバーンイン試験方法（１）と同様の効果を奏することが可能である。
【００２７】
また、本発明に係る温度上昇回避制御手段内蔵の集積回路（１）は、過熱状態が検知されると温度上昇を回避する回避制御を行なう制御手段を備えた温度上昇回避制御手段内蔵の集積回路において、外部から電気的接続可能な端子と、該端子から入力される所定の信号に基づいて、前記回避制御を停止させる停止手段とを備えていることを特徴としている。
上記した温度上昇回避制御手段内蔵の集積回路（１）によれば、過熱検知回路内蔵の集積回路（１）と同様の効果を奏することが可能である。
【００２８】
また、本発明に係る集積回路のバーンイン試験方法（８）は、前記温度上昇回避制御手段内蔵の集積回路（１）のバーンイン試験方法であって、前記停止手段によって、前記制御手段の回避制御を停止させるように前記端子に所定の信号を入力する第１ステップと、前記過熱状態でバーンイン評価を行う第２ステップとを含むことを特徴としている。
上記した集積回路のバーンイン試験方法（８）によれば、集積回路のバーンイン試験方法（１）と同様の効果を奏することが可能である。
【００２９】
【発明の実施の形態】
以下、本発明に係る実施の形態を、添付した図面に基づいて説明する。図１〜３は、実施の形態に係る過熱検知回路内蔵の集積回路を示している。以下において、「バーンイン試験」とは、試験の前処理工程及び後処理工程を含んだ一連の工程を表わし、高温槽内における試験は「バーンイン評価」と記載する。
【００３０】
集積回路１０は、過熱検知回路１１、制御部１２及びテスト端子１３を備えており、パッケージによって封止されている。過熱検知回路１１は、図１３に示した過熱検知回路１３１と同じ回路構成であり、テスト端子１３は過熱検知回路１１から制御部１２への出力信号ラインに電気的に接続され、パッケージの表面上に外部から電気的に接続可能に配置されている。
【００３１】
集積回路１０に対してバーンイン試験を行なう場合、集積回路１０の外部の回路基板（図示せず）上に、テスト端子１３と電源（Ｖcc）ラインとの間にスイッチＳＷ１を介装し、スイッチＳＷ１をオンした状態でバーンイン評価を行なう。
【００３２】
図１２は、複数の集積回路１０のバーンイン試験を同時に行なうためのバーンインボード１２１の一例を示す斜視図である。バーンインボード１２１は、試験対象の集積回路１０を搭載可能な複数のＩＣソケット１２２、コネクタ１２３、スイッチＳＷ１（図示せず）、図１に示した集積回路１０の外部の配線パターン（図示せず）を備えている。バーンイン試験は、試験対象の集積回路１０が搭載されてスイッチＳＷ１がオンされたバーンインボード１２１全体を高温環境下に置き、外部からコネクタ１２３を介して個々の集積回路１０へのテスト信号及び電源を供給して行なわれる。各々の集積回路１０の動作状況の評価に使用される集積回路１０からの信号は、コネクタ１２３を介してバーンイン試験装置（図示せず）に伝送され、評価される。スイッチＳＷ１は、機械的スイッチに限らず、電気信号によってオン／オフ制御可能なトランジスタ等を使用した電気的スイッチであってもよい。また、ＩＣソケット１２２と同数のスイッチＳＷ１を備えて各々の集積回路１０の端子１３と電源ラインとの接続をオン／オフする構成としても、又は１個のスイッチＳＷ１で全ての集積回路１０の端子１３と電源ラインとの接続をオン／オフする構成としてもよい。
【００３３】
この場合、集積回路１０の内部温度が、過熱検知回路１１の出力信号がローレベルになる温度以上の高温になっても、過熱検知回路１１の出力信号は、スイッチＳＷ１を介してＶccが供給されることから常に電源電位レベルに保持され、制御部１２が集積回路１０の温度上昇を抑制するための制御を行なうことが無い。即ち、過熱検知回路１１の作動によってバーンイン評価が実施できなくなることを回避し、過熱検知回路１１の検知温度以上の温度においても、集積回路１０のバーンイン評価を行なうことが可能となる。尚、バーンイン評価後においてはスイッチＳＷ１をオフさせて通常の状態に戻す。
【００３４】
また、スイッチＳＷ１をオフした状態でバーンイン評価を行なうことによって、過熱検知回路１１及び制御部１２による内部温度上昇を抑制する制御が正常に作動するか否かを評価することも可能である。
【００３５】
図２は、ＰＮＰ型のトランジスタＴｒ２を使用して、図１の場合と略同様に構成された過熱検知回路２１を備えている、パッケージによって封止された集積回路２０を示している。過熱検知回路２１は、図１の過熱検知回路１１とは逆に、所定の温度までは、過熱検知回路２１の出力信号はローレベルであり、所定の温度を超えるとハイレベルとなる。
【００３６】
集積回路２０のバーンイン試験を行なう場合、上記の場合と略同様に、集積回路２０外部の回路基板上に、テスト端子２３と接地ラインとの間にスイッチＳＷ２を介装し、スイッチＳＷ２をオンした状態でバーンイン評価を行なう。集積回路２０の内部温度が、過熱検知回路２１の出力信号がハイレベルになる検知温度以上の高温になっても、過熱検知回路２１の出力信号は、スイッチＳＷ２によって常に接地レベル、即ちローレベルに保持されることから、制御部２２が集積回路２０の温度上昇を抑制する制御を行なうことが無い。即ち、図１の場合と同様に、過熱検知回路２１の作動によってバーンイン評価が実施できなくなることを回避し、過熱検知回路２１の検知温度以上の温度において、集積回路２０のバーンイン評価を行なうことが可能となる。尚、バーンイン評価後においてはスイッチＳＷ２をオフさせて通常の状態に戻す。
【００３７】
また、スイッチＳＷ２をオフした状態でバーンイン評価を行なうことによって、過熱検知回路２１及び制御部２２による内部温度上昇を抑制する制御が正常に動作するか否かを評価することも可能である。
【００３８】
図３は、過熱検知回路１１が図１の場合と同じ回路構成であり、テスト端子３１がＮＰＮ型のトランジスタＴｒ１のベースに接続されて配置されている、パッケージによって封止された集積回路３０を示している。
【００３９】
集積回路３０にバーンイン試験を行なう場合、集積回路３０外部の回路基板上に、テスト端子３１と接地ラインとの間にスイッチＳＷ３を介装し、スイッチＳＷ３をオンした状態でバーンイン評価を行なう。集積回路３０の内部温度が、過熱検知回路１１の出力信号がハイレベルになる検知温度以上の高温になっても、トランジスタＴｒ１のベースがローレベルに保持されることによって、過熱検知回路１１の出力信号は常にハイレベルに保持され、制御部１２が集積回路３０の温度上昇を抑制する制御を行なうことが無い。即ち、図１、２の場合と同様に、過熱検知回路１１の作動によって、バーンイン評価が実施できなくなることを回避し、過熱検知回路１１の検知温度以上の温度において、集積回路３０のバーンイン評価を行なうことが可能となる。尚、バーンイン評価後においてはスイッチＳＷ３をオフさせて通常の状態に戻す。
また、スイッチＳＷ３をオフした状態でバーンイン評価を行なうことによって、過熱検知回路１１及び制御部１２による内部温度上昇を抑制する制御が正常に作動するか否かを評価することも可能である。
【００４０】
同様に、図３において、過熱検知回路１１を図２に示す過熱検知回路２１に置き換えて、トランジスタＴｒ２のベースに電気的に接続したテスト端子を設け、このテスト端子を外部スイッチを介して電源Ｖccに接続することによっても、図３の場合と同様に、過熱検知回路２１の検知温度以上の温度でバーンイン評価を行なうことが可能である。
【００４１】
図４の（Ａ）〜（Ｄ）は、パッケージによって封止されていない、別の実施の形態に係る過熱検知回路を備えた集積回路（以下、ベアチップと記す）を示している。
図４の（Ａ）に示すベアチップ４０は、図１に示した集積回路１０と同じ回路構成であり、テスト端子４４はテスト端子１３（図１）と同様に過熱検知回路１１の出力信号ラインに接続されている。ベアチップ４０に対して、過熱検知回路１１の検知温度以上でバーンイン試験を行なう際には、テスト端子４４をボンディングワイヤＢＷによって電源Ｖccに接続する。
【００４２】
図４の（Ｂ）に示すベアチップ４１は、図２に示した集積回路２０と同じ回路構成であり、テスト端子４５はテスト端子２３（図２）と同様に過熱検知回路２１の出力信号ラインに接続されている。ベアチップ４１に対して、過熱検知回路２１の検知温度以上でバーンイン試験を行なう際には、テスト端子４５をボンディングワイヤＢＷによって接地する。
【００４３】
図４の（Ｃ）に示すベアチップ４２は、図３に示した集積回路３０と同じ回路構成であり、テスト端子４６はテスト端子３１（図３）と同様にトランジスタＴｒ１（図３）のベースに接続されている。ベアチップ４２に対して、過熱検知回路１１の検知温度以上でバーンイン試験を行なう際には、テスト端子４６をボンディングワイヤＢＷによって接地する。
【００４４】
図４の（Ｄ）に示すベアチップ４３は、図２に示した集積回路２０と同じ回路構成であり、テスト端子４７はトランジスタＴｒ２（図２）のベースに接続されている。ベアチップ４３に対して、過熱検知回路２１の検知温度以上でバーンイン試験を行なう際には、テスト端子４７をボンディングワイヤＢＷによって電源Ｖccに接続する。
【００４５】
図４の（Ａ）〜（Ｄ）に示すベアチップ４０〜４３の場合、バーンイン評価の後、ボンディングワイヤＢＷはカットされ、ポッティングによる封止などの必要な処置が施される。
【００４６】
図５の（Ａ）〜（Ｄ）は、それぞれ、図４の（Ａ）〜（Ｄ）に示されたベアチップ４０〜４３が、過熱検知回路１１、２１の検知温度以上でバーンイン評価され得るように、ボンディングワイヤＢＷの代わりにトリマブル抵抗Ｒ５〜Ｒ８を介して接続された例を示している。図５に示すベアチップ４０〜４３の場合、バーンイン評価の後、トリマブル抵抗Ｒ５〜Ｒ８はトリミングされて大きい抵抗値に設定され、又は切断されて、ポッティングによる封止などの必要な処置が施される。
【００４７】
図６、７は、さらに別の実施の形態に係る過熱検知回路内蔵の集積回路を示している。
図６に示すベアチップ６０は、図１に示した集積回路１０と同じ過熱検知回路１１、制御部１２を備え、さらにツェナダイオードＺＤ１、ヒューズＦ１及びテスト端子６１を備えている。ツェナダイオードＺＤ１は、ヒューズＦ１と直列接続され、過熱検知回路１１の出力信号ラインと接地との間に逆電圧が印加されるように接続され、テスト端子６１は過熱検知回路１１の出力信号ラインに接続されている。ツェナダイオードＺＤ１には抵抗Ｒ２を介して逆電圧Ｖccが印加されることから、ツェナダイオードＺＤ１の両端の電圧によって決定される制御部１２への出力信号レベルは、一定のツェナ電圧に保持される。従って、ツェナ電圧が、制御部１２への出力信号レベルがハイレベルに相当する電圧であるツェナダイオードＺＤ１を使用することによって、制御部１２への出力信号レベルは常にハイレベルに保持される。
【００４８】
即ち、ベアチップ６０のバーンイン評価を行なう場合、過熱検知回路１１の検知温度以上の温度になっても、ツェナダイオードＺＤ１によって、過熱検知回路１１の出力信号レベルは常にハイレベルに保持され、制御部１２は作動しない。よって、過熱検知回路１１の検知温度以上の温度におけるバーンイン評価が可能となる。
【００４９】
図７においても同様に、ツェナダイオードＺＤ２には逆電圧が印加されることから、制御部２２への出力信号レベルは、ツェナ電圧Ｖzdで決まる所定の値、即ち、Ｖcc−Ｖzdに保持される。従って、Ｖcc−Ｖzdが、制御部２２が作動しない出力信号レベルであるローレベルとなるツェナ電圧を有するツェナダイオードＺＤ２を使用することによって、過熱検知回路２１の検知温度以上の温度において制御部２２を作動させることなく、ベアチップ７０のバーンイン評価を行なうことが可能となる。
【００５０】
バーイン評価の後、各々のテスト端子６１、７１に大電流を流し、又はレーザ照射することによってヒューズＦ１、Ｆ２を切断し、制御部１２、２２への出力信号レベルが過熱検知回路１１、２１によって決定される状態とした後に、ベアチップ６０、７０は、ポッティングによる封止などの処置が施される。
【００５１】
図６、７においてはヒューズを使用したが、外部からの高電圧印加などの操作によって回路を開放できるヒューズ以外の素子を使用することも可能である。
【００５２】
また、過熱検知回路１１、２１の出力信号ラインに、ＦＰＧＡなどのプログラマブルロジック回路に使用されるアンチヒューズ素子を直列に接続し、制御部１２、２２に出力信号が伝達されないように構成し、バーンイン評価の後に、アンチヒューズ素子に外部から電圧を印加してアンチヒューズ素子を導通させ、制御部１２、２２に信号が伝達されるようにすることも可能である。
【００５３】
図８の（Ａ）、（Ｂ）は、さらに別の実施の形態に係る過熱検知回路内蔵の集積回路を示している。
図８の（Ａ）に示された集積回路８０は、アナログ回路とディジタル回路が混在した集積回路であり、ＣＰＵ８１、過熱検知回路８２、及びＣＰＵ８１に電気的に接続されたテスト端子８３を備えている。ＣＰＵ８１が、外部に設けられた端子８３を介して受信したシリアル信号ＳＧによって動作モードを変更するようになっている。バーンイン試験において、所定のシリアル信号ＳＧを端子８３から入力することによって、ＣＰＵ８１が、過熱検知回路８１に対して、温度上昇を抑制する制御部（図示しない）への出力信号を停止させる。
【００５４】
図８の（Ｂ）に示された集積回路８４は、外部からの設定を記憶するためのＥＥＰＲＯＭ、ＦＬＡＳＨＲＯＭなどの不揮発性メモリ（以下、ＲＯＭと記す）８５を備えており、過熱検知回路８６は、ＲＯＭ８５の所定のビットパターンに応じて、温度上昇を抑制する制御部（図示しない）への出力信号を変化させる。例えば、過熱検知回路８６は、ＲＯＭ８５の所定の１ビットが、「１」の場合に温度上昇を抑制する制御部が作動するレベルの信号を出力し、「０」の場合に温度上昇を抑制する制御部が作動しないレベルの信号を出力する。この場合、集積回路８４のバーンイン試験を行なう場合、端子８７から所定の信号を入力して、ＲＯＭ８５の該当するビットを「０」に設定する。
【００５５】
図８の（Ａ）に示す集積回路８０において、ＣＰＵ８１と過熱検知回路８２との間にメモリ（バッファメモリ、ＲＯＭなど）を設け、ＣＰＵ８１がメモリに必要な設定を行い、過熱検知回路８２がメモリの所定のビットに応じて、出力信号レベルを変化させるようにすることも可能である。
【００５６】
図９の（Ａ）、（Ｂ）は、さらに別の実施の形態に係る温度上昇回避制御手段を備えた集積回路を示している。
図９の（Ａ）に示す集積回路９０は、例えばＣＰＵ等から構成された温度上昇回避制御部９１、過熱検知回路９２、及び温度上昇回避制御部９１に電気的に接続されたテスト端子９３を備えている。過熱検知回路９２は、過熱検知回路１１と同様に内部に温度測定部を有し、温度測定部により過熱があることが検知されると温度上昇回避制御部９１に対して過熱状態を示す信号を出力し、温度上昇回避制御部９１は、該信号を受信すると温度上昇を回避する回避制御（例えば、温度上昇回避制御部９１が直接回避制御を行なう、又は回避制御手段（図示せず）に回避制御を指示する信号を出力する）を行なう。さらに、温度上昇回避制御部９１は、端子９３を介して受信した信号によって動作モードを変更するように構成されている。
【００５７】
図１０は、温度上昇回避制御部９１の動作を示すフローチャートである。以下、図１０に示したフローチャートに基づき、バーンイン試験を行う場合の温度上昇回避制御部９１の動作を説明する。
【００５８】
ステップＳ１において、端子９３を介して信号を受信する。
ステップＳ２において、ステップＳ１において受信した信号が、動作モードの変更を指示する信号であるか否かを判断する。動作モードの変更を指示する信号であると判断した場合、ステップＳ３に移行し、動作モードの変更を指示する信号でないと判断した場合、ステップＳ１に戻り、動作モードの変更を指示する信号を受信するまで処理を繰り返す。
【００５９】
ステップＳ３において、動作モードの変更を指示する信号が、温度上昇の回避制御の停止を指示する信号であるか否かを判断する。回避制御の停止を指示する信号であると判断した場合、ステップＳ４に移行し、回避制御の停止を指示する信号でないと判断した場合、ステップＳ５に移行する。
【００６０】
ステップＳ４において、回避制御を停止するモードに移行する。従って、バーンイン試験の前に、端子９３を介して回避制御の停止を指示する信号が入力された場合、温度上昇回避制御部９１は、バーンイン試験において過熱検知回路９２から過熱状態を示す信号を受信しても、この信号を無視して温度上昇を回避する回避制御を行なわないこととなる。これにより回避制御を停止させた状態で過熱状態でのバーンイン評価を行う。
【００６１】
ステップＳ５において、動作モードの変更を指示する信号が、温度上昇の回避制御の開始を指示する信号であるか否かを判断する。回避制御の開始を指示する信号であると判断した場合、ステップＳ６に移行し、回避制御の開始を指示する信号でない、即ち、まだ回避制御の停止を指示する信号を受信したままであると判断した場合、ステップＳ７に移行する。
【００６２】
ステップＳ６において、回避制御を行うモードに移行する。従って、バーンイン試験を行った後、端子９３を介して回避制御の開始を指示する信号が入力された場合、温度上昇回避制御部９１は、過熱検知回路９２から過熱状態を示す信号を受信すれば、温度上昇を回避する回避制御を行なうこととなる。
【００６３】
ステップＳ７において、終了の指示を受けたか否かを判断し、終了の指示を受けるまでステップＳ１〜Ｓ６を繰り返す。
【００６４】
図９の（Ｂ）に示す集積回路９４は、温度上昇回避制御部９５、過熱判定部９６、温度測定部９７及び温度測定部９７に電気的に接続されたテスト端子９８を備えている。温度測定部９７は、内部に温度測定素子を有し、この温度測定素子の測定温度に対応したレベルの信号を生成して過熱判定部９６に出力し、過熱判定部９６は受信した信号を基に過熱状態であるか否かを判定し、判定信号を温度上昇回避制御部９５に出力し、温度上昇回避制御部９５が、温度上昇を回避する回避制御を行なうようになっている。さらに、温度測定部９７は、テスト端子９８を介して受信した信号によって動作モードを変更する構成となっている。
【００６５】
図１１は、例えばＣＰＵ等から構成された温度測定部９７の動作を示すフローチャートである。以下、図１１に示したフローチャートに基づき、バーンイン試験を行う場合の温度測定部９７の動作を説明する。
【００６６】
ステップＳ１１において、端子９８を介して信号を受信する。
ステップＳ１２において、ステップＳ１１において受信した信号が、動作モードの変更を指示する信号であるか否かを判断する。動作モードの変更を指示する信号であると判断した場合、ステップＳ１３に移行し、動作モードの変更を指示する信号でないと判断した場合、ステップＳ１１に戻り、動作モードの変更を指示する信号を受信するまで処理を繰り返す。
【００６７】
ステップＳ１３において、動作モードの変更を指示する信号が、実際の測定温度に対応する信号の代わりに、過熱状態でない温度に対応する所定の信号（以下、ダミー信号と記す）を出力する指示であるか否かを判断する。ダミー信号の出力を指示する信号であると判断した場合、ステップＳ１４に移行し、ダミー信号の出力を指示する信号でないと判断した場合、ステップＳ１５に移行する。
【００６８】
ステップＳ１４において、ダミー信号を出力するモードに移行する。従って、バーンイン試験の前に、端子９８を介してダミー信号の出力を指示する信号が入力された場合、温度測定部９７は、バーンイン試験において、前記温度測定素子で測定された実際の測定温度に対応したレベルの信号を出力する代わりに過熱状態でない温度に対応したレベルのダミー信号を出力する。例えば、１４０℃に対応したディジタル値の代わりに１００℃に対応したディジタル値を出力する。これによって、バーンイン試験において、温度上昇回避制御部９５に入力される判定信号は、常に過熱状態でない信号であり、温度上昇回避制御部９５が温度上昇の回避制御を行なうことがない状態としながらも過熱状態でのバーンイン評価が行なわれることとなる。
【００６９】
ステップＳ１５において、動作モードの変更を指示する信号が、測定温度に対応する信号の出力を指示する信号であるか否かを判断する。測定温度に対応する信号の出力を指示する信号であると判断した場合、ステップＳ１６に移行し、測定温度に対応する信号の出力を指示する信号でないと判断した場合、ステップＳ１７に移行する。
【００７０】
ステップＳ１６において、測定温度に対応する信号を出力するモードに移行する。従って、バーンイン試験を行った後、端子９８を介して測定温度に対応する信号の出力を指示する信号が入力された場合、温度測定部９７は、実際の測定温度に対応する信号を出力することとなり、温度上昇回避制御部９５に入力される判定信号が、過熱状態に対応する信号となり、温度上昇回避制御部９５が温度上昇の回避制御を行なうこととなる。
【００７１】
ステップＳ１７において、終了の指示を受けたか否かを判断し、終了の指示を受けるまでステップＳ１１〜Ｓ１６を繰り返す。
【００７２】
また、温度測定部９７の外部信号によって出力信号を切り換える機能は、例えば、外部信号のレベルに応じて２つの入力信号を選択的に出力するアナログスイッチ回路を備え、このアナログスイッチ回路に実際の測定温度に対応する信号とダミー信号とを入力する構成とすることによって実現することも可能である。
【００７３】
更にまた、温度上昇回避制御部９５内に過熱検知部を装備し、温度測定部９７からの測定温度に対応した信号に基づいて温度上昇回避制御部９５が過熱を検知すると温度上昇を回避する制御を行うものであっても良く、その場合、バーンイン試験時には、温度上昇回避制御部９５が過熱に相当する温度を受信しても無視する、又は前記過熱検知部が過熱に相当する温度の信号を出力しないようにすれば良い。
【００７４】
以上において、過熱状態を検知する手段を内部に備えた集積回路について説明したが、過熱検知手段を備えていない集積回路と過熱検知手段とを搭載し、両者を接続して製品として完成された状態でバーンイン試験が行なわれることもある。その場合においても、接続状態において上記した実施の形態と同様の回路構成となるようにすればよい。例えば、接続状態において図１〜８と同様の回路構成とすることによって、バーンイン試験において、集積回路内部の温度上昇を回避する制御手段が、外部の過熱検知手段から過熱状態を示す信号を受信することがなくなる。また、接続状態において図９の（Ａ）、（Ｂ）と同様の回路構成とすることによって、バーンイン試験において、集積回路内部の温度上昇を回避する制御手段は、外部の過熱検知手段から過熱状態を示す信号を受信しても、温度上昇を回避する制御を行なうことがないようになる。
【００７５】
また、テスト端子は、専用の端子に限らず、他の用途に使用される端子を兼用することも可能である。
また、図９の（Ａ）に示した集積回路において、端子９３を介して所定の信号を受信した場合、温度上昇回避制御部９１が回避制御を完全に停止せずに、間欠的に停止、又は温度検出感度を鈍くする等、回避制御を抑制するようにすることも可能である。
その他、本発明の技術的思想の範囲内において、温度上昇を回避する制御手段を停止させる種々の形態が可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがスイッチを介して電源に接続されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図２】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがスイッチを介して接地されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図３】 本発明の実施の形態に係る過熱検知回路のトランジスタのベースがスイッチを介して接地されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図４】 （Ａ）〜（Ｂ）は、本発明の実施の形態に係るテスト端子がボンディングワイヤで接地又は電源に接続された状態の過熱検知回路内蔵の集積回路を示す概略ブロック図である。
【図５】 （Ａ）〜（Ｂ）は、本発明の実施の形態に係るテスト端子がトリミング抵抗を介して接地又は電源に接続された状態の過熱検知回路内蔵の集積回路を示す概略ブロック図である。
【図６】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがツェナダイオード及びヒューズを介して接地されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図７】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがツェナダイオード及びヒューズを介して電源に接続されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図８】 （Ａ）は本発明の実施の形態に係るＣＰＵを備えている過熱検知回路内蔵の集積回路を示す概略ブロック図であり、（Ｂ）は本発明の実施の形態に係る不揮発性メモリを備えている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図９】 （Ａ）、（Ｂ）は本発明の実施の形態に係る温度上昇回避制御手段を備えた集積回路を示す概略ブロック図である。
【図１０】 図９の（Ａ）に示した温度上昇回避制御部の動作を示すフローチャートである。
【図１１】 図９の（Ｂ）に示した温度測定部の動作を示すフローチャートである。
【図１２】 本発明の実施の形態に係る過熱検知回路内蔵の集積回路のバーンイン試験を行なうためのバーンインボードの一例を示す斜視図である。
【図１３】 従来の過熱検知回路を示す回路図である。
【符号の説明】
１０、２０、３０、４０〜４３、６０、７０、８０、８４、９０、９４ 集積回路
１１、２１、８２、８６、９２ 過熱検知回路
１２、２２ 制御部
１３、２３、３１、４４〜４７、５４〜５７、６１、７１、８３、８７、９３、９８ テスト端子
８１ ＣＰＵ
８５ 不揮発性メモリ
９１、９５ 温度上昇回避制御部
９６ 過熱判定部
９７ 温度測定部
１２１ バーンインボード
１２２ ＩＣソケット
１２３ コネクタ
Ｔｒ１〜Ｔｒ３ トランジスタ
Ｒ１〜Ｒ４、Ｒ９、Ｒ１０ 抵抗
Ｒ５〜Ｒ８ トリミング抵抗
Ｄ１〜Ｄ３ ダイオード
ＺＤ１、ＺＤ２ ツェナダイオード
Ｆ１、Ｆ２ ヒューズ
ＢＷ ボンディングワイヤ
ＳＧ シリアル信号
【発明の属する技術分野】
本発明は、初期不良を起こす集積回路を選別するために高温の環境下で行なわれるバーンイン試験に関し、特に過熱状態を検知する過熱検知回路を内蔵した集積回路とそのバーンイン試験方法に関する。
【０００２】
【従来の技術】
半導体集積回路（以下、集積回路と記す）は、初期不良品を選別するために、検査された後に出荷される。集積回路の機能によって検査内容は異なるが、集積回路の初期不良を短時間に発生させる加速度試験の1つに、実際に集積回路が使用される環境温度よりも高い温度環境下で動作させることによって、検査を加速させるバーンイン試験がある。バーンイン試験においては、通常、試験対象の集積回路を高温槽に入れて、集積回路に電源及びテスト信号を供給して動作評価を行なう。
【０００３】
数十℃の環境温度で使用される集積回路のバーンイン試験においては、１５０℃程度の温度が設定されるが、自動車のエンジン系に直接搭載されるパワー系の集積回路などは、通常約１４０℃の環境において正常に動作することが要求されることから、１７０〜１８０℃程度の温度でバーンイン試験を行なうことが望ましい。
【０００４】
一方、大電力を消費するパワー系の集積回路や、高い信頼性が要求される集積回路においては、集積回路自体の内部発熱によって高温になって誤動作することを阻止する手段として、過熱検知回路を備えているものが多い。過熱検知回路は、所定の温度以上になった場合に、集積回路の内部又は外部の制御部に所定の信号を出力し、制御部がこの信号を受けて、集積回路への電源供給ラインを遮断する、又は集積回路の動作を停止させるなどの所定の処理を行なう。
【０００５】
図１３に過熱検知回路の一例を示す。図１３に示された過熱検知回路１３１は、ダイオードＤ３に逆バイアス電圧を印加することによる漏洩電流が、温度上昇によって増加することを利用したものである。温度が低いときは、ダイオードＤ３の漏洩電流が小さくてベース電位が低く、ＮＰＮ型のトランジスタＴｒ３はオフしており、点１３３の電位は電源電位Ｖcc、即ちハイレベルであるが、温度が上昇すると、漏洩電流が増加してベース電位が高くなり、トランジスタＴｒ３がオンする。これによって、点１３３の電位はローレベルに変化する。即ち、温度上昇を点１３３の電位の変化として検知することが可能となっている。
【０００６】
点１３３の電位は制御部１３２に伝達され、制御部１３２は、この信号レベルがハイからローに変化したときに、温度上昇を抑制するために、上記した所定の処理を行なう。
【０００７】
温度検知素子はダイオードに限られず、集積回路内に不純物を拡散して抵抗素子を形成し、この抵抗素子の抵抗値が温度上昇によって低下する特性を使用して温度を検知すること等も行なわれている。
【０００８】
上記した、自動車のエンジン系に直接搭載されるパワー系の集積回路においては、通常約１７０℃を検知温度とする過熱検知回路が採用されている。
【０００９】
【発明が解決しようとする課題】
上記したように、過熱検知回路を内蔵した集積回路においては、温度上昇に対する保護機能が働くことから、過熱検知回路の検知温度よりも低い温度でしかバーンイン試験ができず、特に自動車のエンジン系に直接搭載される過熱検知回路を内蔵したパワー系の集積回路に対して、１７０〜１８０℃でのバーンイン試験を行なうことができなかった。
【００１０】
本発明は、上記の課題を解決すべく、過熱検知回路を内蔵した集積回路において、過熱検知回路の検知温度よりも高い温度でバーンイン試験を行なうことを可能とする過熱検知回路内蔵の集積回路及びそのバーンイン試験方法を提供することを目的としている。
【００１１】
【課題を解決するための手段及びその効果】
本発明の目的は、以下の手段によって達成される。
本発明に係る過熱検知回路内蔵の集積回路（１）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、前記過熱検知回路に電気的に接続され、外部から電気的に接続可能なテスト端子を備え、バーンイン試験において、前記制御手段が作動しないように前記所定レベルに応じて、前記テスト端子が接地又は所定電位に設定可能に構成されていることを特徴としている。
上記した過熱検知回路内蔵の集積回路（１）によれば、テスト端子を接地又は所定の電位に設定することによって、検知温度以上の温度においてバーンイン試験を行なうことが可能となる。
【００１２】
また、本発明に係る過熱検知回路内蔵の集積回路（２）は、前記過熱検知回路内蔵の集積回路（１）において、前記テスト端子が、前記出力信号を前記制御手段に伝達する信号ラインに電気的に接続されていることを特徴としている。
【００１３】
また、本発明に係る過熱検知回路内蔵の集積回路（３）は、前記過熱検知回路内蔵の集積回路（１）において、前記過熱検知回路が、逆バイアスされたダイオードと、該ダイオードの漏洩電流がベース電流となるように接続されたトランジスタとを備え、前記テスト端子が、前記トランジスタのコレクタに接続されていることを特徴としている。
【００１４】
また、本発明に係る過熱検知回路内蔵の集積回路（４）は、前記過熱検知回路内蔵の集積回路（１）において、前記過熱検知回路が、逆バイアスされたダイオードと、該ダイオードの漏洩電流がベース電流となるように接続されたトランジスタとを備え、前記テスト端子が、前記トランジスタのベースに接続されていることを特徴としている。
【００１５】
また、本発明に係る過熱検知回路内蔵の集積回路（５）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、直列に接続され、前記制御手段が作動しないように前記所定レベルに応じて、前記出力信号を前記制御手段に伝達する信号ラインと接地との間、又は前記信号ラインと電源ラインとの間に介装されたツェナダイオード及びヒューズと、前記信号ラインに電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、バーンイン試験の後に前記テスト端子から大電流を流すことによって、前記ヒューズが切断可能に構成されていることを特徴としている。
【００１６】
また、本発明に係る過熱検知回路内蔵の集積回路（６）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、ＣＰＵと、該ＣＰＵに電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、前記ＣＰＵが、前記テスト端子から入力されるシリアル信号に応じて、前記過熱検知回路に前記所定レベルの出力信号を出力させることを特徴としている。
【００１７】
また、本発明に係る過熱検知回路内蔵の集積回路（７）は、過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、設定記憶手段と、該設定記憶手段に電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、前記過熱検知回路が、前記設定記憶手段の設定状態に応じて、前記所定レベルの出力信号を出力することを特徴としている。
【００１８】
また、本発明に係る過熱検知回路内蔵の集積回路（８）は、前記過熱検知回路内蔵の集積回路（１）〜（７）の何れかにおいて、パッケージを形成して封止され、前記テスト端子が、該パッケージの表面に配置されていることを特徴としている。
上記した過熱検知回路内蔵の集積回路（２）〜（８）によれば、過熱検知回路内蔵の集積回路（１）と同様の効果を奏することが可能である。
【００１９】
本発明に係る集積回路のバーンイン試験方法（１）は、前記過熱検知回路内蔵の集積回路（１）〜（４）の何れかのバーンイン試験方法であって、前記制御手段が作動しないように前記所定レベルに応じて、前記テスト端子を接地又は所定の電位に設定する第１ステップと、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含んでいることを特徴としている。
【００２０】
上記した集積回路のバーンイン試験方法（１）によれば、過熱検知回路の検知温度以上の温度でのバーンイン試験を行なうことが可能となり、試験時間を大幅に短縮することができる。例えば、バーンイン温度を１２５℃から１５０℃に上げた場合、アレニウスモデル式から計算すると約３.３４倍の加速が得られ、８時間かかっていた試験を約２.４時間で完了することが可能となる。
【００２１】
また、本発明に係る集積回路のバーンイン試験方法（２）は、前記集積回路のバーンイン試験方法（１）において、前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間にスイッチを介装するステップと、前記スイッチをオンするステップとを含むことを特徴としている。
【００２２】
また、本発明に係る集積回路のバーンイン試験方法（３）は、前記集積回路のバーンイン試験方法（１）において、前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間をボンディングワイヤで接続するステップを含み、前記第２ステップの後に、前記ボンディングワイヤを切断するステップをさらに含むことを特徴としている。
【００２３】
また、本発明に係る集積回路のバーンイン試験方法（４）は、前記集積回路のバーンイン試験方法（１）において、前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間にトリマブル抵抗を介装するステップを含み、前記第２ステップの後に、前記トリマブル抵抗をトリミング又は切断するステップをさらに含むことを特徴としている。
【００２４】
また、本発明に係る集積回路のバーンイン試験方法（５）は、前記過熱検知回路内蔵の集積回路（５）のバーンイン試験方法であって、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第１ステップと、前記テスト端子から大電流を印加して、前記ヒューズを切断する第２ステップとを含んでいることを特徴としている。
【００２５】
また、本発明に係る集積回路のバーンイン試験方法（６）は、前記過熱検知回路内蔵の集積回路（６）のバーンイン試験方法であって、前記過熱検知回路が前記所定レベルの出力信号を出力するように、前記テスト端子を介して前記ＣＰＵに前記過熱検知回路を制御させるシリアル信号を入力する第１ステップと、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含んでいることを特徴としている。
【００２６】
また、本発明に係る集積回路のバーンイン試験方法（７）は、前記過熱検知回路内蔵の集積回路（７）のバーンイン試験方法であって、前記過熱検知回路が前記所定レベルの出力信号を出力するように、前記テスト端子を介して前記設定記憶手段を設定する第１ステップと、前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含むことを特徴としている。
上記した集積回路のバーンイン試験方法（２）〜（７）によれば、集積回路のバーンイン試験方法（１）と同様の効果を奏することが可能である。
【００２７】
また、本発明に係る温度上昇回避制御手段内蔵の集積回路（１）は、過熱状態が検知されると温度上昇を回避する回避制御を行なう制御手段を備えた温度上昇回避制御手段内蔵の集積回路において、外部から電気的接続可能な端子と、該端子から入力される所定の信号に基づいて、前記回避制御を停止させる停止手段とを備えていることを特徴としている。
上記した温度上昇回避制御手段内蔵の集積回路（１）によれば、過熱検知回路内蔵の集積回路（１）と同様の効果を奏することが可能である。
【００２８】
また、本発明に係る集積回路のバーンイン試験方法（８）は、前記温度上昇回避制御手段内蔵の集積回路（１）のバーンイン試験方法であって、前記停止手段によって、前記制御手段の回避制御を停止させるように前記端子に所定の信号を入力する第１ステップと、前記過熱状態でバーンイン評価を行う第２ステップとを含むことを特徴としている。
上記した集積回路のバーンイン試験方法（８）によれば、集積回路のバーンイン試験方法（１）と同様の効果を奏することが可能である。
【００２９】
【発明の実施の形態】
以下、本発明に係る実施の形態を、添付した図面に基づいて説明する。図１〜３は、実施の形態に係る過熱検知回路内蔵の集積回路を示している。以下において、「バーンイン試験」とは、試験の前処理工程及び後処理工程を含んだ一連の工程を表わし、高温槽内における試験は「バーンイン評価」と記載する。
【００３０】
集積回路１０は、過熱検知回路１１、制御部１２及びテスト端子１３を備えており、パッケージによって封止されている。過熱検知回路１１は、図１３に示した過熱検知回路１３１と同じ回路構成であり、テスト端子１３は過熱検知回路１１から制御部１２への出力信号ラインに電気的に接続され、パッケージの表面上に外部から電気的に接続可能に配置されている。
【００３１】
集積回路１０に対してバーンイン試験を行なう場合、集積回路１０の外部の回路基板（図示せず）上に、テスト端子１３と電源（Ｖcc）ラインとの間にスイッチＳＷ１を介装し、スイッチＳＷ１をオンした状態でバーンイン評価を行なう。
【００３２】
図１２は、複数の集積回路１０のバーンイン試験を同時に行なうためのバーンインボード１２１の一例を示す斜視図である。バーンインボード１２１は、試験対象の集積回路１０を搭載可能な複数のＩＣソケット１２２、コネクタ１２３、スイッチＳＷ１（図示せず）、図１に示した集積回路１０の外部の配線パターン（図示せず）を備えている。バーンイン試験は、試験対象の集積回路１０が搭載されてスイッチＳＷ１がオンされたバーンインボード１２１全体を高温環境下に置き、外部からコネクタ１２３を介して個々の集積回路１０へのテスト信号及び電源を供給して行なわれる。各々の集積回路１０の動作状況の評価に使用される集積回路１０からの信号は、コネクタ１２３を介してバーンイン試験装置（図示せず）に伝送され、評価される。スイッチＳＷ１は、機械的スイッチに限らず、電気信号によってオン／オフ制御可能なトランジスタ等を使用した電気的スイッチであってもよい。また、ＩＣソケット１２２と同数のスイッチＳＷ１を備えて各々の集積回路１０の端子１３と電源ラインとの接続をオン／オフする構成としても、又は１個のスイッチＳＷ１で全ての集積回路１０の端子１３と電源ラインとの接続をオン／オフする構成としてもよい。
【００３３】
この場合、集積回路１０の内部温度が、過熱検知回路１１の出力信号がローレベルになる温度以上の高温になっても、過熱検知回路１１の出力信号は、スイッチＳＷ１を介してＶccが供給されることから常に電源電位レベルに保持され、制御部１２が集積回路１０の温度上昇を抑制するための制御を行なうことが無い。即ち、過熱検知回路１１の作動によってバーンイン評価が実施できなくなることを回避し、過熱検知回路１１の検知温度以上の温度においても、集積回路１０のバーンイン評価を行なうことが可能となる。尚、バーンイン評価後においてはスイッチＳＷ１をオフさせて通常の状態に戻す。
【００３４】
また、スイッチＳＷ１をオフした状態でバーンイン評価を行なうことによって、過熱検知回路１１及び制御部１２による内部温度上昇を抑制する制御が正常に作動するか否かを評価することも可能である。
【００３５】
図２は、ＰＮＰ型のトランジスタＴｒ２を使用して、図１の場合と略同様に構成された過熱検知回路２１を備えている、パッケージによって封止された集積回路２０を示している。過熱検知回路２１は、図１の過熱検知回路１１とは逆に、所定の温度までは、過熱検知回路２１の出力信号はローレベルであり、所定の温度を超えるとハイレベルとなる。
【００３６】
集積回路２０のバーンイン試験を行なう場合、上記の場合と略同様に、集積回路２０外部の回路基板上に、テスト端子２３と接地ラインとの間にスイッチＳＷ２を介装し、スイッチＳＷ２をオンした状態でバーンイン評価を行なう。集積回路２０の内部温度が、過熱検知回路２１の出力信号がハイレベルになる検知温度以上の高温になっても、過熱検知回路２１の出力信号は、スイッチＳＷ２によって常に接地レベル、即ちローレベルに保持されることから、制御部２２が集積回路２０の温度上昇を抑制する制御を行なうことが無い。即ち、図１の場合と同様に、過熱検知回路２１の作動によってバーンイン評価が実施できなくなることを回避し、過熱検知回路２１の検知温度以上の温度において、集積回路２０のバーンイン評価を行なうことが可能となる。尚、バーンイン評価後においてはスイッチＳＷ２をオフさせて通常の状態に戻す。
【００３７】
また、スイッチＳＷ２をオフした状態でバーンイン評価を行なうことによって、過熱検知回路２１及び制御部２２による内部温度上昇を抑制する制御が正常に動作するか否かを評価することも可能である。
【００３８】
図３は、過熱検知回路１１が図１の場合と同じ回路構成であり、テスト端子３１がＮＰＮ型のトランジスタＴｒ１のベースに接続されて配置されている、パッケージによって封止された集積回路３０を示している。
【００３９】
集積回路３０にバーンイン試験を行なう場合、集積回路３０外部の回路基板上に、テスト端子３１と接地ラインとの間にスイッチＳＷ３を介装し、スイッチＳＷ３をオンした状態でバーンイン評価を行なう。集積回路３０の内部温度が、過熱検知回路１１の出力信号がハイレベルになる検知温度以上の高温になっても、トランジスタＴｒ１のベースがローレベルに保持されることによって、過熱検知回路１１の出力信号は常にハイレベルに保持され、制御部１２が集積回路３０の温度上昇を抑制する制御を行なうことが無い。即ち、図１、２の場合と同様に、過熱検知回路１１の作動によって、バーンイン評価が実施できなくなることを回避し、過熱検知回路１１の検知温度以上の温度において、集積回路３０のバーンイン評価を行なうことが可能となる。尚、バーンイン評価後においてはスイッチＳＷ３をオフさせて通常の状態に戻す。
また、スイッチＳＷ３をオフした状態でバーンイン評価を行なうことによって、過熱検知回路１１及び制御部１２による内部温度上昇を抑制する制御が正常に作動するか否かを評価することも可能である。
【００４０】
同様に、図３において、過熱検知回路１１を図２に示す過熱検知回路２１に置き換えて、トランジスタＴｒ２のベースに電気的に接続したテスト端子を設け、このテスト端子を外部スイッチを介して電源Ｖccに接続することによっても、図３の場合と同様に、過熱検知回路２１の検知温度以上の温度でバーンイン評価を行なうことが可能である。
【００４１】
図４の（Ａ）〜（Ｄ）は、パッケージによって封止されていない、別の実施の形態に係る過熱検知回路を備えた集積回路（以下、ベアチップと記す）を示している。
図４の（Ａ）に示すベアチップ４０は、図１に示した集積回路１０と同じ回路構成であり、テスト端子４４はテスト端子１３（図１）と同様に過熱検知回路１１の出力信号ラインに接続されている。ベアチップ４０に対して、過熱検知回路１１の検知温度以上でバーンイン試験を行なう際には、テスト端子４４をボンディングワイヤＢＷによって電源Ｖccに接続する。
【００４２】
図４の（Ｂ）に示すベアチップ４１は、図２に示した集積回路２０と同じ回路構成であり、テスト端子４５はテスト端子２３（図２）と同様に過熱検知回路２１の出力信号ラインに接続されている。ベアチップ４１に対して、過熱検知回路２１の検知温度以上でバーンイン試験を行なう際には、テスト端子４５をボンディングワイヤＢＷによって接地する。
【００４３】
図４の（Ｃ）に示すベアチップ４２は、図３に示した集積回路３０と同じ回路構成であり、テスト端子４６はテスト端子３１（図３）と同様にトランジスタＴｒ１（図３）のベースに接続されている。ベアチップ４２に対して、過熱検知回路１１の検知温度以上でバーンイン試験を行なう際には、テスト端子４６をボンディングワイヤＢＷによって接地する。
【００４４】
図４の（Ｄ）に示すベアチップ４３は、図２に示した集積回路２０と同じ回路構成であり、テスト端子４７はトランジスタＴｒ２（図２）のベースに接続されている。ベアチップ４３に対して、過熱検知回路２１の検知温度以上でバーンイン試験を行なう際には、テスト端子４７をボンディングワイヤＢＷによって電源Ｖccに接続する。
【００４５】
図４の（Ａ）〜（Ｄ）に示すベアチップ４０〜４３の場合、バーンイン評価の後、ボンディングワイヤＢＷはカットされ、ポッティングによる封止などの必要な処置が施される。
【００４６】
図５の（Ａ）〜（Ｄ）は、それぞれ、図４の（Ａ）〜（Ｄ）に示されたベアチップ４０〜４３が、過熱検知回路１１、２１の検知温度以上でバーンイン評価され得るように、ボンディングワイヤＢＷの代わりにトリマブル抵抗Ｒ５〜Ｒ８を介して接続された例を示している。図５に示すベアチップ４０〜４３の場合、バーンイン評価の後、トリマブル抵抗Ｒ５〜Ｒ８はトリミングされて大きい抵抗値に設定され、又は切断されて、ポッティングによる封止などの必要な処置が施される。
【００４７】
図６、７は、さらに別の実施の形態に係る過熱検知回路内蔵の集積回路を示している。
図６に示すベアチップ６０は、図１に示した集積回路１０と同じ過熱検知回路１１、制御部１２を備え、さらにツェナダイオードＺＤ１、ヒューズＦ１及びテスト端子６１を備えている。ツェナダイオードＺＤ１は、ヒューズＦ１と直列接続され、過熱検知回路１１の出力信号ラインと接地との間に逆電圧が印加されるように接続され、テスト端子６１は過熱検知回路１１の出力信号ラインに接続されている。ツェナダイオードＺＤ１には抵抗Ｒ２を介して逆電圧Ｖccが印加されることから、ツェナダイオードＺＤ１の両端の電圧によって決定される制御部１２への出力信号レベルは、一定のツェナ電圧に保持される。従って、ツェナ電圧が、制御部１２への出力信号レベルがハイレベルに相当する電圧であるツェナダイオードＺＤ１を使用することによって、制御部１２への出力信号レベルは常にハイレベルに保持される。
【００４８】
即ち、ベアチップ６０のバーンイン評価を行なう場合、過熱検知回路１１の検知温度以上の温度になっても、ツェナダイオードＺＤ１によって、過熱検知回路１１の出力信号レベルは常にハイレベルに保持され、制御部１２は作動しない。よって、過熱検知回路１１の検知温度以上の温度におけるバーンイン評価が可能となる。
【００４９】
図７においても同様に、ツェナダイオードＺＤ２には逆電圧が印加されることから、制御部２２への出力信号レベルは、ツェナ電圧Ｖzdで決まる所定の値、即ち、Ｖcc−Ｖzdに保持される。従って、Ｖcc−Ｖzdが、制御部２２が作動しない出力信号レベルであるローレベルとなるツェナ電圧を有するツェナダイオードＺＤ２を使用することによって、過熱検知回路２１の検知温度以上の温度において制御部２２を作動させることなく、ベアチップ７０のバーンイン評価を行なうことが可能となる。
【００５０】
バーイン評価の後、各々のテスト端子６１、７１に大電流を流し、又はレーザ照射することによってヒューズＦ１、Ｆ２を切断し、制御部１２、２２への出力信号レベルが過熱検知回路１１、２１によって決定される状態とした後に、ベアチップ６０、７０は、ポッティングによる封止などの処置が施される。
【００５１】
図６、７においてはヒューズを使用したが、外部からの高電圧印加などの操作によって回路を開放できるヒューズ以外の素子を使用することも可能である。
【００５２】
また、過熱検知回路１１、２１の出力信号ラインに、ＦＰＧＡなどのプログラマブルロジック回路に使用されるアンチヒューズ素子を直列に接続し、制御部１２、２２に出力信号が伝達されないように構成し、バーンイン評価の後に、アンチヒューズ素子に外部から電圧を印加してアンチヒューズ素子を導通させ、制御部１２、２２に信号が伝達されるようにすることも可能である。
【００５３】
図８の（Ａ）、（Ｂ）は、さらに別の実施の形態に係る過熱検知回路内蔵の集積回路を示している。
図８の（Ａ）に示された集積回路８０は、アナログ回路とディジタル回路が混在した集積回路であり、ＣＰＵ８１、過熱検知回路８２、及びＣＰＵ８１に電気的に接続されたテスト端子８３を備えている。ＣＰＵ８１が、外部に設けられた端子８３を介して受信したシリアル信号ＳＧによって動作モードを変更するようになっている。バーンイン試験において、所定のシリアル信号ＳＧを端子８３から入力することによって、ＣＰＵ８１が、過熱検知回路８１に対して、温度上昇を抑制する制御部（図示しない）への出力信号を停止させる。
【００５４】
図８の（Ｂ）に示された集積回路８４は、外部からの設定を記憶するためのＥＥＰＲＯＭ、ＦＬＡＳＨＲＯＭなどの不揮発性メモリ（以下、ＲＯＭと記す）８５を備えており、過熱検知回路８６は、ＲＯＭ８５の所定のビットパターンに応じて、温度上昇を抑制する制御部（図示しない）への出力信号を変化させる。例えば、過熱検知回路８６は、ＲＯＭ８５の所定の１ビットが、「１」の場合に温度上昇を抑制する制御部が作動するレベルの信号を出力し、「０」の場合に温度上昇を抑制する制御部が作動しないレベルの信号を出力する。この場合、集積回路８４のバーンイン試験を行なう場合、端子８７から所定の信号を入力して、ＲＯＭ８５の該当するビットを「０」に設定する。
【００５５】
図８の（Ａ）に示す集積回路８０において、ＣＰＵ８１と過熱検知回路８２との間にメモリ（バッファメモリ、ＲＯＭなど）を設け、ＣＰＵ８１がメモリに必要な設定を行い、過熱検知回路８２がメモリの所定のビットに応じて、出力信号レベルを変化させるようにすることも可能である。
【００５６】
図９の（Ａ）、（Ｂ）は、さらに別の実施の形態に係る温度上昇回避制御手段を備えた集積回路を示している。
図９の（Ａ）に示す集積回路９０は、例えばＣＰＵ等から構成された温度上昇回避制御部９１、過熱検知回路９２、及び温度上昇回避制御部９１に電気的に接続されたテスト端子９３を備えている。過熱検知回路９２は、過熱検知回路１１と同様に内部に温度測定部を有し、温度測定部により過熱があることが検知されると温度上昇回避制御部９１に対して過熱状態を示す信号を出力し、温度上昇回避制御部９１は、該信号を受信すると温度上昇を回避する回避制御（例えば、温度上昇回避制御部９１が直接回避制御を行なう、又は回避制御手段（図示せず）に回避制御を指示する信号を出力する）を行なう。さらに、温度上昇回避制御部９１は、端子９３を介して受信した信号によって動作モードを変更するように構成されている。
【００５７】
図１０は、温度上昇回避制御部９１の動作を示すフローチャートである。以下、図１０に示したフローチャートに基づき、バーンイン試験を行う場合の温度上昇回避制御部９１の動作を説明する。
【００５８】
ステップＳ１において、端子９３を介して信号を受信する。
ステップＳ２において、ステップＳ１において受信した信号が、動作モードの変更を指示する信号であるか否かを判断する。動作モードの変更を指示する信号であると判断した場合、ステップＳ３に移行し、動作モードの変更を指示する信号でないと判断した場合、ステップＳ１に戻り、動作モードの変更を指示する信号を受信するまで処理を繰り返す。
【００５９】
ステップＳ３において、動作モードの変更を指示する信号が、温度上昇の回避制御の停止を指示する信号であるか否かを判断する。回避制御の停止を指示する信号であると判断した場合、ステップＳ４に移行し、回避制御の停止を指示する信号でないと判断した場合、ステップＳ５に移行する。
【００６０】
ステップＳ４において、回避制御を停止するモードに移行する。従って、バーンイン試験の前に、端子９３を介して回避制御の停止を指示する信号が入力された場合、温度上昇回避制御部９１は、バーンイン試験において過熱検知回路９２から過熱状態を示す信号を受信しても、この信号を無視して温度上昇を回避する回避制御を行なわないこととなる。これにより回避制御を停止させた状態で過熱状態でのバーンイン評価を行う。
【００６１】
ステップＳ５において、動作モードの変更を指示する信号が、温度上昇の回避制御の開始を指示する信号であるか否かを判断する。回避制御の開始を指示する信号であると判断した場合、ステップＳ６に移行し、回避制御の開始を指示する信号でない、即ち、まだ回避制御の停止を指示する信号を受信したままであると判断した場合、ステップＳ７に移行する。
【００６２】
ステップＳ６において、回避制御を行うモードに移行する。従って、バーンイン試験を行った後、端子９３を介して回避制御の開始を指示する信号が入力された場合、温度上昇回避制御部９１は、過熱検知回路９２から過熱状態を示す信号を受信すれば、温度上昇を回避する回避制御を行なうこととなる。
【００６３】
ステップＳ７において、終了の指示を受けたか否かを判断し、終了の指示を受けるまでステップＳ１〜Ｓ６を繰り返す。
【００６４】
図９の（Ｂ）に示す集積回路９４は、温度上昇回避制御部９５、過熱判定部９６、温度測定部９７及び温度測定部９７に電気的に接続されたテスト端子９８を備えている。温度測定部９７は、内部に温度測定素子を有し、この温度測定素子の測定温度に対応したレベルの信号を生成して過熱判定部９６に出力し、過熱判定部９６は受信した信号を基に過熱状態であるか否かを判定し、判定信号を温度上昇回避制御部９５に出力し、温度上昇回避制御部９５が、温度上昇を回避する回避制御を行なうようになっている。さらに、温度測定部９７は、テスト端子９８を介して受信した信号によって動作モードを変更する構成となっている。
【００６５】
図１１は、例えばＣＰＵ等から構成された温度測定部９７の動作を示すフローチャートである。以下、図１１に示したフローチャートに基づき、バーンイン試験を行う場合の温度測定部９７の動作を説明する。
【００６６】
ステップＳ１１において、端子９８を介して信号を受信する。
ステップＳ１２において、ステップＳ１１において受信した信号が、動作モードの変更を指示する信号であるか否かを判断する。動作モードの変更を指示する信号であると判断した場合、ステップＳ１３に移行し、動作モードの変更を指示する信号でないと判断した場合、ステップＳ１１に戻り、動作モードの変更を指示する信号を受信するまで処理を繰り返す。
【００６７】
ステップＳ１３において、動作モードの変更を指示する信号が、実際の測定温度に対応する信号の代わりに、過熱状態でない温度に対応する所定の信号（以下、ダミー信号と記す）を出力する指示であるか否かを判断する。ダミー信号の出力を指示する信号であると判断した場合、ステップＳ１４に移行し、ダミー信号の出力を指示する信号でないと判断した場合、ステップＳ１５に移行する。
【００６８】
ステップＳ１４において、ダミー信号を出力するモードに移行する。従って、バーンイン試験の前に、端子９８を介してダミー信号の出力を指示する信号が入力された場合、温度測定部９７は、バーンイン試験において、前記温度測定素子で測定された実際の測定温度に対応したレベルの信号を出力する代わりに過熱状態でない温度に対応したレベルのダミー信号を出力する。例えば、１４０℃に対応したディジタル値の代わりに１００℃に対応したディジタル値を出力する。これによって、バーンイン試験において、温度上昇回避制御部９５に入力される判定信号は、常に過熱状態でない信号であり、温度上昇回避制御部９５が温度上昇の回避制御を行なうことがない状態としながらも過熱状態でのバーンイン評価が行なわれることとなる。
【００６９】
ステップＳ１５において、動作モードの変更を指示する信号が、測定温度に対応する信号の出力を指示する信号であるか否かを判断する。測定温度に対応する信号の出力を指示する信号であると判断した場合、ステップＳ１６に移行し、測定温度に対応する信号の出力を指示する信号でないと判断した場合、ステップＳ１７に移行する。
【００７０】
ステップＳ１６において、測定温度に対応する信号を出力するモードに移行する。従って、バーンイン試験を行った後、端子９８を介して測定温度に対応する信号の出力を指示する信号が入力された場合、温度測定部９７は、実際の測定温度に対応する信号を出力することとなり、温度上昇回避制御部９５に入力される判定信号が、過熱状態に対応する信号となり、温度上昇回避制御部９５が温度上昇の回避制御を行なうこととなる。
【００７１】
ステップＳ１７において、終了の指示を受けたか否かを判断し、終了の指示を受けるまでステップＳ１１〜Ｓ１６を繰り返す。
【００７２】
また、温度測定部９７の外部信号によって出力信号を切り換える機能は、例えば、外部信号のレベルに応じて２つの入力信号を選択的に出力するアナログスイッチ回路を備え、このアナログスイッチ回路に実際の測定温度に対応する信号とダミー信号とを入力する構成とすることによって実現することも可能である。
【００７３】
更にまた、温度上昇回避制御部９５内に過熱検知部を装備し、温度測定部９７からの測定温度に対応した信号に基づいて温度上昇回避制御部９５が過熱を検知すると温度上昇を回避する制御を行うものであっても良く、その場合、バーンイン試験時には、温度上昇回避制御部９５が過熱に相当する温度を受信しても無視する、又は前記過熱検知部が過熱に相当する温度の信号を出力しないようにすれば良い。
【００７４】
以上において、過熱状態を検知する手段を内部に備えた集積回路について説明したが、過熱検知手段を備えていない集積回路と過熱検知手段とを搭載し、両者を接続して製品として完成された状態でバーンイン試験が行なわれることもある。その場合においても、接続状態において上記した実施の形態と同様の回路構成となるようにすればよい。例えば、接続状態において図１〜８と同様の回路構成とすることによって、バーンイン試験において、集積回路内部の温度上昇を回避する制御手段が、外部の過熱検知手段から過熱状態を示す信号を受信することがなくなる。また、接続状態において図９の（Ａ）、（Ｂ）と同様の回路構成とすることによって、バーンイン試験において、集積回路内部の温度上昇を回避する制御手段は、外部の過熱検知手段から過熱状態を示す信号を受信しても、温度上昇を回避する制御を行なうことがないようになる。
【００７５】
また、テスト端子は、専用の端子に限らず、他の用途に使用される端子を兼用することも可能である。
また、図９の（Ａ）に示した集積回路において、端子９３を介して所定の信号を受信した場合、温度上昇回避制御部９１が回避制御を完全に停止せずに、間欠的に停止、又は温度検出感度を鈍くする等、回避制御を抑制するようにすることも可能である。
その他、本発明の技術的思想の範囲内において、温度上昇を回避する制御手段を停止させる種々の形態が可能である。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがスイッチを介して電源に接続されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図２】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがスイッチを介して接地されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図３】 本発明の実施の形態に係る過熱検知回路のトランジスタのベースがスイッチを介して接地されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図４】 （Ａ）〜（Ｂ）は、本発明の実施の形態に係るテスト端子がボンディングワイヤで接地又は電源に接続された状態の過熱検知回路内蔵の集積回路を示す概略ブロック図である。
【図５】 （Ａ）〜（Ｂ）は、本発明の実施の形態に係るテスト端子がトリミング抵抗を介して接地又は電源に接続された状態の過熱検知回路内蔵の集積回路を示す概略ブロック図である。
【図６】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがツェナダイオード及びヒューズを介して接地されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図７】 本発明の実施の形態に係る過熱検知回路の出力信号ラインがツェナダイオード及びヒューズを介して電源に接続されている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図８】 （Ａ）は本発明の実施の形態に係るＣＰＵを備えている過熱検知回路内蔵の集積回路を示す概略ブロック図であり、（Ｂ）は本発明の実施の形態に係る不揮発性メモリを備えている過熱検知回路内蔵の集積回路を示す概略回路図である。
【図９】 （Ａ）、（Ｂ）は本発明の実施の形態に係る温度上昇回避制御手段を備えた集積回路を示す概略ブロック図である。
【図１０】 図９の（Ａ）に示した温度上昇回避制御部の動作を示すフローチャートである。
【図１１】 図９の（Ｂ）に示した温度測定部の動作を示すフローチャートである。
【図１２】 本発明の実施の形態に係る過熱検知回路内蔵の集積回路のバーンイン試験を行なうためのバーンインボードの一例を示す斜視図である。
【図１３】 従来の過熱検知回路を示す回路図である。
【符号の説明】
１０、２０、３０、４０〜４３、６０、７０、８０、８４、９０、９４ 集積回路
１１、２１、８２、８６、９２ 過熱検知回路
１２、２２ 制御部
１３、２３、３１、４４〜４７、５４〜５７、６１、７１、８３、８７、９３、９８ テスト端子
８１ ＣＰＵ
８５ 不揮発性メモリ
９１、９５ 温度上昇回避制御部
９６ 過熱判定部
９７ 温度測定部
１２１ バーンインボード
１２２ ＩＣソケット
１２３ コネクタ
Ｔｒ１〜Ｔｒ３ トランジスタ
Ｒ１〜Ｒ４、Ｒ９、Ｒ１０ 抵抗
Ｒ５〜Ｒ８ トリミング抵抗
Ｄ１〜Ｄ３ ダイオード
ＺＤ１、ＺＤ２ ツェナダイオード
Ｆ１、Ｆ２ ヒューズ
ＢＷ ボンディングワイヤ
ＳＧ シリアル信号
Claims (17)
- 過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、
前記過熱検知回路に電気的に接続され、外部から電気的に接続可能なテスト端子を備え、
バーンイン試験において、前記制御手段が作動しないように前記所定レベルに応じて、前記テスト端子が接地又は所定電位に設定可能に構成されていることを特徴とする過熱検知回路内蔵の集積回路。 - 前記テスト端子が、前記出力信号を前記制御手段に伝達する信号ラインに電気的に接続されていることを特徴とする請求項１記載の過熱検知回路内蔵の集積回路。
- 前記過熱検知回路が、逆バイアスされたダイオードと、該ダイオードの漏洩電流がベース電流となるように接続されたトランジスタとを備え、
前記テスト端子が、前記トランジスタのコレクタに接続されていることを特徴とする請求項１記載の過熱検知回路内蔵の集積回路。 - 前記過熱検知回路が、逆バイアスされたダイオードと、該ダイオードの漏洩電流がベース電流となるように接続されたトランジスタとを備え、
前記テスト端子が、前記トランジスタのベースに接続されていることを特徴とする請求項１記載の過熱検知回路内蔵の集積回路。 - 過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、
直列に接続され、前記制御手段が作動しないように前記所定レベルに応じて、前記出力信号を前記制御手段に伝達する信号ラインと接地との間、又は前記信号ラインと電源ラインとの間に介装されたツェナダイオード及びヒューズと、
前記信号ラインに電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、
バーンイン試験の後に前記テスト端子から大電流を流すことによって、前記ヒューズが切断可能に構成されていることを特徴とする過熱検知回路内蔵の集積回路。 - 過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、
ＣＰＵと、
該ＣＰＵに電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、
前記ＣＰＵが、前記テスト端子から入力されるシリアル信号に応じて、前記過熱検知回路に前記所定レベルの出力信号を出力させることを特徴とする過熱検知回路内蔵の集積回路。 - 過熱検知回路と、該過熱検知回路からの所定レベルの出力信号が入力されて温度上昇を回避する制御を行なう制御手段とを備えた過熱検知回路内蔵の集積回路において、
設定記憶手段と、
該設定記憶手段に電気的に接続され、外部から電気的に接続可能なテスト端子とを備え、
前記過熱検知回路が、前記設定記憶手段の設定状態に応じて、前記所定レベルの出力信号を出力することを特徴とする過熱検知回路内蔵の集積回路。 - パッケージを形成して封止され、
前記テスト端子が、該パッケージの表面に配置されていることを特徴とする請求項１〜７の何れかの項に記載の過熱検知回路内蔵の集積回路。 - 請求項１〜４の何れかの項に記載の集積回路のバーンイン試験方法であって、
前記制御手段が作動しないように前記所定レベルに応じて、前記テスト端子を接地又は所定の電位に設定する第１ステップと、
前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含んでいることを特徴とする集積回路のバーンイン試験方法。 - 前記第１ステップが、
前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間にスイッチを介装するステップと、
前記スイッチをオンするステップとを含むことを特徴とする請求項９記載の集積回路のバーンイン試験方法。 - 前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間をボンディングワイヤで接続するステップを含み、
前記第２ステップの後に、前記ボンディングワイヤを切断するステップをさらに含むことを特徴とする請求項９記載の集積回路のバーンイン試験方法。 - 前記第１ステップが、前記テスト端子と接地ラインとの間、又は前記テスト端子と電源ラインとの間にトリマブル抵抗を介装するステップを含み、
前記第２ステップの後に、前記トリマブル抵抗をトリミング又は切断するステップをさらに含むことを特徴とする請求項９記載の集積回路のバーンイン試験方法。 - 請求項５記載の集積回路のバーンイン試験方法であって、
前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第１ステップと、
前記テスト端子から大電流を印加して、前記ヒューズを切断する第２ステップとを含んでいることを特徴とする集積回路のバーンイン試験方法。 - 請求項６記載の集積回路のバーンイン試験方法であって、
前記過熱検知回路が前記所定レベルの出力信号を出力するように、前記テスト端子を介して前記ＣＰＵに前記過熱検知回路を制御させるシリアル信号を入力する第１ステップと、
前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含んでいることを特徴とする集積回路のバーンイン試験方法。 - 請求項７記載の集積回路のバーンイン試験方法であって、
前記過熱検知回路が前記所定レベルの出力信号を出力するように、前記テスト端子を介して前記設定記憶手段を設定する第１ステップと、
前記過熱検知回路の検知温度以上の温度でバーンイン評価を行なう第２ステップとを含むことを特徴とする集積回路のバーンイン試験方法。 - 過熱状態が検知されると温度上昇を回避する回避制御を行なう制御手段を備えた温度上昇回避制御手段内蔵の集積回路において、
外部から電気的接続可能な端子と、
該端子から入力される所定の信号に基づいて、前記回避制御を停止させる停止手段とを備えていることを特徴とする温度上昇回避制御手段内蔵の集積回路。 - 請求項１６記載の集積回路のバーンイン試験方法であって、
前記停止手段によって、前記制御手段の回避制御を停止させるように前記端子に所定の信号を入力する第１ステップと、
前記過熱状態でバーンイン評価を行う第２ステップとを含むことを特徴とする集積回路のバーンイン試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017844A JP3852688B2 (ja) | 2002-01-28 | 2002-01-28 | 過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002017844A JP3852688B2 (ja) | 2002-01-28 | 2002-01-28 | 過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003215197A JP2003215197A (ja) | 2003-07-30 |
| JP3852688B2 true JP3852688B2 (ja) | 2006-12-06 |
Family
ID=27653397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017844A Expired - Fee Related JP3852688B2 (ja) | 2002-01-28 | 2002-01-28 | 過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3852688B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112986780B (zh) * | 2021-02-07 | 2023-08-29 | 西北工业大学 | 一种功率二极管热循环老化试验系统及方法 |
-
2002
- 2002-01-28 JP JP2002017844A patent/JP3852688B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003215197A (ja) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| KR910003147B1 (ko) | 반도체집적회로와 그 시험방법 | |
| JP3587300B2 (ja) | 集積回路装置 | |
| US6275058B1 (en) | Method and apparatus for properly disabling high current parts in a parallel test environment | |
| KR20000035292A (ko) | 온도에 의존하는 반도체 소자의 테스트 및 보수 로직을구비한 회로 | |
| US5663902A (en) | System and method for disabling static current paths in fuse logic | |
| JP3852688B2 (ja) | 過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法 | |
| KR100796023B1 (ko) | 스위칭 소자 시험방법 및 그 시험 시스템 | |
| KR100851147B1 (ko) | 스마트 정션박스를 이용한 이중 전원시스템 및 그의 라인쇼트 감지방법 | |
| US7466159B2 (en) | Semiconductor integrated circuit having multiple semiconductor chips with signal terminals | |
| JPH0864769A (ja) | 集積回路 | |
| KR102034008B1 (ko) | 반도체 집적회로 및 그의 구동방법 | |
| KR100293006B1 (ko) | 테스트회로를구비하는반도체장치 | |
| JP4608574B2 (ja) | 保護システム | |
| JP2001013224A (ja) | 半導体装置及びそのテスト方法 | |
| JP2010272825A (ja) | 半導体集積回路装置 | |
| JP2006269901A (ja) | 半導体集積回路、およびボンディングオプションパッドの検査方法 | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JPH08264917A (ja) | ２つの集積回路を有する基板 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JP5029073B2 (ja) | 半導体装置および半導体装置のテスト方法 | |
| JPH05302951A (ja) | Ｉｃモジュール | |
| JPH01154546A (ja) | 端子開放検出回路半導体装置 | |
| US6344757B1 (en) | Circuit configuration for programming an electrically programmable element | |
| JP2924933B2 (ja) | 記憶回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050128 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140915 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |