JP3835333B2 - プリント配線板の検査方法と検査装置 - Google Patents
プリント配線板の検査方法と検査装置 Download PDFInfo
- Publication number
- JP3835333B2 JP3835333B2 JP2002102346A JP2002102346A JP3835333B2 JP 3835333 B2 JP3835333 B2 JP 3835333B2 JP 2002102346 A JP2002102346 A JP 2002102346A JP 2002102346 A JP2002102346 A JP 2002102346A JP 3835333 B2 JP3835333 B2 JP 3835333B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inspection
- printed wiring
- wiring board
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明はプリント配線板の検査方法と検査装置に関するものである。
【0002】
【従来の技術】
従来プリント配線板の導通検査としてはプリント配線板の両端に検査用パッドを設け、これらのパッドに検査用プローブを接触させ、検査したい箇所を順次切換えながら電流を流し、断線や短絡(ショート)を検査していた。
【0003】
【発明が解決しようとする課題】
しかしながら、上記の方法においては、検査段階で完全に断線、および短絡しているものについては欠陥を発見することができるが、図7、図8に示すような、ひげ状の導体23aが隣接する導体22に近づいている場合や、導体に突起物23bが生じている場合、あるいは図9に示すように導体22が断線しかかっている場合は、それを発見し、取り除くことが困難となり、電子機器を使用中に断線や短絡に至る可能性もあった。
【0004】
特に、電子機器内の電子回路が作動、通電状態にある場合、独立した2つの回路間において、マイグレーションと呼ばれる絶縁劣化によって短絡に至るケースがある。
【0005】
マイグレーションとは、絶縁基板上の対電極の一方からイオン化金属が移行し、デンドライトといわれる析出物を生成する現象をいう。
【0006】
マイグレーションの主な原因は電気化学的反応によるものであり、電解質を介した電極間に、直流電圧が印加されると、電気化学例に示す平衡電極電位の高い領域の電極金属がイオンとなって溶出することに起因する。
【0007】
その他、マイグレーションの発生進展する原因は、次の事項が関連するといわれている。
(1)直流電圧の印加
(2)導体金属の種類:銀、鉛、銅、錫など。
(3)絶縁層:材料、構成、構造の違い。
(4)プロセス:異物の混入、イオン性残渣、クラックの発生、洗浄の度合いなど。
(5)環境:温度、湿度、イオン性成分などで、実際にはこれらの因子が複合した形でデンドライトが生成され、絶縁劣化を進める原因となるのである。
【0008】
特に、プリント配線板の配線が高密度、細線化が進むと析出物の生成速度が増し、配線間の絶縁破壊が進み絶縁劣化が生じ易くなる。
【0009】
したがってプリント配線板の電気検査の段階で、短絡のしかかり、すなわち潜在的短絡を見つけ、それを取り除くことは重要なこととなる。
【0010】
本発明は上記の課題を解決するためのものであり、2つの導体パターン間に生じた潜在的短絡を検出し、それを取り除くために有効なプリント配線板の検査方法と検査装置を提供するものである。
【0011】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1に記載の発明は、プリント配線板上の2つの独立した回路のうち一方の回路に所定電圧を所定時間印加し他方の回路の電圧を0Vとする工程と、前記工程で電圧を印加した回路の電圧を0Vにし前記工程で電圧が0Vであった回路に前記所定電圧を前記所定時間印加する工程と、前記の2つ工程を複数回繰り返し前記2つの独立した回路の双方から絶縁劣化を促進する工程と、2つの独立した回路間に直流電圧を印加する工程とを備えたことを特徴とするプリント配線板の検査方法というものであり、2つの導体パターンの双方から絶縁劣化を促進することができ、その後前記導体パターン間に直流電圧を印加することによって、効率的に潜在的短絡を検出することができる。
【0012】
本発明の請求項2に記載の発明は、2つの独立した回路間に直流電圧を印加する工程は、回路間の抵抗値を検出する手段により抵抗値を検出する工程を含むことを特徴とする請求項1に記載のプリント配線板の検査方法というものであり、前記回路間の絶縁劣化を促進し、その後前記導体パターン間に直流電圧を印加することによって絶縁抵抗値あるいは導通の有無を確認し、潜在的短絡を検出することができる。
【0013】
本発明の請求項3に記載の発明は、プリント配線板上の2つの独立した回路間に交流電圧を印加し前記2つの独立した回路の双方から絶縁劣化を促進する工程と、
前記2つの独立した回路間に直流電圧を印加する工程とを備えたことを特徴とするプリント配線板の検査方法というものであり、2つの導体パターンの双方から絶縁劣化を促進することができ、その後前記導体パターン間に直流電圧を印加することによって、効率的に潜在的短絡を検出することができ、特に、導体回路をブラシ研磨することにより発生する場合がある潜在的短絡(通称ひげショートという)を検出する場合において、特に効果的に検出できる。
【0014】
本発明の請求項4に記載の発明は、所定電圧は、150〜500Vであることを特徴とする請求項1に記載のプリント配線板の検査方法というものであり、高電圧による絶縁破壊や、接触抵抗の熱によるランドパターンの焼損を発生させることなく、効率良く潜在的短絡を検出することができる。
【0015】
本発明の請求項5に記載の発明は、所定時間は、0.3ms〜0.9msであることを特徴とする請求項1に記載のプリント配線板の検査方法というものであり、マイグレーションの発生により絶縁劣化を促進し、効率的に潜在的短絡を検出し得る所定時間の設定範囲を示すものである。
【0016】
本発明の請求項6に記載の発明は、回路間の抵抗値を検出する手段により抵抗値を検出する工程は、2つの独立した回路間の絶縁抵抗値を検出し、前記絶縁抵抗値が1.0×10 7 Ω以下を潜在的短絡として判定する工程を含むことを特徴とする請求項2に記載のプリント配線板の検査方法というものであり、電子機器が誤作動する可能性が高いとされる絶縁抵抗値1.0×107Ω以下に低下した潜在的短絡の回路を確実に取り除くというものである。
【0023】
本発明の請求項7に記載の発明は、プリント配線板上の2つの独立した回路に対応する2つの検査用端子と、一方の検査用端子に直流電圧を印加し他方の検査用端子を接地する動作と前記2つの検査用端子の印加と接地を逆にする動作と前記2つの動作を複数回繰り返す動作とを備えた電気回路あるいは前記2つの検査用端子間に交流電圧を所定時間印加する手段と、前記2つの検査用端子間に抵抗値を検出または電流を検知する手段とを備えたことを特徴とするプリント配線板の検査装置というものであり、2つの導体パターンの双方から絶縁劣化を促進し、その後前記導体パターン間に直流電圧を印加することによって絶縁抵抗値あるいは導通の有無を確認し効率的に、潜在的短絡を検出することができる検査装置を提供するものである。
【0026】
【発明の実施の形態】
(実施の形態)
以下、本発明の実施の形態を用いて、図面を参照しながら説明する。
【0027】
図1はプリント配線板を検査するための電気回路の概略図であり、図2は検査における電圧と時間の関係図である。
【0028】
まず、本発明のプリント配線板の検査装置の原理について説明する。
【0029】
図1において、まずスイッチ5dを閉じて電源6bのグランドに接続させ、スイッチ5aを閉じて、回路に200Vの電圧をかける。そうすることにより、ランド4a,4b部分の電圧は200V、ランド4c,4dの電圧は0Vとなる。
【0030】
次にすべてのスイッチ5a〜5dをもとに戻し、スイッチ5cを閉じて電源6aのグランドに接続し、スイッチ5bを閉じてこの回路に200Vの電圧をかける。そうすることにより、ランド4c,4d部分の電圧は200V、ランド4a,4bの電圧は0Vとなる。
【0031】
これを数回繰り返し行うことにより、ランド4a,4b間は図2(a)に、ランド4c,4d間は図2(b)に示すようなパルス波形の電圧を印加することとなる。
【0032】
このパルス波形の電圧を印加することにより、ランド4a,4c間にイオンマイグレーションが進み、絶縁劣化が促進される。
【0033】
その後、スイッチ5dを閉(電源6bに接続、スイッチ5bを開)、スイッチ5aを閉(200Vに接続、スイッチ5cを開)にし、ランド4aと4cの間に200Vの直流電圧を所定時間印加し、ランド4aと4c間の抵抗値を検出する手段、または電流を検知する手段によって、ランド4aと4c間の絶縁劣化の程度を判定する。
【0034】
一定値以上の電流値、あるいは一定以下の抵抗値の場合は、短絡しかかり、すなわち潜在的短絡として、取り除くことができる。
【0035】
なお、スイッチ5a〜5d及び、その開閉と動作タイミングは、マイコンやIC等に置き換えることが可能である。
【0036】
また、ランド4aと4cの間を抵抗値を検出手段とするか、または電流を検知する手段とするかは、被検査物の形態に応じて採用することができる。
【0037】
次に被検査用のプリント配線板について説明する。
【0038】
図3は被検査用の多層のプリント配線板である。11は銅はく、12はランド、13は絶縁基板、14は導通孔である。
【0039】
このプリント配線板の製造プロセスを図4(a)〜図4(f)を用いて以下に説明する。
(a)アラミド不織布にエポキシ樹脂を含浸させたプリプレグ15にPETフィルム16を貼り付け、レーザ光を用いてビア加工を行う(図4(a)に対応、以下同様)。
(b)加工されたビアに銅粉とエポキシ樹脂からなる導電性ペースト17を充填し、前記PETフィルム16を剥がす。
(c)このプリプレグ15の両面に銅はく11を配置し、熱プレスにより加熱、加圧し、積層する。
(d)この両面の銅はく11を従来のエッチング・パターンニングし、内部に層間導通用の導電性ペースト17が充填、硬化されたビアが形成された両面プリント配線板が得られる。
(e)前記(d)の両面プリント配線板の両側に前記の導電性ペースト17を充填したプリプレグを、銅はく11の位置をあわせ、配置して、再度熱プレスで加熱・加圧して多層化する。
(f)前記(e)の多層プリント配線板の最表層の銅はく11をエッチング、パターンニングする。
【0040】
以上の工程の中で、特に(b)のPETフィルム16を剥がす際に、ビアに充填した導電性ペースト17が一緒に取られてしまう場合があり、銅はく11を積層したあとに、この導電性ペースト17がにじみだす場合がある。
【0041】
また、ランド12間の距離が小さく高密度な配置となっているため、長時間連続通電状態における前記導電性ペースト17中の銅のマイグレーションが発生し易く、2つの回路間が短絡する場合もある。
【0042】
また、上記のような多層のプリント配線板は、配線収容性が高く、狭ピッチ、細線化が可能となる。ちなみに、ランド間隔、パターン間隔、ランドパターン間隔は、0.07±0.03mmとなり、ビアピッチ間隔は、0.43±0.06mmとなる。
【0043】
このような狭ピッチ構造のプリント配線板において、回路間に短絡しかかりの状態(潜在的短絡)が存在するとき、その回路に一定時間以上の連続通電を行うと、絶縁劣化により回路間が短絡に至るケースがある。
【0044】
一般的にマイグレーションによる短絡の可能性の判別には独立した2つの回路間の絶縁抵抗値1.0×108Ωをもって判断する。
【0045】
特に、絶縁抵抗値が1.0×107Ω以下に低下すると電子機器が誤動作する可能性が高い。
【0046】
次に、プリント配線板線上の独立する回路間の絶縁抵抗値が、所定の条件下において、1.0×107Ω以下に至る潜在的短絡の形態について述べる。
【0047】
本発明者は、次の不良モード(A),(B)がそれに該当することを確認した。
【0048】
以下に不良モードを説明する。
【0049】
不良モード(A):設計値として線間0.07±0.03mmに対して、最少回路間隔0.04mmに仕上がった場合において、回路間隔の20%以上の突起状導体が回路間に生じたとき。
【0050】
不良モード(B):設計値としてランド間隔0.07±0.03mmに対して、最少ランド間隔0.04mmに仕上がった場合において、0.01mm以上大きさ(長さ)のペーストにじみが生じたとき。
【0051】
これらは、本発明者が確認実験や不良品の解析に基づき把握されたものである。
【0052】
つまり80℃/85%の湿度で、100Vの連続通電試験を行った場合、上記の不良モード(A)、不良モード(B)のケースは、500時間経過後で90%以上の確率で絶縁劣化が発生する(1.0×107Ω以下)ことを確認した。
【0053】
したがって、不良モード(A)の場合の突起状導体が生じた回路、不良モード(B)の場合のペーストにじみが生じたランドを電気検査にて検出し、不良品として確実に除去することができればよいわけである。
【0054】
しかし、これらの不良モード(A),(B)は、室温(25〜30℃)及び通常の湿度(50〜60%)における初期の電気検査(短絡検査)においては、1.0×108Ω以上の絶縁抵抗を有しているため、短絡検査においては良品の判定となる。
【0055】
そこで本発明は、短絡しかかり(潜在的短絡)の2つの回路間に高電圧パルスを所定時間印加する方法を提案する。
【0056】
具体的には、150〜500V、望ましくは250Vで、パルス幅は0.3ms〜0.5ms(ms:1000分の1秒)の高電圧パルスを5パルス以上の複数回印加することである。
【0057】
これによって、短絡しかかりの2つの回路間の絶縁劣化が促進される。その後、直流電圧を印加することによって、短絡の有無を確認することができる。
【0058】
以下に具体的事例として不良モード(A)と良品部分とを比較しつつ本発明の検査方法の原理を説明する。
【0059】
図5に示すように、良品部分の間隔は、0.07mmであり、一方潜在的短絡部分である不良モード(A)の間隙は、図6に示すように0.04mmの仕上がり間隔に、20%の突起物23bがあるため0.032mmとなる。
【0060】
良品部分と潜在的短絡部分の回路間に、図1で説明した本発明のプリント配線板の検査装置を用いて複数回の高電圧パルスを印加したときについて、以下に説明する。
(1)1回目のパルス電圧
1回目のパルス電圧が2つの回路間に250Vの電圧を印加したとき、
良品部分の電界強度は、250V/0.07mm=3571.4V/mm、
潜在的短絡部分の電界強度は250V/0.032mm=7812.5V/mm、
回路間の距離が短い分、潜在的短絡部分の電界強度(7812.5V/mm)が、強くなる。
【0061】
電界強度と導体を構成する銅の溶解速度は比例関係にあるため、潜在的短絡部分の銅溶解量は、良品部分に比較して2.18倍となる。
【0062】
また、マイグレーションの長さは、銅の溶解量に比例する。
【0063】
いまここで本発明の検査方法の原理を説明するために便宜上、良品部分の電界強度3571.4V/mmにおいて、印加パルス幅0.5ms(10000分の5秒)印加した場合の良品部分のマイグレーションの長さを、0.001mmであったとする。
【0064】
この場合、潜在的短絡部分のマイグレーションの長さは、その2.18倍の0.00218mmとなる(以下便宜上、少数点以下の有効数字は考慮しないものとする)。
【0065】
それぞれの間隙は、次のように狭小・変化する。
【0066】
良品部分:0.0700mm−0.001mm=0.0690mm
潜在的短絡部分:0.0320mm−0.00218mm=0.02982mm
(2)2回目のパルス電圧
(1)の場合に狭小・変化した2つの回路間に250Vの電圧を印加したとき(2回目)、
良品部分の電界強度は、250V/0.0690mm=3623.2V/mm、潜在的短絡部分の電界強度は、250V/0.02982mm=8383.6V/mm、
潜在的短絡部分の電界強度(8383.6V/mm)は、良品部分の電界強度(3623.2V/mm)に対してさらに強くなる。
【0067】
電界強度と銅溶解速度は比例関係にあるため、潜在的短絡部分の溶解量は、良品部分に比較して2.31倍となる。
【0068】
良品部分のマイグレーションの長さを0.001014mm(上記(1)の電界強度3571.4V/mmにおけるマイグレーション長さ0.001mmに対する比)とすると、潜在的短絡部分はその2.31倍の0.002342mmとなる。
【0069】
それぞれの間隙は、次のようにさらに狭小・変化する。
【0070】
良品部分:0.069mm−0.001014mm=0.06798mm、
潜在的短絡部分:0.02982mm−0.002342mm=0.02748mm
(3)3回目のパルス電圧
(2)の場合にさらに狭小・変化した2つの回路間に250Vの電圧を印加したとき(3回目)、
良品部分の電界強度は、250V/0.06798mm=3677.5V/mm、
潜在的短絡部分の電界強度は、250V/0.02748mm=9097.5V/mm、
潜在的短絡部分の電界強度(9097.5V/mm)は、良品部分の電界強度(3677.5V/mm)に対してさらに強くなる。
【0071】
電界強度と銅溶解速度は比例関係にあるため、潜在的短絡部分の溶解量は、良品部分に比較して2.47倍となる。
【0072】
良品部分のマイグレーションの長さを0.001029mm(上記(1)の電界強度3571.4V/mmにおけるマイグレーション長さ0.001mmに対する比)とすると、潜在的短絡部分は、その2.47倍の0.002542mmとなり、それぞれの間隙は、次のようにさらに狭小・変化する。
【0073】
良品部分:0.06798mm−0.001029mm=0.06695mm、
潜在的短絡部分:0.02748mm−0.002547mm=0.02493mm
(4)4回目のパルス電圧
(3)の場合にさらに狭小・変化した2つの回路間に250Vの電圧を印加したとき(4回目)、
良品部分の電界強度は、250V/0.06695mm=3734.1V/mm、
潜在的短絡部分の電界強度は、250V/0.02493mm=10028.1V/mm、
潜在的短絡部分の電界強度(10028.1V/mm)は、良品部分の電界強度(3734.1V/mm)に対してさらに強くなる。
【0074】
電界強度と銅溶解速度は比例関係にあるため、不良部分の溶解量は、良品部分に比較して2.68倍となる。
【0075】
良品部分のマイグレーションの長さを0.001045mm(上記(1)の電界強度3571.4V/mmにおけるマイグレーション長さ0.001mmに対する比)とすると、潜在的短絡部分は、その2.68倍の0.002800mmとなり、それぞれの間隙は、次のようにさらに狭小・変化する。
【0076】
良品部分:0.06695mm−0.001045mm=0.06591mm、
潜在的短絡部分:0.02493mm−0.002800mm=0.02213mm
(5)5回目のパルス電圧
(4)の場合にさらに狭小・変化した2つの回路間に250Vの電圧を印加したとき(5回目)、
良品部分の電界強度は、250V/0.06591mm=3793.1V/mm、
潜在的短絡部分の電界強度は、250V/0.02213mm=11296.9V/mm、
潜在的短絡部分の電界強度(11296.9V/mm)は、良品部分の電界強度(3793.1V/mm)に対してさらに強くなる。
【0077】
電界強度と銅溶解速度は比例関係にあるため、潜在的短絡部分の溶解量は、良品部分に比較して2.98倍となる。
【0078】
良品部分のマイグレーションの長さを0.001062mm(上記(1)の電界強度3571.4V/mmにおけるマイグレーション長さ0.001mmに対する比)とすると、潜在的短絡部分は、その2.98倍の0.003163mmとなり、それぞれの間隙は、次のようにさらに狭小・変化する。
【0079】
良品部分:0.06591mm−0.001062mm=0.06485mm、
潜在的短絡部分:0.022213mm−0.003163mm=0.01896mm
以上の1回目のパルスから5回目のパルスに至る回路間の間隔は、
良品部分が、0.07mm−0.046485mm=0.00515mm、
潜在的短絡部分が、0.032mm−0.01896mm=0.01304mm狭くなっている。
【0080】
このことから判明することは、潜在的短絡部分のマイグレーションによる銅の溶解量は、良品部分に比較して、級数倍的に増えていく。
【0081】
その結果、潜在的短絡部分のマイグレーションの進行は、良品部分に比較してパルス電圧が印加する毎に速くなり、導体間隙が加算級数的に狭くなっていくため、電界強度も同様に上昇していく。
【0082】
そして、このパルス電圧を複数回印加することによって絶縁劣化が促進され、ついには短絡に至る。
【0083】
上記の5回目のパルスの後、200Vの直流電圧を回路間にかけると、潜在的短絡部分の絶縁抵抗は、100MΩ以下となり、短絡しかかり品として除かれる。
【0084】
なお本発明の原理の説明において、銅マイグレーションの長さは電界強度が強くなるにしたがって便宜上、比較的に増えるものとして説明したが、実際的には直線的に増えるものではない。
【0085】
これはマイグレーションとして溶解した銅量は電界強度に比例したとしても、銅の粒子の大きさや数、あるいは析出物の形状や密度によって抵抗値に差が生じるためである。
【0086】
但し、潜在的短絡部分のマイグレーションの進行は、良品部分に比較してパルス電圧が印加する毎に速くなり、導体間隙が加算級数的に狭くなることにおいては原理的に変わりはない。
【0087】
また本発明の高電圧パルスとして、具体的には150〜500V、本実施の形態では250Vのパルス電圧を印加し、電流を流すことは、被検査パターンに瞬間的に高い電気エネルギーを加えることであり、プリント配線板にとって決して好ましいものではない。
【0088】
すなわち、図3に示した被検査用の多層のプリント配線板の被検査パターンとしてのランド12は細線であり、導体の厚みも比較的薄いものである。このような、被検査パターンとしてのランド12に250Vのパルス電圧を長時間印加すると、検査プローブに当接している部分に熱的衝撃を与えてしまい、ランド12やその周辺の絶縁基材13を破壊してしまう可能性がある。
【0089】
そこで、250Vのパルス電圧において、確認実験上有効であった印加パルス幅は、0.3ms〜0.9msの範囲であり、本実施の形態においては、0.5ms(10000分の5秒)を採用した。
【0090】
0.3ms以下の場合、マイグレーションの発生が小さく、絶縁劣化を進めることにおいては、非効率である。また0.9ms以上の場合は、マイグレーションの発生が大きく、良品部品においても絶縁劣化を進めてしまう可能がある。
【0091】
さらに、パルス電圧を500V以上にすると、印加パルス幅を極小(0.01ms以下)に設定しても高電圧による絶縁破壊や、接触抵抗の熱によるランドパターンの焼損を発生する可能性がある。
【0092】
一方、パルス電圧を150V以下にすると、絶縁劣化の効果が低下し、検査効率が悪く、潜在的短絡を見逃してしまう可能性がある。
【0093】
なお、本発明は、2つの回路の交互に直流電圧を印加して絶縁劣化を促進の場合を示したが、2つの回路に交流電圧を印加した場合においても同様の効果が得られる。但しこの場合、交流電源の周波数、各周波数を考慮して電圧を設定するものとする。
【0094】
導体回路をブラシ研磨することにより発生する場合がある潜在的短絡(通称ひげショート3a,3cという)を検出する場合において、交流電圧を印加すると、特に有効である。
【0095】
なお、本実施の形態では印加するパルス電圧印加後の直流電圧を200Vとしたが、導体の長さ、絶縁体の種類等により、これに限るものではない。
【0096】
【発明の効果】
以上のように本発明は、2つの導体パターン間に高電圧パルスを所定時間印加することによって、絶縁劣化を促進させ、潜在的な短絡を発見し、それを取り除くことによって電子機器の使用時の信頼性を向上させることが出来るという効果を有するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態における電気回路の概略図
【図2】(a)本発明の実施の形態における回路間に印加されるパルス電圧を示す図
(b)本発明の実施の形態における回路間に印加されるパルス電圧を示す図
【図3】本発明の実施の形態における多層プリント配線板の断面図
【図4】本発明の実施の形態におけるプリント配線板の製造プロセスを示す図
【図5】本発明の実施の形態における良品部分を示す断面図
【図6】本発明の実施の形態における不良部分を示す断面図
【図7】2つの導体パターンにおけるひげショートの発生を示す図
【図8】2つの導体パターンにおける突起物の状態を示す図
【図9】2つの導体パターンにおける断線しかかりの状態を示す図
【符号の説明】
3a,3c ひげショート
3b 突起物
4a〜4d 検査対象プローブに接触されたランド部分
5a〜5d スイッチ
6a,6b グランド(接地)
7 電圧計
11 銅はく
12 ランド
13 絶縁基板
14 導通孔
15 プリプレグ
16 PETフィルム
17 導電性ペースト
Claims (7)
- プリント配線板上の2つの独立した回路のうち一方の回路に所定電圧を所定時間印加し他方の回路の電圧を0Vとする工程と、
前記工程で電圧を印加した回路の電圧を0Vにし前記工程で電圧が0Vであった回路に前記所定電圧を前記所定時間印加する工程と、
前記の2つ工程を複数回繰り返し前記2つの独立した回路の双方から絶縁劣化を促進する工程と、
2つの独立した回路間に直流電圧を印加する工程とを備えたことを特徴とするプリント配線板の検査方法。 - 2つの独立した回路間に直流電圧を印加する工程は、回路間の抵抗値を検出する手段により抵抗値を検出する工程を含むことを特徴とする請求項1に記載のプリント配線板の検査方法。
- プリント配線板上の2つの独立した回路間に交流電圧を印加し前記2つの独立した回路の双方から絶縁劣化を促進する工程と、
前記2つの独立した回路間に直流電圧を印加する工程とを備えたことを特徴とするプリント配線板の検査方法。 - 所定電圧は、150〜500Vであることを特徴とする請求項1に記載のプリント配線板の検査方法。
- 所定時間は、0.3ms〜0.9msであることを特徴とする請求項1に記載のプリント配線板の検査方法。
- 回路間の抵抗値を検出する手段により抵抗値を検出する工程は、2つの独立した回路間の絶縁抵抗値を検出し、前記絶縁抵抗値が1.0×10 7 Ω以下を潜在的短絡として判定する工程を含むことを特徴とする請求項2に記載のプリント配線板の検査方法。
- プリント配線板上の2つの独立した回路に対応する2つの検査用端子と、一方の検査用端子に直流電圧を印加し他方の検査用端子を接地する動作と前記2つの検査用端子の印加と接地を逆にする動作と前記2つの動作を複数回繰り返す動作とを備えた電気回路あるいは前記2つの検査用端子間に交流電圧を所定時間印加する手段と、
前記2つの検査用端子間に抵抗値を検出または電流を検知する手段とを備えたことを特徴とするプリント配線板の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102346A JP3835333B2 (ja) | 2002-04-04 | 2002-04-04 | プリント配線板の検査方法と検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102346A JP3835333B2 (ja) | 2002-04-04 | 2002-04-04 | プリント配線板の検査方法と検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003294802A JP2003294802A (ja) | 2003-10-15 |
JP3835333B2 true JP3835333B2 (ja) | 2006-10-18 |
Family
ID=29242213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002102346A Expired - Fee Related JP3835333B2 (ja) | 2002-04-04 | 2002-04-04 | プリント配線板の検査方法と検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3835333B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4368704B2 (ja) * | 2004-03-12 | 2009-11-18 | 三井金属鉱業株式会社 | 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体 |
JP4824937B2 (ja) * | 2005-03-14 | 2011-11-30 | 株式会社神戸製鋼所 | 電気配線対あるいは電極対の配置方法 |
JP5114849B2 (ja) * | 2006-02-13 | 2013-01-09 | パナソニック株式会社 | プリント配線板の電気検査方法 |
JP5200575B2 (ja) * | 2008-02-21 | 2013-06-05 | パナソニック株式会社 | 回路基板、回路基板の検査方法および回路基板の製造方法 |
KR101077399B1 (ko) | 2010-07-09 | 2011-10-26 | 삼성전기주식회사 | 인쇄회로기판의 검사 방법 |
-
2002
- 2002-04-04 JP JP2002102346A patent/JP3835333B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003294802A (ja) | 2003-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1031840A3 (en) | Electric resistance measuring apparatus and method for circuit board | |
JP2008139036A (ja) | 基板検査装置及び基板検査方法 | |
JP3835333B2 (ja) | プリント配線板の検査方法と検査装置 | |
US20020021203A1 (en) | Chip ptc thermistor and method for manufacturing the same | |
JP3642456B2 (ja) | 電子部品の検査方法および装置 | |
CN101866654A (zh) | 压电致动器的处理设备和压电致动器的处理方法 | |
JP2000228338A (ja) | 積層セラミックコンデンサのスクリーニング方法 | |
TW200947577A (en) | Evaluating method and measuring circuit of insulating film | |
JP2505929B2 (ja) | 回路の短絡と近似短絡の自己誘導修復装置及び方法 | |
JP2002185148A (ja) | 多層配線基板の層間短絡防止方法および多層配線基板および多層配線基板の製造方法およびこれらを用いた電子機器 | |
US7490753B2 (en) | Method for producing electrical contacting of a piezoelectric actuator and polarization of the piezoelectric actuator | |
Slee et al. | Introduction to printed circuit board failures | |
JP4167925B2 (ja) | フレキシブル基板の検査方法 | |
JP2660497B2 (ja) | 基板検査用給電制御素子及び基板検査における給電方法並びに基板検査装置 | |
JP2001284197A (ja) | 積層セラミック電子部品のスクリーニング方法 | |
CN113271719B (zh) | 柔性电路板处理方法、装置及设备 | |
JPH11135386A (ja) | チップ型コンデンサ用エージング治具 | |
JP2011091162A (ja) | 回路基板の検査方法および検査システム | |
JP3412394B2 (ja) | 導通耐圧検査用接続ユニット | |
JPH04110491A (ja) | 配線基板 | |
JPH11214568A (ja) | 半導体装置及びその製造方法 | |
JP2001033485A (ja) | 検査治具及びその製造方法 | |
JP2008085047A (ja) | 電子部品の不良検出方法 | |
JP2004281536A (ja) | 積層セラミック電子部品の不良検出方法 | |
JPH06300810A (ja) | ハンダ接続部の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |