JP3830115B2 - 液晶表示素子 - Google Patents
液晶表示素子 Download PDFInfo
- Publication number
- JP3830115B2 JP3830115B2 JP27316297A JP27316297A JP3830115B2 JP 3830115 B2 JP3830115 B2 JP 3830115B2 JP 27316297 A JP27316297 A JP 27316297A JP 27316297 A JP27316297 A JP 27316297A JP 3830115 B2 JP3830115 B2 JP 3830115B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- liquid crystal
- sealing material
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばコンピュータやワードプロセッサなどに用いられる液晶表示素子に関するものである。
【０００２】
【従来の技術】
従来の液晶表示素子として、アクティブマトリクス型のものが知られている。このアクティブマトリクス型液晶表示素子は、薄膜トランジスタ（以下ＴＦＴと称する）等のスイッチング素子や画素電極がマトリクス状に設けられたアクティブマトリクス基板と、カラーフィルタ（以下ＣＦと称する）や対向電極が設けられた対向基板とを備えており、表示媒体としての液晶層を間に挟んで対向配置された両基板が、その周囲をシール材により所定の間隙で貼り合わせられた構成を有する。
【０００３】
従来、このアクティブマトリクス基板として、ＴＦＴ、ＴＦＴを制御する走査信号を与えるゲート信号線および表示信号を与えるためのソース信号線を覆うように層間絶縁膜を設けて、その層間絶縁膜の上に画素電極を設けることにより、画素電極とＴＦＴ、画素電極とゲート信号線、および画素電極とソース信号線を重畳させた構成のものが知られている。この構成によれば、ＴＦＴ、ゲート信号線およびソース信号線を除く部分を全て表示開口部とすることができるので、非常に明るい表示状態を得ることができる。
【０００４】
この層間絶縁膜は、膜厚０．３μｍ程度のゲート信号線、膜厚０．３μｍ程度のソース信号線および高さ１μｍ程度のＴＦＴの表面を平坦化し、かつ、画素電極とゲート信号線との寄生容量および画素電極とソース信号線との寄生容量を小さくする必要がある。この層間絶縁膜は、通常、誘電率ε＝４前後のアクリル系感光樹脂をスピンコート法で基板に塗布することにより形成され、上記条件を満足させるためには、層間絶縁膜の膜厚を３μｍ以上にする必要がある。
【０００５】
一方、スピンコート法による膜厚の制御は通常±５％程度が限界であるので、平均３μｍの膜厚に設定したときには最大で０．３μｍの膜厚ばらつきが生じる。ここで、シール材に接する部分（以下シール材領域と称する）の層間絶縁膜を除去すると直接０．３μｍのセル厚異常につながり、この０．３μｍという値は液晶表示素子の製造工程におけるセル厚分布の工程マージン０．５μｍに対して６割にも相当するので、工程管理が困難になる。このため、通常はシール材領域にも層間絶縁膜を残しておく。この場合、上記層間絶縁膜の膜厚ばらつきは層間絶縁膜の面内でブロードに発生しているため、アクティブマトリクス基板と対向基板との間にスペーサーを介して均一なセル厚を得ることができる。
【０００６】
【発明が解決しようとする課題】
ところで、上述の液晶表示素子において、アクティブマトリクス基板または対向基板上のＴＦＴ、電極、配線、ＣＦ等により基板表面に凹凸が生じ、これを覆う平坦化膜を設けない構成ではセル厚分布不良を招くことがある。ここで、これらの凹凸形状を最適化することによりセル厚分布不良を回避できることは従来良く知られており、一般に、規則性のある配線パターンや画素パターン、ＴＦＴパターン等による数μｍ程度の段差ではセル厚分布不良は発生しない。しかし、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等のように、規則性のないランダムな形状でピッチが数ｍｍ程度の大きなものでは、その凹凸形状に追従変形しようとしてガラス基板が歪むため、セル厚分布不良が発生してしまう。
【０００７】
上述の層間絶縁膜を用いて開口部を広くすると共にアクティブマトリクス基板表面を平坦化した液晶表示素子においても、基板表面の凹凸形状を完全に平坦化することはできていない。すなわち、ガラス基板表面を基準とした層間絶縁膜の表面の高さは、その層間絶縁膜の下にある凸部によりほぼ決定されるので、最終的に得られる層間絶縁膜表面の凹凸形状は、その層間絶縁膜の下にある凹部が層間絶縁膜で埋められるか否かによって決定される。特に、シール材領域については、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等によりランダムで大きなピッチの凹凸形状が形成されるため、その上の層間絶縁膜表面の凹凸が激しくなって、セル厚分布不良が発生し易い。さらに、シール材領域において、シール材の辺に垂直な方向に数μｍ程度の段差があっても、シール材領域全体にほぼ同様の凹凸形状があればセル厚分布不良は生じないが、シール材の辺に沿う方向に凹凸形状があると、ほぼ必ずセル厚分布不良が生じてしまう。
【０００８】
本発明は、このような従来技術の課題を解決すべくなされたものであり、セル厚分布不良を防ぐことができる液晶表示素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の液晶表示素子は、液晶層を間に挟んで対向配設される一対の基板が、その周囲をシール材により所定の間隙で貼り合わせられており、一方の基板には、該シール材下方および基板中央部側の表示領域に層間絶縁膜が設けられた液晶表示素子であって、該シール材と接する前記層間絶縁膜部分の下方に複数の部材が設けられており、前記複数の部材には、前記基板の辺に沿った方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍよりも大きい部材があり、該段差が０．５μｍよりも大きい部材と１００μｍ以上の間隔で隣接する部材との間に、両部材のいずれか一方と略同じ厚みのダミー部材が１つまたは２つ以上設けられて、前記シール材と接する前記層間絶縁膜の表面における段差が０．５μｍ以下になっていることを特徴とし、そのことにより上記目的が達成される。
【００１３】
前記層間絶縁膜の厚みが３μｍ以上であってもよい。
前記層間絶縁膜は、樹脂をスピンコート法によって塗布することにより形成されていてもよい。
【００１４】
なお、本発明において、一方の基板のシール材と接する領域にある部材の「段差」とは、その表面に発生する凹凸形状の差のことを称するものとする。
【００１５】
以下に、本発明の作用について説明する。
【００１６】
シール材と接する領域（シール材領域）において層間絶縁膜の下にある部材が、その段差を０．５μｍ以下にすると、層間絶縁膜の下の凹凸の段差を０．５μｍ以下にすることができる。これにより、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。
【００１７】
また、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接するもの同士の間隔を１００μｍより小さくすると、層間絶縁膜の下にある凹凸の凹部の幅を１００μｍより小さくすることができる。これにより、その凹部を埋めて層間絶縁膜表面を平坦化することができる。
【００１８】
また、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上のものの段差を０．５μｍ以下にしてある。層間絶縁膜の下にある凹凸の凹部の幅が１００μｍより小さい場合には凹部を埋めて平坦化することができるが、層間絶縁膜の下にある凹凸の凹部の幅が１００μｍ以上の場合には凹部を埋めることはできず、層間絶縁膜表面に凹部の形状が反映されて現れる。そこで、層間絶縁膜下の凹凸の段差を０．５μｍ以下にすることにより、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。
【００１９】
さらに、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍより大きいものがある場合に、その部材とその隣接する部材との間に両部材のいずれか一方と略同じ厚みのダミー部材を設ける。これにより、層間絶縁膜の下にある凹凸の凹部の幅が１００μｍより小さくなるので、その凹凸の段差が０．５μｍ以上であっても凹部を埋めて平坦化することができる。ここで、隣接する部材の間に２つ以上のダミー部材を設けてもよい。
【００２０】
なお、シール材の辺に垂直な方向に数μｍ程度の凹凸形状があってもセル厚分布不良が生じにくいのに対して、シール材の辺方向に凹凸形状があるとセル厚分布不良が生じ易いので、本発明においては少なくともシール材の辺に沿う方向に隣接するもの同士の間隔についての条件を設定している。また、表示領域では配線パターンや画素パターンに規則性があるのでセル厚分布不良が発生しにくいのに対して、シール材領域では各部材による凹凸形状がランダムになってセル厚分布不良が発生しやすいので、本発明においては少なくともシール材領域の部材の間隔や表面段差についての条件を設定している。
【００２１】
また、請求項５に記載の本発明にあっては、層間絶縁膜の厚みを３μｍ以上にすることにより、表示領域において膜厚０．３μｍ程度のゲート信号線、膜厚０．３μｍ程度のソース信号線および高さ１μｍ程度のＴＦＴの表面を平坦化し、かつ、画素電極とゲート信号線との寄生容量および画素電極とソース信号線との寄生容量を小さくすることができるので、表示開口部を大きくすると共に表示品位を良好にすることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２３】
液晶表示素子においてセル厚分布不良を防ぐためには、基板上の配線や電極等の部材による凹凸を層間絶縁膜により平坦化して、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にする必要がある。ここで、厚み数μｍ程度の樹脂材料からなる層間絶縁膜を用いて凹部を埋められるかどうかは、凹部の深さと広さとに依存している。
【００２４】
本発明者らが、層間絶縁膜の下の凹凸の段差と層間絶縁膜下の凹部の幅とを変化させた場合について、層間絶縁膜表面の凹凸の段差を調べた結果を下記表１に示す。なお、ここでは、層間絶縁膜として感光性アクリル樹脂をスピンコート法により３μｍの膜厚で形成した。また、凹凸の最大段差は例えばＴＦＴ部分の高さである約１μｍとした。
【００２５】
【表１】
【００２６】
この表１に示すように、凹部の幅が約１００μｍ以上の場合には凹部を埋めて平坦化することができず、層間絶縁膜表面に凹部の形状が反映されて現れるが、凹凸の段差を０．５μｍ以下にすることにより層間絶縁膜表面の凹凸の段差を０．５μｍ以下にすることができる。また、凹部の幅が１００μｍより小さい場合には凹部を埋めて平坦化することができるので、凹凸の段差が０．５μｍ以上でも層間絶縁膜表面の段差を平坦化することができる。
【００２７】
従って、本発明にあっては、シール材領域の層間絶縁膜の下の凹凸の段差を０．５μｍ以下にするために、シール材領域において層間絶縁膜の下にある部材の表面に発生する凹凸形状（段差）を０．５μｍ以下にしてある。また、他の本発明にあっては、シール材領域の層間絶縁膜の下の凹凸の凹部の幅を１００μｍより小さくするために、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接するもの同士の間隔を１００μｍより小さくしてある。また、他の本発明にあっては、シール材領域の層間絶縁膜の下の凹凸の凹部の幅が１００μｍ以上である場合に凹凸の段差を０．５μｍ以下にするために、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上のものの段差を０．５μｍ以下にしてある。これにより、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。
【００２８】
さらに、他の本発明にあっては、シール材領域において層間絶縁膜の下にある部材に、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍより大きいものがある場合に、その部材とその隣接する部材との間に両部材のいずれか一方と略同じ厚みのダミー部材を１つまたは２つ以上設ける。これにより、シール材領域の層間絶縁膜の下の凹部の幅を１００μｍより小さくして、層間絶縁膜表面の凹凸の段差をセル厚管理基準である０．５μｍ以下にすることができる。
【００２９】
なお、シール材領域において層間絶縁膜の下にある部材と、シール材の辺に沿う方向に隣接するものとの間隔が１００μｍ以上である場合には、両者の段差が０．５μｍ以下であればダミー部材を設けなくても層間絶縁膜表面の凹凸の段差を０．５μｍ以下にできるが、この部分にダミー部材を設けることにより凹部を埋めてさらに表面を平坦化することができる。
【００３０】
このダミー部材は信号入力に関係のない部材であり、層間絶縁膜よりも先に形成されるゲート信号線、ソース信号線、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等の各種部材と同時に形成してもよく、別途形成してもよい。
【００３１】
以下に本発明の実施の形態について、図面を参照しながら詳しく説明する。
【００３２】
図ｌは本実施形態の液晶表示素子を示す平面図であり、図２は図１のＡ−Ａ’部分の断面図であり、図３は図１のＡ−Ａ’部分の平面図であり、図４はアクティブマトリクス基板の表示領域に設けられたＴＦＴ部分を示す断面図である。
【００３３】
この液晶表示素子は、図１に示すように、液晶層を間に挟んでアクティブマトリクス基板１０１とＣＦ基板１０２とが対向配設され、両基板の周囲がシール材１０３により貼り合わせられている。
【００３４】
アクティブマトリクス基板１０１のシール材１０３と接する領域（シール材領域）には、図２および図３に示すように、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等の信号入力部材１０８が設けられ、シール材１０３の辺に沿う方向に１００μｍ以上の間隔で隣接する信号入力部材１０８の間に、いずれか一方の信号入力部材１０８とほぼ同じ厚みで、信号入力に関係の無いダミーパターン１０９、１１０、１１１、１１２が設けられている。この信号入力部材１０８とダミーパターン１０９、１１０、１１１、１１２上を覆うと共に後述する表示領域にまで延在する層間絶縁膜１０４が設けられ、その層間絶縁膜１０４の上にはシール材１０３が設けられている。このアクティブマトリクス基板１０２は、ブラックマトリクス１０５や対向電極を設けたＣＦ基板１０２と貼り合わせられている。
【００３５】
アクティブマトリクス基板１０１のシール材領域よりも内側にある表示領域１１３には、図４に示すように、ガラス基板１０１上にスイッチング素子としてのＴＦＴ２０１がマトリクス状に設けられている。そのＴＦＴ２０１の近傍を通って互いに交差するようにＴＦＴ２０１に走査信号を送るためのゲート信号線および映像信号を送るためのソース信号線が設けられ、ゲート信号線はＴＦＴ２０１のゲート２０３と接続され、ソース信号線はＴＦＴ２０１のソース２０４と接続されている。その上を覆ってシール材領域まで延在する層間絶縁膜１０４が設けられ、層間絶縁膜１０４を介してＴＦＴ２０１、ゲート信号線およびソース信号線に一部重畳するように画素電極２０２が設けられている。画素電極２０２は層間絶縁膜１０４に設けられたコンタクトホールを介してＴＦＴ２０１のドレイン電極２０５と接続されている。ここでは、層間絶縁膜１０４として膜厚３μｍの感光性アクリル樹脂をスピンコート法により形成してコンタクトホールを開口させた後、画素電極２０２となる透明導電膜２０２をスパッタリング法により形成してパターニングした。
【００３６】
このように構成された本実施形態の液晶表示素子においては、図２および図３に示したように、アクティブマトリクス基板１０１のシール材領域にダミーパターン１０９、１１０、１１１、１１２が設けられているので、層間絶縁膜１０４下の凹凸形状の凹部を幅を１００μｍ以下にすることができ、層間絶縁膜１０４表面の凹凸の段差を０．５μｍ以下にすることができる。本実施形態では、シール材領域の層間絶縁膜１０４の下の凹凸形状が平均段差０．３μｍ、最大段差０．６μｍ、平均凹部幅２０μｍ、最大凹部幅８０μｍであり、膜厚３μｍの層間絶縁膜１０４表面の凹凸形状の最大段差を０．１５μｍまで緩和することができた。また、表示領域においては液晶に電界を印加するための画素電極２０２を金属からなるゲート信号線やソース信号線と重畳させており、信号線とＴＦＴパターンとを除いた全ての部分を表示開口部とすることができるので、非常に明るい表示を得ることができた。
【００３７】
次に、比較のために、シール材の近傍部分が図７に示すような構成になっている従来の液晶表示素子を作製した。ここで、図７は図１のＡ−Ａ’部分に相当する部分の断面図である。この場合、シール材領域の層間絶縁膜１０４下に信号入力部材１０８がある場所と無い場所とが存在し、１００μｍ以上の大きなピッチでランダムに信号入力部材１０８が設けられているので、層間絶縁膜１０４表面の凹凸形状はその信号入力部材１０８のパターンを反映した凹凸形状が発生していた。ここでは、シール材領域の層間絶縁膜１０４の下の凹凸形状が平均段差０．３μｍ、最大段差０．６μｍ、平均凹部幅５０μｍ、最大凹部幅２００μｍであり、膜厚３μｍの層間絶縁膜１０４表面の凹凸形状の最大段差が０．６μｍであった。
【００３８】
次に、本実施形態の液晶表示素子と従来の液晶表示素子について、実際の液晶表示素子製造工程により図５に示すような４６５ｍｍ×３６０ｍｍのガラス基板を用いて表示サイズ１２．１”の液晶表示素子を２面取ってサンプルを作製し、シール部近傍（シール材の端面から１ｍｍ）でのセル厚分布を評価した。
【００３９】
ここで、アクティブマトリクス基板１０１としては図２および図３に示した本実施形態のアクティブマトリクス基板と図７に示した従来のアクティブマトリクス基板とを用い、ＣＦ基板１０２はＲ（赤）Ｇ（緑）Ｂ（青）ストライプ構造のものを用い、Ｃｒからなる遮光パターン（ブラックマトリクス）１０５を形成した。
【００４０】
貼り合わせ工程では、図６に示すシール材１０３として熱硬化型樹脂（ＸＮ−２１Ｓ：三井東圧化学（株）製）を用い、表示領域内のスペーサー６０２としては４．５μｍ径のプラスチックスペーサー（ＳＰ−２０４５：積水ファインケミカル（株）製）を、シール材内のスペーサー６０１としては５．５μｍ径のガラスファイバー（ＰＦ−５５：日本電気硝子（株）製）を用いた。ここで、表示領域内のスペーサー６０２とシール材内のスペーサー６０１とでスペーサー径が異なっているのは、シール材内のスペーサー６０１はＣＦ基板１０２上の厚み約０．３μｍのＣｒからなる遮光パターン１０５上に配置されるのに対し、表示領域内のスペーサー６０２は厚み約１．３μｍのＲＧＢの色層の上に配置され、両者の段差１μｍ分をシール材内のスペーサー６０１に上乗せする必要があるからである。実際の工程フローでは、対向基板にシール材と仮止め用の紫外線硬化樹脂とを塗布し、アクティブマトリクス基板にコモン転移用導電樹脂を塗布した後でスペーサーを散布した。その後、アクティブマトリクス基板と対向基板とをアライメントし、仮止め用紫外線硬化樹脂を硬化させて固定し、加熱とプレスを同時に行ってシール樹脂をセル厚までプレスしてそのまま硬化させた。最後に、パネルを切り出して液晶を真空注入法で注入することにより液晶表示素子を完成させた。
【００４１】
このようにして、２０枚のガラス基板から本実施形態の液晶表示素子と従来の液晶表示素子とを各４０パネルずつ作製し、各サンプルのセル厚分布を比較したところ、従来の液晶表示素子ではセル厚平均４．５１μｍ、標準偏差０．１５μｍであったのに対し、本発明の液晶表示素子ではセル厚平均４．５０μｍ、標準偏差０．１０μｍであり、セル厚分布不良の改善効果を確認することができた。これにより、セル厚分布不良による透過率むらを小さくして表示品位の優れた液晶表示素子を得ることができた。
【００４２】
【発明の効果】
以上詳述したように本発明による場合は、層間絶縁膜の下にある凹凸の凹部の幅を１００μｍより小さくし、または凹部の幅が１００μｍ以上である場合にはその凹凸の段差を０．５μｍ以下にすることができるので、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。よって、セル厚分布による透過むらを小さくして表示品位に優れた液晶表示素子を得ることができる。また、表示領域においては、ＴＦＴやゲート信号線、ソース信号線と画素電極とを層間絶縁膜を介して重畳させることにより、表示開口部が大きくして、明るい表示の液晶表示素子を得ることができる。
【図面の簡単な説明】
【図１】実施形態に係る液晶表示素子を示す平面図である。
【図２】図１のＡ−Ａ’部分の断面図である。
【図３】図１のＡ−Ａ’部分の平面図である。
【図４】図１のアクティブマトリクス基板の表示領域に設けられたＴＦＴ部分を示す断面図である。
【図５】セル厚分布の評価のために用いたガラス基板を示す平面図である。
【図６】基板の貼り合わせ工程を説明するための断面図である。
【図７】従来の液晶表示素子のシール材近傍部分を示す断面図である。
【符号の説明】
１０１ アクティブマトリクス基板
１０２ ＣＦ基板
１０３ シール材
１０４ 層間絶縁膜
１０５ ブラックマトリクス
１０６ ＣＦ層
１０８ 信号入力部材
１０９、１１０、１１１、１１２ ダミーパターン
１１３ 表示領域
２０１ ＴＦＴ
２０２ 画素電極
２０３ ＴＦＴのゲート
２０４ ＴＦＴのソース
２０５ ＴＦＴのドレイン電極
６０１ シール材内のスペーサー
６０２ 表示領域内のスペーサー
【発明の属する技術分野】
本発明は、例えばコンピュータやワードプロセッサなどに用いられる液晶表示素子に関するものである。
【０００２】
【従来の技術】
従来の液晶表示素子として、アクティブマトリクス型のものが知られている。このアクティブマトリクス型液晶表示素子は、薄膜トランジスタ（以下ＴＦＴと称する）等のスイッチング素子や画素電極がマトリクス状に設けられたアクティブマトリクス基板と、カラーフィルタ（以下ＣＦと称する）や対向電極が設けられた対向基板とを備えており、表示媒体としての液晶層を間に挟んで対向配置された両基板が、その周囲をシール材により所定の間隙で貼り合わせられた構成を有する。
【０００３】
従来、このアクティブマトリクス基板として、ＴＦＴ、ＴＦＴを制御する走査信号を与えるゲート信号線および表示信号を与えるためのソース信号線を覆うように層間絶縁膜を設けて、その層間絶縁膜の上に画素電極を設けることにより、画素電極とＴＦＴ、画素電極とゲート信号線、および画素電極とソース信号線を重畳させた構成のものが知られている。この構成によれば、ＴＦＴ、ゲート信号線およびソース信号線を除く部分を全て表示開口部とすることができるので、非常に明るい表示状態を得ることができる。
【０００４】
この層間絶縁膜は、膜厚０．３μｍ程度のゲート信号線、膜厚０．３μｍ程度のソース信号線および高さ１μｍ程度のＴＦＴの表面を平坦化し、かつ、画素電極とゲート信号線との寄生容量および画素電極とソース信号線との寄生容量を小さくする必要がある。この層間絶縁膜は、通常、誘電率ε＝４前後のアクリル系感光樹脂をスピンコート法で基板に塗布することにより形成され、上記条件を満足させるためには、層間絶縁膜の膜厚を３μｍ以上にする必要がある。
【０００５】
一方、スピンコート法による膜厚の制御は通常±５％程度が限界であるので、平均３μｍの膜厚に設定したときには最大で０．３μｍの膜厚ばらつきが生じる。ここで、シール材に接する部分（以下シール材領域と称する）の層間絶縁膜を除去すると直接０．３μｍのセル厚異常につながり、この０．３μｍという値は液晶表示素子の製造工程におけるセル厚分布の工程マージン０．５μｍに対して６割にも相当するので、工程管理が困難になる。このため、通常はシール材領域にも層間絶縁膜を残しておく。この場合、上記層間絶縁膜の膜厚ばらつきは層間絶縁膜の面内でブロードに発生しているため、アクティブマトリクス基板と対向基板との間にスペーサーを介して均一なセル厚を得ることができる。
【０００６】
【発明が解決しようとする課題】
ところで、上述の液晶表示素子において、アクティブマトリクス基板または対向基板上のＴＦＴ、電極、配線、ＣＦ等により基板表面に凹凸が生じ、これを覆う平坦化膜を設けない構成ではセル厚分布不良を招くことがある。ここで、これらの凹凸形状を最適化することによりセル厚分布不良を回避できることは従来良く知られており、一般に、規則性のある配線パターンや画素パターン、ＴＦＴパターン等による数μｍ程度の段差ではセル厚分布不良は発生しない。しかし、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等のように、規則性のないランダムな形状でピッチが数ｍｍ程度の大きなものでは、その凹凸形状に追従変形しようとしてガラス基板が歪むため、セル厚分布不良が発生してしまう。
【０００７】
上述の層間絶縁膜を用いて開口部を広くすると共にアクティブマトリクス基板表面を平坦化した液晶表示素子においても、基板表面の凹凸形状を完全に平坦化することはできていない。すなわち、ガラス基板表面を基準とした層間絶縁膜の表面の高さは、その層間絶縁膜の下にある凸部によりほぼ決定されるので、最終的に得られる層間絶縁膜表面の凹凸形状は、その層間絶縁膜の下にある凹部が層間絶縁膜で埋められるか否かによって決定される。特に、シール材領域については、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等によりランダムで大きなピッチの凹凸形状が形成されるため、その上の層間絶縁膜表面の凹凸が激しくなって、セル厚分布不良が発生し易い。さらに、シール材領域において、シール材の辺に垂直な方向に数μｍ程度の段差があっても、シール材領域全体にほぼ同様の凹凸形状があればセル厚分布不良は生じないが、シール材の辺に沿う方向に凹凸形状があると、ほぼ必ずセル厚分布不良が生じてしまう。
【０００８】
本発明は、このような従来技術の課題を解決すべくなされたものであり、セル厚分布不良を防ぐことができる液晶表示素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の液晶表示素子は、液晶層を間に挟んで対向配設される一対の基板が、その周囲をシール材により所定の間隙で貼り合わせられており、一方の基板には、該シール材下方および基板中央部側の表示領域に層間絶縁膜が設けられた液晶表示素子であって、該シール材と接する前記層間絶縁膜部分の下方に複数の部材が設けられており、前記複数の部材には、前記基板の辺に沿った方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍよりも大きい部材があり、該段差が０．５μｍよりも大きい部材と１００μｍ以上の間隔で隣接する部材との間に、両部材のいずれか一方と略同じ厚みのダミー部材が１つまたは２つ以上設けられて、前記シール材と接する前記層間絶縁膜の表面における段差が０．５μｍ以下になっていることを特徴とし、そのことにより上記目的が達成される。
【００１３】
前記層間絶縁膜の厚みが３μｍ以上であってもよい。
前記層間絶縁膜は、樹脂をスピンコート法によって塗布することにより形成されていてもよい。
【００１４】
なお、本発明において、一方の基板のシール材と接する領域にある部材の「段差」とは、その表面に発生する凹凸形状の差のことを称するものとする。
【００１５】
以下に、本発明の作用について説明する。
【００１６】
シール材と接する領域（シール材領域）において層間絶縁膜の下にある部材が、その段差を０．５μｍ以下にすると、層間絶縁膜の下の凹凸の段差を０．５μｍ以下にすることができる。これにより、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。
【００１７】
また、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接するもの同士の間隔を１００μｍより小さくすると、層間絶縁膜の下にある凹凸の凹部の幅を１００μｍより小さくすることができる。これにより、その凹部を埋めて層間絶縁膜表面を平坦化することができる。
【００１８】
また、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上のものの段差を０．５μｍ以下にしてある。層間絶縁膜の下にある凹凸の凹部の幅が１００μｍより小さい場合には凹部を埋めて平坦化することができるが、層間絶縁膜の下にある凹凸の凹部の幅が１００μｍ以上の場合には凹部を埋めることはできず、層間絶縁膜表面に凹部の形状が反映されて現れる。そこで、層間絶縁膜下の凹凸の段差を０．５μｍ以下にすることにより、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。
【００１９】
さらに、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍより大きいものがある場合に、その部材とその隣接する部材との間に両部材のいずれか一方と略同じ厚みのダミー部材を設ける。これにより、層間絶縁膜の下にある凹凸の凹部の幅が１００μｍより小さくなるので、その凹凸の段差が０．５μｍ以上であっても凹部を埋めて平坦化することができる。ここで、隣接する部材の間に２つ以上のダミー部材を設けてもよい。
【００２０】
なお、シール材の辺に垂直な方向に数μｍ程度の凹凸形状があってもセル厚分布不良が生じにくいのに対して、シール材の辺方向に凹凸形状があるとセル厚分布不良が生じ易いので、本発明においては少なくともシール材の辺に沿う方向に隣接するもの同士の間隔についての条件を設定している。また、表示領域では配線パターンや画素パターンに規則性があるのでセル厚分布不良が発生しにくいのに対して、シール材領域では各部材による凹凸形状がランダムになってセル厚分布不良が発生しやすいので、本発明においては少なくともシール材領域の部材の間隔や表面段差についての条件を設定している。
【００２１】
また、請求項５に記載の本発明にあっては、層間絶縁膜の厚みを３μｍ以上にすることにより、表示領域において膜厚０．３μｍ程度のゲート信号線、膜厚０．３μｍ程度のソース信号線および高さ１μｍ程度のＴＦＴの表面を平坦化し、かつ、画素電極とゲート信号線との寄生容量および画素電極とソース信号線との寄生容量を小さくすることができるので、表示開口部を大きくすると共に表示品位を良好にすることができる。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００２３】
液晶表示素子においてセル厚分布不良を防ぐためには、基板上の配線や電極等の部材による凹凸を層間絶縁膜により平坦化して、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にする必要がある。ここで、厚み数μｍ程度の樹脂材料からなる層間絶縁膜を用いて凹部を埋められるかどうかは、凹部の深さと広さとに依存している。
【００２４】
本発明者らが、層間絶縁膜の下の凹凸の段差と層間絶縁膜下の凹部の幅とを変化させた場合について、層間絶縁膜表面の凹凸の段差を調べた結果を下記表１に示す。なお、ここでは、層間絶縁膜として感光性アクリル樹脂をスピンコート法により３μｍの膜厚で形成した。また、凹凸の最大段差は例えばＴＦＴ部分の高さである約１μｍとした。
【００２５】
【表１】
この表１に示すように、凹部の幅が約１００μｍ以上の場合には凹部を埋めて平坦化することができず、層間絶縁膜表面に凹部の形状が反映されて現れるが、凹凸の段差を０．５μｍ以下にすることにより層間絶縁膜表面の凹凸の段差を０．５μｍ以下にすることができる。また、凹部の幅が１００μｍより小さい場合には凹部を埋めて平坦化することができるので、凹凸の段差が０．５μｍ以上でも層間絶縁膜表面の段差を平坦化することができる。
【００２７】
従って、本発明にあっては、シール材領域の層間絶縁膜の下の凹凸の段差を０．５μｍ以下にするために、シール材領域において層間絶縁膜の下にある部材の表面に発生する凹凸形状（段差）を０．５μｍ以下にしてある。また、他の本発明にあっては、シール材領域の層間絶縁膜の下の凹凸の凹部の幅を１００μｍより小さくするために、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接するもの同士の間隔を１００μｍより小さくしてある。また、他の本発明にあっては、シール材領域の層間絶縁膜の下の凹凸の凹部の幅が１００μｍ以上である場合に凹凸の段差を０．５μｍ以下にするために、シール材領域において層間絶縁膜の下にある部材のうち、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上のものの段差を０．５μｍ以下にしてある。これにより、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。
【００２８】
さらに、他の本発明にあっては、シール材領域において層間絶縁膜の下にある部材に、シール材の辺に沿う方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍより大きいものがある場合に、その部材とその隣接する部材との間に両部材のいずれか一方と略同じ厚みのダミー部材を１つまたは２つ以上設ける。これにより、シール材領域の層間絶縁膜の下の凹部の幅を１００μｍより小さくして、層間絶縁膜表面の凹凸の段差をセル厚管理基準である０．５μｍ以下にすることができる。
【００２９】
なお、シール材領域において層間絶縁膜の下にある部材と、シール材の辺に沿う方向に隣接するものとの間隔が１００μｍ以上である場合には、両者の段差が０．５μｍ以下であればダミー部材を設けなくても層間絶縁膜表面の凹凸の段差を０．５μｍ以下にできるが、この部分にダミー部材を設けることにより凹部を埋めてさらに表面を平坦化することができる。
【００３０】
このダミー部材は信号入力に関係のない部材であり、層間絶縁膜よりも先に形成されるゲート信号線、ソース信号線、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等の各種部材と同時に形成してもよく、別途形成してもよい。
【００３１】
以下に本発明の実施の形態について、図面を参照しながら詳しく説明する。
【００３２】
図ｌは本実施形態の液晶表示素子を示す平面図であり、図２は図１のＡ−Ａ’部分の断面図であり、図３は図１のＡ−Ａ’部分の平面図であり、図４はアクティブマトリクス基板の表示領域に設けられたＴＦＴ部分を示す断面図である。
【００３３】
この液晶表示素子は、図１に示すように、液晶層を間に挟んでアクティブマトリクス基板１０１とＣＦ基板１０２とが対向配設され、両基板の周囲がシール材１０３により貼り合わせられている。
【００３４】
アクティブマトリクス基板１０１のシール材１０３と接する領域（シール材領域）には、図２および図３に示すように、駆動ＩＣ取り付け用配線の引き回しパターンや対向電極端子等の信号入力部材１０８が設けられ、シール材１０３の辺に沿う方向に１００μｍ以上の間隔で隣接する信号入力部材１０８の間に、いずれか一方の信号入力部材１０８とほぼ同じ厚みで、信号入力に関係の無いダミーパターン１０９、１１０、１１１、１１２が設けられている。この信号入力部材１０８とダミーパターン１０９、１１０、１１１、１１２上を覆うと共に後述する表示領域にまで延在する層間絶縁膜１０４が設けられ、その層間絶縁膜１０４の上にはシール材１０３が設けられている。このアクティブマトリクス基板１０２は、ブラックマトリクス１０５や対向電極を設けたＣＦ基板１０２と貼り合わせられている。
【００３５】
アクティブマトリクス基板１０１のシール材領域よりも内側にある表示領域１１３には、図４に示すように、ガラス基板１０１上にスイッチング素子としてのＴＦＴ２０１がマトリクス状に設けられている。そのＴＦＴ２０１の近傍を通って互いに交差するようにＴＦＴ２０１に走査信号を送るためのゲート信号線および映像信号を送るためのソース信号線が設けられ、ゲート信号線はＴＦＴ２０１のゲート２０３と接続され、ソース信号線はＴＦＴ２０１のソース２０４と接続されている。その上を覆ってシール材領域まで延在する層間絶縁膜１０４が設けられ、層間絶縁膜１０４を介してＴＦＴ２０１、ゲート信号線およびソース信号線に一部重畳するように画素電極２０２が設けられている。画素電極２０２は層間絶縁膜１０４に設けられたコンタクトホールを介してＴＦＴ２０１のドレイン電極２０５と接続されている。ここでは、層間絶縁膜１０４として膜厚３μｍの感光性アクリル樹脂をスピンコート法により形成してコンタクトホールを開口させた後、画素電極２０２となる透明導電膜２０２をスパッタリング法により形成してパターニングした。
【００３６】
このように構成された本実施形態の液晶表示素子においては、図２および図３に示したように、アクティブマトリクス基板１０１のシール材領域にダミーパターン１０９、１１０、１１１、１１２が設けられているので、層間絶縁膜１０４下の凹凸形状の凹部を幅を１００μｍ以下にすることができ、層間絶縁膜１０４表面の凹凸の段差を０．５μｍ以下にすることができる。本実施形態では、シール材領域の層間絶縁膜１０４の下の凹凸形状が平均段差０．３μｍ、最大段差０．６μｍ、平均凹部幅２０μｍ、最大凹部幅８０μｍであり、膜厚３μｍの層間絶縁膜１０４表面の凹凸形状の最大段差を０．１５μｍまで緩和することができた。また、表示領域においては液晶に電界を印加するための画素電極２０２を金属からなるゲート信号線やソース信号線と重畳させており、信号線とＴＦＴパターンとを除いた全ての部分を表示開口部とすることができるので、非常に明るい表示を得ることができた。
【００３７】
次に、比較のために、シール材の近傍部分が図７に示すような構成になっている従来の液晶表示素子を作製した。ここで、図７は図１のＡ−Ａ’部分に相当する部分の断面図である。この場合、シール材領域の層間絶縁膜１０４下に信号入力部材１０８がある場所と無い場所とが存在し、１００μｍ以上の大きなピッチでランダムに信号入力部材１０８が設けられているので、層間絶縁膜１０４表面の凹凸形状はその信号入力部材１０８のパターンを反映した凹凸形状が発生していた。ここでは、シール材領域の層間絶縁膜１０４の下の凹凸形状が平均段差０．３μｍ、最大段差０．６μｍ、平均凹部幅５０μｍ、最大凹部幅２００μｍであり、膜厚３μｍの層間絶縁膜１０４表面の凹凸形状の最大段差が０．６μｍであった。
【００３８】
次に、本実施形態の液晶表示素子と従来の液晶表示素子について、実際の液晶表示素子製造工程により図５に示すような４６５ｍｍ×３６０ｍｍのガラス基板を用いて表示サイズ１２．１”の液晶表示素子を２面取ってサンプルを作製し、シール部近傍（シール材の端面から１ｍｍ）でのセル厚分布を評価した。
【００３９】
ここで、アクティブマトリクス基板１０１としては図２および図３に示した本実施形態のアクティブマトリクス基板と図７に示した従来のアクティブマトリクス基板とを用い、ＣＦ基板１０２はＲ（赤）Ｇ（緑）Ｂ（青）ストライプ構造のものを用い、Ｃｒからなる遮光パターン（ブラックマトリクス）１０５を形成した。
【００４０】
貼り合わせ工程では、図６に示すシール材１０３として熱硬化型樹脂（ＸＮ−２１Ｓ：三井東圧化学（株）製）を用い、表示領域内のスペーサー６０２としては４．５μｍ径のプラスチックスペーサー（ＳＰ−２０４５：積水ファインケミカル（株）製）を、シール材内のスペーサー６０１としては５．５μｍ径のガラスファイバー（ＰＦ−５５：日本電気硝子（株）製）を用いた。ここで、表示領域内のスペーサー６０２とシール材内のスペーサー６０１とでスペーサー径が異なっているのは、シール材内のスペーサー６０１はＣＦ基板１０２上の厚み約０．３μｍのＣｒからなる遮光パターン１０５上に配置されるのに対し、表示領域内のスペーサー６０２は厚み約１．３μｍのＲＧＢの色層の上に配置され、両者の段差１μｍ分をシール材内のスペーサー６０１に上乗せする必要があるからである。実際の工程フローでは、対向基板にシール材と仮止め用の紫外線硬化樹脂とを塗布し、アクティブマトリクス基板にコモン転移用導電樹脂を塗布した後でスペーサーを散布した。その後、アクティブマトリクス基板と対向基板とをアライメントし、仮止め用紫外線硬化樹脂を硬化させて固定し、加熱とプレスを同時に行ってシール樹脂をセル厚までプレスしてそのまま硬化させた。最後に、パネルを切り出して液晶を真空注入法で注入することにより液晶表示素子を完成させた。
【００４１】
このようにして、２０枚のガラス基板から本実施形態の液晶表示素子と従来の液晶表示素子とを各４０パネルずつ作製し、各サンプルのセル厚分布を比較したところ、従来の液晶表示素子ではセル厚平均４．５１μｍ、標準偏差０．１５μｍであったのに対し、本発明の液晶表示素子ではセル厚平均４．５０μｍ、標準偏差０．１０μｍであり、セル厚分布不良の改善効果を確認することができた。これにより、セル厚分布不良による透過率むらを小さくして表示品位の優れた液晶表示素子を得ることができた。
【００４２】
【発明の効果】
以上詳述したように本発明による場合は、層間絶縁膜の下にある凹凸の凹部の幅を１００μｍより小さくし、または凹部の幅が１００μｍ以上である場合にはその凹凸の段差を０．５μｍ以下にすることができるので、層間絶縁膜表面の凹凸の段差をセル厚の管理基準である０．５μｍ以下にすることができる。よって、セル厚分布による透過むらを小さくして表示品位に優れた液晶表示素子を得ることができる。また、表示領域においては、ＴＦＴやゲート信号線、ソース信号線と画素電極とを層間絶縁膜を介して重畳させることにより、表示開口部が大きくして、明るい表示の液晶表示素子を得ることができる。
【図面の簡単な説明】
【図１】実施形態に係る液晶表示素子を示す平面図である。
【図２】図１のＡ−Ａ’部分の断面図である。
【図３】図１のＡ−Ａ’部分の平面図である。
【図４】図１のアクティブマトリクス基板の表示領域に設けられたＴＦＴ部分を示す断面図である。
【図５】セル厚分布の評価のために用いたガラス基板を示す平面図である。
【図６】基板の貼り合わせ工程を説明するための断面図である。
【図７】従来の液晶表示素子のシール材近傍部分を示す断面図である。
【符号の説明】
１０１ アクティブマトリクス基板
１０２ ＣＦ基板
１０３ シール材
１０４ 層間絶縁膜
１０５ ブラックマトリクス
１０６ ＣＦ層
１０８ 信号入力部材
１０９、１１０、１１１、１１２ ダミーパターン
１１３ 表示領域
２０１ ＴＦＴ
２０２ 画素電極
２０３ ＴＦＴのゲート
２０４ ＴＦＴのソース
２０５ ＴＦＴのドレイン電極
６０１ シール材内のスペーサー
６０２ 表示領域内のスペーサー
Claims (3)
- 液晶層を間に挟んで対向配設される一対の基板が、その周囲をシール材により所定の間隙で貼り合わせられており、一方の基板には、該シール材下方および基板中央部側の表示領域に層間絶縁膜が設けられた液晶表示素子であって、
該シール材と接する前記層間絶縁膜部分の下方に複数の部材が設けられており、
前記複数の部材には、前記基板の辺に沿った方向に隣接する部材との間隔が１００μｍ以上であってその段差が０．５μｍよりも大きい部材があり、該段差が０．５μｍよりも大きい部材と１００μｍ以上の間隔で隣接する部材との間に、両部材のいずれか一方と略同じ厚みのダミー部材が１つまたは２つ以上設けられて、前記シール材と接する前記層間絶縁膜の表面における段差が０．５μｍ以下になっていることを特徴とする液晶表示素子。 - 前記層間絶縁膜の厚みが３μｍ以上である請求項１に記載の液晶表示素子。
- 前記層間絶縁膜は、樹脂をスピンコート法によって塗布することにより形成されている請求項１または２に記載の液晶表示素子。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27316297A JP3830115B2 (ja) | 1997-10-06 | 1997-10-06 | 液晶表示素子 |
| US09/166,217 US6476901B2 (en) | 1997-10-06 | 1998-10-05 | Liquid crystal display including interlayer insulating layer at peripheral sealing portion |
| TW087116560A TW482910B (en) | 1997-10-06 | 1998-10-06 | Liquid crystal display device |
| KR1019980041851A KR100305151B1 (ko) | 1997-10-06 | 1998-10-07 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27316297A JP3830115B2 (ja) | 1997-10-06 | 1997-10-06 | 液晶表示素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11109376A JPH11109376A (ja) | 1999-04-23 |
| JP3830115B2 true JP3830115B2 (ja) | 2006-10-04 |
Family
ID=17523971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27316297A Expired - Fee Related JP3830115B2 (ja) | 1997-10-06 | 1997-10-06 | 液晶表示素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6476901B2 (ja) |
| JP (1) | JP3830115B2 (ja) |
| KR (1) | KR100305151B1 (ja) |
| TW (1) | TW482910B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000193938A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置の駆動方法 |
| KR100545021B1 (ko) * | 1999-12-31 | 2006-01-24 | 엘지.필립스 엘시디 주식회사 | 액정표시소자와 그 제조 방법 |
| JP3539330B2 (ja) * | 2000-02-14 | 2004-07-07 | 日本電気株式会社 | 液晶表示パネル及びその製造方法 |
| US6891194B2 (en) * | 2001-02-07 | 2005-05-10 | Sharp Kabushiki Kaisha | Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus |
| JP4512976B2 (ja) * | 2003-12-10 | 2010-07-28 | 日本電気株式会社 | 液晶表示装置 |
| CN100592170C (zh) * | 2007-05-25 | 2010-02-24 | 群康科技(深圳)有限公司 | 液晶显示装置及其制造方法 |
| KR101725341B1 (ko) * | 2009-08-13 | 2017-04-11 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TW201134317A (en) * | 2010-03-29 | 2011-10-01 | Hon Hai Prec Ind Co Ltd | Pins assignment for circuit board |
| KR101719800B1 (ko) * | 2010-10-25 | 2017-03-27 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| WO2016021516A1 (ja) * | 2014-08-04 | 2016-02-11 | 国立研究開発法人産業技術総合研究所 | 局在型表面プラズモン共鳴センシングチップおよび局在型表面プラズモン共鳴センシングシステム |
| KR20210109112A (ko) * | 2020-02-26 | 2021-09-06 | 삼성디스플레이 주식회사 | 양자점 잉크 조성물, 이를 이용한 장치 및 이를 이용한 발광 소자 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL100533A (en) * | 1986-12-31 | 1994-05-30 | Hoechst Roussel Pharma | Pharmaceutical preparations containing a history of xanthine for VIH treatment and disease states |
| JPH0356942A (ja) | 1989-07-26 | 1991-03-12 | Hitachi Ltd | 液晶表示装置 |
| JP3053848B2 (ja) | 1990-07-09 | 2000-06-19 | シャープ株式会社 | アクティブマトリクス基板 |
| JP3175362B2 (ja) * | 1992-12-17 | 2001-06-11 | セイコーエプソン株式会社 | 液晶表示装置 |
| EP0603866B1 (en) * | 1992-12-25 | 2002-07-24 | Sony Corporation | Active matrix substrate |
| JPH06308510A (ja) | 1993-04-27 | 1994-11-04 | Sharp Corp | 液晶表示パネル |
| JPH0792477A (ja) | 1993-09-20 | 1995-04-07 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP3203911B2 (ja) | 1993-11-05 | 2001-09-04 | ソニー株式会社 | アクティブマトリクス液晶表示装置 |
| TW293093B (ja) * | 1994-09-08 | 1996-12-11 | Hitachi Ltd | |
| US5641974A (en) | 1995-06-06 | 1997-06-24 | Ois Optical Imaging Systems, Inc. | LCD with bus lines overlapped by pixel electrodes and photo-imageable insulating layer therebetween |
| JP2933879B2 (ja) | 1995-08-11 | 1999-08-16 | シャープ株式会社 | 透過型液晶表示装置およびその製造方法 |
| JP3737176B2 (ja) * | 1995-12-21 | 2006-01-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US5982470A (en) * | 1996-08-29 | 1999-11-09 | Sharp Kabushiki Kaisha | Liquid crystal display device having dummy electrodes with interleave ratio same on all sides |
-
1997
- 1997-10-06 JP JP27316297A patent/JP3830115B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-05 US US09/166,217 patent/US6476901B2/en not_active Expired - Lifetime
- 1998-10-06 TW TW087116560A patent/TW482910B/zh not_active IP Right Cessation
- 1998-10-07 KR KR1019980041851A patent/KR100305151B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100305151B1 (ko) | 2002-07-18 |
| US6476901B2 (en) | 2002-11-05 |
| US20010003476A1 (en) | 2001-06-14 |
| KR19990036908A (ko) | 1999-05-25 |
| TW482910B (en) | 2002-04-11 |
| JPH11109376A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100463043B1 (ko) | 액티브매트릭스형 액정표시장치 | |
| US6657695B1 (en) | Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate | |
| KR100261643B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| US6667790B2 (en) | Liquid crystal display having particular spacer | |
| US7542120B2 (en) | Vertical alignment active matrix liquid crystal display device having particular transparent step films | |
| KR100403645B1 (ko) | 액정표시패널 및 그 제조방법 | |
| TWI401512B (zh) | 陣列基板及其製造方法與具有該陣列基板之液晶顯示裝置 | |
| JP2827920B2 (ja) | カラー液晶表示パネル | |
| JP3830115B2 (ja) | 液晶表示素子 | |
| KR20090041337A (ko) | 액정 디스플레이 패널 | |
| JP4244289B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置 | |
| JP3770525B2 (ja) | 液晶表示素子 | |
| JP3741372B2 (ja) | 液晶表示器の自己位置合わせ画素電極の製造方法 | |
| JP3716964B2 (ja) | 液晶表示装置 | |
| US6337728B1 (en) | Liquid crystal display device with spacer material covered by an orientation film | |
| JP3881124B2 (ja) | 液晶表示装置 | |
| CN113176692A (zh) | 显示面板及其制作方法、显示装置 | |
| JPH11190838A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| KR20020094314A (ko) | 액정표시소자 및 그 제조방법 | |
| JP2000029042A (ja) | 液晶表示装置の製造方法 | |
| KR100987719B1 (ko) | 개구율이 향상된 어레이 기판, 이의 제조방법 및 이를포함한 액정표시장치 | |
| KR20050069001A (ko) | 스페이서의 유실이 방지된 액정표시패널 | |
| JP2001154184A (ja) | 液晶表示装置およびその製造方法 | |
| KR20050082549A (ko) | 횡전계방식 액정표시장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060616 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |