JP3802831B2 - 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー - Google Patents

加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー Download PDF

Info

Publication number
JP3802831B2
JP3802831B2 JP2002092663A JP2002092663A JP3802831B2 JP 3802831 B2 JP3802831 B2 JP 3802831B2 JP 2002092663 A JP2002092663 A JP 2002092663A JP 2002092663 A JP2002092663 A JP 2002092663A JP 3802831 B2 JP3802831 B2 JP 3802831B2
Authority
JP
Japan
Prior art keywords
layer
sulfur
heating
intermediate layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002092663A
Other languages
English (en)
Other versions
JP2003300720A (ja
Inventor
朱鎬 金
淳二 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to JP2002092663A priority Critical patent/JP3802831B2/ja
Priority to US10/382,070 priority patent/US6893894B2/en
Priority to PCT/KR2003/000626 priority patent/WO2003083927A1/en
Priority to EP03713052A priority patent/EP1488451A4/en
Priority to AU2003218812A priority patent/AU2003218812A1/en
Priority to KR1020047015560A priority patent/KR100970732B1/ko
Priority to TW092107058A priority patent/TWI221313B/zh
Priority to CN038114437A priority patent/CN1656607B/zh
Publication of JP2003300720A publication Critical patent/JP2003300720A/ja
Priority to US11/109,389 priority patent/US7479656B2/en
Application granted granted Critical
Publication of JP3802831B2 publication Critical patent/JP3802831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は化合物半導体に係り、詳細には誘電体層の間に希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体及び化合物絶縁体を製造する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリーに関する。
【従来の技術】
化合物半導体は物質の結晶を利用する半導体である。代表的な化合物半導体であるガリウム砒素半導体はガリウムと砒素とが化合物になった状態の結晶に不純物注入によって、自由電子になるとか自由ホール(hole)になるものがある状態になった半導体である。化合物半導体は化合の程度を変化させることで、即ちどちらかの量を多くにする等の化合の程度を変化させることでp型又はn型半導体の特性を有するようにできる。
【０００２】
化合物半導体はガリウム砒素や3B族であるインジウムと5B族であるリン化合物であるインジウムリンのように2種の原子から構成されるもの、アルミニウムガリウム砒素やガリウムインジウム砒素系のように3種の原子から構成されるもの、ガリウムインジウム砒素リンのように4種の原子から構成されるもの等がある。
【０００３】
ガリウム砒素化合物半導体の場合、その内部にある自由電子の速度がシリコン半導体に比べて早いから高速の動作を要するコンピューター等に広く使われている。また、シリコン半導体に比べて発光効率が優れて発光ダイオードにも広く利用されている。
【０００４】
しかし、このような従来の化合物半導体は製造工程が複雑で生産収率が高くなり、その特性が容易に調節されない問題点があった。
【発明が解決しようとする課題】
本発明は従来の化合物半導体での問題点を解決するための新概念の化合物半導体を提供する。詳しく説明すれば、本発明は酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びDRAMとフラッシュメモリーを提供する。
【課題を解決するための手段】
本発明の課題を解決するための手段を簡単に説明すれば以下の通りである。
【０００５】
本発明は請求項1に記載されたように、酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法によって達成することができる。
【０００６】
本発明は請求項2に記載されたように、酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法によって達成することができる。
【０００７】
本発明は請求項3に記載されたように、酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法によって達成することができる。
【０００８】
本発明は請求項4に記載されたように、酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性の高い遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法によって達成することができる。
【０００９】
本発明は請求項5に記載されたように,請求項1乃至4の何れか一つにおいて、前記加熱はレーザービームによる加熱であることを特徴とする化合物半導体の製造方法によって達成することができる。
【００１０】
本発明は請求項6に記載されたように、請求項1乃至4の何れか一つにおいて、前記加熱は電子ビームによる加熱であることを特徴とする化合物半導体の製造方法によって達成することができる。
【００１１】
本発明は請求項7に記載されたように、請求項1乃至6の何れか一つにおいて、前記加熱の温度は絶対温度753°K〜783°Kであることを特徴とする化合物半導体の製造方法によって達成することができる。
【００１２】
本発明は請求項8に記載されたように、請求項1乃至7の何れか一つにおいて前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする化合物半導体の製造方法によって達成することができる。
【００１３】
本発明は請求項1乃至8の化合物半導体の製造方法によって製造される化合物半導体に関するもので、請求項9乃至16の化合物半導体によって達成することができる。
【００１４】
本発明は請求項1乃至16の化合物半導体の製造方法及びこの方法による化合物半導体で、温度調節によってその特性が絶縁体になるという観点で、請求項17乃至32の化合物絶縁体の製造方法及びこの方法を利用する化合物絶縁体によって達成することができる。
【００１５】
本発明は請求項9乃至16の化合物半導体を光電池に利用するという観点で、請求項33乃至40の光電池によって達成することができる。
【００１６】
本発明は請求項1乃至8及び請求項17乃至24の化合物半導体及び化合物絶縁体の製造方法と温度調節による導体製造方法を利用する電子回路の製造方法の観点で、請求項41乃至49の電子回路の製造方法によって達成することができる。この一例は、酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、▲１▼絶対温度753°K未満で形成される導体と、▲２▼絶対温度753°K〜783°Kで形成される半導体と、▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含んで製造することを特徴とする電子回路の製造方法である。
【００１７】
本発明は請求項41乃至49の電子回路の製造方法によって製造される電子回路に関するもので、請求項50乃至58の電子回路によって達成することができる。
【００１８】
本発明は請求項50乃至58の電子回路の一つであるトランジスターに関するもので、請求項59乃至67のトランジスターによって達成することができる。この一例は、酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、絶対温度753°K未満で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたソース、ドレーン及びゲートの導体と、ゲートに電流の印加時ソースとドレーンとの間にチャンネルが形成されるように絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された半導体を含むことを特徴とするトランジスターである。
【００１９】
本発明は請求項59乃至67のトランジスターをDRAMメモリーに適用するという観点で、請求項68に記載されたように請求項59乃至67の何れか一項に記載の前記トランジスターのソースとドレーンの間の積層構造にキャパシタが形成されるように絶対温度783°K以上で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された絶縁体を含むことを特徴とするメモリーによって達成することができる。
【００２０】
本発明は請求項59乃至67のトランジスターをフラッシュメモリーに適用するという観点で、請求項69の記載されたように請求項59乃至67の何れか一項に記載の前記トランジスターのソースとドレーンの間の積層構造にフローティングゲートが形成されるように、絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されるフローティングゲート形成用の半導体と、前記フローティングゲート形成用の半導体と前記ソースとの間及び前記フローティングゲート形成用の半導体と前記ドレーンとの間が絶縁されるように絶対温度783°K以上で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された絶縁体を含むことを特徴とするメモリーによって達成することができる。
【発明の実施の形態】
上述した目的を達成して従来の問題点を除去するための課題を実行する本発明を添付図面により詳細に説明する。
【００２１】
図1は本発明によって誘電体層の間に希土類遷移金属の中間層が介在された積層構造の断面図である。
図1に示すように本発明は誘電体層110、130の間に希土類遷移金属の中間層120が形成された積層構造になっている。この積層構造の誘電体層110、中間層120及び 誘電体層130は同時成膜によって混合状態の単層にしても良い。この積層構造では誘電体層はZnS-SiO2であるが、酸素及び/又は硫黄を含む誘電体物質であると他のものも使用可能であり、また中間層は酸素及び/又は硫黄に反応性が高いTbFeCoの希土類遷移金属であるが、Tb2S3、Tb2O3、TbO2、FeS、FeO、Fe2O3、Fe3O4、Co2S2、Co2S2、CoS、CoO、Co3O4等のように酸素及び/又は硫黄に反応性が高い希土類遷移金属も使用可能である。また、中間層は酸素及び/又は硫黄に反応性が高い希土類金属、遷移金属、又は希土類金属と遷移金属の組成物も使用可能である。
【００２２】
図1のような積層構造の加熱によって化学反応と拡散を発生しようとする局所的な加熱部140にレーザービーム又は電子ビームを照射して誘電体層のZnS-SiO2と中間層のTbFeCoを化学反応と拡散させてSi-Zn-TbFeCo-O-Sの化合物を形成する。この時、化学的な反応と共に硫黄と酸素が中間層に拡散する現象も同時に発生する。このようにレーザービーム又は電子ビームが照射された局所的な加熱部140に形成された化合物は加熱の温度によって、導体、半導体及び絶縁体の電気的特性を示す。レーザービーム又は電子ビームの照射による加熱の温度が絶対温度753°K以下である場合は形成されたSi-Zn-TbFeCo-O-Sの化合物は電気的に導体の特性を示し、絶対温度753°K〜783°Kの場合は形成されたSi-Zn-TbFeCo-O-Sの化合物は電気的に半導体の特性を示し、絶対温度783°K以上である場合は形成されたSi-Zn-TbFeCo-O-Sの化合物は電気的に絶縁体の特性を示す。
【００２３】
図2は本発明による積層構造の温度による物理化学的な特性の変化を示す図である。ここで、図2(a)は温度による拡散の程度、図2(b)は絶対温度による透明度及び磁気ヒステリシス曲線、図2(c)は温度によるTbFeCo中間層で発生される拡散の程度を示す。
【００２４】
図2に示したスケールから大きさが分かるように、実験のために製造された積層構造は、シリコン(Si)基板上に100nmのZnSiO2の誘電体層、20nmのTbFeCoの中間層、及び50nmのZnSiO2の誘電体層を積層した構造である。図2(a)の温度による拡散の程度は透過電子顕微鏡(TEM : Transmission Electron Microscope)と電子回折形態(EDP : Electron Defraction Pattern)による写真である。図2(a)に示すように加熱しない状態のTEM写真では化学反応と拡散があまりなく、EDP写真では結晶化の進行があまりないことと示されており、絶対温度763°Kで加熱した状態のTEM写真では化学反応と拡散が若干あり、EDP写真では結晶化の進行が若干あることと示されており、絶対温度783°Kで加熱した状態のTEM写真では化学反応と拡散がよほどあり、EDP写真では結晶化の進行がよほどあることと示されている。図2(b)は多重チャンネル光検出器に連結された光学顕微鏡によって観察された、温度によるTbFeCo中間層の透明度(k)と磁気ヒステリシス曲線である。このグラフから分かるようにレーザービーム又は電子ビームの照射による加熱の温度が、所定の程度に増加するまでは化学反応と拡散が生じないので、加熱しない状態の低い透明度を維持しており、レーザービーム又は電子ビームの照射による加熱の温度が所定の程度以上の温度になると、化学反応と拡散によって透明度が徐々に増加しつつ、絶対温度763°Kから絶対温度783°Kの区間では透明度が急激に増加しており、レーザービーム又は電子ビームの照射による加熱の温度が絶対温度783°K以上になると透明度はそれ以上に増加しない状態で維持されている。また、TbFeCoの磁気特性はレーザービーム又は電子ビームの照射による加熱がない状態ではTbFeCo固有の磁気特性を維持しているが、レーザービーム又は電子ビームの照射による加熱の温度が絶対温度763°K及び783°Kの状態では磁気特性が変化されている。図2(c)は温度によるTbFeCo中間層で発生される拡散の程度を示すグラフである。レーザービーム又は電子ビームの照射による加熱がない状態ではS、Si、O、Co等の拡散はあまりなく、レーザービーム又は電子ビームの照射による加熱の温度が絶対温度763°Kの状態ではS、Si、O、Co等の拡散は若干あり、レーザービーム又は電子ビームの照射による加熱の温度が絶対温度783°Kの状態ではS、Si、O、Co等の拡散はほとんど飽和状態の近くにある。図2から分かるように、本発明による積層構造にレーザービーム又は電子ビームを照射して加熱することにより、積層構造の物質特性を変化させて半導体で使うことができる可能性がある。
【００２５】
図3は電圧による抵抗の変化を示すグラフである。図3に示すようにレーザービーム又は電子ビームの照射による加熱の温度が絶対温度753°Kの状態での抵抗は導体の特性を示しており、レーザービーム又は電子ビームの照射による加熱の温度が絶対温度763°K及び絶対温度773°Kの状態での抵抗は半導体の特性を示しており、レーザービーム又は電子ビームの照射による加熱の温度が絶対温度763°Kの状態では絶縁体の特性を示し始める。よって、本発明による積層構造にレーザービーム又は電子ビームの照射によって加熱して前記誘電体層と前記中間層を互いに化学反応と拡散を発生させて半導体を製造することができることが分かる。従って、本発明による化合物半導体を電子回路の構成に使うことができることが分かる。
【００２６】
図4は温度による抵抗の変化を示すグラフである。図4に示すようにレーザービーム又は電子ビームの照射による加熱の温度が絶対温度753°Kの状態での抵抗は導体の特性であり、絶対温度763°K及び絶対温度773°Kの状態での抵抗は半導体の特性であり、絶対温度763°Kの状態での抵抗は絶縁体の特性を示し始める。これは図3の現象と等しい特性であり、化学反応と拡散を発生させて半導体で製造することができることを示す。従って、本発明による化合物半導体を電子回路の構成に使うことができることが分かる。
【００２７】
図5は本発明によるn型半導体と従来のp型Si半導体との接合によるダイオードの電圧-電流特性を示すグラフである。ここで、本発明によるn型半導体は積層構造の化学反応と拡散を発生させるために、レーザービーム又は電子ビームの照射による加熱の温度を絶対温度773°Kにして製造した。
【００２８】
図5から分かるように電圧-電流特性は典型的なダイオードの電圧-電流特性を示している。従って、本発明による積層構造にレーザービーム又は電子ビームの照射によって加熱し、化学反応と拡散を発生させて半導体を製造し、実際に半導体で使うことができることが明確に分かる。
【００２９】
図6は本発明によるn型半導体とp型Si半導体の光電池の波長による陽子化効率を示すグラフである。ここで、本発明によるn型半導体は積層構造の化学反応と拡散を発生させるためにレーザービーム又は電子ビームの照射による加熱の温度を絶対温度773°Kにしたものである。
【００３０】
図6から分かるように波長による陽子化効率は光の波長が400nm〜100nmである時0.4程度を示している。これは従来の光電池に比べて効率は多少低いであるが、本発明による化合物半導体の製造が容易なので、光電池を低価で簡単に製造することができる点で長所を有する。
【００３１】
図7はマーク長さによる化学反応と拡散の程度とマーク長さによるCNR(Carrier to Noise Ratio)を示す図である。この時、積層構造の化学反応と拡散を発生するための照射による加熱は波長630nmの赤色レーザービームによって行われた。
【００３２】
図7(a)は本発明によって製造された半導体のマーク長さを示す図である。図7(a)での左側の図で白い部分はレーザービーム又は電子ビームの照射によって加熱されて化学反応と拡散が生じて形成された半導体を示し、黒い部分はレーザービーム又は電子ビームの照射による加熱がない状態の導体を示す。形成された半導体は100nmのマーク長さまで明確に示されることが分かる。また、図7(a)での右側の図で太く示された白いライン部分は半導体、細く示された白いライン部分は絶縁体、そして黒いライン部分は導体を示す。図7(b)は本発明によって製造された半導体のマーク長さによるCNRを示すグラフである。これは発明による半導体及び絶縁体の微細加工の程度を間接的に示すためのことで、波長405nm及び開口率0.65の青色レーザーによる加熱の照射電力を7.0mWにして半導体を形成し、この形成された半導体に2.5mWのレーザービームを照射した時、反射する程度で微細加工の程度を把握するためのものである。マークの長さ150nm以上では40dB以上のCNRを示すのでレーザービームが照射されて化学反応と拡散が生じて形成された半導体が非常に明確に形成されていることが分かり、マークの長さ100nmでも20dB程度を示しているので、形成された半導体が実際に使われることができることが分かる。そして、半導体形成のために青色レーザーが使われたが、電子ビームを使ったら青色レーザーによるものより約1/10定度の超微細半導体の製造が可能である。従って、ナノメートル長さのマークで半導体を容易に製造することができてメモリーチップの集積度を向上させることができる。
【００３３】
図8は本発明によるフラッシュメモリー及びフレッシュメモリー製造のレーザービームの照射による加熱の温度を示す図である。図8 (a)は本発明によるフラッシュメモリーである。ここで、半導体235、260はレーザービームの照射による積層構造の加熱の温度を絶対温度773°Kにして形成し、絶縁体210、250は803°Kにして形成し、導体220、230、240はレーザービームの照射による加熱がない常温状態で形成した。図8(b)は図8(a)のフレッシュメモリーを製造するためにレーザービームの照射による積層構造の加熱温度を示す図である。図8(a)で半導体235はソース230とドレーン240の間にチャンネルを形成するためのもので、ゲート220に電流を印加すると、ホール効果によって電界が発生し、この電界がフローティングゲート役割の半導体260に保持される。よって、フレッシュメモリーで動作する。また、図8(b)のように単純に本発明の積層構造にレーザービーム又は電子ビームを照射することでフラッシュメモリーを製造することができる。従って、簡単な製造工程と低費用でフラッシュメモリーを製造することができる。
【００３４】
また、図8(a)の絶縁体250と半導体260部分での半導体260を絶縁体で形成すれば、ゲート220に電流が印加されている間はこの形成された絶縁体に電界が保持され、ゲートに電流が印加されなければこの形成された絶縁体に保持された電界が消耗される。よって、図8(a)の絶縁体250と半導体260部分の全てを絶縁体で形成すればDRAMメモリーで使うことができる。従って、簡単な製造工程と低費用でDRAMメモリーを製造することができる。
【００３５】
また、図8(a)の絶縁体250と半導体260部分を電圧源で代置し、ゲートに電流を印加すれば半導体235はソース230とドレーン240との間のチャンネルになって電流が流れることが分かる。従って、簡単な製造工程と低費用でトランジスターを製造することができることが分かる。
【００３６】
そして、前記電子回路、光電池、フラッシュメモリー、 DRAMメモリー及びトランジスターに酸化物金属の絶縁層を形成し、加熱による前記酸化物金属の分解によって導体化してリードラインを形成することができる。例えば、このようなリードラインを形成するための酸化物金属はAgOxが使われることができる。また、酸化物金属の代わりに硫化金属(sulfurized metal)も使われることができる。
【発明の効果】
本発明によった酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体及び化合物絶縁体を単純な工程で製造し、これを利用する光電池、電子回路、トランジスター及びDRAMとフラッシュメモリー等を低費用で製造することができる長所を有する。
【図面の簡単な説明】
【図１】本発明によって誘電体層の間に希土類遷移金属の中間層が介在された積層構造の断面図である。
【図２】本発明による積層構造の温度による物理化学的特性の変化を示す図であり、図2(a) 温度による拡散の程度、図2(b) 絶対温度による透明度及び磁気ヒステリシス曲線、図2(c) 温度によるTbFeCo中間層で発生される拡散の程度を示す。
【図３】電圧による抵抗の変化を示すグラフである。
【図４】電圧による抵抗の変化を示すグラフである。
【図５】本発明によるn型半導体とp型Si半導体との接合によるダイオードの電圧-電流特性を示すグラフである。
【図６】本発明によるn型半導体とp型Si半導体の光電池の波長による陽子化効率を示すグラフである。
【図７】マーク長さによる化学反応と拡散の程度とマーク長さによるCNRを示す図であり、図7(a) 半導体のマーク長さを示し、図7(b) 半導体のマーク長さによるCNR示す。
【図８】本発明によるフラッシュメモリー及びフレッシュメモリー製造のレーザービームの照射による加熱の温度を示す図であり、図8(a) 本発明によるフラッシュメモリーであり、図8(b) フレッシュメモリー製造のレーザービームの照射による加熱の温度を示す。
【符号の説明】
110 誘電体層
120 中間層
130 誘電体層
140 加熱部
210 絶縁体
235 半導体
220 ゲート
230 ソース
240 ドレーン
絶縁体
260 半導体

Claims (69)

  1. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法。
  2. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法。
  3. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法。
  4. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性の高い遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物半導体を製造することを特徴とする化合物半導体の製造方法。
  5. 前記加熱はレーザービームによる加熱であることを特徴とする請求項1乃至4の何れか一項に記載の化合物半導体の製造方法。
  6. 前記加熱は電子ビームによる加熱であることを特徴とする請求項1乃至4の何れか一項に記載の化合物半導体の製造方法。
  7. 前記加熱の温度は絶対温度753°K〜783°Kであることを特徴とする請求項1乃至6の何れか一項に記載の化合物半導体の製造方法。
  8. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項1乃至7の何れか一項に記載の化合物半導体の製造方法。
  9. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物半導体。
  10. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物半導体。
  11. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物半導体。
  12. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物半導体。
  13. 前記加熱はレーザービームによる加熱であることを特徴とする請求項9乃至12の何れか一項に記載の化合物半導体。
  14. 前記加熱は電子ビームによる加熱であることを特徴とする請求項9乃至12の何れか一項に記載の化合物半導体。
  15. 前記加熱の温度は絶対温度753°K〜783°Kであることを特徴とする請求項9乃至14の何れか一項に記載の化合物半導体。
  16. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項9乃至15の何れか一項に記載の化合物半導体。
  17. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物絶縁体を製造することを特徴とする化合物絶縁体の製造方法。
  18. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物絶縁体を製造することを特徴とする化合物絶縁体の製造方法。
  19. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物絶縁体を製造することを特徴とする化合物絶縁体の製造方法。
  20. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせて化合物絶縁体を製造することを特徴とする化合物絶縁体の製造方法。
  21. 前記加熱はレーザービームによる加熱であることを特徴とする請求項17乃至20の何れか一項に記載の化合物絶縁体の製造方法。
  22. 前記加熱は電子ビームによる加熱であることを特徴とする請求項17乃至20の何れか一項に記載の化合物絶縁体の製造方法。
  23. 前記加熱の温度は絶対温度783°K以上であることを特徴とする請求項17乃至22の何れか一項に記載の化合物絶縁体の製造方法。
  24. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項17乃至23の何れか一項に記載の化合物絶縁体の製造方法。
  25. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物絶縁体。
  26. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物絶縁体。
  27. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物絶縁体。
  28. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたことを特徴とする化合物絶縁体。
  29. 前記加熱はレーザービームによる加熱であることを特徴とする請求項25乃至28の何れか一項に記載の化合物絶縁体。
  30. 前記加熱は電子ビームによる加熱であることを特徴とする請求項25乃至28の何れか一項に記載の化合物絶縁体。
  31. 前記加熱の温度は絶対温度783°Kであることを特徴とする請求項25乃至30の何れか一項に記載の化合物絶縁体。
  32. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項25乃至31の何れか一項に記載の化合物絶縁体。
  33. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された化合物半導体を含むことを特徴とする光電池。
  34. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された化合物半導体を含むことを特徴とする光電池。
  35. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された化合物半導体を含むことを特徴とする光電池。
  36. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された化合物半導体を含むことを特徴とする光電池。
  37. 前記加熱はレーザービームによる加熱であることを特徴とする請求項33乃至36の何れか一項に記載の光電池。
  38. 前記加熱は電子ビームによる加熱であることを特徴とする請求項33乃至36の何れか一項に記載の光電池。
  39. 前記加熱の温度は絶対温度753°K〜783°Kであることを特徴とする請求項33乃至38の何れか一項に記載の光電池。
  40. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項33乃至39の何れか一項に記載の光電池。
  41. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含んで製造することを特徴とする電子回路の製造方法。
  42. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含んで製造することを特徴とする電子回路の製造方法。
  43. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含んで製造することを特徴とする電子回路の製造方法。
  44. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含んで製造することを特徴とする電子回路の製造方法。
  45. 前記加熱はレーザービームによる加熱であることを特徴とする請求項41乃至44の何れか一項に記載の電子回路の製造方法。
  46. 前記加熱は電子ビームによる加熱であることを特徴とする請求項41乃至44の何れか一項に記載の電子回路の製造方法。
  47. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項41乃至46の何れか一項に記載の電子回路の製造方法。
  48. 前記電子回路に酸化物金属の絶縁層を形成し、加熱によって前記酸化物金属が分解されて導体になるリードラインをさらに形成することを特徴とする請求項41乃至47の何れか一項に記載の電子回路の製造方法。
  49. 前記酸化物金属はAgOxであることを特徴とする請求項48に記載の電子回路の製造方法。
  50. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含むことを特徴とする電子回路。
  51. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含むことを特徴とする電子回路。
  52. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含むことを特徴とする電子回路。
  53. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、化学反応と拡散を発生させるために加熱の温度が、
    ▲１▼絶対温度753°K未満で形成される導体と、
    ▲２▼絶対温度753°K〜783°Kで形成される半導体と、
    ▲３▼絶対温度783°K以上で形成される絶縁体との中で少なくとも一つ以上を含むことを特徴とする電子回路。
  54. 前記加熱はレーザービームによる加熱であることを特徴とする請求項50乃至53の何れか一項に記載の電子回路。
  55. 前記加熱は電子ビームによる加熱であることを特徴とする請求項50乃至53の何れか一項に記載の電子回路。
  56. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項50乃至55の何れか一項に記載の電子回路。
  57. 前記電子回路に酸化物金属の絶縁層が形成され、加熱によって前記酸化物金属が分解されて導体になったリードラインをさらに含むことを特徴とする請求項50乃至56の何れか一項に記載の電子回路。
  58. 前記酸化物金属はAgOxであることを特徴とする請求項57に記載の電子回路。
  59. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類遷移金属層の中間層が介在された積層構造を形成し、絶対温度753°K未満で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたソース、ドレーン及びゲートの導体と、
    ゲートに電流の印加時ソースとドレーンとの間にチャンネルが形成されるように絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された半導体を含むことを特徴とするトランジスター。
  60. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属と酸素及び/又は硫黄に対して反応性が高い遷移金属との組成物層の中間層が介在された積層構造を形成し、
    絶対温度753°K未満で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたソース、ドレーン及びゲートの導体と、
    ゲートに電流の印加時ソースとドレーンとの間にチャンネルが形成されるように絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された半導体を含むことを特徴とするトランジスター。
  61. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い希土類金属層の中間層が介在された積層構造を形成し、
    絶対温度753°K未満で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたソース、ドレーン及びゲートの導体と、
    ゲートに電流の印加時ソースとドレーンとの間にチャンネルが形成されるように絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された半導体を含むことを特徴とするトランジスター。
  62. 酸素及び/又は硫黄を含む誘電体層の間に酸素及び/又は硫黄に対して反応性が高い遷移金属層の中間層が介在された積層構造を形成し、
    絶対温度753°K未満で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されたソース、ドレーン及びゲートの導体と、
    ゲートに電流の印加時ソースとドレーンとの間にチャンネルが形成されるように絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された半導体を含むことを特徴とするトランジスター。
  63. 前記加熱はレーザービームによる加熱であることを特徴とする請求項59乃至62の何れか一項に記載のトランジスター。
  64. 前記加熱は電子ビームによる加熱であることを特徴とする請求項59乃至62の何れか一項に記載のトランジスター。
  65. 前記誘電体層と前記中間層は同時成膜によりなる混合状態の単層であることを特徴とする請求項59乃至64の何れか一項に記載のトランジスター。
  66. 前記トランジスターに酸化物金属の絶縁層が形成され、加熱によって前記酸化物金属が分解されて導体になったリードラインをさらに含むことを特徴とする請求項59乃至65の何れか一項に記載のトランジスター。
  67. 前記酸化物金属はAgOxであることを特徴とする請求項66に記載のトランジスター。
  68. 請求項59乃至67の何れか一項に記載の前記トランジスターのソースとドレーンの間の積層構造にキャパシタが形成されるように絶対温度783°K以上で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された絶縁体を含むことを特徴とするメモリー。
  69. 請求項59乃至67の何れか一項に記載の前記トランジスターのソースとドレーンの間の積層構造にフローティングゲートが形成されるように、
    絶対温度753°K〜783°Kで該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成されるフローティングゲート形成用の半導体と、
    前記フローティングゲート形成用の半導体と前記ソースとの間及び前記フローティングゲート形成用の半導体と前記ドレーンとの間が絶縁されるように絶対温度783°K以上で該積層構造を加熱して前記誘電体層と前記中間層を互いに化学反応と拡散をさせることにより形成された絶縁体を含むことを特徴とするメモリー。
JP2002092663A 2002-03-28 2002-03-28 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー Expired - Fee Related JP3802831B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2002092663A JP3802831B2 (ja) 2002-03-28 2002-03-28 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
US10/382,070 US6893894B2 (en) 2002-03-28 2003-03-04 Method of manufacturing a compound semiconductor by heating a layered structure including rare earth transition metal
EP03713052A EP1488451A4 (en) 2002-03-28 2003-03-28 METHOD FOR MANUFACTURING SEMICONDUCTOR COMPOUND AND INSULATOR COMPOUND USING CHEMICAL REACTION AND DIFFUSION PRODUCED BY HEAT, SEMICONDUCTOR COMPOUND, AND ISOLATOR COMPOUND OBTAINED USING THE SAME, AND PHOTOELECTRIC CELL, TRANSISTOR, AND MEMORY USING THEM
AU2003218812A AU2003218812A1 (en) 2002-03-28 2003-03-28 Methods for manufacturing compound semiconductor and compound insulator using chemical reaction and diffusion by heating, compound semiconductor and compound insulator manufactured using the method, and photocell, electronic circuit, transistor, and memory using the same
PCT/KR2003/000626 WO2003083927A1 (en) 2002-03-28 2003-03-28 Methods for manufacturing compound semiconductor and compound insulator using chemical reaction and diffusion by heating, compound semiconductor and compound insulator manufactured using the method, and photocell, electronic circuit, transistor, and memory using the same
KR1020047015560A KR100970732B1 (ko) 2002-03-28 2003-03-28 가열에 의한 화학반응과 확산을 이용하는 화합물 반도체및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물반도체 및 화합물 절연체, 이를 이용하는 광전지,전자회로, 트랜지스터 및 메모리
TW092107058A TWI221313B (en) 2002-03-28 2003-03-28 Method for fabricating compound semiconductor and compound insulator utilizing chemical reaction and diffusion driven by heat, compound semiconductor and compound insulator therefrom and photocell, electronic circuit, transistor and memory using the same
CN038114437A CN1656607B (zh) 2002-03-28 2003-03-28 化合物半导体和化合物绝缘体及其制造方法和应用
US11/109,389 US7479656B2 (en) 2002-03-28 2005-04-19 Compound semiconductor formed from a heated portion of a layered structure including rare earth transition metal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002092663A JP3802831B2 (ja) 2002-03-28 2002-03-28 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー

Publications (2)

Publication Number Publication Date
JP2003300720A JP2003300720A (ja) 2003-10-21
JP3802831B2 true JP3802831B2 (ja) 2006-07-26

Family

ID=28449635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002092663A Expired - Fee Related JP3802831B2 (ja) 2002-03-28 2002-03-28 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー

Country Status (8)

Country Link
US (2) US6893894B2 (ja)
EP (1) EP1488451A4 (ja)
JP (1) JP3802831B2 (ja)
KR (1) KR100970732B1 (ja)
CN (1) CN1656607B (ja)
AU (1) AU2003218812A1 (ja)
TW (1) TWI221313B (ja)
WO (1) WO2003083927A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US8049264B2 (en) * 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412498A (en) * 1987-07-03 1989-01-17 Nec Corp Electric field luminous element
JPH0831218B2 (ja) * 1989-07-06 1996-03-27 松下電器産業株式会社 光磁気記録媒体
JPH0413251A (ja) * 1990-04-28 1992-01-17 Kyocera Corp 光磁気記録素子及びその製造方法
JP2680725B2 (ja) * 1990-08-13 1997-11-19 シャープ株式会社 エレクトロルミネッセンス薄膜の作製方法
JPH04134742A (ja) * 1990-09-26 1992-05-08 Matsushita Electric Ind Co Ltd 光磁気記録媒体及びその製造方法
JPH07169127A (ja) * 1993-10-01 1995-07-04 Minnesota Mining & Mfg Co <3M> 非晶質希土類酸化物
JPH07249837A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体レーザ装置の製造方法
JPH11167746A (ja) * 1997-10-01 1999-06-22 Tdk Corp 光記録媒体およびその記録方法
CN1230815C (zh) * 1998-10-07 2005-12-07 株式会社日立制作所 信息记录介质和信息记录装置
JP2001216686A (ja) * 2000-01-31 2001-08-10 Sony Corp 光学記録媒体
US6501728B2 (en) * 2000-04-21 2002-12-31 Sony Corporation Optical disc having groove and land tracks
US7012857B2 (en) * 2000-05-31 2006-03-14 Matsushita Electric Industrial Co., Ltd. Magneto optical recording medium having a multilayer recording film of different thickness
JP2002184946A (ja) * 2000-12-11 2002-06-28 Murata Mfg Co Ltd Ｍｉｍキャパシタおよびその製造方法
US6846611B2 (en) * 2001-02-28 2005-01-25 Ricoh Company, Ltd. Phase-change optical recording medium

Also Published As

Publication number Publication date
CN1656607B (zh) 2010-06-16
CN1656607A (zh) 2005-08-17
WO2003083927A1 (en) 2003-10-09
US20030186559A1 (en) 2003-10-02
EP1488451A4 (en) 2009-11-18
US6893894B2 (en) 2005-05-17
JP2003300720A (ja) 2003-10-21
AU2003218812A1 (en) 2003-10-13
EP1488451A1 (en) 2004-12-22
KR100970732B1 (ko) 2010-07-16
KR20050002916A (ko) 2005-01-10
TW200401344A (en) 2004-01-16
TWI221313B (en) 2004-09-21
US20050196975A1 (en) 2005-09-08
US7479656B2 (en) 2009-01-20

Similar Documents

Publication Publication Date Title
Wang et al. Recent developments in p‐Type oxide semiconductor materials and devices
Zhu et al. High‐performance and reliable lead‐free layered‐perovskite transistors
Zhang et al. Ultra-bright and highly efficient inorganic based perovskite light-emitting diodes
Zhang et al. Large-scale planar and spherical light-emitting diodes based on arrays of perovskite quantum wires
JP4089858B2 (ja) 半導体デバイス
KR101497744B1 (ko) 나노튜브 가능한, 게이트 전압이 제어된 발광 다이오드
US7888700B2 (en) Quantum dot light emitting device
AU739848B2 (en) A method for generation of electrical conducting or semiconducting structures in three dimensions and methods for erasure of the same structures
JP6012720B2 (ja) 改善されたソース／ドレイン接点を有する金属酸化物薄膜トランジスタ
CN100459147C (zh) 产生高性能有机半导体器件的方法
WO1999038213A1 (fr) Dispositif memoire et procede de fabrication correspondant, et circuit integre et procede de fabrication correspondant
BRPI0709583A2 (pt) transistor de efeito de campo, dispositivo exibidor, e, método para fabricar um transistor de efeito do campo
KR20200036078A (ko) 전자 소자 및 그 제조방법
Liu et al. Synergistic passivation and stepped-dimensional perovskite analogs enable high-efficiency near-infrared light-emitting diodes
Wageh Light emitting devices based on CdSe nanoparticles capped with mercaptoacetic acid
He et al. Electroluminescence from metal–oxide–semiconductor devices based on erbium silicate nanocrystals and silicon nanocrystals co-embedded in silicon oxide thin films
JP2001203382A (ja) 半導体装置
JP3802831B2 (ja) 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
CN114335182A (zh) 嵌入式闪存、半导体器件结构及其制备方法
Lei et al. Low-voltage solution-processed Cuprous thiocyanate Thin-Film transistors with NAND logic function
Mehta et al. Electron and Hole-Doping for Influencing the Electronic Transport Properties of MoS₂ Devices at Room Temperature
JPH0745793A (ja) 半導体記憶装置
KR20230085795A (ko) 유기 자성 물질 및 이를 포함하는 반도체 소자
Ashby Selective photochemical dry etching of compound semiconductors: Enhanced control through secondary electronic properties
Gelloz et al. Silicon and porous silicon

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3802831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees