CN1656607B - 化合物半导体和化合物绝缘体及其制造方法和应用 - Google Patents

化合物半导体和化合物绝缘体及其制造方法和应用 Download PDF

Info

Publication number
CN1656607B
CN1656607B CN038114437A CN03811443A CN1656607B CN 1656607 B CN1656607 B CN 1656607B CN 038114437 A CN038114437 A CN 038114437A CN 03811443 A CN03811443 A CN 03811443A CN 1656607 B CN1656607 B CN 1656607B
Authority
CN
China
Prior art keywords
heating
dielectric layer
intermediate layer
sulphur
laminated construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN038114437A
Other languages
English (en)
Other versions
CN1656607A (zh
Inventor
金朱镐
富永淳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Samsung Electronics Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Samsung Electronics Co Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN1656607A publication Critical patent/CN1656607A/zh
Application granted granted Critical
Publication of CN1656607B publication Critical patent/CN1656607B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供使用通过加热引发的化学反应和扩散制造化合物半导体和化合物绝缘体的方法，使用该方法形成的化合物半导体和化合物绝缘体，以及包括该化合物半导体或化合物绝缘体的光电池、电子电路、晶体管和存储器。制造化合物半导体或化合物绝缘体的该方法包括：形成叠层结构，其包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层；以及加热该叠层结构，从而在电介质层与中间层之间引发化学反应和扩散，其中为了化合物半导体和化合物绝缘体，在不同温度下进行该加热。

Description

化合物半导体和化合物绝缘体及其制造方法和应用
技术领域
本发明涉及一种化合物半导体，更具体地，涉及通过加热包括置于电介质层间的稀土金属或过渡金属的硫化物或氧化物叠层结构从而在中间层与电介质层之间引发化学反应和扩散来制造化合物半导体和化合物绝缘体的方法、使用该方法制造的化合物半导体和化合物绝缘体、以及使用该化合物半导体和化合物绝缘体的光电池、电子电路、晶体管和存储器。
背景技术
化合物半导体基于材料的晶体性质。作为典型的化合物半导体的砷化镓半导体通过向结晶的砷化镓化合物中注入杂质从而引发自由电子或空穴而合成。依据组元材料的比例，化合物半导体具有p型或n型半导体性质。
有各种化合物半导体：二元化合物半导体，例如包括砷化镓或磷化铟；三元化合物半导体，例如包括铝镓砷或镓铟砷；以及四元化合物半导体，例如包括镓铟砷磷。
砷化镓(GaAs)化合物半导体中的自由电子移动得比硅半导体中的快，因此化合物半导体已广泛应用于高速工作装置，例如计算机。由于其发光效率大，GaAs化合物半导体还广泛应用于发光二极管。
然而，这种传统化合物半导体需要产量很低的复杂制造工艺。另外，控制制造工艺使得最终化合物半导体具有所需范围内的性质是不易的。
发明内容
本发明涉及化合物半导体的新概念。本发明提供了用于制造化合物半导体和化合物绝缘体的方法，该方法包括：形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层；以及加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散。本发明提供了使用上述方法制造的半导体化合物和半导体绝缘体，以及使用该半导体化合物和半导体绝缘体的光电池、电子电路、晶体管、动态随机存取存储器(DRAM)和快闪存储器。
根据本发明的一个方面，提供一种用于制造化合物半导体的方法，该方法包括：形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层；以及加热该叠层结构，从而在电介质层与中间层之间引发化学反应和扩散。
依照根据本发明的制造化合物半导体的方法的一个实施例，提供一种用于制造化合物半导体的方法，该方法包括：形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层，该稀土金属与过渡金属都对氧和/或硫是高度活性的；以及加热该叠层结构，从而在电介质层与中间层之间引发化学反应和扩散。
依照根据本发明的制造化合物半导体的方法的另一个实施例，提供一种用于制造化合物半导体的方法，该方法包括：形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层；以及加热该叠层结构，从而在电介质层与中间层之间引发化学反应和扩散。
依照根据本发明的制造化合物半导体的方法的另一个实施例，提供一种用于制造化合物半导体的方法，该方法包括：形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层；以及加热该叠层结构，从而在电介质层与中间层之间引发化学反应和扩散。
依照根据本发明的制造化合物半导体的方法的一个具体实施例，其中通过激光束照射进行加热。可以通过电子束照射进行加热。在753°K至783°K的温度范围内进行加热。电介质层和中间层同时形成为单个化合物层。
根据本发明的另一方面，提供一种化合物半导体。
根据本发明的其它方面，提供用于制造化合物绝缘体的方法。本发明还提供化合物绝缘体。
根据本发明的另一方面，提供一种光电池。
根据本发明的另一方面，提供制造电子电路的方法。制造包括导体、半导体和绝缘体中的至少一种的电子电路的方法的一个实施例包括：形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层；以及加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，其中在低于753°K的温度下进行加热从而形成导体，在753°K至783°K的温度范围内进行加热从而形成半导体，在783°K之上进行加热从而形成绝缘体。
根据本发明的另一方面，提供一种电子电路。
根据本发明的另一方面，提供一种晶体管，其可以作为电子电路的一个示例实施。根据本发明的晶体管的一个实施例包括：具有源极、漏极和栅极的导体；以及在向栅极施加电流时在源极与漏极之间形成沟道的半导体，其中该导体由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构，通过在低于753°K的温度下加热从而在电介质层与中间层之间引发化学反应和扩散而形成，其中该半导体由该叠层结构通过在753°K至783°K的温度范围内加热从而在电介质层与中间层之间引发化学反应和扩散而形成。
根据本发明的另一方面，提供一种DRAM，该DRAM包括通过在高于783°K的温度加热叠层结构从而在电介质层与中间层之间引发化学反应和扩散而形成的绝缘体，以在晶体管的源极与漏极之间的叠层结构中形成电容器。
根据本发明的另一方面，提供一种快闪存储器，该快闪存储器包括：形成浮置栅极的半导体，该半导体通过在753°K至783°K的温度范围内加热叠层结构从而在电介质层与中间层之间引发化学反应和扩散而形成，以在晶体管的源极与漏极之间的叠层结构中形成浮置栅极；以及为了绝缘形成浮置栅极的半导体与源极之间的区域和形成浮置栅极的半导体与漏极之间的区域而通过在高于783°K的温度加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散而形成的绝缘体。
附图说明
图1是根据本发明的包括置于电介质层之间的稀土金属和过渡金属的合金中间层的叠层结构的截面图；
图2A至2C示出了根据本发明的叠层结构在不同温度下的物理和化学性质的改变，其中图2A示出了不同温度下的扩散程度，图2B为透射率和磁滞对温度的曲线图，而图2C示出了不同温度下TbFeCo中间层中的扩散程度；
图3为电阻率对电压的曲线图；
图4为电阻率变化对温度的曲线图；
图5为通过连接根据本发明的n型半导体与传统p型硅半导体形成的二极管中电流对电压的曲线图；
图6为在使用根据本发明的n型半导体和p型硅半导体制造的光电池中的量子化效率对光波长的曲线图；
图7示出了载波噪声比(CNR)随标记长度的变化，其中(a)示出了根据本发明制造的半导体的各种标记长度，而(b)为根据本发明制造的半导体中的CNR对标记长度的曲线图；以及
图8示出了根据本发明的快闪存储器和用于制造该快闪存储器的激光束照射温度分布曲线，其中(a)为根据本发明的快闪存储器的顶视图，而(b)为用于形成(a)的快闪存储器的激光束照射温度分布曲线。
具体实施方式
下面将参照附图更加详细地介绍本发明的实施例。
图1为根据本发明的包括置于电介质层之间的稀土金属和过渡金属的合金中间层的叠层结构的截面图。参照图1，一个在另一个上地顺序叠置电介质层110、由稀土金属和过渡金属的合金形成的中间层120、以及电介质层130。电介质层110、中间层120、以及电介质层130可同时形成为单个化合物层。尽管图1的叠层结构中的电介质层110和130由ZnS-SiO2形成，但可将包含氧和/或硫的任何电介质材料用于电介质层110和130。尽管图1叠层结构中的中间层120由TbFeCo形成，但可将任何对氧和/或硫具有高反应性的稀土金属或过渡金属的硫化物或氧化物用于中间层120，例如Tb2S3、Tb2O3、TbO2、FeS、FeO、Fe2O3、Fe3O4、CoS2、Co2S3、CoS、CoO和Co3O4。另外，中间层可由对氧和/或硫具有高反应性的稀土金属、过渡金属、或稀土金属和过渡金属的合金构成。
如图1所示，利用激光束或电子束照射叠层结构的局部加热区140，从而在由ZnS-SiO2形成的电介质层110和130与TbFeCo形成的中间层120之间引发化学反应，由此形成Si-Zn-TbFeCo-O-S化合物。除了化学反应外，硫和氧还同时扩散入中间层120中。作为激光束或电子束照射的结果而在局部加热区140中形成的化合物依据加热温度而具有导电、半导电、或绝缘性质。当进行激光束或电子束照射至753°K或更低的温度时，所得的Si-Zn-TbFeCo-O-S化合物具有电导性质。在753°K至783°K的加热温度下，所得的Si-Zn-TbFeCo-O-S化合物具有电半导性质，而在高于783°K的加热温度下具有电绝缘性质。
图2A至2C示出了根据本发明的叠层结构在不同温度下的物理和化学性质的改变，其中图2A示出了不同温度下的扩散程度，图2B为透射率和磁滞对温度的曲线图，而图2C示出了不同温度下TbFeCo中间层中的扩散程度。
由图2的比例尺显见，100nm厚的ZnSiO2电介质层、20nm厚的TbFeCo中间层、以及50nm厚的ZnSiO2电介质层的顺序层叠结构被用于实验。图2A包括透射电子显微镜(TEM)照片和电子衍射花样(EDP)照片，示出了不同温度下的扩散程度。对于加热前的叠层结构，如TEM照片所示，几乎不发生化学反应和扩散，且如EDP照片所示，也未结晶。对于在763°K加热的叠层结构，如对应的TEM和EDP照片所示，发生少量的化学反应、扩散和结晶。对于在783°K加热的叠层结构，如对应的TEM和EDP照片所示，发生相当量的化学反应、扩散和结晶。图2B为示出TbFeCo中间层的透射率(k)和磁滞(插图)对温度的曲线图，其是使用与多通道光电探测器连接的光学显微镜测量的。显见，在激光束或电子束照射导致的温度上升达到预定水平前，化学反应和扩散都不会发生，使得透射率保持如加热前一样小。然而，TbFeCo中间层的透射率自预定温度水平起作为化学反应和扩散的结果逐渐增大，并对763°K至783°K的温度范围迅速增大，但在通过激光束或电子束照射的TbFeCo中间层的温度超出783°K时变平。激光束或电子束照射前的TbFeCo中间层保持了TbFeCo的原始磁性质，但在通过激光束或电子束照射的加热温度在763°K与783°K之间时，其磁性质改变。参照作为TbFeCo中间层中的扩散程度的曲线图的图2C，S、Si、O和Co在激光束或电子束照射前几乎不扩散，但在通过激光束或电子束照射的加热温度达到763°K时略微扩散。在783°K，S、Si、O和Co的扩散近似饱和。由图2显见，根据本发明的叠层结构可以在经受用于改变叠层结构的性质的激光束或电子束照射时用作半导体。
图3为电阻率对电压的曲线图。如图3所示，根据本发明的叠层结构的电阻率随电压改变，当叠层结构在753°K的温度被激光束或电子束照射加热时类似导体地变化，在763°K至773°K的加热温度范围下类似半导体地变化，在783°K的加热温度下类似绝缘体地变化。这些结果示出了这样的可能性，即半导体可以由根据本发明的叠层结构，通过利用激光束或电子束照射来加热从而在电介质层和中间层中引发化学反应和扩散来制造。应理解，由根据本发明的叠层结构制造的化合物半导体可用于构造电子电路。
图4为电阻率变化对温度的曲线图。如图4所示，根据本发明的叠层结构的电阻率随温度改变，当叠层结构在753°K的温度用激光束或电子束照射加热时，类似导体地改变，在763°K至773°K的加热温度范围类似半导体地变化，在783°K的加热温度类似绝缘体地变化。这些结果表示，可以通过化学反应和扩散由根据本发明的叠层结构制造半导体，如由图3的结果所预期的那样。另外，由根据本发明的叠层结构制造的化合物半导体可应用于构造电子电路。
图5为通过连接根据本发明的n型半导体与传统p型硅半导体形成的二极管中电流对电压的对比曲线图。根据本发明的n型半导体通过利用激光束或电子束照射在773°K加热上述叠层结构从而在其中引发化学反应和扩散而制造。
如图5所示，该二极管显现出二极管的典型电压-电流特性，这说明利用通过激光束或电子束照射的加热，根据本发明的叠层结构可用作半导体，该加热被进行来在其中引发化学反应和扩散。
图6为使用根据本发明的n型半导体和p型硅半导体制造的光电池中量子化效率对光波长的曲线图。用于图6结果的根据本发明的n型半导体通过用激光束或电子束照射在773°K加热上述叠层结构从而在其中引发化学反应和扩散而制造。
如图6所示，对于400nm至1000nm范围的光波长，光电池具有约0.4的量子化效率。尽管量子化效率略低于传统光电池，但该光电池可以以低成本更容易地制造，因为根据本发明的容易制造的n型化合物半导体被用于了该光电池。
图7示出了以630nm红色激光束照射从而在其中引发化学反应和扩散时，根据本发明的叠层结构中载波噪声比(CNR)随标记长度的变化。
在图7中，(a)示出了根据本发明制造的半导体的各种标记长度(marklength)，其中左侧照片中的斑点区域对应于其中发生化学反应和扩散的激光照射区，其致使叠层结构为半导电性，而其它黑色区域对应于具有导电性质的非照射区。在图7的(a)中，小至100nm的标记可在半导体中清晰见到。在图7的(a)的右侧照片中，相对粗的白线对应于半导体区域，而相对细的白线对应于绝缘体区域，而其余的黑线对应于导体区域。
在图7中，(b)为根据本发明制造的半导体中的CNR对标记长度的曲线图，其间接示出了在根据本发明的半导体和绝缘体中可多精确地形成标记。对于(b)的测量，通过透过具有0.65数值孔径(NA)的透镜利用405nm蓝色激光束以7.0mW照射来制造半导体，且在每个半导体上照射2.5mW的激光束以由激光束的反射测量标记有多小。参照图7的(b)，对于150nm或更大的标记长度，CNR大于40dB，这表示通过激光束照射引发的化学反应和扩散导致了明显半导电标记的形成。对于100nm的标记长度，CNR约为20dB，这表明具有如此小标记长度的结构实际用作半导体的可能性。尽管在上述实施例中使用蓝色激光束形成半导体，但是可通过电子束的照射制造约为使用蓝色激光制造的十分之一的超微半导体。因此，根据本发明，可以制造具有更高集成密度的纳米尺寸半导体或存储芯片。
图8示出了根据本发明的快闪存储器和用于制造该快闪存储器的激光束照射温度分布曲线，其中(a)为根据本发明的快闪存储器的顶视图，(b)为用于形成(a)的快闪存储器的激光束照射温度分布。参照图8的(a)，在773°K利用激光束照射根据本发明的叠层结构形成半导体区域235和260，并在803°K利用激光束照射形成绝缘体区210和250。然而，导体区域220、230和240未以激光束照射。半导体区域235将形成连接源极230和漏极240的沟道。在将电流施加于栅极220时，由于空穴效应(hole effect)产生了电场，且电场被保持在起浮置栅极作用的半导体区域260中，如快闪存储器中那样。因此，通过以具有图8(b)所示的简单温度分布的激光束或电子束照射根据本发明的叠层结构，可以以低成本容易地制造快闪存储器。
或者，图8(a)的快闪存储器的半导体区域260可形成为绝缘体区域。在此情况下，绝缘体区域在电流被施加到栅极220上时保持电场，且绝缘体区域的保持的电场在向栅极220施加的电流中止的同时消失。因此，通过在图8(a)的存储器结构中使绝缘体区域250和半导体区域260都成为绝缘体，可以以低成本更加容易地制造DRAM。
或者，可以用电源(power source)取代图8(a)的存储器构造中的绝缘体区域250和半导体区域260。在此情况下，当向栅极220施加电流时，半导体235成为源极230与漏极240之间的沟道，由此产生通过其中的电流。因此，这种晶体管可以以低成本更加容易地制造。
在制造根据本发明的这种电子电路、光电池、快闪存储器、DRAM和晶体管的过程中，可以通过首先形成金属氧化物绝缘层并热分解该金属氧化物使其导电而形成导线(lead wire)。可以将AgOx用作用于导线的金属氧化物。也可以以硫化金属取代金属氧化物用于导线。
如上所述，根据本发明，可以通过简单的工艺利用以激光照射加热根据本发明的叠层结构从而在电介质层和中间层中引发化学反应和扩散来制造化合物半导体和化合物绝缘体，该叠层结构在含氧和/或硫的电介质层之间包括对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层。另外，可以以低成本制造包括这种化合物半导体或化合物绝缘体的光电池、电子电路、晶体管、DRAM和快闪存储器。

Claims (64)

1.一种用于制造化合物半导体的方法，该方法包括：
形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层；以及
加热该叠层结构从而在该电介质层与该中间层之间引发化学反应和扩散，
其中在753°K至783°K的温度范围内进行该加热。
2.一种用于制造化合物半导体的方法，该方法包括：
形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层，该稀土金属与过渡金属都对氧和/或硫是高度活性的；以及
加热该叠层结构从而在该电介质层与该中间层之间引发化学反应和扩散，
其中在753°K至783°K的温度范围内进行该加热。
3.一种用于制造化合物半导体的方法，该方法包括：
形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层；以及
加热该叠层结构从而在该电介质层与该中间层之间引发化学反应和扩散，
其中在753°K至783°K的温度范围内进行该加热。
4.一种用于制造化合物半导体的方法，该方法包括：
形成叠层结构，该叠层结构包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层；以及
加热该叠层结构从而在该电介质层与该中间层之间引发化学反应和扩散，
其中在753°K至783°K的温度范围内进行该加热。
5.如权利要求1至4中任意一项所述的方法，其中通过激光束照射进行该加热。
6.如权利要求1至4中任意一项所述的方法，其中通过电子束照射进行该加热。
7.如权利要求1至4中任意一项所述的方法，其中该电介质层和该中间层同时形成为单个化合物层。
8.一种化合物半导体，其由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中在753°K至783°K的温度范围内进行该加热。
9.一种化合物半导体，其由包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，该稀土金属与过渡金属都对氧和/或硫是高度活性的，其中在753°K至783°K的温度范围内进行该加热。
10.一种化合物半导体，其由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中在753°K至783°K的温度范围内进行该加热。
11.一种化合物半导体，其由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中在753°K至783°K的温度范围内进行该加热。
12.如权利要求8至11中任意一项所述的化合物半导体，其中通过激光束照射进行该加热。
13.如权利要求8至11中任意一项所述的化合物半导体，其中通过电子束照射进行该加热。
14.如权利要求8至11中任意一项所述的化合物半导体，其中该电介质层和该中间层同时形成为单个化合物层。
15.一种用于制造化合物绝缘体的方法，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，
其中在高于783°K的温度进行该加热。
16.一种用于制造化合物绝缘体的方法，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层的叠层结构，该稀土金属与过渡金属都对氧和/或硫是高度活性的；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，
其中在高于783°K的温度进行该加热。
17.一种用于制造化合物绝缘体的方法，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，
其中在高于783°K的温度进行该加热。
18.一种用于制造化合物绝缘体的方法，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，
其中在高于783°K的温度进行该加热。
19.如权利要求15至18中任意一项所述的方法，其中通过激光束照射进行该加热。
20.如权利要求15至18中任意一项所述的方法，其中通过电子束照射进行该加热。
21.如权利要求15至18中任意一项所述的方法，其中该电介质层和该中间层同时形成为单个化合物层。
22.一种化合物绝缘体，其由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中在高于783°K的温度进行该加热。
23.一种化合物绝缘体，其由包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，该稀土金属与过渡金属都对氧和/或硫是高度活性的，其中在高于783°K的温度进行该加热。
24.一种化合物绝缘体，其由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中在高于783°K的温度进行该加热。
25.一种化合物绝缘体，其由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中在高于783°K的温度进行该加热。
26.如权利要求22至25中任意一项所述的化合物绝缘体，其中通过激光束照射进行该加热，其中在高于783°K的温度进行该加热。
27.如权利要求22至25中任意一项所述的化合物绝缘体，其中通过电子束照射进行该加热。
28.如权利要求22至25中任意一项所述的化合物绝缘体，其中该电介质层和该中间层同时形成为单个化合物层。
29.一种光电池，包括由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成的化合物半导体，其中在753°K至783°K的温度范围内进行该加热。
30.一种光电池，包括由包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成的化合物半导体，该稀土金属与过渡金属都对氧和/或硫是高度活性的，其中在753°K至783°K的温度范围内进行该加热。
31.一种光电池，包括由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成的化合物半导体，其中在753°K至783°K的温度范围内进行该加热。
32.一种光电池，包括由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成的化合物半导体，其中在753°K至783°K的温度范围内进行该加热。
33.如权利要求29至32中任意一项所述的光电池，其中通过激光束照射进行该加热。
34.如权利要求29至32中任意一项所述的光电池，其中通过电子束照射进行该加热。
35.如权利要求29至32中任意一项所述的光电池，其中该电介质层和该中间层同时形成为单个化合物层。
36.一种制造电子电路的方法，该电子电路包括导体、半导体和绝缘体中的至少一种，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，其中在低于753°K的温度下进行该加热从而形成导体，在753°K至783°K的温度范围内进行该加热从而形成半导体，在高于783°K的温度进行该加热从而形成绝缘体。
37.一种制造电子电路的方法，该电子电路包括导体、半导体和绝缘体中的至少一种，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层的叠层结构，该稀土金属与过渡金属都对氧和/或硫是高度活性的；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783°K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
38.一种制造电子电路的方法，该电子电路包括导体、半导体和绝缘体中的至少一种，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783°K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
39.一种制造电子电路的方法，该电子电路包括导体、半导体和绝缘体中的至少一种，该方法包括：
形成包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构；以及
加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783°K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
40.如权利要求36至39中任意一项所述的方法，其中通过激光束照射进行该加热。
41.如权利要求36至39中任意一项所述的方法，其中通过电子束照射进行该加热。
42.如权利要求36至39中任意一项所述的方法，其中该电介质层和该中间层同时形成为单个化合物层。
43.如权利要求36至39中任意一项所述的方法，还包括：
在该电子电路中形成金属氧化物绝缘层；以及
加热该绝缘层从而分解该金属氧化物，由此形成导电引线。
44.如权利要求43所述的方法，其中该金属氧化物为AgOx。
45.一种电子电路，该电子电路包括导体、半导体和绝缘体中的至少一种，由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属硫化物或氧化物中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783°K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
46.一种电子电路，该电子电路包括导体、半导体和绝缘体中的至少一种，由包括置于含氧和/或硫的电介质层之间的由稀土金属与过渡金属的合金构成的中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，该稀土金属与过渡金属都对氧和/或硫是高度活性的，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
47.一种电子电路，该电子电路包括导体、半导体和绝缘体中的至少一种，由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783°K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
48.一种电子电路，该电子电路包括导体、半导体和绝缘体中的至少一种，由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构，通过加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该加热在低于753°K的温度下进行从而形成导体，在753°K至783°K的温度范围内进行从而形成半导体，在高于783°K的温度进行从而形成绝缘体。
49.如权利要求45至48中任意一项所述的电子电路，其中通过激光束照射进行该加热。
50.如权利要求45至48中任意一项所述的电子电路，其中通过电子束照射进行该加热。
51.如权利要求45至48中任意一项所述的电子电路，其中该叠层结构的该电介质层和中间层同时形成为单个化合物层。
52.如权利要求45至48中任意一项所述的电子电路，还包括通过沉积金属氧化物绝缘层并加热从而分解该金属氧化物绝缘层而形成的导电引线。
53.如权利要求52所述的电子电路，其中该金属氧化物绝缘层由AgOx形成。
54.一种晶体管，包括具有源极、漏极和栅极的导体、以及在向该栅极施加电流时在该源极与该漏极之间形成沟道的半导体，其中该导体由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属或过渡金属的硫化物或氧化物中间层的叠层结构，通过在低于753°K的温度下加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该半导体由该叠层结构通过在753°K至783°K的温度范围内加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成。
55.一种晶体管，包括具有源极、漏极和栅极的导体、以及在向该栅极施加电流时在该源极与该漏极之间形成沟道的半导体，其中该导体由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属与过渡金属的合金构成的中间层的叠层结构，通过在低于753°K的温度下加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该半导体由该叠层结构通过在753°K至783°K的温度范围内加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成。
56.一种晶体管，包括具有源极、漏极和栅极的导体、以及在向该栅极施加电流时在该源极与该漏极之间形成沟道的半导体，其中该导体由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的稀土金属中间层的叠层结构，通过在低于753°K的温度下加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该半导体由该叠层结构通过在753°K至783°K的温度范围内加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成。
57.一种晶体管，包括具有源极、漏极和栅极的导体、以及在向该栅极施加电流时在该源极与该漏极之间形成沟道的半导体，其中该导体由包括置于含氧和/或硫的电介质层之间的对氧和/或硫是高度活性的过渡金属中间层的叠层结构，通过在低于753°K的温度下加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成，其中该半导体由该叠层结构通过在753°K至783°K的温度范围内加热从而在该电介质层与该中间层之间引发化学反应和扩散而形成。
58.如权利要求54至57中任意一项所述的晶体管，其中通过激光束照射进行该加热。
59.如权利要求54至57中任意一项所述的晶体管，其中通过电子束照射进行该加热。
60.如权利要求54至57中任意一项所述的晶体管，其中该叠层结构的该电介质层和该中间层同时形成为单个化合物层。
61.如权利要求54至57中任意一项所述的晶体管，还包括通过沉积金属氧化物绝缘层并加热从而分解该金属氧化物绝缘层而形成的导电引线。
62.如权利要求61所述的晶体管，其中该金属氧化物绝缘层由AgOx形成。
63.一种存储器，包括为了在根据权利要求54至57中任意一项的晶体管的源极与漏极之间的叠层结构中形成电容器而通过在高于783°K的温度加热权利要求54至57中任意一项中所述的叠层结构从而在电介质层与中间层之间引发化学反应和扩散而形成的绝缘体。
64.一种快闪存储器，包括：为了在根据权利要求54至57的晶体管的源极与漏极之间的叠层结构中形成浮置栅极而通过在753°K至783°K的温度范围内加热权利要求54至57中任意一项中所述的叠层结构从而在电介质层与中间层之间引发化学反应和扩散而形成的形成浮置栅极的半导体；以及为了绝缘该形成浮置栅极的半导体与该源极之间的区域和该形成浮置栅极的半导体与该漏极之间的区域而通过在高于783°K的温度加热该叠层结构从而在电介质层与中间层之间引发化学反应和扩散而形成的绝缘体。
CN038114437A 2002-03-28 2003-03-28 化合物半导体和化合物绝缘体及其制造方法和应用 Expired - Fee Related CN1656607B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP92663/2002 2002-03-28
JP2002092663A JP3802831B2 (ja) 2002-03-28 2002-03-28 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー
PCT/KR2003/000626 WO2003083927A1 (en) 2002-03-28 2003-03-28 Methods for manufacturing compound semiconductor and compound insulator using chemical reaction and diffusion by heating, compound semiconductor and compound insulator manufactured using the method, and photocell, electronic circuit, transistor, and memory using the same

Publications (2)

Publication Number Publication Date
CN1656607A CN1656607A (zh) 2005-08-17
CN1656607B true CN1656607B (zh) 2010-06-16

Family

ID=28449635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN038114437A Expired - Fee Related CN1656607B (zh) 2002-03-28 2003-03-28 化合物半导体和化合物绝缘体及其制造方法和应用

Country Status (8)

Country Link
US (2) US6893894B2 (zh)
EP (1) EP1488451A4 (zh)
JP (1) JP3802831B2 (zh)
KR (1) KR100970732B1 (zh)
CN (1) CN1656607B (zh)
AU (1) AU2003218812A1 (zh)
TW (1) TWI221313B (zh)
WO (1) WO2003083927A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US8049264B2 (en) * 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412498A (en) * 1987-07-03 1989-01-17 Nec Corp Electric field luminous element
JPH0831218B2 (ja) * 1989-07-06 1996-03-27 松下電器産業株式会社 光磁気記録媒体
JPH0413251A (ja) * 1990-04-28 1992-01-17 Kyocera Corp 光磁気記録素子及びその製造方法
JP2680725B2 (ja) * 1990-08-13 1997-11-19 シャープ株式会社 エレクトロルミネッセンス薄膜の作製方法
JPH04134742A (ja) * 1990-09-26 1992-05-08 Matsushita Electric Ind Co Ltd 光磁気記録媒体及びその製造方法
JPH07169127A (ja) * 1993-10-01 1995-07-04 Minnesota Mining & Mfg Co <3M> 非晶質希土類酸化物
JPH07249837A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体レーザ装置の製造方法
JPH11167746A (ja) * 1997-10-01 1999-06-22 Tdk Corp 光記録媒体およびその記録方法
US6636477B1 (en) * 1998-10-07 2003-10-21 Hitachi, Ltd. Information recording medium and information recording device
JP2001216686A (ja) * 2000-01-31 2001-08-10 Sony Corp 光学記録媒体
US6501728B2 (en) * 2000-04-21 2002-12-31 Sony Corporation Optical disc having groove and land tracks
KR100513437B1 (ko) * 2000-05-31 2005-09-07 마쯔시다덴기산교 가부시키가이샤 광자기 기록매체와 그의 제조방법 및 그의 재생방법과재생장치
JP2002184946A (ja) * 2000-12-11 2002-06-28 Murata Mfg Co Ltd Ｍｉｍキャパシタおよびその製造方法
US6846611B2 (en) * 2001-02-28 2005-01-25 Ricoh Company, Ltd. Phase-change optical recording medium

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平4-098791A 1992.03.31
JP平7-249837A 1995.09.26

Also Published As

Publication number Publication date
KR100970732B1 (ko) 2010-07-16
AU2003218812A1 (en) 2003-10-13
CN1656607A (zh) 2005-08-17
KR20050002916A (ko) 2005-01-10
US6893894B2 (en) 2005-05-17
US20050196975A1 (en) 2005-09-08
US7479656B2 (en) 2009-01-20
WO2003083927A1 (en) 2003-10-09
JP3802831B2 (ja) 2006-07-26
US20030186559A1 (en) 2003-10-02
TW200401344A (en) 2004-01-16
TWI221313B (en) 2004-09-21
EP1488451A1 (en) 2004-12-22
EP1488451A4 (en) 2009-11-18
JP2003300720A (ja) 2003-10-21

Similar Documents

Publication Publication Date Title
AU739848B2 (en) A method for generation of electrical conducting or semiconducting structures in three dimensions and methods for erasure of the same structures
Rajendran et al. Thermal Simulation of laser Annealing for 3D Integration
Kim et al. Current Conduction Mechanism of Nitrogen-Doped ${\rm AlO} _ {x} $ RRAM
Fauchet Progress toward nanoscale silicon light emitters
DE69323884T2 (de) Elektrolumineszente Festkörpervorrichtung und Verfahren zu ihrer Herstellung
Tang et al. 2D Non‐Layered In2S3 as Multifunctional Additive for Inverted Organic‐Free Perovskite Solar Cells with Enhanced Performance
CN1656607B (zh) 化合物半导体和化合物绝缘体及其制造方法和应用
Arslan et al. Intersection behavior of the current–voltage (I–V) characteristics of the (Au/Ni)/HfAlO 3/n-Si (MIS) structure depends on the lighting intensity
DE102015109842A1 (de) Verfahren zum Bearbeiten eines Trägers, Träger und Feldeffekttransistorstruktur mit geteiltem Gate
Lai et al. Rational Regulation of Organic Spacer Cations for Quasi‐2D Perovskite Solar Cells
Singh et al. A versatile multifaceted resistive switching memory activated by light and ion irradiation in poly (3-octylthiophene)-zinc oxide hybrids
Zhang et al. A light-influenced memristor based on Si nanocrystals by ion implantation technique
Ahn et al. Anchoring Cs4PbBr6 Crystals to PbSe Nanocrystals for the Fabrication of UV/VIS/NIR Photodetectors Using Halide Surface Chemistry
Mandadapu Performance analysis of NiO-based perovskite solar cell model
KR20090060145A (ko) Ｎ형 및 ｐ형 칼코제나이드 소재 제조 방법, 칼코제나이드 박막형 트랜지스터 및 그의 제작 방법
Grevtsev et al. The thermovoltaic effect in rare-earth semiconductors based on SmS and the conversion of thermal energy into electrical energy on its basis
JP2002158229A (ja) 多層配線及びその配線方法
JP2002158228A (ja) ゲートアレイ及び論理回路形成方法
Ahlgren et al. Fermi-level dependent diffusion of ion-implanted arsenic in germanium
CN116266530A (zh) 非均质二维材料的复合物、制造其的方法、和电子器件
You et al. Electrical characterization of ZnO-based thin film nanodiodes fabricated through atomic layer deposition: Effect of electron beam irradiation on interfacial property
Cabañas-Tay et al. emission, Journal of Luminescence
El Nahass et al. Effect of substrate temperatures, deposition rate and heat treatment on structural and carrier transport mechanisms of thermal evaporated p-Cu₂S/n-CdS heterojunction
Homewood et al. N-type chalcogenides by ion implantation
KR930007094B1 (ko) 다이어몬드 격자기판에 도전영역의 형성방법 및 이 방법에 의해 제조된 전기장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20200328

CF01 Termination of patent right due to non-payment of annual fee