KR100970732B1 - 가열에 의한 화학반응과 확산을 이용하는 화합물 반도체및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물반도체 및 화합물 절연체, 이를 이용하는 광전지,전자회로, 트랜지스터 및 메모리 - Google Patents

가열에 의한 화학반응과 확산을 이용하는 화합물 반도체및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물반도체 및 화합물 절연체, 이를 이용하는 광전지,전자회로, 트랜지스터 및 메모리 Download PDF

Info

Publication number
KR100970732B1
KR100970732B1 KR1020047015560A KR20047015560A KR100970732B1 KR 100970732 B1 KR100970732 B1 KR 100970732B1 KR 1020047015560 A KR1020047015560 A KR 1020047015560A KR 20047015560 A KR20047015560 A KR 20047015560A KR 100970732 B1 KR100970732 B1 KR 100970732B1
Authority
KR
South Korea
Prior art keywords
sulfur
oxygen
group
intermediate layer
heating
Prior art date
Application number
KR1020047015560A
Other languages
English (en)
Other versions
KR20050002916A (ko
Inventor
김주호
토미나가준지
Original Assignee
삼성전자주식회사
독립행정법인 산업기술종합연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 독립행정법인 산업기술종합연구소 filed Critical 삼성전자주식회사
Publication of KR20050002916A publication Critical patent/KR20050002916A/ko
Application granted granted Critical
Publication of KR100970732B1 publication Critical patent/KR100970732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Silicon Compounds (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

가열에 의한 화학반응과 확산을 이용하는 화합물 반도체 및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물 반도체 및 화합물 절연체, 이를 이용하는 광전지, 전자회로, 트랜지스터 및 메모리를 제공한다. 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 천이금속층의 중간층이 개재된 적층구조를 형성하고, 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키기 위하여 상기 적층구조를 가열할 때의 가열 온도를 조절함으로써 화합물 반도체 및 화합물 절연체를 제조하고, 이를 이용하여 광전지, 전자회로, 트랜지스터 및 메모리를 제조한다.

Description

가열에 의한 화학반응과 확산을 이용하는 화합물 반도체 및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물 반도체 및 화합물 절연체, 이를 이용하는 광전지, 전자회로, 트랜지스터 및 메모리{Methods for manufacturing compound semiconductor and compound insulator using chemical reaction and diffusion by heating, and compound semiconductor and compound insulator manufactured using the method, and photocell, electric circuit, transistor, and memory using the same}
본 발명은 화합물 반도체에 관한 것으로, 더욱 상세하게는 유전체층의 사이에 희토류 천이금속층의 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으켜 화합물 반도체 및 화합물 절연체를 제조하는 화합물 반도체 및 화합물 절연체의 제조 방법과, 이 방법에 의한 화합물 반도체 및 화합물 절연체, 이를 이용하는 광전지(photocell), 전자회로, 트랜지스터 및 메모리에 관한 것이다.
화합물 반도체는 물질의 결정을 이용하는 반도체이다. 대표적인 화합물 반도체인 갈륨 비소 반도체는 갈륨과 비소가 화합물로 된 상태의 결정에 불순물을 주입하여 자유 전자 또는 자유 홀(hole)을 형성함으로써 제조된다. 화합물 반도체는 구 성성분의 비율을 변화시킴으로써 p형 또는 n형 반도체의 특성을 가질 수 있다.
화합물 반도체는 갈륨 비소(gallium arsenide)나 인듐 인(induim phosphide)과 같이 2종의 원자로 구성되는 것, 알루미늄 갈륨 비소나 갈륨 인듐 비소계와 같이 3종의 원자로 구성되는 것, 갈륨 인듐 비소 인과 같이 4종의 원자로 구성되는 것 등이 있다.
갈륨 비소(GaAs) 화합물 반도체의 경우, 그 내부에 있는 자유 전자의 이동속도가 실리콘 반도체에 비해 빠르기 때문에 고속의 동작을 요구하는 컴퓨터 등에 널리 사용되고 있다. 또한, 실리콘 반도체에 비해 발광 효율이 뛰어나 발광 다이오드에도 널리 이용되고 있다.
그러나, 이와 같은 종래의 화합물 반도체는 제조공정이 복잡하고 생산수율이 낮다. 또한, 최종 화합물 반도체가 소정 범위내의 특성을 갖도록 제조공정을 제어하는 것이 용이하지 않다.
본 발명은 신개념의 화합물 반도체에 관한 것이다. 본 발명은 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 천이금속층의 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으켜 화합물 반도체를 제조하는 화합물 반도체 및 화합물 절연체의 제조방법을 제공한다. 본 발명은 또한 이 방법에 의한 화합물 반도체 및 화합물 절연체, 이를 이용하는 광전지, 전자회로, 트랜지스터 및 DRAM과 플래시 메모리(flash memory)를 제공한다.
본 발명의 일 태양에 있어서, 청구항 1에 기재된 바와 같이, 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법이 제공된다.
본 발명에 따른 화합물 반도체의 제조방법의 일 구현예에 있어서, 청구항 2에 기재된 바와 같이, 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 금속과 산소 및/또는 황에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하는 단계; 및 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법이 제공된다.
본 발명에 따른 화합물 반도체의 제조방법의 다른 구현예에 있어서, 청구항 3에 기재된 바와 같이, 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하는 단계; 및 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법이 제공된다.
본 발명에 따른 화합물 반도체의 제조방법의 다른 구현예에 있어서, 청구항 4에 기재된 바와 같이, 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반 응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법이 제공된다.
본 발명에 따른 화합물 반도체의 제조방법의 특정 구현예에 있어서, 청구항 5에 기재된 바와 같이, 상기 가열은 레이저 빔에 의한 가열에 의하여 수행된다. 청구항 6에 기재된 바와 같이, 상기 가열은 전자 빔 조사에 의하여 수행될 수 있다. 청구항 7에 기재된 바와 같이, 상기 가열은 절대 온도 753°K∼783°K의 온도범위에서 수행될 수 있다. 청구항 8에 기재된 바와 같이, 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막된다.
본 발명의 다른 태양에 있어서, 청구항 9 내지 16에 기재된 바와 같이, 청구항 1 내지 8의 제조방법에 의해 제조되는 화합물 반도체가 제공된다.
본 발명의 다른 태양에 있어서, 청구항 17 내지 24에 기재된 바와 같이, 가열온도만을 제외하고는 청구항 1 내지 16의 화합물 반도체의 제조방법과 동일한 방법으로 수행되는 화합물 절연체의 제조방법이 제공된다. 청구항 25 내지 32에 기재된 바와 같이, 본 발명은 또한 청구항 17 내지 24의 방법에 의하여 제조된 화합물 절연체을 제공한다.
본 발명의 다른 태양에 있어서, 청구항 33 내지 40에 기재된 바와 같이, 청구항 9 내지 16 중의 어느 하나의 화합물 반도체를 이용하는 광전지가 제공된다.
본 발명의 다른 태양에 있어서, 청구항 41 내지 49에 기재된 바와 같이, 청구항 1 내지 8에 따른 화합물 반도체의 제조방법, 청구항 17 내지 24에 따른 화합물 절연체의 제조방법, 및 상기 화합물 반도체의 제조방법과 화합물 절연체의 제조방법의 경우와 다른 온도범위에서 수행되는 도체(conductor)의 제조방법을 이용하 는 전자회로의 제조방법이 제공된다. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로의 제조방법의 일 구현예에서, 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하며, 상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로의 제조 방법이 제공된다.
본 발명의 다른 태양에 있어서, 청구항 50 내지 58에 기재된 바와 같이, 청구항 41 내지 49에 따른 제조방법에 의해 제조된 전자회로가 제공된다.
본 발명의 다른 태양에 있어서, 청구항 59 내지 67에 기재된 트랜지스터가 제공되는 데, 이 트랜지스터는 청구항 50 내지 58의 전자회로의 하나의 예이다.
본 발명의 일 구현예에 따른 트랜지스터는, 소스, 드레인, 및 게이트를 구비한 도체, 및 게이트에 전류를 인가할 때 상기 소스 및 상기 드레인 사이의 채널을 형성하는 반도체를 포함하며, 상기 도체는 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하고, 절대 온도 753°K 미만에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며, 또한 상기 반도체는 절대 온도 753°K∼783°K에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 트랜지스터이다.
본 발명의 다른 태양에 있어서, 청구항 68에 기재된 바와 같이, 청구항 59 내지 67의 트랜지스터를 이용한 DRAM이 제공되는 데, 상기 DRAM은 상기 트랜지스터의 소스와 드레인 사이의 적층구조에 커패시터가 형성되도록 절대 온도 783°K 이상에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 절연체를 포함한다.
본 발명의 다른 태양에 있어서, 청구항 69에 기재된 바와 같이, 청구항 59 내지 67의 트랜지스터를 이용한 플래시 메모리가 제공되는 데, 상기 플래시 메모리는 상기 트랜지스터의 소스와 드레인 사이의 적층구조에 플로팅 게이트가 형성되도록, 절대 온도 753°K∼783°K에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되는 플로팅 게이트 형성용 반도체; 및 상기 플로팅 게이트 형성용 반도체와 상기 소스 사이의 영역 및 상기 플로팅 게이트 형성용 반도체와 상기 드레인 사이의 영역이 절연되도록 절대 온도 783°K 이상에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 절연체를 포함한다.
도 1은 본 발명에 따라 유전체층 사이에 희토류 천이금속의 중간층이 개재된 적층구조의 단면도이다.
도 2a 내지 도 2c는 본 발명에 의한 적층구조의 온도에 의한 물리 화학적 특 성의 변화를 나타내는 도면으로, 도 2(a)는 온도에 의한 확산 정도, 도 2(b)는 온도에 의한 투명도 및 자기 히스테리시스 곡선, 및 도 2(c)는 온도에 의한 TbFeCo 중간층에서 발생되는 확산 정도를 나타낸다.
도 3은 전압에 의한 저항 변화를 나타내는 그래프이다.
도 4는 온도에 의한 저항 변화를 나타내는 그래프이다.
도 5는 본 발명에 의한 n형 반도체와 종래의 p형 Si 반도체의 접합에 의한 다이오드의 전압―전류 특성을 나타내는 그래프이다.
도 6은 본 발명에 의한 n형 반도체와 p형 Si 반도체를 이용하여 제조된 광전지의 파장에 의한 양자화 효율을 나타내는 그래프이다.
도 7은 마크 길이에 의한 CNR(carrier to noise ratio)을 나타내는 도면으로, 도 7(a)는 본 발명에 따라 제조된 반도체의 다양한 마크 길이를 나타내고, 도 7(b)는 본 발명에 따라 제조된 반도체의 마크 길이에 의한 CNR의 그래프를 나타낸다.
도 8은 본 발명에 의한 플래시 메모리 및 플래시 메모리 제조시 사용된 레이저 빔의 조사에 의한 온도 프로파일을 나타내는 도면으로, 도 8(a)는 본 발명에 의한 플래시 메모리이고, 도 8(b)는 도 8(a)의 플래시 메모리 제조시 사용된 레이저 빔의 조사에 의한 온도 프로파일을 나타낸다.
본 발명의 구현예들을 첨부 도면을 참조하여 더욱 상세하게 설명한다.
도 1은 본 발명에 의해 유전체층의 사이에 희토류 천이금속의 중간층이 개재 된 적층구조의 단면도이다.
도 1에 도시한 바와 같이, 유전체층(110), 희토류 천이금속의 중간층(120), 및 유전체층(130)이 순차적으로 서로 적층되어 있다. 이 적층구조의 유전체층(110), 중간층(120) 및 유전체층(130)은 동시성막에 의해 단일 혼합층으로 하여도 된다. 이 적층구조에서는 유전체층(110, 130)은 ZnS-SiO2이 형성되지만, 산소 및/또는 황을 포함하는 유전체 물질이라면 다른 것도 사용 가능하다. 또한 도 1의 적층구조에서 중간층(120)은 TbFeCo으로 형성되지만, Tb2S3, Tb2O3 , TbO2, FeS, FeO, Fe2O3, Fe3O4, CoS2, Co2S3 , CoS, CoO, Co3O4 등과 같이 산소 및/또는 황에 반응성이 높은 어떠한 희토류 천이금속도 사용 가능하다. 또한, 중간층은 산소 및/또는 황에 반응성이 높은 희토류 금속, 천이금속, 또는 희토류 금속과 천이금속의 합금으로도 이루어질 수도 있다.
도 1에 도시된 바와 같이, 적층구조의 국소적인 가열부(140)에 레이저 빔 또는 전자 빔을 조사하여 ZnS-SiO2으로 형성된 유전체층(110, 130)와 TbFeCo으로 형성된 중간층(120)를 화학반응과 확산시켜 Si-Zn-TbFeCo-O-S의 화합물을 형성한다. 이 때, 화학 반응과 함께 황과 산소가 중간층으로 확산되는 현상도 동시에 발생한다. 이와 같이 레이저 빔 또는 전자 빔이 조사된 국소적인 가열부(140)에 형성된 화합물은 가열 온도에 따라 도체, 반도체 및 절연체의 특성을 나타낸다. 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 753°K 이하인 경우는 형성된 Si-Zn-TbFeCo-O-S의 화합물은 전기적으로 도체의 특성을 나타낸다. 절대 온도 753 °K∼783°K의 경우는 형성된 Si-Zn-TbFeCo-O-S의 화합물은 전기적으로 반도체의 특성을 나타내며, 절대 온도 783°K 이상인 경우는 형성된 Si-Zn- TbFeCo-O-S의 화합물은 전기적으로 절연체의 특성을 나타낸다.
도 2(a) 내지 도 2(c)는 본 발명에 의한 적층구조의 온도에 의한 물리 화학적인 특성의 변화를 나타내는 도면이다. 여기서, 도 2(a)는 온도에 의한 확산 정도, 도 2(b)는 온도에 의한 투명도 및 자기 히스테리시스 곡선, 도 2(c)는 온도에 의한 TbFeCo 중간층에서 발생되는 확산 정도를 나타낸다.
도 2에 도시한 스케일로부터 크기를 알 수 있는 바와 같이, 실험을 위하여 제조된 적층구조는, 실리콘(Si) 기판상에 100nm의 ZnSiO2의 유전체층, 20nm의 TbFeCo의 중간층, 및 50nm의 ZnSiO2의 유전체층을 적층한 구조이다. 도 2(a)는 온도에 의한 확산 정도를 나타내는 투과 전자 현미경(TEM:Transmission Electron Microscope) 사진과 전자 회절 패턴(EDP:Electron Defraction Pattern) 사진을 포함한다. 가열하지 않는 상태의 TEM 사진에서는 화학반응과 확산이 별로 없고, EDP 사진에서는 결정화의 진행이 별로 없는 것으로 나타나고 있다. 절대 온도 763°K에서 가열한 상태의 TEM 사진에서는 화학반응과 확산이 약간 있고, EDP 사진에서는 결정화의 진행이 약간 있는 것으로 나타나고 있다. 절대 온도 783°K에서 가열한 상태의 TEM 사진에서는 화학반응과 확산이 상당히 있고, EDP 사진에서는 결정화의 진행이 상당히 있는 것으로 나타나 있다. 도 2(b)는 다중채널 광검출기에 연결된 광학 현미경에 의해 관찰된, 온도에 의한 TbFeCo 중간층의 투명도(k)와 자기 히스 테리시스 곡선이다. 분명히, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 소정의 정도로 증가할 때까지는 화학반응과 확산이 생기지 않으므로, 가열하지 않은 상태의 낮은 투명도를 유지하고 있다. 그러나, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 어느 정도 이상의 온도가 되면, 화학반응과 확산에 의해 TbFeCo 중간층의 투명도가 서서히 증가하며, 또한 절대 온도 763°K 로부터 절대 온도 783°K의 구간에서는 투명도가 급격하게 증가하고, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 783°K 이상이 되면 투명도는 그 이상으로 증가하지 않은 상태에서 유지된다. TbFeCo의 자기 특성은 레이저 빔 또는 전자 빔의 조사에 의한 가열이 없는 상태에서는 TbFeCo 고유의 자기 특성을 유지하고 있지만, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 763°K 및 783°K의 상태에서는 자기 특성이 변화된다. 온도에 의한 TbFeCo 중간층에서 발생되는 확산 정도를 나타내는 그래프인 도 2(c)를 참조하면, 레이저 빔 또는 전자 빔의 조사에 의한 가열이 없는 상태에서는 S, Si, O, Co 등의 확산은 별로 없고, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 763°K의 상태에서는 S, Si, O, Co 등의 확산은 약간 있다. 783°K의 상태에서는 S, Si, O, Co 등의 확산은 거의 포화된다. 도 2로부터 알 수 있는 바와 같이, 본 발명에 의한 적층구조는 레이저 빔 또는 전자 빔을 조사하여 가열함으로써 적층구조의 특성을 변화시켜 반도체에 사용될 수 있다.
도 3은 전압에 의한 저항 변화를 나타내는 그래프이다. 도 3에 도시한 바와 같이, 본 발명의 적층구조의 저항은 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 753°K의 상태에서는 도체의 특성을 나타내고 있고, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 763°K 및 절대 온도 773°K의 상태에서는 반도체의 특성을 나타내고 있으며, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 783°K의 상태에서는 절연체의 특성을 나타낸다. 따라서 본 발명에 의한 적층구조를 레이저 빔 또는 전자 빔의 조사에 의해 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으켜 반도체를 제조할 수 있다는 것을 알 수 있다. 따라서, 본 발명에 의한 화합물 반도체를 전자회로를 구성하는 데 사용할 수 있다는 것을 알 수 있다.
도 4는 온도에 의한 저항 변화를 나타내는 그래프이다. 도 4에 도시한 바와 같이, 본 발명의 적층구조의 저항은 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도가 절대 온도 753°K의 상태에서는 도체의 특성이고, 절대 온도 763°K 및 절대 온도 773°K의 상태에서는 반도체의 특성이며, 절대 온도 783°K의 상태에서는 절연체의 특성을 나타낸다. 이는 도 3의 현상과 같은 특성이고, 본 발명에 의한 적층구조를 화학반응과 확산을 일으켜 반도체로 제조할 수 있다는 것을 알 수 있다. 따라서, 본 발명에 의한 화합물 반도체를 전자회로를 구성하는 데 사용할 수 있다는 것을 알 수 있다.
도 5는 본 발명에 의한 n형 반도체와 종래의 p형 Si 반도체의 접합에 의한 다이오드의 전압―전류 특성을 나타내는 그래프이다. 여기서, 본 발명에 의한 n형 반도체는 상기 적층구조의 화학반응과 확산을 발생시키기 위하여, 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도를 절대 온도 773°K로 하여 제조하였다.
도 5로부터 알 수 있는 바와 같이, 전압―전류 특성은 전형적인 다이오드의 전압―전류 특성을 나타내고 있다. 따라서, 본 발명에 의한 적층구조에 레이저 빔 또는 전자 빔의 조사에 의해 가열하고, 화학반응과 확산을 발생시켜 반도체로서 사용할 수 있음을 알 수 있다.
도 6은 본 발명에 의한 n형 반도체와 p형 Si 반도체를 이용하여 제조된 광전지의 파장에 의한 양자화 효율을 나타내는 그래프이다. 여기서, 본 발명에 의한 n형 반도체는 적층구조의 화학반응과 확산을 발생시키기 위하여 레이저 빔 또는 전자 빔의 조사에 의한 가열 온도를 절대 온도 773°K로 한 것이다.
도 6으로부터 알 수 있는 바와 같이, 파장에 의한 양자화 효율은 광파장이 400nm∼1000nm일 때 0.4 정도를 나타내고 있다. 이는 종래의 광전지에 비해 효율은 다소 낮지만, 본 발명에 의한 화합물 반도체의 제조가 용이하므로, 광전지를 저가로 간단히 제조할 수 있다는 점이 장점이다.
도 7은 마크 길이에 의한 CNR(Carrier to Noise Ratio)을 나타내는 도면이다. 이 때, 적층구조의 화학반응과 확산을 발생시키기 위한 조사에 의한 가열은 파장 630nm의 적색 레이저 빔에 의해 행해졌다.
도 7(a)는 본 발명에 의해 제조된 반도체의 마크 길이를 나타내는 도면이다. 도 7(a)에서 좌측 도면의 흰 부분은 레이저 빔 또는 전자 빔의 조사에 의해 가열되어 화학반응과 확산이 일어나 형성된 반도체를 나타내고, 검은 부분은 레이저 빔 또는 전자 빔의 조사에 의한 가열이 없는 상태의 도체를 나타낸다. 도 7(a)에서, 형성된 반도체는 100nm의 마크 길이까지 명확하게 나타남을 알 수 있다. 또한, 도 7(a)에서의 우측의 도면에서 굵게 나타난 흰 라인 부분은 반도체, 가늘게 나타난 흰 라인 부분은 절연체, 그리고 검은 라인 부분은 도체를 나타낸다.
도 7(b)는 본 발명에 의해 제조된 반도체의 마크 길이에 따른 CNR을 나타내는 그래프이다. 이는 발명에 의한 반도체 및 절연체에서 미세 가공의 정도(程度)를 간접적으로 나타낸다. 파장 405nm 및 개구율(NA) 0.65의 청색 레이저에 의한 가열의 조사 전력을 7.0mW로 하여 반도체를 형성하고, 이 형성된 반도체에 2.5mW의 레이저 빔을 조사하였을 때, 반사되는 정도로 미세 가공의 정도를 파악한다. 도 7(b)를 참조하면, 마크의 길이 150nm 이상에서는 40dB 이상의 CNR을 나타내기 때문에 레이저 빔이 조사되어 화학반응과 확산이 생겨 형성된 반도체가 형성되어 있음을 알 수 있다. 마크의 길이 100nm에서도 20dB 정도의 CNR을 나타내고 있으므로, 이와 같이 작은 마크 길이의 구조를 반도체로서 실제로 사용될 수 있다는 것을 알 수 있다. 상기 구현예에서 반도체 형성을 위하여 청색 레이저가 사용되었지만, 전자 빔을 사용하면 청색 레이저에 의한 것 보다 약 1/10 정도의 초미세 반도체의 제조가 가능하다. 따라서, 본 발명에 따르면 나노 미터 사이즈의 고밀도 반도체 또는 메모리 칩을 용이하게 제조할 수 있다.
도 8은 본 발명에 의한 플래시 메모리 및 플래시 메모리 제조시 사용된 레이저 빔의 조사에 의한 온도 프로파일을 나타내는 도면으로, 도 8(a)는 본 발명에 의한 플래시 메모리이고, 도 8(b)는 도 8(a)의 플래시 메모리 제조시 사용된 레이저 빔의 조사에 의한 온도 프로파일을 나타낸다. 도 8을 참조하면, 반도체 영역(235, 260)은 레이저 빔의 조사에 의한 본 발명의 적층구조의 가열 온도를 절대 온도 773 °K로 하여 형성하고, 절연체 영역(210, 250)은 803°K로 하여 형성하였다. 도체 영역(220, 230, 240)은 레이저 빔에 의하여 조사되지 않았다. 반도체 영역(235)는 소스(230)와 드레인(240) 사이에 채널을 형성하기 위한 것이다. 게이트(220)에 전류를 인가하면, 홀 효과에 의해 전계가 발생하고, 플래시 메모리에서와 같이 이 전계가 플로팅 게이트 역할의 반도체(260)로 유지된다. 또한, 도 8(b)와 같이 본 발명의 적층구조에 도 8(b)에 도시된 것과 같은 단순한 온도 프로파일을 갖는 레이저 빔 또는 전자 빔을 조사함으로써 플래시 메모리를 제조할 수 있다. 따라서, 플래시 메모리가 저비용으로 용이하게 제조될 수 있다.
또한, 도 8(a)의 플래시 메모리의 반도체 영역(260)은 절연체 영역으로 형성될 수 있다. 이 경우, 게이트(220)에 전류가 인가되는 동안에는 이 절연체에 전계가 유지되고, 게이트(220)에 전류가 인가되지 않으면 이 형성된 절연체에 유지된 전계가 소모된다. 따라서, 도 8(a)의 메모리 구조에서 절연체 영역(250)와 반도체 영역(260)의 모두를 절연체로 형성하면 DRAM이 저비용으로 용이하게 제조될 수 있다.
또한, 도 8(a)의 메모리 구조에서 절연체 영역(250)와 반도체 영역(260)을 전압원(源)으로 대치할 수 있다. 이 경우, 게이트(220)에 전류를 인가하면 반도체(235)는 소스(230)와 드레인(240) 사이의 채널이 되어 전류가 흐름을 알 수 있다. 따라서, 이러한 트랜지스터가 저비용으로 용이하게 제조할 수 있다.
본 발명에 따라 상기 전자회로, 광전지, 플래시 메모리, DRAM 및 트랜지스터에 있어서 산화물 금속의 절연층을 형성하고, 가열에 의하여 상기 산화물 금속의 분해시켜 도체화하여 리드 라인을 형성할 수 있다. AgOx가 이러한 리드 라인을 형성하기 위한 산화물 금속으로서 사용될 수 있다. 또한, 산화물 금속 대신에 황화금속(sulfurized metal)을 사용해도 된다.
본 발명에 의한 산소 및/또는 황을 포함하는 유전체층의 사이에 산소 및/또는 황에 대하여 반응성이 높은 희토류 천이금속층의 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으켜 화합물 반도체 및 화합물 절연체를 단순한 공정으로 제조하고, 이를 이용하는 광전지, 전자회로, 트랜지스터 및 DRAM과 플래시 메모리 등을 저비용으로 제조할 수 있는 장점을 갖는다.
상기한 바와 같이 본 발명은 화합물 반도체 및 화합물 절연체의 제조 방법과, 이 방법에 의한 화합물 반도체 및 화합물 절연체, 이를 이용하는 광전지(photocell), 전자회로, 트랜지스터 및 메모리에 관한 것이다.

Claims (69)

  1. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법.
  2. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법.
  3. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법.
  4. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 반도체의 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 제조 방법.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 가열은 753°K∼783°K의 온도범위에서 수행되는 것을 특징으로 하는 제조 방법.
  8. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 유전체층과 상기 중간층은 단일혼합층(single mixed layer)으로서 동시성막되는 것을 특징으로 하는 제조 방법.
  9. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 반도체.
  10. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 반도체.
  11. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 반도체.
  12. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 반도체.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행된 것을 특징으로 하는 화합물 반도체.
  14. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행된 것을 특징으로 하는 화합물 반도체.
  15. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 가열은 753°K∼783°K의 온도에서 수행된 것을 특징으로 하는 화합물 반도체.
  16. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서, 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막된 것을 특징으로 하는 화합물 반도체.
  17. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 절연체의 제조방법.
  18. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 절연체의 제조방법.
  19. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 절연체의 제조방법.
  20. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하는 화합물 절연체의 제조방법.
  21. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 화합물 절연체의 제조 방법.
  22. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 화합물 절연체의 제조 방법.
  23. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 가열은 783°K 이상의 온도에서 수행되는 것을 특징으로 하는 화합물 절연체의 제조 방법.
  24. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서, 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막되는 것을 특징으로 하는 화합물 절연체의 제조 방법.
  25. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 절연체.
  26. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 절연체.
  27. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 절연체.
  28. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 화합물 절연체.
  29. 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 화합물 절연체.
  30. 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 화합물 절연체.
  31. 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 가열은 783°K 이상에서 수행되는 것을 특징으로 하는 화합물 절연체.
  32. 제 25 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막된 것을 특징으로 하는 화합물 절연체.
  33. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 화합물 반도체를 포함하는 것을 특징으로 하는 광전지.
  34. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 화합물 반도체를 포함하는 것을 특징으로 하는 광전지.
  35. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 화합물 반도체를 포함하는 것을 특징으로 하는 광전지.
  36. 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 화합물 반도체를 포함하는 것을 특징으로 하는 광전지.
  37. 제 33 항 내지 제 36 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 광전지.
  38. 제 33 항 내지 제 36 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 광전지.
  39. 제 33 항 내지 제 36 항 중 어느 한 항에 있어서, 상기 가열은 753°K∼783°K의 온도에서 수행되는 것을 특징으로 하는 광전지.
  40. 제 33 항 내지 제 36 항 중 어느 한 항에 있어서, 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막된 것을 특징으로 하는 광전지.
  41. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로의 제조 방법으로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로의 제조 방법.
  42. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로의 제조 방법으로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로의 제조 방법.
  43. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로의 제조 방법으로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로의 제조 방법.
  44. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로의 제조 방법으로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하는 단계; 및
    상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으키는 단계를 포함하며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로의 제조 방법.
  45. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 전자회로의 제조 방법.
  46. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 전자회로의 제조 방법.
  47. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서, 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막되는 것을 특징으로 하는 전자회로의 제조 방법.
  48. 제 41 항 내지 제 44 항 중 어느 한 항에 있어서,
    상기 전자회로에 산화물 금속의 절연층을 형성하는 단계; 및
    상기 절연층을 가열하여 상기 산화물 금속을 분해시킴으로써 도전성 리드 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자회로의 제조 방법.
  49. 제 48 항에 있어서, 상기 산화물 금속은 AgOx인 것을 특징으로 하는 전자회로의 제조 방법.
  50. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로.
  51. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로.
  52. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 화합물 반도체를 포함하며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로.
  53. 도체, 반도체, 및 절연체 중의 적어도 하나를 포함하는 전자회로로서,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하고, 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 화합물 반도체를 포함하며,
    상기 가열이 도체를 형성하기 위하여 절대 온도 753°K 미만에서 수행되거나, 반도체를 형성하기 위하여 절대 온도 753°K∼783°K에서 수행되거나, 또는 절연체를 형성하기 위하여 절대 온도 783°K 이상에서 수행되는 것을 특징으로 하는 전자회로.
  54. 제 50 항 내지 제 53 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 전자회로.
  55. 제 50 항 내지 제 53 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 전자회로.
  56. 제 50 항 내지 제 53 항 중 어느 한 항에 있어서, 상기 적층 구조의 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막된 것을 특징으로 하는 전자회로.
  57. 제 50 항 내지 제 53 항 중 어느 한 항에 있어서,
    산화물 금속의 절연층을 형성하고, 이 금속 산화물 절연층을 분해하여 형성된 도전성 리드 라인을 더 포함하는 것을 특징으로 하는 전자회로.
  58. 제 57 항에 있어서, 상기 금속 산화물 절연층은 AgOx인 것을 특징으로 하는 전자회로.
  59. 소스, 드레인, 및 게이트를 형성하는 도체, 및 게이트에 전류를 인가할 때 상기 소스 및 상기 드레인 사이에 채널을 형성하는 반도체를 포함하며,
    상기 소스, 드레인, 및 게이트를 형성하는 도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 형성하고, 절대 온도 753°K 미만에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며,
    또한 상기 채널을 형성하는 반도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층이 개재된 적층구조를 상기 소스 및 상기 드레인 사이의 채널 영역에 형성하고, 절대 온도 753°K∼783°K에서 상기 채널 영역에 형성된 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 트랜지스터.
  60. 소스, 드레인, 및 게이트를 형성하는 도체, 및 게이트에 전류를 인가할 때 상기 소스 및 상기 드레인 사이에 채널을 형성하는 반도체를 포함하며,
    상기 소스, 드레인, 및 게이트를 형성하는 도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 형성하고, 절대 온도 753°K 미만에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며,
    또한 상기 채널을 형성하는 반도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층이 개재된 적층구조를 상기 소스 및 상기 드레인 사이의 채널 영역에 형성하고, 절대 온도 753°K∼783°K에서 상기 채널 영역에 형성된 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 트랜지스터.
  61. 소스, 드레인, 및 게이트를 형성하는 도체, 및 게이트에 전류를 인가할 때 상기 소스 및 상기 드레인 사이에 채널을 형성하는 반도체를 포함하며,
    상기 소스, 드레인, 및 게이트를 형성하는 도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 형성하고, 절대 온도 753°K 미만에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며,
    또한 상기 채널을 형성하는 반도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층이 개재된 적층구조를 상기 소스 및 상기 드레인 사이의 채널 영역에 형성하고, 절대 온도 753°K∼783°K에서 상기 채널 영역에 형성된 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 트랜지스터.
  62. 소스, 드레인, 및 게이트를 형성하는 도체, 및 게이트에 전류를 인가할 때 상기 소스 및 상기 드레인 사이에 채널을 형성하는 반도체를 포함하며,
    상기 소스, 드레인, 및 게이트를 형성하는 도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 형성하고, 절대 온도 753°K 미만에서 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되며,
    또한 상기 채널을 형성하는 반도체는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 상기 소스 및 상기 드레인 사이의 채널 영역에 형성하고, 절대 온도 753°K∼783°K에서 상기 채널 영역에 형성된 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 것을 특징으로 하는 트랜지스터.
  63. 제 59 항 내지 제 62 항 중 어느 한 항에 있어서, 상기 가열은 레이저 빔 조사에 의하여 수행되는 것을 특징으로 하는 트랜지스터.
  64. 제 59 항 내지 제 62 항 중 어느 한 항에 있어서, 상기 가열은 전자 빔 조사에 의하여 수행되는 것을 특징으로 하는 트랜지스터.
  65. 제 59 항 내지 제 62 항 중 어느 한 항에 있어서, 상기 적층 구조의 상기 유전체층과 상기 중간층은 단일혼합층으로서 동시성막된 것을 특징으로 하는 트랜지스터.
  66. 제 59 항 내지 제 62 항 중 어느 한 항에 있어서, 금속 산화물의 절연층을 형성하고, 이 금속 산화물 절연층을 분해하여 형성된 도전성 리드 라인을 더 포함하는 것을 특징으로 하는 트랜지스터.
  67. 제 66 항에 있어서, 상기 산화물 금속은 AgOx인 것을 특징으로 하는 트랜지스터.
  68. 제 59 항 내지 제 62 항 중 어느 한 항에 기재된 트랜지스터의 상기 소스와 드레인 사이의 적층구조에 커패시터가 형성되도록 절대 온도 783°K 이상에서 상기 소스와 드레인 사이의 상기 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 절연체를 포함하는 것을 특징으로 하는 메모리.
  69. 제 59 항 내지 제 62 항 중 어느 한 항에 따른 트랜지스터의 소스와 드레인 사이의 적층구조에 플로팅 게이트가 형성되도록, 절대 온도 753°K∼783°K에서 상기 소스와 드레인 사이의 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성되는 플로팅 게이트 형성용 반도체; 및
    상기 플로팅 게이트 형성용 반도체와 상기 소스 사이의 영역, 및 상기 플로팅 게이트 형성용 반도체와 상기 드레인 사이의 영역이 절연되도록 절대 온도 783°K 이상에서 상기 플로팅 게이트 형성용 반도체와 상기 소스 사이의 영역, 및 상기 플로팅 게이트 형성용 반도체와 상기 드레인 사이의 영역의 적층구조를 가열하여 상기 유전체층과 상기 중간층 간에 서로 화학반응과 확산을 일으킴으로써 형성된 절연체를 포함하며,
    상기 플로팅 게이트 형성용 반도체의 형성에 사용되는 적층구조 및 상기 절연체의 형성에 사용되는 적층구조는,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종을 포함하는 유전체층의 사이에,
    산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 천이금속 중간층, 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속과 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속의 합금을 포함하는 중간층, 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 희토류 금속 중간층, 또는 산소 및 황으로 이루어진 군에서 선택된 적어도 1종에 대하여 반응성이 높은 천이금속 중간층이 개재된 적층구조를 갖는 플래시 메모리.
KR1020047015560A 2002-03-28 2003-03-28 가열에 의한 화학반응과 확산을 이용하는 화합물 반도체및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물반도체 및 화합물 절연체, 이를 이용하는 광전지,전자회로, 트랜지스터 및 메모리 KR100970732B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00092663 2002-03-28
JP2002092663A JP3802831B2 (ja) 2002-03-28 2002-03-28 加熱による化学反応と拡散を利用する化合物半導体及び化合物絶縁体の製造方法と、この方法による化合物半導体及び化合物絶縁体、これを利用する光電池、電子回路、トランジスター及びメモリー

Publications (2)

Publication Number Publication Date
KR20050002916A KR20050002916A (ko) 2005-01-10
KR100970732B1 true KR100970732B1 (ko) 2010-07-16

Family

ID=28449635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047015560A KR100970732B1 (ko) 2002-03-28 2003-03-28 가열에 의한 화학반응과 확산을 이용하는 화합물 반도체및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물반도체 및 화합물 절연체, 이를 이용하는 광전지,전자회로, 트랜지스터 및 메모리

Country Status (8)

Country Link
US (2) US6893894B2 (ko)
EP (1) EP1488451A4 (ko)
JP (1) JP3802831B2 (ko)
KR (1) KR100970732B1 (ko)
CN (1) CN1656607B (ko)
AU (1) AU2003218812A1 (ko)
TW (1) TWI221313B (ko)
WO (1) WO2003083927A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792714B2 (ja) * 2003-11-28 2011-10-12 ソニー株式会社 記憶素子及び記憶装置
US8049264B2 (en) * 2005-01-28 2011-11-01 Qimonda Ag Method for producing a dielectric material on a semiconductor device and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412498A (en) * 1987-07-03 1989-01-17 Nec Corp Electric field luminous element
JPH0498791A (ja) * 1990-08-13 1992-03-31 Sharp Corp エレクトロルミネッセンス薄膜の作製方法
JPH07249837A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体レーザ装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831218B2 (ja) * 1989-07-06 1996-03-27 松下電器産業株式会社 光磁気記録媒体
JPH0413251A (ja) * 1990-04-28 1992-01-17 Kyocera Corp 光磁気記録素子及びその製造方法
JPH04134742A (ja) * 1990-09-26 1992-05-08 Matsushita Electric Ind Co Ltd 光磁気記録媒体及びその製造方法
JPH07169127A (ja) * 1993-10-01 1995-07-04 Minnesota Mining & Mfg Co <3M> 非晶質希土類酸化物
JPH11167746A (ja) * 1997-10-01 1999-06-22 Tdk Corp 光記録媒体およびその記録方法
WO2000021081A1 (fr) * 1998-10-07 2000-04-13 Hitachi, Ltd. Support d'enregistrement d'information et dispositif d'enregistrement d'information
JP2001216686A (ja) * 2000-01-31 2001-08-10 Sony Corp 光学記録媒体
US6501728B2 (en) * 2000-04-21 2002-12-31 Sony Corporation Optical disc having groove and land tracks
KR100513437B1 (ko) * 2000-05-31 2005-09-07 마쯔시다덴기산교 가부시키가이샤 광자기 기록매체와 그의 제조방법 및 그의 재생방법과재생장치
JP2002184946A (ja) * 2000-12-11 2002-06-28 Murata Mfg Co Ltd Ｍｉｍキャパシタおよびその製造方法
US6846611B2 (en) * 2001-02-28 2005-01-25 Ricoh Company, Ltd. Phase-change optical recording medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6412498A (en) * 1987-07-03 1989-01-17 Nec Corp Electric field luminous element
JPH0498791A (ja) * 1990-08-13 1992-03-31 Sharp Corp エレクトロルミネッセンス薄膜の作製方法
JPH07249837A (ja) * 1994-03-14 1995-09-26 Nippon Steel Corp 半導体レーザ装置の製造方法

Also Published As

Publication number Publication date
WO2003083927A1 (en) 2003-10-09
US7479656B2 (en) 2009-01-20
KR20050002916A (ko) 2005-01-10
TWI221313B (en) 2004-09-21
TW200401344A (en) 2004-01-16
CN1656607B (zh) 2010-06-16
US20050196975A1 (en) 2005-09-08
AU2003218812A1 (en) 2003-10-13
EP1488451A1 (en) 2004-12-22
JP3802831B2 (ja) 2006-07-26
US6893894B2 (en) 2005-05-17
EP1488451A4 (en) 2009-11-18
JP2003300720A (ja) 2003-10-21
CN1656607A (zh) 2005-08-17
US20030186559A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
JP6012720B2 (ja) 改善されたソース／ドレイン接点を有する金属酸化物薄膜トランジスタ
Wang et al. Recent developments in p‐Type oxide semiconductor materials and devices
CN100459147C (zh) 产生高性能有机半导体器件的方法
Wang et al. Modulation of photocarrier relaxation dynamics in two-dimensional semiconductors
US10777409B2 (en) Semiconductor chip carriers with monolithically integrated quantum dot devices and method of manufacture thereof
US20070102750A1 (en) Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof
WO1999038213A1 (fr) Dispositif memoire et procede de fabrication correspondant, et circuit integre et procede de fabrication correspondant
KR100970732B1 (ko) 가열에 의한 화학반응과 확산을 이용하는 화합물 반도체및 화합물 절연체의 제조 방법, 이 방법에 의한 화합물반도체 및 화합물 절연체, 이를 이용하는 광전지,전자회로, 트랜지스터 및 메모리
US20070052004A1 (en) Method of manufacturing nano crystals and application of the same
EP0077200A2 (en) Producing insulating layers in semiconductor devices
KR100971135B1 (ko) 산화아연 나노결정과 실리콘 나노결정의 하이브리드나노구조 및 그의 제조방법
KR102325486B1 (ko) 전기 전도성을 갖는 질화 붕소 및 이의 제조 방법
KR101659815B1 (ko) 탄소나노튜브 트랜지스터 어레이 및 탄소 나노튜브 트랜지스터의 제조 방법
EP4386858A1 (en) Modulation-doping-based high mobility atomic layer semiconductor device and manufacturing method therefor
Mehta et al. Electron and Hole-Doping for Influencing the Electronic Transport Properties of MoS₂ Devices at Room Temperature
TWI231531B (en) Manufacturing method of nano-dot floating gate, nano-dot flash memory and manufacturing method thereof
JP2002158229A (ja) 多層配線及びその配線方法
KR100520015B1 (ko) 제어가능한전도디바이스
WO2017187885A1 (ja) 有機素子用電極及び有機素子
KR20230085795A (ko) 유기 자성 물질 및 이를 포함하는 반도체 소자
EP0327121A2 (en) Superconducting field effect transistor
CN112164656A (zh) 一种通过利用ito作为源漏极来改进闪存单元性能的方法
Gelloz et al. Silicon and porous silicon
Li Electrical and optical characterization of colloidal silicon nanocrystals
Kulakcı Silicon nanostructures for electro-optical and photovoltaic applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160614

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 10