JPH0745793A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH0745793A JPH0745793A JP5185347A JP18534793A JPH0745793A JP H0745793 A JPH0745793 A JP H0745793A JP 5185347 A JP5185347 A JP 5185347A JP 18534793 A JP18534793 A JP 18534793A JP H0745793 A JPH0745793 A JP H0745793A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- film
- conductive layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】フィールド・プログラマブル素子の分野でのア
ンタイ・ヒューズ（ａｎｔｉ−ｆｕｓｅ）を用いた半導
体記憶装置に関する。従来のアンタイ・ヒューズより、
オン抵抗が小さく、オフリークが小さく、確実に導通が
とれるようになったかどうか判断することが容易な、信
頼性の高い構造を提供する。 【構成】発光層を絶縁膜で挟み込む構造を採用し、発光
層である硫化亜鉛、セレン化亜鉛膜が、ある一定以上の
電圧を印加することにより、増殖的に破壊する性質を応
用して、きわめて良好なオーム性接合が形成される手法
を用いたアンタイ・ヒューズ。核となる構造材料とし
て、ＩＩ−ＶＩ族化合物半導体や、ＩＩＩ−Ｖ族化合物
半導体を使用し、さらに不純物の添加、混合系の採用、
超格子構造等により特性を向上させる。ｐ−ｎ接合、Ｍ
ＩＳ構造と透明電極の採用により、発光機能を付加する
ことも可能である。
ンタイ・ヒューズ（ａｎｔｉ−ｆｕｓｅ）を用いた半導
体記憶装置に関する。従来のアンタイ・ヒューズより、
オン抵抗が小さく、オフリークが小さく、確実に導通が
とれるようになったかどうか判断することが容易な、信
頼性の高い構造を提供する。 【構成】発光層を絶縁膜で挟み込む構造を採用し、発光
層である硫化亜鉛、セレン化亜鉛膜が、ある一定以上の
電圧を印加することにより、増殖的に破壊する性質を応
用して、きわめて良好なオーム性接合が形成される手法
を用いたアンタイ・ヒューズ。核となる構造材料とし
て、ＩＩ−ＶＩ族化合物半導体や、ＩＩＩ−Ｖ族化合物
半導体を使用し、さらに不純物の添加、混合系の採用、
超格子構造等により特性を向上させる。ｐ−ｎ接合、Ｍ
ＩＳ構造と透明電極の採用により、発光機能を付加する
ことも可能である。
Description
【０００１】
【産業上の利用分野】本発明は、フィールド・プログラ
マブル素子の分野で一般的になりつつあるプログラミン
グ素子、アンタイ・ヒューズ（ａｎｔｉ−ｆｕｓｅ）を
用いた半導体記憶装置に関する。
マブル素子の分野で一般的になりつつあるプログラミン
グ素子、アンタイ・ヒューズ（ａｎｔｉ−ｆｕｓｅ）を
用いた半導体記憶装置に関する。
【０００２】
【従来の技術】近年、様々の分野で半導体素子を応用し
た機器は活躍し、その発達にはめまぐるしいものがあ
る。中でも論理回路・メモリーに代表されるデジタル信
号処理の分野では、半導体の微細加工技術が競われてお
り、年々その集積度、処理速度が向上している。そして
ゲートアレイに代表されるオーダーメイドの多機能型論
理信号処理素子は、従来、プリント基板上に多数の論理
素子を搭載、配線することによって実現していた信号処
理能を代替するものとして活発に応用が進められてい
る。
た機器は活躍し、その発達にはめまぐるしいものがあ
る。中でも論理回路・メモリーに代表されるデジタル信
号処理の分野では、半導体の微細加工技術が競われてお
り、年々その集積度、処理速度が向上している。そして
ゲートアレイに代表されるオーダーメイドの多機能型論
理信号処理素子は、従来、プリント基板上に多数の論理
素子を搭載、配線することによって実現していた信号処
理能を代替するものとして活発に応用が進められてい
る。
【０００３】しかしゲートアレイの場合、本質的に、オ
ーダーメイドであるため、その用途は１種類のみに限ら
れ、汎用性のある物としては全く使えないという欠点を
有していた。そこで最近では、その短所を補うべく、ゲ
ートアレイの要素間の配線を揮発性メモリーで代替させ
る技術等が検討・実現されているが、その揮発性メモリ
ーの占める領域が大きいことや、接続部分で信号処理の
ために速度遅延が生じたり、電源を落とすことによっ
て、その接続情報が消え去り、次に使用するときには再
度その情報を書き込む必要がある等の問題点を有してい
た。
ーダーメイドであるため、その用途は１種類のみに限ら
れ、汎用性のある物としては全く使えないという欠点を
有していた。そこで最近では、その短所を補うべく、ゲ
ートアレイの要素間の配線を揮発性メモリーで代替させ
る技術等が検討・実現されているが、その揮発性メモリ
ーの占める領域が大きいことや、接続部分で信号処理の
ために速度遅延が生じたり、電源を落とすことによっ
て、その接続情報が消え去り、次に使用するときには再
度その情報を書き込む必要がある等の問題点を有してい
た。
【０００４】その問題点を解決するため、従来は、Ｅ．
Ｈｍａｄｙ，ＩＥＥＥ ＩＥＤＭ Ｔｅｃｈ． Ｄｉ
ｇ．，ｐｐ．７８６−７８９，１９８８、Ｒ．Ｗｏｎ
ｇ，Ｋ．Ｇｏｒｄｏｎ，Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇ
ｉｎｅｅｒｉｎｇ，ｐｐ．４９−５６，１９９２、Ｄ．
Ｌｉｕ，ＩＥＥＥ ＥＤＬ Ｖｏｌ．１２，Ｎｏ４，ｐ
ｐ．１５１−１５３，Ａｐｒ．１９９１、Ｓ．Ｃｈｉａ
ｎｇ，ＩＥＥＥ ＶＬＳＩ Ｔｅｃｈ． Ｓｙｍｐｏｓ
ｉｕｍ，ｐｐ．２０−２１，１９９２のように、接続情
報を外部より設定でき、かつその情報が不揮発性である
構造のアンタイ・ヒューズが開発されている。この素子
は従来の揮発性メモリーを用いた場合の方式に比べ、素
子面積が小さく、速度遅延が少ないという特徴を有して
いる。
Ｈｍａｄｙ，ＩＥＥＥ ＩＥＤＭ Ｔｅｃｈ． Ｄｉ
ｇ．，ｐｐ．７８６−７８９，１９８８、Ｒ．Ｗｏｎ
ｇ，Ｋ．Ｇｏｒｄｏｎ，Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇ
ｉｎｅｅｒｉｎｇ，ｐｐ．４９−５６，１９９２、Ｄ．
Ｌｉｕ，ＩＥＥＥ ＥＤＬ Ｖｏｌ．１２，Ｎｏ４，ｐ
ｐ．１５１−１５３，Ａｐｒ．１９９１、Ｓ．Ｃｈｉａ
ｎｇ，ＩＥＥＥ ＶＬＳＩ Ｔｅｃｈ． Ｓｙｍｐｏｓ
ｉｕｍ，ｐｐ．２０−２１，１９９２のように、接続情
報を外部より設定でき、かつその情報が不揮発性である
構造のアンタイ・ヒューズが開発されている。この素子
は従来の揮発性メモリーを用いた場合の方式に比べ、素
子面積が小さく、速度遅延が少ないという特徴を有して
いる。
【０００５】
【発明が解決しようとする課題】従来のアンタイ・ヒュ
ーズは、導電体層間に窒素を多量に含む非晶質シリコン
を挾持した構造を用いて、プログラミング時には、両導
電体間に電圧を印加し、非晶質シリコンの結晶状態を変
化させて電気的接続を実現するという方式を用いている
のが代表的だが、電圧印加時の電流が不安定で確実に導
通がとれるようになったかどうか判断することが困難だ
ったり、信頼性の観点から構造に制限があったりすると
いう問題点を有していた。従来のアンタイ・ヒューズの
一例を、以下の図にしたがって説明する。
ーズは、導電体層間に窒素を多量に含む非晶質シリコン
を挾持した構造を用いて、プログラミング時には、両導
電体間に電圧を印加し、非晶質シリコンの結晶状態を変
化させて電気的接続を実現するという方式を用いている
のが代表的だが、電圧印加時の電流が不安定で確実に導
通がとれるようになったかどうか判断することが困難だ
ったり、信頼性の観点から構造に制限があったりすると
いう問題点を有していた。従来のアンタイ・ヒューズの
一例を、以下の図にしたがって説明する。
【０００６】図２３は、従来の非晶質シリコン膜を用い
た半導体記憶装置の構造の一例を示す図である。
た半導体記憶装置の構造の一例を示す図である。
【０００７】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に非晶質シリコン膜２３０５を穴の底
の部分で１５００Åの厚さになるよう、プラズマＣＶＤ
法で付着させ、パターニングして形成した。非晶質シリ
コン膜２３０５は、表面を改質するため、８００Ｗで３
０分間、酸素プラズマ処理した。さらに第２の窒化チタ
ン膜１０６を１７００Å、第２のアルミニウム−銅合金
膜１０７を１００００Å、スパッタリング法で付着、パ
ターニングしてアンタイ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に非晶質シリコン膜２３０５を穴の底
の部分で１５００Åの厚さになるよう、プラズマＣＶＤ
法で付着させ、パターニングして形成した。非晶質シリ
コン膜２３０５は、表面を改質するため、８００Ｗで３
０分間、酸素プラズマ処理した。さらに第２の窒化チタ
ン膜１０６を１７００Å、第２のアルミニウム−銅合金
膜１０７を１００００Å、スパッタリング法で付着、パ
ターニングしてアンタイ・ヒューズ構造を形成した。
【０００８】図２４（ａ）は、図２３の従来の非晶質シ
リコン膜を用いた半導体記憶装置の電流−電圧特性を示
すグラフである。
リコン膜を用いた半導体記憶装置の電流−電圧特性を示
すグラフである。
【０００９】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００１０】図２４（ｂ）は、図２３の従来の非晶質シ
リコン膜を用いた半導体記憶装置の信頼性試験の結果を
示すグラフである。
リコン膜を用いた半導体記憶装置の信頼性試験の結果を
示すグラフである。
【００１１】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。実際に信頼
性が十分かどうかの判断は、経過時間２０００時間で安
定な特性が得られるかどうかで判定を行っている。な
お、グラフの縦軸は導通がとれていないときのものと導
通がとれているときのものでは異なり、導通がとれてい
ないときの電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。実際に信頼
性が十分かどうかの判断は、経過時間２０００時間で安
定な特性が得られるかどうかで判定を行っている。な
お、グラフの縦軸は導通がとれていないときのものと導
通がとれているときのものでは異なり、導通がとれてい
ないときの電流値は誇張されて記載されている。
【００１２】
【課題を解決するための手段】本発明は、従来のアンタ
イ・ヒューズの上記欠点を改善するため、従来のような
結晶状態の変化ではなく絶縁破壊をその動作原理として
用いるアンタイ・ヒューズの構造を提供するものであ
る。
イ・ヒューズの上記欠点を改善するため、従来のような
結晶状態の変化ではなく絶縁破壊をその動作原理として
用いるアンタイ・ヒューズの構造を提供するものであ
る。
【００１３】
【作用】硫化亜鉛、セレン化亜鉛は代表的なＩＩ−ＶＩ
族化合物半導体であり、実際の電気デバイスとしてはＥ
Ｌ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｓｅｎｃｅ）、す
なわち発光デバイスとしての応用などがよく知られてい
る。現在実用化されているＥＬ素子を用いた表示装置
は、硫化亜鉛に発光中心であるマンガンなどを加えたも
のを発光層として用い、その両側を絶縁膜で挾持した、
いわゆる二重絶縁膜構造が主流で、その構造に交流電圧
を印加することで発光させている。発光層を絶縁膜で挟
み込むようにする構造を採用する理由は、発光層である
硫化亜鉛、セレン化亜鉛膜が、ある一定以上の電圧を印
加することにより、増殖的に破壊する性質を持つもので
あり、絶縁膜がその暴走を断つ、電流リミッタとして機
能するようにするためである。
族化合物半導体であり、実際の電気デバイスとしてはＥ
Ｌ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｓｅｎｃｅ）、す
なわち発光デバイスとしての応用などがよく知られてい
る。現在実用化されているＥＬ素子を用いた表示装置
は、硫化亜鉛に発光中心であるマンガンなどを加えたも
のを発光層として用い、その両側を絶縁膜で挾持した、
いわゆる二重絶縁膜構造が主流で、その構造に交流電圧
を印加することで発光させている。発光層を絶縁膜で挟
み込むようにする構造を採用する理由は、発光層である
硫化亜鉛、セレン化亜鉛膜が、ある一定以上の電圧を印
加することにより、増殖的に破壊する性質を持つもので
あり、絶縁膜がその暴走を断つ、電流リミッタとして機
能するようにするためである。
【００１４】この性質を逆に応用して、一定電圧以上を
印加することで増殖的に破壊が進行し、きわめて良好な
オーム性接合が形成される手法を用いたのが本発明のア
ンタイ・ヒューズである。またその材料としては、硫化
亜鉛、セレン化亜鉛、またはそれらの任意の割合の混合
物が使用可能で、膜厚を変えるのと併せて、破壊電圧の
バリエーションを増やす役目をなす。また硫化亜鉛、セ
レン化亜鉛の混合割合を変えることで、両者の格子常数
の間の範囲で任意の格子定数を持つ構成を得ることも容
易であり、最適な格子定数を選ぶことで内在する格子内
歪を減少させることも可能であり、信頼性などの面から
非常に大きな特徴である。
印加することで増殖的に破壊が進行し、きわめて良好な
オーム性接合が形成される手法を用いたのが本発明のア
ンタイ・ヒューズである。またその材料としては、硫化
亜鉛、セレン化亜鉛、またはそれらの任意の割合の混合
物が使用可能で、膜厚を変えるのと併せて、破壊電圧の
バリエーションを増やす役目をなす。また硫化亜鉛、セ
レン化亜鉛の混合割合を変えることで、両者の格子常数
の間の範囲で任意の格子定数を持つ構成を得ることも容
易であり、最適な格子定数を選ぶことで内在する格子内
歪を減少させることも可能であり、信頼性などの面から
非常に大きな特徴である。
【００１５】格子定数の制御は、例えば以下のようにな
る。硫化亜鉛の格子定数は５．４０９３、セレン化亜鉛
の格子定数は５．６６７６であるので、硫化亜鉛：セレ
ン化亜鉛＝９１．６：８．４の合金はシリコンの格子定
数５．４３１に、硫化亜鉛：セレン化亜鉛＝５．３：９
４．７の合金はガリウム砒素の格子定数５．６５４に近
いものになる。
る。硫化亜鉛の格子定数は５．４０９３、セレン化亜鉛
の格子定数は５．６６７６であるので、硫化亜鉛：セレ
ン化亜鉛＝９１．６：８．４の合金はシリコンの格子定
数５．４３１に、硫化亜鉛：セレン化亜鉛＝５．３：９
４．７の合金はガリウム砒素の格子定数５．６５４に近
いものになる。
【００１６】ＩＩ−ＶＩ族化合物半導体の代わりにＩＩ
Ｉ−Ｖ族化合物を用いた場合でも基本的な動作原理は同
じであるが、導電型の制御がＩＩ−ＶＩ族化合物半導体
より容易なことからその応用のバリエーションはＩＩ−
ＶＩ族化合物半導体よりも広い。
Ｉ−Ｖ族化合物を用いた場合でも基本的な動作原理は同
じであるが、導電型の制御がＩＩ−ＶＩ族化合物半導体
より容易なことからその応用のバリエーションはＩＩ−
ＶＩ族化合物半導体よりも広い。
【００１７】そしてＩＩ−ＶＩ族化合物は、ＶＩ族元素
の蒸気圧が高いことから、ＶＩ族の元素が化学的量論組
成より少ない、ｎ型の導電型になり易い性質を持ち、ア
ンタイ・ヒューズとして用いた場合にはリーク電流が大
きいことが問題になる。しかし、ｐ型の導電型にするた
めの不純物である窒素等を若干加えてやることにより、
ｐ型にならずに、自己補償効果のために抵抗が上昇する
性質があり、リーク電流に関してもその値を不純物の濃
度で制御することが可能である。
の蒸気圧が高いことから、ＶＩ族の元素が化学的量論組
成より少ない、ｎ型の導電型になり易い性質を持ち、ア
ンタイ・ヒューズとして用いた場合にはリーク電流が大
きいことが問題になる。しかし、ｐ型の導電型にするた
めの不純物である窒素等を若干加えてやることにより、
ｐ型にならずに、自己補償効果のために抵抗が上昇する
性質があり、リーク電流に関してもその値を不純物の濃
度で制御することが可能である。
【００１８】そしてＩＩＩ−Ｖ族化合物は、Ｖ族元素の
蒸気圧が高いが、製造時にＶ族元素の材料の量を変える
ことにより導電型を制御することが可能だが、イントリ
ンシックな状態で作製することは非常に困難で、アンタ
イ・ヒューズとして用いた場合にはリーク電流が大きい
ことが問題になる。しかし、深い準位を形成する元素を
若干加えてやることにより抵抗が上昇する性質があり、
リーク電流に関してもその値を不純物の濃度で制御する
ことが可能である。
蒸気圧が高いが、製造時にＶ族元素の材料の量を変える
ことにより導電型を制御することが可能だが、イントリ
ンシックな状態で作製することは非常に困難で、アンタ
イ・ヒューズとして用いた場合にはリーク電流が大きい
ことが問題になる。しかし、深い準位を形成する元素を
若干加えてやることにより抵抗が上昇する性質があり、
リーク電流に関してもその値を不純物の濃度で制御する
ことが可能である。
【００１９】また異なる半導体膜を交互に積層した、い
わゆる超格子構造をとることでもリーク電流を小さくす
ることが可能で、その場合は、アンタイ・ヒューズの導
通は、超格子構造の破壊による効果が大きい。
わゆる超格子構造をとることでもリーク電流を小さくす
ることが可能で、その場合は、アンタイ・ヒューズの導
通は、超格子構造の破壊による効果が大きい。
【００２０】そして不純物を含まない半導体膜と不純物
を含む半導体膜を狭持した構造のものは、先の構造のも
のとは動作原理は異なり、電圧を印加し電流が流れるこ
とで発熱し、不純物を含む半導体膜中の不純物が不純物
を含まない半導体膜に拡散し、該不純物が活性化し、両
半導体薄膜がともに不純物を含む、導電性の膜に変化す
ることで導通が得られる効果を応用している。
を含む半導体膜を狭持した構造のものは、先の構造のも
のとは動作原理は異なり、電圧を印加し電流が流れるこ
とで発熱し、不純物を含む半導体膜中の不純物が不純物
を含まない半導体膜に拡散し、該不純物が活性化し、両
半導体薄膜がともに不純物を含む、導電性の膜に変化す
ることで導通が得られる効果を応用している。
【００２１】また、ｎ型の導電型の不純物を含む半導体
膜とｐ型の導電型の不純物を含む半導体膜を狭持した構
造のものは、一定以上の電圧を印加することでｐ−ｎ接
合が破壊し、両膜間で導電性が確保される効果を用いて
いる。
膜とｐ型の導電型の不純物を含む半導体膜を狭持した構
造のものは、一定以上の電圧を印加することでｐ−ｎ接
合が破壊し、両膜間で導電性が確保される効果を用いて
いる。
【００２２】そしてＩＩＩ−Ｖ族化合物半導体のｐ−ｎ
接合は、順方向バイアスを印加することでそのバンドギ
ャップに応じた波長の発光をし、アンタイ・ヒューズと
して応用した場合には導通がとれていない場所が光るた
め、導通がとれているのかいないのかが視覚的に容易に
判別できるという特徴を付加することもできる。当然の
ことながら、アンタイ・ヒューズとして結線に使用する
場合は、逆方向バイアスになるように電位を印加するこ
とになる。
接合は、順方向バイアスを印加することでそのバンドギ
ャップに応じた波長の発光をし、アンタイ・ヒューズと
して応用した場合には導通がとれていない場所が光るた
め、導通がとれているのかいないのかが視覚的に容易に
判別できるという特徴を付加することもできる。当然の
ことながら、アンタイ・ヒューズとして結線に使用する
場合は、逆方向バイアスになるように電位を印加するこ
とになる。
【００２３】また、不純物を含む半導体膜と絶縁膜を挾
持させた構造のものは、一定以上の電圧を印加すること
でＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）接合が破壊し、両膜間で導電性が
得られる性質を応用したものである。
持させた構造のものは、一定以上の電圧を印加すること
でＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）接合が破壊し、両膜間で導電性が
得られる性質を応用したものである。
【００２４】そしてＩＩ−ＶＩ族化合物半導体のＭＩＳ
接合は、順方向バイアスを印加することでそのバンドギ
ャップに応じた波長の発光をし、アンタイ・ヒューズと
して応用した場合には導通がとれているのかいないのか
が視覚的に容易に判別できるという特徴を付加すること
もできる。当然のことながら、アンタイ・ヒューズとし
て結線に使用する場合は、逆方向バイアスになるように
電位を印加することになる。
接合は、順方向バイアスを印加することでそのバンドギ
ャップに応じた波長の発光をし、アンタイ・ヒューズと
して応用した場合には導通がとれているのかいないのか
が視覚的に容易に判別できるという特徴を付加すること
もできる。当然のことながら、アンタイ・ヒューズとし
て結線に使用する場合は、逆方向バイアスになるように
電位を印加することになる。
【００２５】
【実施例】図１は、本発明の実施例による硫化亜鉛膜を
用いた半導体記憶装置の構造の一例を示す図である。
用いた半導体記憶装置の構造の一例を示す図である。
【００２６】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に硫化亜鉛膜１０５を穴の底の部分で
１５００Åの厚さになるよう、ジメチル亜鉛と硫化水素
を用いた有機金属化学気相法（ＭＯＣＶＤ法）で付着さ
せ、パターニングして形成した。さらに第２の窒化チタ
ン膜１０６を１７００Å、第２のアルミニウム−銅合金
膜１０７を１００００Å、スパッタリング法で付着、パ
ターニングしてアンタイ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に硫化亜鉛膜１０５を穴の底の部分で
１５００Åの厚さになるよう、ジメチル亜鉛と硫化水素
を用いた有機金属化学気相法（ＭＯＣＶＤ法）で付着さ
せ、パターニングして形成した。さらに第２の窒化チタ
ン膜１０６を１７００Å、第２のアルミニウム−銅合金
膜１０７を１００００Å、スパッタリング法で付着、パ
ターニングしてアンタイ・ヒューズ構造を形成した。
【００２７】なお本発明の実施例では、ＩＩ−ＶＩ族化
合物半導体として１０５の硫化亜鉛を用いたが、他のＩ
Ｉ−ＶＩ族化合物半導体、セレン化亜鉛、テルル化亜
鉛、アンチモン化亜鉛、硫化カドミウム、セレン化カド
ミウム、テルル化カドミウム、アンチモン化カドミウ
ム、硫化水銀、セレン化水銀、テルル化水銀、アンチモ
ン化水銀を用いても同様な効果が得られることは明かで
あり、それらも本発明の範疇に属する。
合物半導体として１０５の硫化亜鉛を用いたが、他のＩ
Ｉ−ＶＩ族化合物半導体、セレン化亜鉛、テルル化亜
鉛、アンチモン化亜鉛、硫化カドミウム、セレン化カド
ミウム、テルル化カドミウム、アンチモン化カドミウ
ム、硫化水銀、セレン化水銀、テルル化水銀、アンチモ
ン化水銀を用いても同様な効果が得られることは明かで
あり、それらも本発明の範疇に属する。
【００２８】図２（ａ）は、図１の本発明の実施例によ
る硫化亜鉛膜を用いた半導体記憶装置の電流−電圧特性
を示すグラフである。
る硫化亜鉛膜を用いた半導体記憶装置の電流−電圧特性
を示すグラフである。
【００２９】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００３０】図２（ｂ）は、図１の本発明の実施例によ
る硫化亜鉛膜を用いた半導体記憶装置の信頼性試験の結
果を示すグラフである。
る硫化亜鉛膜を用いた半導体記憶装置の信頼性試験の結
果を示すグラフである。
【００３１】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。実際に信頼
性が十分かどうかの判断は、経過時間２０００時間で安
定な特性が得られるかどうかで判定を行っている。な
お、グラフの縦軸は導通がとれていないときのものと導
通がとれているときのものでは異なり、導通がとれてい
ないときの電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。実際に信頼
性が十分かどうかの判断は、経過時間２０００時間で安
定な特性が得られるかどうかで判定を行っている。な
お、グラフの縦軸は導通がとれていないときのものと導
通がとれているときのものでは異なり、導通がとれてい
ないときの電流値は誇張されて記載されている。
【００３２】図３は、本発明の実施例によるガリウム砒
素膜を用いた半導体記憶装置の構造の一例を示す図であ
る。
素膜を用いた半導体記憶装置の構造の一例を示す図であ
る。
【００３３】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にガリウム砒素膜３０５を穴の底の部
分で１５００Åの厚さになるよう、トリメチルガリウム
とアルシンを用いた有機金属化学気相法（ＭＯＣＶＤ
法）で付着させ、パターニングして形成した。さらに第
２の窒化チタン膜１０６を１７００Å、第２のアルミニ
ウム−銅合金膜１０７を１００００Å、スパッタリング
法で付着、パターニングしてアンタイ・ヒューズ構造を
形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にガリウム砒素膜３０５を穴の底の部
分で１５００Åの厚さになるよう、トリメチルガリウム
とアルシンを用いた有機金属化学気相法（ＭＯＣＶＤ
法）で付着させ、パターニングして形成した。さらに第
２の窒化チタン膜１０６を１７００Å、第２のアルミニ
ウム−銅合金膜１０７を１００００Å、スパッタリング
法で付着、パターニングしてアンタイ・ヒューズ構造を
形成した。
【００３４】なお本発明の実施例では、ＩＩＩ−Ｖ族化
合物半導体として３０５のガリウム砒素を用いたが、他
のＩＩＩ−Ｖ族化合物半導体、インジウム燐、インジウ
ム砒素、窒化ガリウム、ガリウム燐、ガリウムアンチモ
ン、インジウム燐、インジウム砒素を用いても同様な効
果が得られることは明かであり、それらも本発明の範疇
に属する。
合物半導体として３０５のガリウム砒素を用いたが、他
のＩＩＩ−Ｖ族化合物半導体、インジウム燐、インジウ
ム砒素、窒化ガリウム、ガリウム燐、ガリウムアンチモ
ン、インジウム燐、インジウム砒素を用いても同様な効
果が得られることは明かであり、それらも本発明の範疇
に属する。
【００３５】図４（ａ）は、図３の本発明の実施例によ
るガリウム砒素膜を用いた半導体記憶装置の電流−電圧
特性を示すグラフである。
るガリウム砒素膜を用いた半導体記憶装置の電流−電圧
特性を示すグラフである。
【００３６】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００３７】図４（ｂ）は、図３の本発明の実施例によ
るガリウム砒素膜を用いた半導体記憶装置の信頼性試験
の結果を示すグラフである。
るガリウム砒素膜を用いた半導体記憶装置の信頼性試験
の結果を示すグラフである。
【００３８】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００３９】図５は、本発明の実施例による、硫化亜鉛
とセレン化亜鉛の混合物よりなる膜を用いた半導体記憶
装置の構造の一例を示す図である。
とセレン化亜鉛の混合物よりなる膜を用いた半導体記憶
装置の構造の一例を示す図である。
【００４０】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に硫化亜鉛とセレン化亜鉛の混合物よ
りなる膜５０５を穴の底の部分で１５００Åの厚さにな
るよう、ジメチル亜鉛と硫化水素、セレン化水素を用い
た有機金属化学気相法（ＭＯＣＶＤ法）で付着させ、パ
ターニングして形成した。この際、硫化水素とセレン化
水素の供給量を調整してやることで任意の組成比の硫化
亜鉛−セレン化亜鉛合金が作製可能だが、本実施例では
シリコンの格子定数に近くなるよう、硫化亜鉛：セレン
化亜鉛＝９１．６：８．４の合金を目指して、両原料の
供給量を調節した。原料の供給比と実際に形成される合
金の混合比が直線関係にないため、硫化水素：セレン化
水素＝９５：５前後で供給されるよう調整を行って形成
した。さらに第２の窒化チタン膜１０６を１７００Å、
第２のアルミニウム−銅合金膜１０７を１００００Å、
スパッタリング法で付着、パターニングしてアンタイ・
ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に硫化亜鉛とセレン化亜鉛の混合物よ
りなる膜５０５を穴の底の部分で１５００Åの厚さにな
るよう、ジメチル亜鉛と硫化水素、セレン化水素を用い
た有機金属化学気相法（ＭＯＣＶＤ法）で付着させ、パ
ターニングして形成した。この際、硫化水素とセレン化
水素の供給量を調整してやることで任意の組成比の硫化
亜鉛−セレン化亜鉛合金が作製可能だが、本実施例では
シリコンの格子定数に近くなるよう、硫化亜鉛：セレン
化亜鉛＝９１．６：８．４の合金を目指して、両原料の
供給量を調節した。原料の供給比と実際に形成される合
金の混合比が直線関係にないため、硫化水素：セレン化
水素＝９５：５前後で供給されるよう調整を行って形成
した。さらに第２の窒化チタン膜１０６を１７００Å、
第２のアルミニウム−銅合金膜１０７を１００００Å、
スパッタリング法で付着、パターニングしてアンタイ・
ヒューズ構造を形成した。
【００４１】なお本発明の実施例では、ＩＩ−ＶＩ族化
合物半導体として５０５の硫化亜鉛とセレン化亜鉛の混
合物を用いたが、他の組成比の混合物や、他のＩＩ−Ｖ
Ｉ族化合物半導体や、ＩＩＩ−Ｖ族化合物半導体を用い
ても同様な効果が得られることは明かであり、それらも
本発明の範疇に属する。
合物半導体として５０５の硫化亜鉛とセレン化亜鉛の混
合物を用いたが、他の組成比の混合物や、他のＩＩ−Ｖ
Ｉ族化合物半導体や、ＩＩＩ−Ｖ族化合物半導体を用い
ても同様な効果が得られることは明かであり、それらも
本発明の範疇に属する。
【００４２】図６（ａ）は、図５の本発明の実施例によ
る硫化亜鉛とセレン化亜鉛の混合物よりなる膜を用いた
半導体記憶装置の電流−電圧特性を示すグラフである。
る硫化亜鉛とセレン化亜鉛の混合物よりなる膜を用いた
半導体記憶装置の電流−電圧特性を示すグラフである。
【００４３】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００４４】図６（ｂ）は、図５の本発明の実施例によ
る硫化亜鉛とセレン化亜鉛の混合物よりなる膜を用いた
半導体記憶装置の信頼性試験の結果を示すグラフであ
る。
る硫化亜鉛とセレン化亜鉛の混合物よりなる膜を用いた
半導体記憶装置の信頼性試験の結果を示すグラフであ
る。
【００４５】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００４６】図７は、本発明の実施例による、硫化亜鉛
とセレン化亜鉛の超格子構造よりなる膜を用いた半導体
記憶装置の構造の一例を示す図である。
とセレン化亜鉛の超格子構造よりなる膜を用いた半導体
記憶装置の構造の一例を示す図である。
【００４７】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に硫化亜鉛とセレン化亜鉛の超格子構
造よりなる膜７０５を穴の底の部分で１５００Åの厚さ
になるよう、ジメチル亜鉛と硫化水素、セレン化水素を
用いた有機金属化学気相法（ＭＯＣＶＤ法）で付着さ
せ、パターニングして形成した。この際、硫化水素とセ
レン化水素を交互に供給してやることで任意の膜厚比の
硫化亜鉛−セレン化亜鉛超格子構造が作製可能だが、本
実施例では、硫化亜鉛、セレン化亜鉛の膜厚を共に５０
Åで１５層づつ、トータル１５００Åの膜厚が得られる
ように条件を設定した。さらに第２の窒化チタン膜１０
６を１７００Å、第２のアルミニウム−銅合金膜１０７
を１００００Å、スパッタリング法で付着、パターニン
グしてアンタイ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に硫化亜鉛とセレン化亜鉛の超格子構
造よりなる膜７０５を穴の底の部分で１５００Åの厚さ
になるよう、ジメチル亜鉛と硫化水素、セレン化水素を
用いた有機金属化学気相法（ＭＯＣＶＤ法）で付着さ
せ、パターニングして形成した。この際、硫化水素とセ
レン化水素を交互に供給してやることで任意の膜厚比の
硫化亜鉛−セレン化亜鉛超格子構造が作製可能だが、本
実施例では、硫化亜鉛、セレン化亜鉛の膜厚を共に５０
Åで１５層づつ、トータル１５００Åの膜厚が得られる
ように条件を設定した。さらに第２の窒化チタン膜１０
６を１７００Å、第２のアルミニウム−銅合金膜１０７
を１００００Å、スパッタリング法で付着、パターニン
グしてアンタイ・ヒューズ構造を形成した。
【００４８】なお本発明の実施例では、超格子構造とし
て７０５の硫化亜鉛とセレン化亜鉛によるものを用いた
が、他の膜厚・層数の組合せの超格子構造や、他のＩＩ
−ＶＩ族化合物半導体の超格子構造や、ＩＩＩ−Ｖ族化
合物半導体の超格子構造を用いても同様な効果が得られ
ることは明かであり、それらも本発明の範疇に属する。
て７０５の硫化亜鉛とセレン化亜鉛によるものを用いた
が、他の膜厚・層数の組合せの超格子構造や、他のＩＩ
−ＶＩ族化合物半導体の超格子構造や、ＩＩＩ−Ｖ族化
合物半導体の超格子構造を用いても同様な効果が得られ
ることは明かであり、それらも本発明の範疇に属する。
【００４９】図８（ａ）は、図７の本発明の実施例によ
る硫化亜鉛とセレン化亜鉛の超格子構造よりなる膜を用
いた半導体記憶装置の電流−電圧特性を示すグラフであ
る。
る硫化亜鉛とセレン化亜鉛の超格子構造よりなる膜を用
いた半導体記憶装置の電流−電圧特性を示すグラフであ
る。
【００５０】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００５１】図８（ｂ）は、図７の本発明の実施例によ
る硫化亜鉛とセレン化亜鉛の超格子構造よりなる膜を用
いた半導体記憶装置の信頼性試験の結果を示すグラフで
ある。
る硫化亜鉛とセレン化亜鉛の超格子構造よりなる膜を用
いた半導体記憶装置の信頼性試験の結果を示すグラフで
ある。
【００５２】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００５３】図９は、本発明の実施例による窒素を含む
硫化亜鉛膜を用いた半導体記憶装置の構造の一例を示す
図である。
硫化亜鉛膜を用いた半導体記憶装置の構造の一例を示す
図である。
【００５４】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に窒素を含む硫化亜鉛膜９０５を穴の
底の部分で１５００Åの厚さになるよう、ジメチル亜鉛
と硫化水素とアンモニアを用いた有機金属化学気相法
（ＭＯＣＶＤ法）で付着させ、パターニングして形成し
た。さらに第２の窒化チタン膜１０６を１７００Å、第
２のアルミニウム−銅合金膜１０７を１００００Å、ス
パッタリング法で付着、パターニングしてアンタイ・ヒ
ューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に窒素を含む硫化亜鉛膜９０５を穴の
底の部分で１５００Åの厚さになるよう、ジメチル亜鉛
と硫化水素とアンモニアを用いた有機金属化学気相法
（ＭＯＣＶＤ法）で付着させ、パターニングして形成し
た。さらに第２の窒化チタン膜１０６を１７００Å、第
２のアルミニウム−銅合金膜１０７を１００００Å、ス
パッタリング法で付着、パターニングしてアンタイ・ヒ
ューズ構造を形成した。
【００５５】なお本発明の実施例では、ＩＩ−ＶＩ族化
合物半導体として９０５の窒素を含む硫化亜鉛を用いた
が、他のＶ族元素、燐、砒素、アンチモンや、他のＩＩ
−ＶＩ族化合物半導体、セレン化亜鉛、テルル化亜鉛、
アンチモン化亜鉛、硫化カドミウム、セレン化カドミウ
ム、テルル化カドミウム、アンチモン化カドミウム、硫
化水銀、セレン化水銀、テルル化水銀、アンチモン化水
銀を用いても同様な効果が得られることは明かであり、
それらも本発明の範疇に属する。
合物半導体として９０５の窒素を含む硫化亜鉛を用いた
が、他のＶ族元素、燐、砒素、アンチモンや、他のＩＩ
−ＶＩ族化合物半導体、セレン化亜鉛、テルル化亜鉛、
アンチモン化亜鉛、硫化カドミウム、セレン化カドミウ
ム、テルル化カドミウム、アンチモン化カドミウム、硫
化水銀、セレン化水銀、テルル化水銀、アンチモン化水
銀を用いても同様な効果が得られることは明かであり、
それらも本発明の範疇に属する。
【００５６】図１０（ａ）は、図９の本発明の実施例に
よる窒素を含む硫化亜鉛膜を用いた半導体記憶装置の電
流−電圧特性を示すグラフである。
よる窒素を含む硫化亜鉛膜を用いた半導体記憶装置の電
流−電圧特性を示すグラフである。
【００５７】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００５８】図１０（ｂ）は、図９の本発明の実施例に
よる窒素を含む硫化亜鉛膜を用いた半導体記憶装置の信
頼性試験の結果を示すグラフである。
よる窒素を含む硫化亜鉛膜を用いた半導体記憶装置の信
頼性試験の結果を示すグラフである。
【００５９】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００６０】図１１は、本発明の実施例によるクロムを
含むガリウム砒素膜を用いた半導体記憶装置の構造の一
例を示す図である。
含むガリウム砒素膜を用いた半導体記憶装置の構造の一
例を示す図である。
【００６１】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にクロムを含むガリウム砒素膜１１０
５を穴の底の部分で１５００Åの厚さになるよう、トリ
メチルガリウムとアルシンを用いた有機金属化学気相法
（ＭＯＣＶＤ法）で付着させ、パターニングして形成し
た。さらに第２の窒化チタン膜１０６を１７００Å、第
２のアルミニウム−銅合金膜１０７を１００００Å、ス
パッタリング法で付着、パターニングしてアンタイ・ヒ
ューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にクロムを含むガリウム砒素膜１１０
５を穴の底の部分で１５００Åの厚さになるよう、トリ
メチルガリウムとアルシンを用いた有機金属化学気相法
（ＭＯＣＶＤ法）で付着させ、パターニングして形成し
た。さらに第２の窒化チタン膜１０６を１７００Å、第
２のアルミニウム−銅合金膜１０７を１００００Å、ス
パッタリング法で付着、パターニングしてアンタイ・ヒ
ューズ構造を形成した。
【００６２】なお本発明の実施例では、ＩＩＩ−Ｖ族化
合物半導体として１１０５のクロムを含むガリウム砒素
を用いたが、他の深い準位を形成する元素、鉄、金、
銅、ニッケル、タングステン、モリブデン、バナジウ
ム、イリジウム、オスミウムや、他のＩＩＩ−Ｖ族化合
物半導体、インジウム燐、インジウム砒素、窒化ガリウ
ム、ガリウム燐、ガリウムアンチモン、インジウム燐、
インジウム砒素を用いても同様な効果が得られることは
明かであり、それらも本発明の範疇に属する。
合物半導体として１１０５のクロムを含むガリウム砒素
を用いたが、他の深い準位を形成する元素、鉄、金、
銅、ニッケル、タングステン、モリブデン、バナジウ
ム、イリジウム、オスミウムや、他のＩＩＩ−Ｖ族化合
物半導体、インジウム燐、インジウム砒素、窒化ガリウ
ム、ガリウム燐、ガリウムアンチモン、インジウム燐、
インジウム砒素を用いても同様な効果が得られることは
明かであり、それらも本発明の範疇に属する。
【００６３】図１２（ａ）は、図１１の本発明の実施例
によるクロムを含むガリウム砒素膜を用いた半導体記憶
装置の電流−電圧特性を示すグラフである。
によるクロムを含むガリウム砒素膜を用いた半導体記憶
装置の電流−電圧特性を示すグラフである。
【００６４】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００６５】図１２（ｂ）は、図１１の本発明の実施例
によるクロムを含むガリウム砒素膜を用いた半導体記憶
装置の信頼性試験の結果を示すグラフである。
によるクロムを含むガリウム砒素膜を用いた半導体記憶
装置の信頼性試験の結果を示すグラフである。
【００６６】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００６７】図１３は、本発明の実施例によるイントリ
ンシックな非晶質シリコン膜と燐を不純物として含むｎ
型の非晶質シリコン膜を用いた半導体記憶装置の構造の
一例を示す図である。
ンシックな非晶質シリコン膜と燐を不純物として含むｎ
型の非晶質シリコン膜を用いた半導体記憶装置の構造の
一例を示す図である。
【００６８】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にイントリンシックな非晶質シリコン
膜１３０５と燐を不純物として含むｎ型の非晶質シリコ
ン膜１３０６を穴の底の部分で各々７５０Åの厚さにな
るよう、モノシラン、ホスフィンを用いたプラズマＣＶ
Ｄ法で付着させ、パターニングして形成した。さらに第
２の窒化チタン膜１０６を１７００Å、第２のアルミニ
ウム−銅合金膜１０７を１００００Å、スパッタリング
法で付着、パターニングしてアンタイ・ヒューズ構造を
形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にイントリンシックな非晶質シリコン
膜１３０５と燐を不純物として含むｎ型の非晶質シリコ
ン膜１３０６を穴の底の部分で各々７５０Åの厚さにな
るよう、モノシラン、ホスフィンを用いたプラズマＣＶ
Ｄ法で付着させ、パターニングして形成した。さらに第
２の窒化チタン膜１０６を１７００Å、第２のアルミニ
ウム−銅合金膜１０７を１００００Å、スパッタリング
法で付着、パターニングしてアンタイ・ヒューズ構造を
形成した。
【００６９】なお本発明の実施例では、不純物を含まな
い半導体材料として１３０５のイントリンシックな非晶
質シリコンを、不純物を含む半導体材料として１３０６
の燐を不純物として含むｎ型の非晶質シリコンを用いた
が、燐以外の他の不純物を用いたものや、ゲルマニウム
等の他の単体半導体、炭化シリコン、シリコンゲルマニ
ウム等のＩＶ−ＩＶ属化合物半導体、インジウム燐、イ
ンジウム砒素、窒化ガリウム、ガリウム燐、ガリウムア
ンチモン、インジウム燐、インジウム砒素等のＩＩＩ−
Ｖ族化合物半導体、セレン化亜鉛、テルル化亜鉛、アン
チモン化亜鉛、硫化カドミウム、セレン化カドミウム、
テルル化カドミウム、アンチモン化カドミウム、硫化水
銀、セレン化水銀、テルル化水銀、アンチモン化水銀等
のＩＩ−ＶＩ族化合物半導体を用いても同様な効果が得
られることは明かであり、それらも本発明の範疇に属す
る。
い半導体材料として１３０５のイントリンシックな非晶
質シリコンを、不純物を含む半導体材料として１３０６
の燐を不純物として含むｎ型の非晶質シリコンを用いた
が、燐以外の他の不純物を用いたものや、ゲルマニウム
等の他の単体半導体、炭化シリコン、シリコンゲルマニ
ウム等のＩＶ−ＩＶ属化合物半導体、インジウム燐、イ
ンジウム砒素、窒化ガリウム、ガリウム燐、ガリウムア
ンチモン、インジウム燐、インジウム砒素等のＩＩＩ−
Ｖ族化合物半導体、セレン化亜鉛、テルル化亜鉛、アン
チモン化亜鉛、硫化カドミウム、セレン化カドミウム、
テルル化カドミウム、アンチモン化カドミウム、硫化水
銀、セレン化水銀、テルル化水銀、アンチモン化水銀等
のＩＩ−ＶＩ族化合物半導体を用いても同様な効果が得
られることは明かであり、それらも本発明の範疇に属す
る。
【００７０】図１４（ａ）は、図１３の本発明の実施例
によるイントリンシックな非晶質シリコン膜と燐を不純
物として含むｎ型の非晶質シリコン膜を用いた半導体記
憶装置の電流−電圧特性を示すグラフである。
によるイントリンシックな非晶質シリコン膜と燐を不純
物として含むｎ型の非晶質シリコン膜を用いた半導体記
憶装置の電流−電圧特性を示すグラフである。
【００７１】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００７２】図１４（ｂ）は、図１３の本発明の実施例
によるイントリンシックな非晶質シリコン膜と燐を不純
物として含むｎ型の非晶質シリコン膜を用いた半導体記
憶装置の信頼性試験の結果を示すグラフである。
によるイントリンシックな非晶質シリコン膜と燐を不純
物として含むｎ型の非晶質シリコン膜を用いた半導体記
憶装置の信頼性試験の結果を示すグラフである。
【００７３】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００７４】図１５は、本発明の実施例による燐を不純
物として含むｎ型の非晶質シリコン膜とボロンを不純物
として含むｐ型の非晶質シリコン膜を用いた半導体記憶
装置の構造の一例を示す図である。
物として含むｎ型の非晶質シリコン膜とボロンを不純物
として含むｐ型の非晶質シリコン膜を用いた半導体記憶
装置の構造の一例を示す図である。
【００７５】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に燐を不純物として含むｎ型の非晶質
シリコン膜１５０５とボロンを不純物として含むｐ型の
非晶質シリコン膜１５０６を穴の底の部分で各々７５０
Åの厚さになるよう、モノシラン、ホスフィン、ジボラ
ンを用いたプラズマＣＶＤ法で付着させ、パターニング
して形成した。さらに第２の窒化チタン膜１０６を１７
００Å、第２のアルミニウム−銅合金膜１０７を１００
００Å、スパッタリング法で付着、パターニングしてア
ンタイ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に燐を不純物として含むｎ型の非晶質
シリコン膜１５０５とボロンを不純物として含むｐ型の
非晶質シリコン膜１５０６を穴の底の部分で各々７５０
Åの厚さになるよう、モノシラン、ホスフィン、ジボラ
ンを用いたプラズマＣＶＤ法で付着させ、パターニング
して形成した。さらに第２の窒化チタン膜１０６を１７
００Å、第２のアルミニウム−銅合金膜１０７を１００
００Å、スパッタリング法で付着、パターニングしてア
ンタイ・ヒューズ構造を形成した。
【００７６】なお本発明の実施例では、ｎ型の半導体材
料として１５０５の燐を不純物として含む非晶質シリコ
ンを、ｐ型の半導体材料として１５０６のボロンを不純
物として含む非晶質シリコンを用いたが、燐、ボロン以
外の他の不純物を用いたものや、ゲルマニウム等の他の
単体半導体、炭化シリコン、シリコンゲルマニウム等の
ＩＶ−ＩＶ属化合物半導体、インジウム燐、インジウム
砒素、窒化ガリウム、ガリウム燐、ガリウムアンチモ
ン、インジウム燐、インジウム砒素等のＩＩＩ−Ｖ族化
合物半導体、セレン化亜鉛、テルル化亜鉛、アンチモン
化亜鉛、硫化カドミウム、セレン化カドミウム、テルル
化カドミウム、アンチモン化カドミウム、硫化水銀、セ
レン化水銀、テルル化水銀、アンチモン化水銀等のＩＩ
−ＶＩ族化合物半導体を用いても同様な効果が得られる
ことは明かであり、それらも本発明の範疇に属する。
料として１５０５の燐を不純物として含む非晶質シリコ
ンを、ｐ型の半導体材料として１５０６のボロンを不純
物として含む非晶質シリコンを用いたが、燐、ボロン以
外の他の不純物を用いたものや、ゲルマニウム等の他の
単体半導体、炭化シリコン、シリコンゲルマニウム等の
ＩＶ−ＩＶ属化合物半導体、インジウム燐、インジウム
砒素、窒化ガリウム、ガリウム燐、ガリウムアンチモ
ン、インジウム燐、インジウム砒素等のＩＩＩ−Ｖ族化
合物半導体、セレン化亜鉛、テルル化亜鉛、アンチモン
化亜鉛、硫化カドミウム、セレン化カドミウム、テルル
化カドミウム、アンチモン化カドミウム、硫化水銀、セ
レン化水銀、テルル化水銀、アンチモン化水銀等のＩＩ
−ＶＩ族化合物半導体を用いても同様な効果が得られる
ことは明かであり、それらも本発明の範疇に属する。
【００７７】図１６（ａ）は、図１５の本発明の実施例
による燐を不純物として含むｎ型の非晶質シリコン膜と
ボロンを不純物として含むｐ型の非晶質シリコン膜を用
いた半導体記憶装置の電流−電圧特性を示すグラフであ
る。
による燐を不純物として含むｎ型の非晶質シリコン膜と
ボロンを不純物として含むｐ型の非晶質シリコン膜を用
いた半導体記憶装置の電流−電圧特性を示すグラフであ
る。
【００７８】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００７９】図１６（ｂ）は、図１５の本発明の実施例
による燐を不純物として含むｎ型の非晶質シリコン膜と
ボロンを不純物として含むｐ型の非晶質シリコン膜を用
いた半導体記憶装置の信頼性試験の結果を示すグラフで
ある。
による燐を不純物として含むｎ型の非晶質シリコン膜と
ボロンを不純物として含むｐ型の非晶質シリコン膜を用
いた半導体記憶装置の信頼性試験の結果を示すグラフで
ある。
【００８０】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００８１】図１７は、本発明の実施例によるｎ型のガ
リウム砒素膜とｐ型のガリウム砒素膜を用いた半導体記
憶装置の構造の一例を示す図である。
リウム砒素膜とｐ型のガリウム砒素膜を用いた半導体記
憶装置の構造の一例を示す図である。
【００８２】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にｎ型のガリウム砒素膜１７０５とｐ
型のガリウム砒素膜１７０６を穴の底の部分で各々７５
０Åの厚さになるよう、トリメチルガリウムとアルシン
を用いた有機金属化学気相法（ＭＯＣＶＤ法）で付着さ
せ、パターニングして形成した。そして透明電極として
インジウムと錫の混合物の酸化物であるＩＴＯ膜１７０
７をスパッタリング法にて１５００Åの厚さになるよう
付着、パターニングした。さらに第２の窒化チタン膜１
０６を１７００Å、第２のアルミニウム−銅合金膜１０
７を１００００Å、スパッタリング法で付着、パターニ
ングしてアンタイ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域にｎ型のガリウム砒素膜１７０５とｐ
型のガリウム砒素膜１７０６を穴の底の部分で各々７５
０Åの厚さになるよう、トリメチルガリウムとアルシン
を用いた有機金属化学気相法（ＭＯＣＶＤ法）で付着さ
せ、パターニングして形成した。そして透明電極として
インジウムと錫の混合物の酸化物であるＩＴＯ膜１７０
７をスパッタリング法にて１５００Åの厚さになるよう
付着、パターニングした。さらに第２の窒化チタン膜１
０６を１７００Å、第２のアルミニウム−銅合金膜１０
７を１００００Å、スパッタリング法で付着、パターニ
ングしてアンタイ・ヒューズ構造を形成した。
【００８３】なお本発明の実施例では、ｎ、ｐ型の半導
体材料として１７０５、１７０６のガリウム砒素を用い
たが、炭化シリコン等のＩＶ−ＩＶ属化合物半導体、イ
ンジウム燐、インジウム砒素、窒化ガリウム、ガリウム
燐、ガリウムアンチモン、インジウム燐、インジウム砒
素等のＩＩＩ−Ｖ族化合物半導体、セレン化亜鉛、テル
ル化亜鉛、アンチモン化亜鉛、硫化カドミウム、セレン
化カドミウム、テルル化カドミウム、アンチモン化カド
ミウム、硫化水銀、セレン化水銀、テルル化水銀、アン
チモン化水銀等のＩＩ−ＶＩ族化合物半導体を用いても
同様な効果が得られることは明かであり、それらも本発
明の範疇に属する。
体材料として１７０５、１７０６のガリウム砒素を用い
たが、炭化シリコン等のＩＶ−ＩＶ属化合物半導体、イ
ンジウム燐、インジウム砒素、窒化ガリウム、ガリウム
燐、ガリウムアンチモン、インジウム燐、インジウム砒
素等のＩＩＩ−Ｖ族化合物半導体、セレン化亜鉛、テル
ル化亜鉛、アンチモン化亜鉛、硫化カドミウム、セレン
化カドミウム、テルル化カドミウム、アンチモン化カド
ミウム、硫化水銀、セレン化水銀、テルル化水銀、アン
チモン化水銀等のＩＩ−ＶＩ族化合物半導体を用いても
同様な効果が得られることは明かであり、それらも本発
明の範疇に属する。
【００８４】図１８（ａ）は、図１７の本発明の実施例
によるガリウム砒素膜を用いた半導体記憶装置の電流−
電圧特性を示すグラフである。
によるガリウム砒素膜を用いた半導体記憶装置の電流−
電圧特性を示すグラフである。
【００８５】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００８６】図１８（ｂ）は、図１７の本発明の実施例
によるガリウム砒素膜を用いた半導体記憶装置の信頼性
試験の結果を示すグラフである。
によるガリウム砒素膜を用いた半導体記憶装置の信頼性
試験の結果を示すグラフである。
【００８７】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００８８】図１８（ｃ）は、図１７の本発明の実施例
によるガリウム砒素膜を用いた半導体記憶装置の発光強
度−電圧特性を示すグラフである。
によるガリウム砒素膜を用いた半導体記憶装置の発光強
度−電圧特性を示すグラフである。
【００８９】発光強度−電圧特性のグラフは、横軸に印
加電圧、縦軸に発光強度をとっている。実線で示したも
のがアンタイ・ヒューズの導通がとれていないときの発
光強度の順方向印加電圧依存性で、導通がとれていると
きには当然ながら発光現象は見られない。
加電圧、縦軸に発光強度をとっている。実線で示したも
のがアンタイ・ヒューズの導通がとれていないときの発
光強度の順方向印加電圧依存性で、導通がとれていると
きには当然ながら発光現象は見られない。
【００９０】図１９は、本発明の実施例による燐を不純
物として含むｎ型の非晶質シリコン膜と絶縁膜として作
用する二酸化シリコン膜を用いた半導体記憶装置の構造
の一例を示す図である。
物として含むｎ型の非晶質シリコン膜と絶縁膜として作
用する二酸化シリコン膜を用いた半導体記憶装置の構造
の一例を示す図である。
【００９１】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に燐を不純物として含むｎ型の非晶質
シリコン膜１９０５を穴の底の部分で１４００Åの厚さ
になるよう、モノシラン、ホスフィンを用いたプラズマ
ＣＶＤ法で付着させ、さらに絶縁膜として作用する二酸
化シリコン膜１９０６を穴の底の部分で１００Åの厚さ
になるよう、ＣＶＤ法で付着させ、パターニングして形
成した。さらに第２の窒化チタン膜１０６を１７００
Å、第２のアルミニウム−銅合金膜１０７を１００００
Å、スパッタリング法で付着、パターニングしてアンタ
イ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に燐を不純物として含むｎ型の非晶質
シリコン膜１９０５を穴の底の部分で１４００Åの厚さ
になるよう、モノシラン、ホスフィンを用いたプラズマ
ＣＶＤ法で付着させ、さらに絶縁膜として作用する二酸
化シリコン膜１９０６を穴の底の部分で１００Åの厚さ
になるよう、ＣＶＤ法で付着させ、パターニングして形
成した。さらに第２の窒化チタン膜１０６を１７００
Å、第２のアルミニウム−銅合金膜１０７を１００００
Å、スパッタリング法で付着、パターニングしてアンタ
イ・ヒューズ構造を形成した。
【００９２】なお本発明の実施例では、不純物を含む半
導体材料として１９０５の燐を不純物として含むｎ型の
非晶質シリコンを、絶縁膜として二酸化シリコンを用い
たが、燐以外の他の不純物を用いたものや、他の絶縁材
料を用いたものや、ゲルマニウム等の他の単体半導体、
炭化シリコン、シリコンゲルマニウム等のＩＶ−ＩＶ属
化合物半導体、インジウム燐、インジウム砒素、窒化ガ
リウム、ガリウム燐、ガリウムアンチモン、インジウム
燐、インジウム砒素等のＩＩＩ−Ｖ族化合物半導体、セ
レン化亜鉛、テルル化亜鉛、アンチモン化亜鉛、硫化カ
ドミウム、セレン化カドミウム、テルル化カドミウム、
アンチモン化カドミウム、硫化水銀、セレン化水銀、テ
ルル化水銀、アンチモン化水銀等のＩＩ−ＶＩ族化合物
半導体を用いても同様な効果が得られることは明かであ
り、それらも本発明の範疇に属する。
導体材料として１９０５の燐を不純物として含むｎ型の
非晶質シリコンを、絶縁膜として二酸化シリコンを用い
たが、燐以外の他の不純物を用いたものや、他の絶縁材
料を用いたものや、ゲルマニウム等の他の単体半導体、
炭化シリコン、シリコンゲルマニウム等のＩＶ−ＩＶ属
化合物半導体、インジウム燐、インジウム砒素、窒化ガ
リウム、ガリウム燐、ガリウムアンチモン、インジウム
燐、インジウム砒素等のＩＩＩ−Ｖ族化合物半導体、セ
レン化亜鉛、テルル化亜鉛、アンチモン化亜鉛、硫化カ
ドミウム、セレン化カドミウム、テルル化カドミウム、
アンチモン化カドミウム、硫化水銀、セレン化水銀、テ
ルル化水銀、アンチモン化水銀等のＩＩ−ＶＩ族化合物
半導体を用いても同様な効果が得られることは明かであ
り、それらも本発明の範疇に属する。
【００９３】図２０（ａ）は、図１９の本発明の実施例
による燐を不純物として含むｎ型の非晶質シリコン膜と
絶縁膜として作用する二酸化シリコン膜を用いた半導体
記憶装置の電流−電圧特性を示すグラフである。
による燐を不純物として含むｎ型の非晶質シリコン膜と
絶縁膜として作用する二酸化シリコン膜を用いた半導体
記憶装置の電流−電圧特性を示すグラフである。
【００９４】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【００９５】図２０（ｂ）は、図１９の本発明の実施例
による燐を不純物として含むｎ型の非晶質シリコン膜と
絶縁膜として作用する二酸化シリコン膜を用いた半導体
記憶装置の信頼性試験の結果を示すグラフである。
による燐を不純物として含むｎ型の非晶質シリコン膜と
絶縁膜として作用する二酸化シリコン膜を用いた半導体
記憶装置の信頼性試験の結果を示すグラフである。
【００９６】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【００９７】図２１は、本発明の実施例による塩素を不
純物として含むｎ型の硫化亜鉛膜と絶縁膜として作用す
る二酸化シリコン膜を用いた半導体記憶装置の構造の一
例を示す図である。
純物として含むｎ型の硫化亜鉛膜と絶縁膜として作用す
る二酸化シリコン膜を用いた半導体記憶装置の構造の一
例を示す図である。
【００９８】シリコン基板１０１上に第１のアルミニウ
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に塩素を不純物として含むｎ型の硫化
亜鉛膜２１０５を穴の底の部分で１４００Åの厚さにな
るよう、ジメチル亜鉛と硫化水素を用いた有機金属化学
気相法（ＭＯＣＶＤ法）で付着させ、さらに絶縁膜とし
て作用する二酸化シリコン膜２１０６を穴の底の部分で
１００Åの厚さになるよう、ＣＶＤ法で付着させ、パタ
ーニングして形成した。そして透明電極としてインジウ
ムと錫の混合物の酸化物であるＩＴＯ膜２１０７をスパ
ッタリング法にて１５００Åの厚さになるよう付着、パ
ターニングした。さらに第２の窒化チタン膜１０６を１
７００Å、第２のアルミニウム−銅合金膜１０７を１０
０００Å、スパッタリング法で付着、パターニングして
アンタイ・ヒューズ構造を形成した。
ム−銅合金膜１０２を５５００Å、第１の窒化チタン膜
１０３を１７００Å、スパッタリング法で全面に付着さ
せ、さらにテトラエトキシシランを用いた化学気相法
（ＣＶＤ法）で１５０００Åの厚さに二酸化シリコンを
付着させる。付着された二酸化シリコンを１００００Å
の厚さ分、ドライエッチング法で削り取り、さらにテト
ラエトキシシランを用いたＣＶＤ法で８０００Å二酸化
シリコンを付着させることにより、他の素子構造の凹凸
を平坦化させた二酸化シリコン膜１０４が形成される。
二酸化シリコン膜１０４の一部に直径１．２μｍの穴
を、窒化チタン膜１０３が露出するよう開口し、開口部
の側壁を含む領域に塩素を不純物として含むｎ型の硫化
亜鉛膜２１０５を穴の底の部分で１４００Åの厚さにな
るよう、ジメチル亜鉛と硫化水素を用いた有機金属化学
気相法（ＭＯＣＶＤ法）で付着させ、さらに絶縁膜とし
て作用する二酸化シリコン膜２１０６を穴の底の部分で
１００Åの厚さになるよう、ＣＶＤ法で付着させ、パタ
ーニングして形成した。そして透明電極としてインジウ
ムと錫の混合物の酸化物であるＩＴＯ膜２１０７をスパ
ッタリング法にて１５００Åの厚さになるよう付着、パ
ターニングした。さらに第２の窒化チタン膜１０６を１
７００Å、第２のアルミニウム−銅合金膜１０７を１０
０００Å、スパッタリング法で付着、パターニングして
アンタイ・ヒューズ構造を形成した。
【００９９】なお本発明の実施例では、不純物を含む半
導体材料として２１０５の塩素を不純物として含むｎ型
の硫化亜鉛を、絶縁膜として２１０６の二酸化シリコン
を用いたが、塩素以外の他の不純物を用いたものや、他
の絶縁材料を用いたものや、ゲルマニウム等の他の単体
半導体、炭化シリコン、シリコンゲルマニウム等のＩＶ
−ＩＶ属化合物半導体、インジウム燐、インジウム砒
素、窒化ガリウム、ガリウム燐、ガリウムアンチモン、
インジウム燐、インジウム砒素等のＩＩＩ−Ｖ族化合物
半導体、セレン化亜鉛、テルル化亜鉛、アンチモン化亜
鉛、硫化カドミウム、セレン化カドミウム、テルル化カ
ドミウム、アンチモン化カドミウム、硫化水銀、セレン
化水銀、テルル化水銀、アンチモン化水銀等のＩＩ−Ｖ
Ｉ族化合物半導体を用いても同様な効果が得られること
は明かであり、それらも本発明の範疇に属する。
導体材料として２１０５の塩素を不純物として含むｎ型
の硫化亜鉛を、絶縁膜として２１０６の二酸化シリコン
を用いたが、塩素以外の他の不純物を用いたものや、他
の絶縁材料を用いたものや、ゲルマニウム等の他の単体
半導体、炭化シリコン、シリコンゲルマニウム等のＩＶ
−ＩＶ属化合物半導体、インジウム燐、インジウム砒
素、窒化ガリウム、ガリウム燐、ガリウムアンチモン、
インジウム燐、インジウム砒素等のＩＩＩ−Ｖ族化合物
半導体、セレン化亜鉛、テルル化亜鉛、アンチモン化亜
鉛、硫化カドミウム、セレン化カドミウム、テルル化カ
ドミウム、アンチモン化カドミウム、硫化水銀、セレン
化水銀、テルル化水銀、アンチモン化水銀等のＩＩ−Ｖ
Ｉ族化合物半導体を用いても同様な効果が得られること
は明かであり、それらも本発明の範疇に属する。
【０１００】図２２（ａ）は、図２１の本発明の実施例
による塩素を不純物として含むｎ型の硫化亜鉛膜と絶縁
膜として作用する二酸化シリコン膜を用いた半導体記憶
装置の電流−電圧特性を示すグラフである。
による塩素を不純物として含むｎ型の硫化亜鉛膜と絶縁
膜として作用する二酸化シリコン膜を用いた半導体記憶
装置の電流−電圧特性を示すグラフである。
【０１０１】電流−電圧特性のグラフは、横軸に印加電
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
圧、縦軸に電流をとっている。実線で示したものがアン
タイ・ヒューズの導通がとれていないときの、点線で示
したものが導通がとれているときのものである。なお、
グラフの縦軸は導通がとれていないときのものと導通が
とれているときのものでは異なり、導通がとれていない
ときの電流値は誇張されて記載されている。
【０１０２】図２２（ｂ）は、図２１の本発明の実施例
による塩素を不純物として含むｎ型の硫化亜鉛膜と絶縁
膜として作用する二酸化シリコン膜を用いた半導体記憶
装置の信頼性試験の結果を示すグラフである。
による塩素を不純物として含むｎ型の硫化亜鉛膜と絶縁
膜として作用する二酸化シリコン膜を用いた半導体記憶
装置の信頼性試験の結果を示すグラフである。
【０１０３】測定条件は、印加電圧５．５Ｖ、温度１５
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
０℃である。信頼性試験のグラフは、横軸に経過時間、
縦軸に電流をとっている。実線で示したものがアンタイ
・ヒューズの導通がとれていないときの、点線で示した
ものが導通がとれているときのものである。なお、グラ
フの縦軸は導通がとれていないときのものと導通がとれ
ているときのものでは異なり、導通がとれていないとき
の電流値は誇張されて記載されている。
【０１０４】図２２（ｃ）は、図２１の本発明の実施例
による塩素を不純物として含むｎ型の硫化亜鉛膜と絶縁
膜として作用する二酸化シリコン膜を用いた半導体記憶
装置の発光強度−電圧特性を示すグラフである。
による塩素を不純物として含むｎ型の硫化亜鉛膜と絶縁
膜として作用する二酸化シリコン膜を用いた半導体記憶
装置の発光強度−電圧特性を示すグラフである。
【０１０５】発光強度−電圧特性のグラフは、横軸に印
加電圧、縦軸に発光強度をとっている。実線で示したも
のがアンタイ・ヒューズの導通がとれていないときの発
光強度の順方向印加電圧依存性で、導通がとれていると
きには当然ながら発光現象は見られない。
加電圧、縦軸に発光強度をとっている。実線で示したも
のがアンタイ・ヒューズの導通がとれていないときの発
光強度の順方向印加電圧依存性で、導通がとれていると
きには当然ながら発光現象は見られない。
【０１０６】
【発明の効果】以上説明したように、本発明の実施例に
よる半導体記憶装置により、以下のような効果が得られ
るようになった。
よる半導体記憶装置により、以下のような効果が得られ
るようになった。
【０１０７】（効果１） 図２（ａ）と図２４（ａ）の
比較からわかる通り、硫化亜鉛膜を用いたアンタイ・ヒ
ューズにより、従来の非晶質シリコン膜を用いたアンタ
イ・ヒューズより高いオン電流、低いリーク電流の特性
を持つ半導体記憶装置が実現できた。また図２（ｂ）と
図２４（ｂ）の比較からわかる通り、硫化亜鉛膜を用い
たアンタイ・ヒューズにより、従来の非晶質シリコン膜
を用いたアンタイ・ヒューズより経時変化の小さい半導
体記憶装置が実現できた。
比較からわかる通り、硫化亜鉛膜を用いたアンタイ・ヒ
ューズにより、従来の非晶質シリコン膜を用いたアンタ
イ・ヒューズより高いオン電流、低いリーク電流の特性
を持つ半導体記憶装置が実現できた。また図２（ｂ）と
図２４（ｂ）の比較からわかる通り、硫化亜鉛膜を用い
たアンタイ・ヒューズにより、従来の非晶質シリコン膜
を用いたアンタイ・ヒューズより経時変化の小さい半導
体記憶装置が実現できた。
【０１０８】（効果２） 図４（ａ）と図２４（ａ）の
比較からわかる通り、ガリウム砒素膜を用いたアンタイ
・ヒューズにより、従来の非晶質シリコン膜を用いたア
ンタイ・ヒューズより高いオン電流、低いリーク電流の
特性を持つ半導体記憶装置が実現できた。また図４
（ｂ）と図２４（ｂ）の比較からわかる通り、ガリウム
砒素膜を用いたアンタイ・ヒューズにより、従来の非晶
質シリコン膜を用いたアンタイ・ヒューズより経時変化
の小さい半導体記憶装置が実現できた。
比較からわかる通り、ガリウム砒素膜を用いたアンタイ
・ヒューズにより、従来の非晶質シリコン膜を用いたア
ンタイ・ヒューズより高いオン電流、低いリーク電流の
特性を持つ半導体記憶装置が実現できた。また図４
（ｂ）と図２４（ｂ）の比較からわかる通り、ガリウム
砒素膜を用いたアンタイ・ヒューズにより、従来の非晶
質シリコン膜を用いたアンタイ・ヒューズより経時変化
の小さい半導体記憶装置が実現できた。
【０１０９】（効果３） 図６（ａ）と図２（ａ）の比
較からわかる通り、硫化亜鉛とセレン化亜鉛の混合物よ
りなる膜を用いたアンタイ・ヒューズにより、先の硫化
亜鉛膜を用いたアンタイ・ヒューズよりさらに高いオン
電流、低いリーク電流の特性を持つ半導体記憶装置が実
現できた。また図４（ｂ）と図２（ｂ）の比較からわか
る通り、硫化亜鉛とセレン化亜鉛の混合物よりなる膜を
用いたアンタイ・ヒューズにより、先の硫化亜鉛膜を用
いたアンタイ・ヒューズよりさらに経時変化の小さい半
導体記憶装置が実現できた。
較からわかる通り、硫化亜鉛とセレン化亜鉛の混合物よ
りなる膜を用いたアンタイ・ヒューズにより、先の硫化
亜鉛膜を用いたアンタイ・ヒューズよりさらに高いオン
電流、低いリーク電流の特性を持つ半導体記憶装置が実
現できた。また図４（ｂ）と図２（ｂ）の比較からわか
る通り、硫化亜鉛とセレン化亜鉛の混合物よりなる膜を
用いたアンタイ・ヒューズにより、先の硫化亜鉛膜を用
いたアンタイ・ヒューズよりさらに経時変化の小さい半
導体記憶装置が実現できた。
【０１１０】（効果４） 図８（ａ）と図２（ａ）の比
較からわかる通り、硫化亜鉛とセレン化亜鉛の超格子構
造よりなる膜を用いたアンタイ・ヒューズにより、先の
硫化亜鉛膜を用いたアンタイ・ヒューズよりさらに高い
オン電流、低いリーク電流の特性を持つ半導体記憶装置
が実現できた。また図８（ｂ）と図２（ｂ）の比較から
わかる通り、硫化亜鉛とセレン化亜鉛の超格子構造より
なる膜を用いたアンタイ・ヒューズにより、先の硫化亜
鉛膜を用いたアンタイ・ヒューズよりさらに経時変化の
小さい半導体記憶装置が実現できた。
較からわかる通り、硫化亜鉛とセレン化亜鉛の超格子構
造よりなる膜を用いたアンタイ・ヒューズにより、先の
硫化亜鉛膜を用いたアンタイ・ヒューズよりさらに高い
オン電流、低いリーク電流の特性を持つ半導体記憶装置
が実現できた。また図８（ｂ）と図２（ｂ）の比較から
わかる通り、硫化亜鉛とセレン化亜鉛の超格子構造より
なる膜を用いたアンタイ・ヒューズにより、先の硫化亜
鉛膜を用いたアンタイ・ヒューズよりさらに経時変化の
小さい半導体記憶装置が実現できた。
【０１１１】（効果５） 図１０（ａ）と図２（ａ）の
比較からわかる通り、窒素を含む硫化亜鉛膜を用いたア
ンタイ・ヒューズにより、先の硫化亜鉛膜を用いたアン
タイ・ヒューズよりさらに高いオン電流、低いリーク電
流の特性を持つ半導体記憶装置が実現できた。また図１
０（ｂ）と図２（ｂ）の比較からわかる通り、窒素を含
む硫化亜鉛膜を用いたアンタイ・ヒューズにより、先の
硫化亜鉛膜を用いたアンタイ・ヒューズよりさらに経時
変化の小さい半導体記憶装置が実現できた。
比較からわかる通り、窒素を含む硫化亜鉛膜を用いたア
ンタイ・ヒューズにより、先の硫化亜鉛膜を用いたアン
タイ・ヒューズよりさらに高いオン電流、低いリーク電
流の特性を持つ半導体記憶装置が実現できた。また図１
０（ｂ）と図２（ｂ）の比較からわかる通り、窒素を含
む硫化亜鉛膜を用いたアンタイ・ヒューズにより、先の
硫化亜鉛膜を用いたアンタイ・ヒューズよりさらに経時
変化の小さい半導体記憶装置が実現できた。
【０１１２】（効果６） 図１２（ａ）と図４（ａ）の
比較からわかる通り、クロムを含むガリウム砒素膜を用
いたアンタイ・ヒューズにより、先のガリウム砒素膜を
用いたアンタイ・ヒューズよりさらに高いオン電流、低
いリーク電流の特性を持つ半導体記憶装置が実現でき
た。また図１２（ｂ）と図２（ｂ）の比較からわかる通
り、クロムを含むガリウム砒素膜を用いたアンタイ・ヒ
ューズにより、先のガリウム砒素膜を用いたアンタイ・
ヒューズよりさらに経時変化の小さい半導体記憶装置が
実現できた。
比較からわかる通り、クロムを含むガリウム砒素膜を用
いたアンタイ・ヒューズにより、先のガリウム砒素膜を
用いたアンタイ・ヒューズよりさらに高いオン電流、低
いリーク電流の特性を持つ半導体記憶装置が実現でき
た。また図１２（ｂ）と図２（ｂ）の比較からわかる通
り、クロムを含むガリウム砒素膜を用いたアンタイ・ヒ
ューズにより、先のガリウム砒素膜を用いたアンタイ・
ヒューズよりさらに経時変化の小さい半導体記憶装置が
実現できた。
【０１１３】（効果７） 図１４（ａ）と図２４（ａ）
の比較からわかる通り、イントリンシックな非晶質シリ
コン膜と燐を不純物として含むｎ型の非晶質シリコン膜
を用いたアンタイ・ヒューズにより、従来の非晶質シリ
コン膜を用いたアンタイ・ヒューズより高いオン電流、
低いリーク電流の特性を持つ半導体記憶装置が実現でき
た。また図１４（ｂ）と図２４（ｂ）の比較からわかる
通り、イントリンシックな非晶質シリコン膜と燐を不純
物として含むｎ型の非晶質シリコン膜を用いたアンタイ
・ヒューズにより、従来の非晶質シリコン膜を用いたア
ンタイ・ヒューズより経時変化の小さい半導体記憶装置
が実現できた。
の比較からわかる通り、イントリンシックな非晶質シリ
コン膜と燐を不純物として含むｎ型の非晶質シリコン膜
を用いたアンタイ・ヒューズにより、従来の非晶質シリ
コン膜を用いたアンタイ・ヒューズより高いオン電流、
低いリーク電流の特性を持つ半導体記憶装置が実現でき
た。また図１４（ｂ）と図２４（ｂ）の比較からわかる
通り、イントリンシックな非晶質シリコン膜と燐を不純
物として含むｎ型の非晶質シリコン膜を用いたアンタイ
・ヒューズにより、従来の非晶質シリコン膜を用いたア
ンタイ・ヒューズより経時変化の小さい半導体記憶装置
が実現できた。
【０１１４】（効果８） 図１６（ａ）と図２４（ａ）
の比較からわかる通り、燐を不純物として含むｎ型の非
晶質シリコン膜とボロンを不純物として含むｐ型の非晶
質シリコン膜を用いたアンタイ・ヒューズにより、従来
の非晶質シリコン膜を用いたアンタイ・ヒューズより高
いオン電流、低いリーク電流の特性を持つ半導体記憶装
置が実現できた。また図１６（ｂ）と図２４（ｂ）の比
較からわかる通り、燐を不純物として含むｎ型の非晶質
シリコン膜とボロンを不純物として含むｐ型の非晶質シ
リコン膜を用いたアンタイ・ヒューズにより、従来の非
晶質シリコン膜を用いたアンタイ・ヒューズより経時変
化の小さい半導体記憶装置が実現できた。
の比較からわかる通り、燐を不純物として含むｎ型の非
晶質シリコン膜とボロンを不純物として含むｐ型の非晶
質シリコン膜を用いたアンタイ・ヒューズにより、従来
の非晶質シリコン膜を用いたアンタイ・ヒューズより高
いオン電流、低いリーク電流の特性を持つ半導体記憶装
置が実現できた。また図１６（ｂ）と図２４（ｂ）の比
較からわかる通り、燐を不純物として含むｎ型の非晶質
シリコン膜とボロンを不純物として含むｐ型の非晶質シ
リコン膜を用いたアンタイ・ヒューズにより、従来の非
晶質シリコン膜を用いたアンタイ・ヒューズより経時変
化の小さい半導体記憶装置が実現できた。
【０１１５】（効果９） 図１８（ａ）と図２４（ａ）
の比較からわかる通り、ｎ型のガリウム砒素膜とｐ型の
ガリウム砒素膜を用いたアンタイ・ヒューズにより、従
来の非晶質シリコン膜を用いたアンタイ・ヒューズより
高いオン電流、低いリーク電流の特性を持つ半導体記憶
装置が実現できた。また図１８（ｂ）と図２４（ｂ）の
比較からわかる通り、ｎ型のガリウム砒素膜とｐ型のガ
リウム砒素膜を用いたアンタイ・ヒューズにより、従来
の非晶質シリコン膜を用いたアンタイ・ヒューズより経
時変化の小さい半導体記憶装置が実現できた。さらに図
１８（ｃ）のように、順方向バイアスをアンタイ・ヒュ
ーズに印加することで導通がとれていない状態であるこ
とを発光により視覚的に確認でき、アンタイ・ヒューズ
の導通がとれているのかどうかをきわめて容易に確認す
ることが出来るようになった。
の比較からわかる通り、ｎ型のガリウム砒素膜とｐ型の
ガリウム砒素膜を用いたアンタイ・ヒューズにより、従
来の非晶質シリコン膜を用いたアンタイ・ヒューズより
高いオン電流、低いリーク電流の特性を持つ半導体記憶
装置が実現できた。また図１８（ｂ）と図２４（ｂ）の
比較からわかる通り、ｎ型のガリウム砒素膜とｐ型のガ
リウム砒素膜を用いたアンタイ・ヒューズにより、従来
の非晶質シリコン膜を用いたアンタイ・ヒューズより経
時変化の小さい半導体記憶装置が実現できた。さらに図
１８（ｃ）のように、順方向バイアスをアンタイ・ヒュ
ーズに印加することで導通がとれていない状態であるこ
とを発光により視覚的に確認でき、アンタイ・ヒューズ
の導通がとれているのかどうかをきわめて容易に確認す
ることが出来るようになった。
【０１１６】（効果１０） 図２０（ａ）と図２４
（ａ）の比較からわかる通り、燐を不純物として含むｎ
型の非晶質シリコン膜と絶縁膜として作用する二酸化シ
リコン膜を用いたアンタイ・ヒューズにより、従来の非
晶質シリコン膜を用いたアンタイ・ヒューズより高いオ
ン電流、低いリーク電流の特性を持つ半導体記憶装置が
実現できた。また図１６（ｂ）と図２４（ｂ）の比較か
らわかる通り、燐を不純物として含むｎ型の非晶質シリ
コン膜と絶縁膜として作用する二酸化シリコン膜を用い
たアンタイ・ヒューズにより、従来の非晶質シリコン膜
を用いたアンタイ・ヒューズより経時変化の小さい半導
体記憶装置が実現できた。
（ａ）の比較からわかる通り、燐を不純物として含むｎ
型の非晶質シリコン膜と絶縁膜として作用する二酸化シ
リコン膜を用いたアンタイ・ヒューズにより、従来の非
晶質シリコン膜を用いたアンタイ・ヒューズより高いオ
ン電流、低いリーク電流の特性を持つ半導体記憶装置が
実現できた。また図１６（ｂ）と図２４（ｂ）の比較か
らわかる通り、燐を不純物として含むｎ型の非晶質シリ
コン膜と絶縁膜として作用する二酸化シリコン膜を用い
たアンタイ・ヒューズにより、従来の非晶質シリコン膜
を用いたアンタイ・ヒューズより経時変化の小さい半導
体記憶装置が実現できた。
【０１１７】（効果１１） 図２２（ａ）と図２４
（ａ）の比較からわかる通り、塩素を不純物として含む
ｎ型の硫化亜鉛膜と絶縁膜として作用する二酸化シリコ
ン膜を用いたアンタイ・ヒューズにより、従来の非晶質
シリコン膜を用いたアンタイ・ヒューズより高いオン電
流、低いリーク電流の特性を持つ半導体記憶装置が実現
できた。また図２２（ｂ）と図２４（ｂ）の比較からわ
かる通り、塩素を不純物として含むｎ型の硫化亜鉛膜と
絶縁膜として作用する二酸化シリコン膜を用いたアンタ
イ・ヒューズにより、従来の非晶質シリコン膜を用いた
アンタイ・ヒューズより経時変化の小さい半導体記憶装
置が実現できた。さらに図２２（ｃ）のように、順方向
バイアスをアンタイ・ヒューズに印加することで導通が
とれていない状態であることを発光により視覚的に確認
でき、アンタイ・ヒューズの導通がとれているのかどう
かをきわめて容易に確認することが出来るようになっ
た。
（ａ）の比較からわかる通り、塩素を不純物として含む
ｎ型の硫化亜鉛膜と絶縁膜として作用する二酸化シリコ
ン膜を用いたアンタイ・ヒューズにより、従来の非晶質
シリコン膜を用いたアンタイ・ヒューズより高いオン電
流、低いリーク電流の特性を持つ半導体記憶装置が実現
できた。また図２２（ｂ）と図２４（ｂ）の比較からわ
かる通り、塩素を不純物として含むｎ型の硫化亜鉛膜と
絶縁膜として作用する二酸化シリコン膜を用いたアンタ
イ・ヒューズにより、従来の非晶質シリコン膜を用いた
アンタイ・ヒューズより経時変化の小さい半導体記憶装
置が実現できた。さらに図２２（ｃ）のように、順方向
バイアスをアンタイ・ヒューズに印加することで導通が
とれていない状態であることを発光により視覚的に確認
でき、アンタイ・ヒューズの導通がとれているのかどう
かをきわめて容易に確認することが出来るようになっ
た。
【図１】 本発明の実施例による硫化亜鉛膜を用いた半
導体記憶装置の構造の一例を示す図。
導体記憶装置の構造の一例を示す図。
【図２】 図１の本発明の実施例による硫化亜鉛膜を用
いた半導体記憶装置の電流−電圧特性を示すグラフおよ
び信頼性試験の結果を示すグラフ。
いた半導体記憶装置の電流−電圧特性を示すグラフおよ
び信頼性試験の結果を示すグラフ。
【図３】 本発明の実施例によるガリウム砒素膜を用い
た半導体記憶装置の構造の一例を示す図。
た半導体記憶装置の構造の一例を示す図。
【図４】 図３の本発明の実施例によるガリウム砒素膜
を用いた半導体記憶装置の電流−電圧特性を示すグラフ
および信頼性試験の結果を示すグラフ。
を用いた半導体記憶装置の電流−電圧特性を示すグラフ
および信頼性試験の結果を示すグラフ。
【図５】 本発明の実施例による、硫化亜鉛とセレン化
亜鉛の混合物よりなる膜を用いた半導体記憶装置の構造
の一例を示す図。
亜鉛の混合物よりなる膜を用いた半導体記憶装置の構造
の一例を示す図。
【図６】 図５の本発明の実施例による硫化亜鉛とセレ
ン化亜鉛の混合物よりなる膜を用いた半導体記憶装置の
電流−電圧特性を示すグラフおよび信頼性試験の結果を
示すグラフ。
ン化亜鉛の混合物よりなる膜を用いた半導体記憶装置の
電流−電圧特性を示すグラフおよび信頼性試験の結果を
示すグラフ。
【図７】 本発明の実施例による、硫化亜鉛とセレン化
亜鉛の超格子構造よりなる膜を用いた半導体記憶装置の
構造の一例を示す図。
亜鉛の超格子構造よりなる膜を用いた半導体記憶装置の
構造の一例を示す図。
【図８】 図７の本発明の実施例による硫化亜鉛とセレ
ン化亜鉛の超格子構造よりなる膜を用いた半導体記憶装
置の電流−電圧特性を示すグラフおよび信頼性試験の結
果を示すグラフ。
ン化亜鉛の超格子構造よりなる膜を用いた半導体記憶装
置の電流−電圧特性を示すグラフおよび信頼性試験の結
果を示すグラフ。
【図９】 本発明の実施例による窒素を含む硫化亜鉛膜
を用いた半導体記憶装置の構造の一例を示す図。
を用いた半導体記憶装置の構造の一例を示す図。
【図１０】 図９の本発明の実施例による窒素を含む硫
化亜鉛膜を用いた半導体記憶装置の電流−電圧特性を示
すグラフおよび信頼性試験の結果を示すグラフ。
化亜鉛膜を用いた半導体記憶装置の電流−電圧特性を示
すグラフおよび信頼性試験の結果を示すグラフ。
【図１１】 本発明の実施例によるクロムを含むガリウ
ム砒素膜を用いた半導体記憶装置の構造の一例を示す
図。
ム砒素膜を用いた半導体記憶装置の構造の一例を示す
図。
【図１２】 図１１の本発明の実施例によるクロムを含
むガリウム砒素膜を用いた半導体記憶装置の電流−電圧
特性を示すグラフおよび信頼性試験の結果を示すグラ
フ。
むガリウム砒素膜を用いた半導体記憶装置の電流−電圧
特性を示すグラフおよび信頼性試験の結果を示すグラ
フ。
【図１３】 本発明の実施例によるイントリンシックな
非晶質シリコン膜と燐を不純物として含むｎ型の非晶質
シリコン膜を用いた半導体記憶装置の構造の一例を示す
図。
非晶質シリコン膜と燐を不純物として含むｎ型の非晶質
シリコン膜を用いた半導体記憶装置の構造の一例を示す
図。
【図１４】 図１３の本発明の実施例によるイントリン
シックな非晶質シリコン膜と燐を不純物として含むｎ型
の非晶質シリコン膜を用いた半導体記憶装置の電流−電
圧特性を示すグラフおよび信頼性試験の結果を示すグラ
フ。
シックな非晶質シリコン膜と燐を不純物として含むｎ型
の非晶質シリコン膜を用いた半導体記憶装置の電流−電
圧特性を示すグラフおよび信頼性試験の結果を示すグラ
フ。
【図１５】 本発明の実施例による燐を不純物として含
むｎ型の非晶質シリコン膜とボロンを不純物として含む
ｐ型の非晶質シリコン膜を用いた半導体記憶装置の構造
の一例を示す図。
むｎ型の非晶質シリコン膜とボロンを不純物として含む
ｐ型の非晶質シリコン膜を用いた半導体記憶装置の構造
の一例を示す図。
【図１６】 図１５の本発明の実施例による燐を不純物
として含むｎ型の非晶質シリコン膜とボロンを不純物と
して含むｐ型の非晶質シリコン膜を用いた半導体記憶装
置の電流−電圧特性を示すグラフおよび信頼性試験の結
果を示すグラフ。
として含むｎ型の非晶質シリコン膜とボロンを不純物と
して含むｐ型の非晶質シリコン膜を用いた半導体記憶装
置の電流−電圧特性を示すグラフおよび信頼性試験の結
果を示すグラフ。
【図１７】 本発明の実施例によるｎ型のガリウム砒素
膜とｐ型のガリウム砒素膜を用いた半導体記憶装置の構
造の一例を示す図。
膜とｐ型のガリウム砒素膜を用いた半導体記憶装置の構
造の一例を示す図。
【図１８】 図１７の本発明の実施例によるガリウム砒
素膜を用いた半導体記憶装置の電流−電圧特性を示すグ
ラフ、信頼性試験の結果を示すグラフ、および発光強度
−電圧特性を示すグラフ。
素膜を用いた半導体記憶装置の電流−電圧特性を示すグ
ラフ、信頼性試験の結果を示すグラフ、および発光強度
−電圧特性を示すグラフ。
【図１９】 本発明の実施例による燐を不純物として含
むｎ型の非晶質シリコン膜と絶縁膜として作用する二酸
化シリコン膜を用いた半導体記憶装置の構造の一例を示
す図。
むｎ型の非晶質シリコン膜と絶縁膜として作用する二酸
化シリコン膜を用いた半導体記憶装置の構造の一例を示
す図。
【図２０】 図１９の本発明の実施例による燐を不純物
として含むｎ型の非晶質シリコン膜と絶縁膜として作用
する二酸化シリコン膜を用いた半導体記憶装置の電流−
電圧特性を示すグラフおよび信頼性試験の結果を示すグ
ラフ。
として含むｎ型の非晶質シリコン膜と絶縁膜として作用
する二酸化シリコン膜を用いた半導体記憶装置の電流−
電圧特性を示すグラフおよび信頼性試験の結果を示すグ
ラフ。
【図２１】 本発明の実施例による塩素を不純物として
含むｎ型の硫化亜鉛膜と絶縁膜として作用する二酸化シ
リコン膜を用いた半導体記憶装置の構造の一例を示す
図。
含むｎ型の硫化亜鉛膜と絶縁膜として作用する二酸化シ
リコン膜を用いた半導体記憶装置の構造の一例を示す
図。
【図２２】 図２１の本発明の実施例による塩素を不純
物として含むｎ型の硫化亜鉛膜と絶縁膜として作用する
二酸化シリコン膜を用いた半導体記憶装置の電流−電圧
特性を示すグラフ、信頼性試験の結果を示すグラフ、発
光強度−電圧特性を示すグラフ。
物として含むｎ型の硫化亜鉛膜と絶縁膜として作用する
二酸化シリコン膜を用いた半導体記憶装置の電流−電圧
特性を示すグラフ、信頼性試験の結果を示すグラフ、発
光強度−電圧特性を示すグラフ。
【図２３】 従来の非晶質シリコン膜を用いた半導体記
憶装置の構造の一例を示す図。
憶装置の構造の一例を示す図。
【図２４】 図２３の従来の非晶質シリコン膜を用いた
半導体記憶装置の電流−電圧特性を示すグラフおよび信
頼性試験の結果を示すグラフ。
半導体記憶装置の電流−電圧特性を示すグラフおよび信
頼性試験の結果を示すグラフ。
１０１ シリコン基板 １０２ 第１のアルミニウム−銅合金膜 １０３ 第１の窒化チタン膜 １０４ 二酸化シリコン膜 １０５ 硫化亜鉛膜 １０６ 第２の窒化チタン膜 １０７ 第２のアルミニウム−銅合金膜 ３０５ ガリウム砒素膜 ５０５ 硫化亜鉛とセレン化亜鉛の混合物よりなる膜 ７０５ 硫化亜鉛とセレン化亜鉛の超格子構造よりなる
膜 ９０５ 窒素を含む硫化亜鉛膜 １１０５ クロムを含むガリウム砒素膜 １３０５ イントリンシックな非晶質シリコン膜 １３０６ 燐を不純物として含むｎ型の非晶質シリコン
膜 １５０５ 燐を不純物として含むｎ型の非晶質シリコン
膜 １５０６ ボロンを不純物として含むｐ型の非晶質シリ
コン膜 １７０５ ｎ型のガリウム砒素膜 １７０６ ｐ型のガリウム砒素膜 １７０７ ＩＴＯ膜 １９０５ 燐を不純物として含むｎ型の非晶質シリコン
膜 １９０６ 二酸化シリコン膜 ２１０５ 塩素を不純物として含むｎ型の硫化亜鉛膜 ２１０６ 二酸化シリコン膜 ２１０７ ＩＴＯ膜 ２３０５ 非晶質シリコン膜
膜 ９０５ 窒素を含む硫化亜鉛膜 １１０５ クロムを含むガリウム砒素膜 １３０５ イントリンシックな非晶質シリコン膜 １３０６ 燐を不純物として含むｎ型の非晶質シリコン
膜 １５０５ 燐を不純物として含むｎ型の非晶質シリコン
膜 １５０６ ボロンを不純物として含むｐ型の非晶質シリ
コン膜 １７０５ ｎ型のガリウム砒素膜 １７０６ ｐ型のガリウム砒素膜 １７０７ ＩＴＯ膜 １９０５ 燐を不純物として含むｎ型の非晶質シリコン
膜 １９０６ 二酸化シリコン膜 ２１０５ 塩素を不純物として含むｎ型の硫化亜鉛膜 ２１０６ 二酸化シリコン膜 ２１０７ ＩＴＯ膜 ２３０５ 非晶質シリコン膜
Claims (21)
- 【請求項１】 第１の導電層と第２の導電層の間に、Ｉ
Ｉ−ＶＩ族化合物半導体膜を狭持してなる構造を有する
ことを特徴とする半導体記憶装置。 - 【請求項２】 請求項１記載の半導体記憶装置におい
て、ＩＩ−ＶＩ族化合物半導体が、硫化亜鉛、セレン化
亜鉛、テルル化亜鉛、アンチモン化亜鉛、硫化カドミウ
ム、セレン化カドミウム、テルル化カドミウム、アンチ
モン化カドミウム、硫化水銀、セレン化水銀、テルル化
水銀、アンチモン化水銀のいづれかであることを特徴と
する半導体記憶装置。 - 【請求項３】 第１の導電層と第２の導電層の間に、Ｉ
ＩＩ−Ｖ族化合物半導体膜を狭持してなる構造を有する
ことを特徴とする半導体記憶装置。 - 【請求項４】 請求項３記載の半導体記憶装置におい
て、ＩＩＩ−Ｖ族化合物半導体が、インジウム燐、イン
ジウム砒素、窒化ガリウム、ガリウム燐、ガリウム砒
素、ガリウムアンチモン、インジウム燐、インジウム砒
素のいづれかであることを特徴とする半導体記憶装置。 - 【請求項５】 第１の導電層と第２の導電層の間に、Ｉ
Ｉ−ＶＩ族化合物半導体の２種類以上のものの混合物よ
りなる膜を狭持させてなる構造を有することを特徴とす
る半導体記憶装置。 - 【請求項６】 第１の導電層と第２の導電層の間に、Ｉ
ＩＩ−Ｖ族化合物半導体の２種類以上のものの混合物よ
りなる膜を狭持させてなる構造を有することを特徴とす
る半導体記憶装置。 - 【請求項７】 第１の導電層と第２の導電層の間に、Ｉ
Ｉ−ＶＩ族化合物半導体の２種類以上のものの層を各層
少なくとも１層以上交互に積層させた膜を狭持させてな
る構造を有することを特徴とする半導体記憶装置。 - 【請求項８】 第１の導電層と第２の導電層の間に、Ｉ
ＩＩ−Ｖ族化合物半導体の２種類以上のものの層を各層
少なくとも１層以上交互に積層させた膜を狭持させてな
る構造を有することを特徴とする半導体記憶装置。 - 【請求項９】 第１の導電層と第２の導電層の間に、Ｖ
族元素を含むＩＩ−ＶＩ族化合物半導体膜、またはＶ族
元素を含むＩＩ−ＶＩ族化合物半導体の２種類以上のも
のの混合膜、またはＩＩ−ＶＩ族化合物半導体の２種類
以上のものの層を各層少なくとも１層以上交互に積層さ
せた膜の少なくとも１層がＶ族元素を含む膜を狭持して
なる構造を有することを特徴とする半導体記憶装置。 - 【請求項１０】 請求項９記載の半導体記憶装置におい
て、Ｖ族元素が、窒素、燐、砒素、アンチモンのいづれ
かであることを特徴とする半導体記憶装置。 - 【請求項１１】 第１の導電層と第２の導電層の間に、
深い準位を形成する元素を含むＩＩＩ−Ｖ族化合物半導
体膜、または深い準位を形成する元素を含むＩＩＩ−Ｖ
族化合物半導体の２種類以上のものの混合膜、またはＩ
ＩＩ−Ｖ族化合物半導体の２種類以上のものの層を各層
少なくとも１層以上交互に積層させた膜の少なくとも１
層が深い準位を形成する元素を含む膜を狭持してなる構
造を有することを特徴とする半導体記憶装置。 - 【請求項１２】 請求項１１記載の半導体記憶装置にお
いて、深い準位を形成する元素が、クロム、鉄、金、
銅、ニッケル、タングステン、モリブデン、バナジウ
ム、イリジウム、オスミウムのいづれかであることを特
徴とする半導体記憶装置。 - 【請求項１３】 第１の導電層と第２の導電層の間に不
純物を含まない半導体膜と不純物を含む半導体膜を挾持
させてなる構造を有することを特徴とする半導体記憶装
置。 - 【請求項１４】 第１の導電層と第２の導電層の間にｎ
型の導電型の不純物を含む半導体膜とｐ型の導電型の不
純物を含む半導体膜を挾持させてなる構造を有すること
を特徴とする半導体記憶装置。 - 【請求項１５】 請求項１４記載の半導体記憶装置にお
いて、第１の導電層と第２の導電層の少なくとも一方が
概ね透明であることを特徴とする半導体記憶装置。 - 【請求項１６】 請求項１４および請求項１５記載の半
導体記憶装置において、ｎ型の導電型の不純物を含む半
導体膜とｐ型の導電型の不純物を含む半導体膜が共にＩ
ＩＩ−Ｖ族化合物半導体であることを特徴とする半導体
記憶装置。 - 【請求項１７】 請求項１６記載の半導体記憶装置にお
いて、ＩＩＩ−Ｖ族化合物半導体が、インジウム燐、イ
ンジウム砒素、窒化ガリウム、ガリウム燐、ガリウム砒
素、ガリウムアンチモン、インジウム燐、インジウム砒
素のいづれかであることを特徴とする半導体記憶装置。 - 【請求項１８】 第１の導電層と第２の導電層の間に不
純物を含む半導体膜と絶縁膜を挾持させてなる構造を有
することを特徴とする半導体記憶装置。 - 【請求項１９】 請求項１８の半導体記憶装置におい
て、第１の導電層と第２の導電層の少なくとも一方が概
ね透明であることを特徴とする半導体記憶装置。 - 【請求項２０】 請求項１８及び請求項１９記載の半導
体記憶装置において、不純物を含む半導体膜がＩＩ−Ｖ
Ｉ族化合物半導体であることを特徴とする半導体記憶装
置。 - 【請求項２１】 請求項２０記載の半導体記憶装置にお
いて、ＩＩ−ＶＩ族化合物半導体が、硫化亜鉛、セレン
化亜鉛、テルル化亜鉛、アンチモン化亜鉛、硫化カドミ
ウム、セレン化カドミウム、テルル化カドミウム、アン
チモン化カドミウム、硫化水銀、セレン化水銀、テルル
化水銀、アンチモン化水銀のいづれかであることを特徴
とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185347A JPH0745793A (ja) | 1993-07-27 | 1993-07-27 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5185347A JPH0745793A (ja) | 1993-07-27 | 1993-07-27 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745793A true JPH0745793A (ja) | 1995-02-14 |
Family
ID=16169207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5185347A Pending JPH0745793A (ja) | 1993-07-27 | 1993-07-27 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745793A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322882B1 (ko) * | 1999-06-29 | 2002-02-08 | 박종섭 | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 |
| KR100328709B1 (ko) * | 1999-07-07 | 2002-03-20 | 박종섭 | 프로그래밍 부위 형성방법 |
| JP2008258598A (ja) * | 2007-03-14 | 2008-10-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2011211215A (ja) * | 2004-10-29 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
1993
- 1993-07-27 JP JP5185347A patent/JPH0745793A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100322882B1 (ko) * | 1999-06-29 | 2002-02-08 | 박종섭 | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 |
| KR100328709B1 (ko) * | 1999-07-07 | 2002-03-20 | 박종섭 | 프로그래밍 부위 형성방법 |
| JP2011211215A (ja) * | 2004-10-29 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2008258598A (ja) * | 2007-03-14 | 2008-10-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8981524B2 (en) | 2007-03-14 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a plurality of antifuse memory cells |
| US9356030B2 (en) | 2007-03-14 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having antifuse with semiconductor and insulating films as intermediate layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3617824A (en) | Mos device with a metal-silicide gate | |
| KR900002912B1 (ko) | 전자 매트릭스 어레이(eletronic matrix array) 및 그 제조방법 | |
| JP3256603B2 (ja) | 半導体装置及びその製造方法 | |
| US4677742A (en) | Electronic matrix arrays and method for making the same | |
| US4868616A (en) | Amorphous electronic matrix array for liquid crystal display | |
| US5210598A (en) | Semiconductor element having a resistance state transition region of two-layer structure | |
| US5311039A (en) | PROM and ROM memory cells | |
| US3434020A (en) | Ohmic contacts consisting of a first level of molybdenum-gold mixture of gold and vanadium and a second level of molybdenum-gold | |
| US5378652A (en) | Method of making a through hole in multi-layer insulating films | |
| US6320202B1 (en) | Bottom-gated thin film transistors comprising germanium in a channel region | |
| CA1161970A (en) | Diode and rom device using same | |
| US5278099A (en) | Method for manufacturing a semiconductor device having wiring electrodes | |
| US5166901A (en) | Programmable memory cell structure including a refractory metal barrier layer | |
| IE53027B1 (en) | Programmable cells and arrays | |
| CN101110468A (zh) | 包含纳米复合材料绝缘体的相变存储单元 | |
| JPH0666455B2 (ja) | 半導体デバイス | |
| FR2649831A1 (fr) | Dispositif soi-mos presentant une structure de paroi laterale conductrice et procede pour sa fabrication | |
| US20020154496A1 (en) | Window for light-emitting diode | |
| US4447823A (en) | SOS p--n Junction device with a thick oxide wiring insulation layer | |
| EP0472804B1 (en) | Copper germanium compounds capable of being produced at low temperature | |
| US5116780A (en) | Method of manufacturing a semiconductor device having improved contact resistance characteristics | |
| KR940008564B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH0745793A (ja) | 半導体記憶装置 | |
| JPS58500464A (ja) | 電子回路 | |
| US11545624B2 (en) | Phase change memory cell resistive liner |