JP2001203382A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001203382A JP2001203382A JP2000013275A JP2000013275A JP2001203382A JP 2001203382 A JP2001203382 A JP 2001203382A JP 2000013275 A JP2000013275 A JP 2000013275A JP 2000013275 A JP2000013275 A JP 2000013275A JP 2001203382 A JP2001203382 A JP 2001203382A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor
- insulating film
- light
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000000126 substance Substances 0.000 claims abstract description 20
- 239000004054 semiconductor nanocrystal Substances 0.000 claims abstract description 11
- 229910052761 rare earth metal Inorganic materials 0.000 claims abstract description 10
- 239000013081 microcrystal Substances 0.000 claims abstract description 5
- 239000000969 carrier Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000007704 transition Effects 0.000 abstract description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 8
- 230000003287 optical effect Effects 0.000 abstract description 6
- 229910052691 Erbium Inorganic materials 0.000 abstract description 4
- 229910052693 Europium Inorganic materials 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000000758 substrate Substances 0.000 description 14
- 230000006870 function Effects 0.000 description 12
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000002159 nanocrystal Substances 0.000 description 6
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005264 electron capture Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 101150051106 SWEET11 gene Proteins 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910007933 Si-M Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008318 Si—M Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000752 ionisation method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Led Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Luminescent Compositions (AREA)
Abstract
(57)【要約】
【課題】 高い発光効率を容易且つ確実に得ることがで
き、従来のＳｉ−ＭＯＳトランジスタ構造との整合性に
優れ、光インターコネクト用にも利用可能であり、ＬＳ
Ｉの格段な性能向上を図る。 【解決手段】 ＭＩＳ型発光素子は、ＭＩＳ型（ＭＯＳ
型）トランジスタと同様に構成される。ここで、ゲート
絶縁膜３は、内部に発光物質、具体的にはＳｉ，ＳｉＧ
ｅ，Ｇｅなどの半導体ナノクリスタル、直接遷移型の半
導体の多結晶や微結晶、Ｅｒ，Ｅｕなどの希土類元素、
ＺｎＳ：Ｍｎなどの蛍光物質が添加されて形成されてい
る。ソース／ドレイン２に所定電圧を、ゲート電極４に
所定バイアスを印加することで、ゲート絶縁膜３を発光
させる。
き、従来のＳｉ−ＭＯＳトランジスタ構造との整合性に
優れ、光インターコネクト用にも利用可能であり、ＬＳ
Ｉの格段な性能向上を図る。 【解決手段】 ＭＩＳ型発光素子は、ＭＩＳ型（ＭＯＳ
型）トランジスタと同様に構成される。ここで、ゲート
絶縁膜３は、内部に発光物質、具体的にはＳｉ，ＳｉＧ
ｅ，Ｇｅなどの半導体ナノクリスタル、直接遷移型の半
導体の多結晶や微結晶、Ｅｒ，Ｅｕなどの希土類元素、
ＺｎＳ：Ｍｎなどの蛍光物質が添加されて形成されてい
る。ソース／ドレイン２に所定電圧を、ゲート電極４に
所定バイアスを印加することで、ゲート絶縁膜３を発光
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、発光機能を備えた
半導体装置に関するものである。
半導体装置に関するものである。
【０００２】
【従来の技術】Ｓｉ−ＭＯＳトランジスタを代表とする
ＭＩＳ型トランジスタを集積してなる、いわゆるＬＳＩ
の高集積化は、１９７０年代以降３０年もの長い間、個
々のトランジスタの微細化を進めることにより着実に進
められてきた。ギガビット級の集積度を持つＤＲＡＭが
市場に登場しつつある現在でも、将来の集積回路の更な
る性能向上を果たすための様々な方法が考えられてい
る。例えば、ゲート絶縁膜に高誘電体膜を採用したり、
チャネルにＳｉＧｅ系の材料を採用したり、更にはＳＯ
Ｉ( Silicon(semiconductor) On Insulator)などの構造
を採用することで個々のトランジスタの性能向上を図る
ことが検討されている。
ＭＩＳ型トランジスタを集積してなる、いわゆるＬＳＩ
の高集積化は、１９７０年代以降３０年もの長い間、個
々のトランジスタの微細化を進めることにより着実に進
められてきた。ギガビット級の集積度を持つＤＲＡＭが
市場に登場しつつある現在でも、将来の集積回路の更な
る性能向上を果たすための様々な方法が考えられてい
る。例えば、ゲート絶縁膜に高誘電体膜を採用したり、
チャネルにＳｉＧｅ系の材料を採用したり、更にはＳＯ
Ｉ( Silicon(semiconductor) On Insulator)などの構造
を採用することで個々のトランジスタの性能向上を図る
ことが検討されている。
【０００３】しかしその一方では、将来のＬＳＩの性能
向上の鍵を握るのは、配線における信号伝搬の遅延を解
決することであることが指摘されている。事実、ロジッ
クＬＳＩについては、従来のＡｌ配線に代わってＣｕ配
線を用いた製品が市場に登場している。また、配線間の
容量を減少させる目的で、誘電率の低い層間絶縁膜の研
究も盛んに行なわれている。
向上の鍵を握るのは、配線における信号伝搬の遅延を解
決することであることが指摘されている。事実、ロジッ
クＬＳＩについては、従来のＡｌ配線に代わってＣｕ配
線を用いた製品が市場に登場している。また、配線間の
容量を減少させる目的で、誘電率の低い層間絶縁膜の研
究も盛んに行なわれている。
【０００４】しかしながら、配線や絶縁膜の材料を代え
るだけでは、配線の信号伝搬速度の向上を図る本質的な
解決にはならず、近い将来にはＬＳＩチップ間やチップ
内を光信号を用いて情報の授受を行なう技術の現実化が
予測されている。このため、Ｓｉ基板上にＩＩＩ−Ｖ族
半導体を用いた面発光型の半導体レーザを実装する研究
や、Ｓｉそのもの或いはＳｉと相性の良いＳｉＧｅで発
光素子を作製しようという材料研究も盛んに行なわれて
いる。特に後者の研究は、将来を考えた場合、Ｓｉ基板
上にモノリシックに電子デバイスと光デバイスを作製で
きるので魅力がある。
るだけでは、配線の信号伝搬速度の向上を図る本質的な
解決にはならず、近い将来にはＬＳＩチップ間やチップ
内を光信号を用いて情報の授受を行なう技術の現実化が
予測されている。このため、Ｓｉ基板上にＩＩＩ−Ｖ族
半導体を用いた面発光型の半導体レーザを実装する研究
や、Ｓｉそのもの或いはＳｉと相性の良いＳｉＧｅで発
光素子を作製しようという材料研究も盛んに行なわれて
いる。特に後者の研究は、将来を考えた場合、Ｓｉ基板
上にモノリシックに電子デバイスと光デバイスを作製で
きるので魅力がある。
【０００５】ところが、ＳｉやＳｉＧｅは間接遷移半導
体であり、一般には発光強度は極めて弱い。最近の研究
においてＳｉ系の発光物質として実用の可能性が高いも
のに、Ｓｉ，ＳｉＧｅ，Ｇｅなどのナノクリスタルがあ
る。これらをＳｉＯ2 などのエネルギーギャップの大き
い材料中に作り込み、レーザなどの光で励起すると比較
的強い発光が起こることが報告されている。
体であり、一般には発光強度は極めて弱い。最近の研究
においてＳｉ系の発光物質として実用の可能性が高いも
のに、Ｓｉ，ＳｉＧｅ，Ｇｅなどのナノクリスタルがあ
る。これらをＳｉＯ2 などのエネルギーギャップの大き
い材料中に作り込み、レーザなどの光で励起すると比較
的強い発光が起こることが報告されている。
【０００６】また、希土類元素であるＥｒなどを酸素原
子が共存する母材料にドープしたり、ＳｉＯ2 などのギ
ャップの大きな絶縁体中にドープすることにより、Ｅｒ
イオンの内殻遷移に起因した発光が非常に強くなること
が報告されている。
子が共存する母材料にドープしたり、ＳｉＯ2 などのギ
ャップの大きな絶縁体中にドープすることにより、Ｅｒ
イオンの内殻遷移に起因した発光が非常に強くなること
が報告されている。
【０００７】
【発明が解決しようとする課題】上記したように、各種
の半導体ナノクリスタルやＥｒなどの発光は材料の研究
としては数多く報告されているものの、発光素子として
どのような素子構造にすれば有用であるかといった研究
や提案はこれまで殆どなされていない。
の半導体ナノクリスタルやＥｒなどの発光は材料の研究
としては数多く報告されているものの、発光素子として
どのような素子構造にすれば有用であるかといった研究
や提案はこれまで殆どなされていない。
【０００８】ナノクリスタルやＥｒなどは、ＳｉＯ2 の
ようにバンドギャップの大きな材料にドープすることで
高い発光効率が得られている。しかしこれらの結果は、
光励起や電子線励起によるものであり、通常の素子に使
われるような電流注入の手法を採るため絶縁膜に直接電
気的なコンタクトをとっても、母材が絶縁体であるから
殆ど電流が流れず満足な発光強度は得られない。
ようにバンドギャップの大きな材料にドープすることで
高い発光効率が得られている。しかしこれらの結果は、
光励起や電子線励起によるものであり、通常の素子に使
われるような電流注入の手法を採るため絶縁膜に直接電
気的なコンタクトをとっても、母材が絶縁体であるから
殆ど電流が流れず満足な発光強度は得られない。
【０００９】そこで本発明は、前記課題に鑑みてなされ
たものであり、高い発光効率を容易且つ確実に得ること
ができ、従来のＳｉ−ＭＯＳトランジスタ構造との整合
性に優れ、光インターコネクト用にも利用可能であり、
ＬＳＩの格段な性能向上を図ることが可能な半導体装置
を提供することを目的とする。
たものであり、高い発光効率を容易且つ確実に得ること
ができ、従来のＳｉ−ＭＯＳトランジスタ構造との整合
性に優れ、光インターコネクト用にも利用可能であり、
ＬＳＩの格段な性能向上を図ることが可能な半導体装置
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明者らは、前記課題
に関する鋭意検討の結果、以下に示す発明に想到した。
に関する鋭意検討の結果、以下に示す発明に想到した。
【００１１】本発明の第１の構成は、ゲート電極及びソ
ース／ドレインを備えたＭＩＳ型のトランジスタ構造を
有してなる半導体装置を発光素子として構成するもので
ある。即ち、ゲート絶縁膜内に発光物質を添加し、前記
ゲート電極にバイアス電圧を印加することで前記ゲート
絶縁膜中に導電性キャリアを注入し、前記ゲート絶縁膜
を発光せしめることを特徴とする。
ース／ドレインを備えたＭＩＳ型のトランジスタ構造を
有してなる半導体装置を発光素子として構成するもので
ある。即ち、ゲート絶縁膜内に発光物質を添加し、前記
ゲート電極にバイアス電圧を印加することで前記ゲート
絶縁膜中に導電性キャリアを注入し、前記ゲート絶縁膜
を発光せしめることを特徴とする。
【００１２】この場合、前記ソース／ドレイン間に所定
の高電圧を印加して前記キャリアの運動エネルギーを増
加させるとともに、前記ゲート電極に前記バイアス電圧
を印加することが好適である。
の高電圧を印加して前記キャリアの運動エネルギーを増
加させるとともに、前記ゲート電極に前記バイアス電圧
を印加することが好適である。
【００１３】また、前記発光物質は、ＩＶ族を含む半導
体ナノクリスタル、ＩＶ族を含む半導体微結晶、化合物
半導体の多結晶又は単結晶、希土類元素及び蛍光物質か
ら選ばれた少なくとも１種とすることが好適である。
体ナノクリスタル、ＩＶ族を含む半導体微結晶、化合物
半導体の多結晶又は単結晶、希土類元素及び蛍光物質か
ら選ばれた少なくとも１種とすることが好適である。
【００１４】また、前記ゲート絶縁膜は、複数種の絶縁
膜が積層されてなるものとすることが好適である。
膜が積層されてなるものとすることが好適である。
【００１５】この場合、前記複数種の絶縁膜のうち、前
記ゲート電極の近傍の絶縁膜は、前記キャリアに対して
エネルギー障壁として作用するバンドギャップの大きな
ものとすることが好ましい。
記ゲート電極の近傍の絶縁膜は、前記キャリアに対して
エネルギー障壁として作用するバンドギャップの大きな
ものとすることが好ましい。
【００１６】本発明の第２の構成は、ゲート電極及びソ
ース／ドレインを備えたＭＩＳ型のトランジスタ構造を
有してなる半導体装置を製造するに際して、ゲート絶縁
膜の形成時に、当該ゲート絶縁膜内に発光物質を添加す
ることを特徴とする。
ース／ドレインを備えたＭＩＳ型のトランジスタ構造を
有してなる半導体装置を製造するに際して、ゲート絶縁
膜の形成時に、当該ゲート絶縁膜内に発光物質を添加す
ることを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明を適用した具体的な
実施形態について、図面を参照しながら詳細に説明す
る。
実施形態について、図面を参照しながら詳細に説明す
る。
【００１８】（発光素子の構成）本例では、発光機能を
備えた半導体装置として、ＭＩＳトランジスタ型の発光
素子（ＭＩＳ型発光素子）を例示する。図１は、本実施
形態のＭＩＳ型発光素子の主要構成を示す概略断面図で
あり、（ａ）がｎチャネル型、（ｂ）がｐチャネル型の
ものをそれぞれ示す。
備えた半導体装置として、ＭＩＳトランジスタ型の発光
素子（ＭＩＳ型発光素子）を例示する。図１は、本実施
形態のＭＩＳ型発光素子の主要構成を示す概略断面図で
あり、（ａ）がｎチャネル型、（ｂ）がｐチャネル型の
ものをそれぞれ示す。
【００１９】このＭＩＳ型発光素子は、通常のＳｉ−Ｍ
ＯＳＦＥＴとほぼ同様に構成されており、Ｓｉ−半導体
基板１の表層に形成されたソース／ドレイン２と、当該
ソース／ドレイン２間のチャネル上にシリコン酸化膜
（ＳｉＯ2 膜）からなるゲート絶縁膜３を介してパター
ン形成されたゲート電極４とを有して構成される３端子
デバイスである。
ＯＳＦＥＴとほぼ同様に構成されており、Ｓｉ−半導体
基板１の表層に形成されたソース／ドレイン２と、当該
ソース／ドレイン２間のチャネル上にシリコン酸化膜
（ＳｉＯ2 膜）からなるゲート絶縁膜３を介してパター
ン形成されたゲート電極４とを有して構成される３端子
デバイスである。
【００２０】当該発光素子の主な特徴として、ゲート絶
縁膜３が通常のＳｉ−ＭＯＳＦＥＴのそれより厚く（５
０ｎｍ〜５００ｎｍ程度）形成されるとともに、ゲート
絶縁膜３内に発光物質がドープされている。この発光物
質として好適なものとしては、Ｓｉ，ＳｉＧｅ，Ｇｅな
どの半導体ナノクリスタル、または直接遷移型の半導体
の多結晶や微結晶、更にはＥｒ，Ｅｕなどの希土類元
素、ＺｎＳ：Ｍｎなどの蛍光物質が挙げられる。ここ
で、発光素子のチャネルの導電型としては、ｎ型でもｐ
型でも良いが、それぞれの発光物質の発光機構を考慮し
て選択すべきであり、使用時の電圧印加によりゲート絶
縁膜３中に電子を注入する場合にはｎチャネルを、正孔
を注入する場合にはｐチャネルとするのが良い。
縁膜３が通常のＳｉ−ＭＯＳＦＥＴのそれより厚く（５
０ｎｍ〜５００ｎｍ程度）形成されるとともに、ゲート
絶縁膜３内に発光物質がドープされている。この発光物
質として好適なものとしては、Ｓｉ，ＳｉＧｅ，Ｇｅな
どの半導体ナノクリスタル、または直接遷移型の半導体
の多結晶や微結晶、更にはＥｒ，Ｅｕなどの希土類元
素、ＺｎＳ：Ｍｎなどの蛍光物質が挙げられる。ここ
で、発光素子のチャネルの導電型としては、ｎ型でもｐ
型でも良いが、それぞれの発光物質の発光機構を考慮し
て選択すべきであり、使用時の電圧印加によりゲート絶
縁膜３中に電子を注入する場合にはｎチャネルを、正孔
を注入する場合にはｐチャネルとするのが良い。
【００２１】ゲート絶縁膜４の材料としては、ＳｉＯ2
以外に、Ｓｉ3 Ｎ4 ，Ａｌ2 Ｏ3 ，ＴｉＯ2 なども使用
できる。
以外に、Ｓｉ3 Ｎ4 ，Ａｌ2 Ｏ3 ，ＴｉＯ2 なども使用
できる。
【００２２】ゲート電極４は、発光する波長帯に応じて
透明な電極であることが望ましいことは言うまでもな
い。例えば、可視域で透明な電極材料にはＩＴＯ（Ｉｎ
ＳｎＯ）などを用いれば良い。また、ゲート金属４の一
部に窓を開けて、発光する光を取り出す構造としても好
適である。
透明な電極であることが望ましいことは言うまでもな
い。例えば、可視域で透明な電極材料にはＩＴＯ（Ｉｎ
ＳｎＯ）などを用いれば良い。また、ゲート金属４の一
部に窓を開けて、発光する光を取り出す構造としても好
適である。
【００２３】（ＭＩＳ型発光素子の機能）上記のように
構成されたＭＩＳ型発光素子の発光機能について、図２
を用い、ｎチャネルの発光素子（図１（ａ）参照）を例
に採って総括的に説明する。
構成されたＭＩＳ型発光素子の発光機能について、図２
を用い、ｎチャネルの発光素子（図１（ａ）参照）を例
に採って総括的に説明する。
【００２４】ソース／ドレイン２間に比較的大きな電界
が印加されるようにチャネル長とソース／ドレイン２間
の印加電圧を設定すれば、チャネルの伝導電子は電界に
よりエネルギーを得て高いエネルギーを持つ、いわゆる
ホットエレクトロンとなる。このような状況下で、ゲー
ト電極４に比較的大きな正バイアス電圧を印加すると、
チャネルの電子の一部がゲート絶縁膜３のポテンシャル
バリアを熱的に越えたり、あるいはファウラー・ノルド
ハイム型のトンネル過程によりゲート絶縁膜３中に注入
される。注入された電子に起因するゲート絶縁膜３中で
の複数の過程により、発光が惹起されることになる。
が印加されるようにチャネル長とソース／ドレイン２間
の印加電圧を設定すれば、チャネルの伝導電子は電界に
よりエネルギーを得て高いエネルギーを持つ、いわゆる
ホットエレクトロンとなる。このような状況下で、ゲー
ト電極４に比較的大きな正バイアス電圧を印加すると、
チャネルの電子の一部がゲート絶縁膜３のポテンシャル
バリアを熱的に越えたり、あるいはファウラー・ノルド
ハイム型のトンネル過程によりゲート絶縁膜３中に注入
される。注入された電子に起因するゲート絶縁膜３中で
の複数の過程により、発光が惹起されることになる。
【００２５】ＭＩＳ型発光素子の前記総括的機能を踏ま
え、ゲート絶縁膜３にドープする発光物質毎の発光過程
について説明する。
え、ゲート絶縁膜３にドープする発光物質毎の発光過程
について説明する。
【００２６】（１）半導体ナノクリスタル、直接遷移半
導体の多結晶や微粒子、又はＺｎＳ：Ｍｎなどの蛍光物
質 この場合、図３に示すように、ゲート絶縁膜３内で注入
された電子がゲート電圧で加速されながら当該発光物質
を含んだ材料に衝突して電離過程を起こし、バンド間の
励起による電子・正孔対が形成されたり、Ｍｎの場合の
ように内殻電子が一部失われてイオン化が起こる。その
後、電子正孔対が再結合する際にバンド間発光が起こっ
たり、Ｍｎなどでは電子捕獲や内殻遷移により蛍光材料
に固有の発光を起こす。この過程は、電子銃から放出さ
れた熱電子や電界放出電子を加速してサンプルに照射し
た際に発光が起こるカソード・ルミネッセンスと同様の
ものである（テレビのブラウン管に応用されてい
る。）。
導体の多結晶や微粒子、又はＺｎＳ：Ｍｎなどの蛍光物
質 この場合、図３に示すように、ゲート絶縁膜３内で注入
された電子がゲート電圧で加速されながら当該発光物質
を含んだ材料に衝突して電離過程を起こし、バンド間の
励起による電子・正孔対が形成されたり、Ｍｎの場合の
ように内殻電子が一部失われてイオン化が起こる。その
後、電子正孔対が再結合する際にバンド間発光が起こっ
たり、Ｍｎなどでは電子捕獲や内殻遷移により蛍光材料
に固有の発光を起こす。この過程は、電子銃から放出さ
れた熱電子や電界放出電子を加速してサンプルに照射し
た際に発光が起こるカソード・ルミネッセンスと同様の
ものである（テレビのブラウン管に応用されてい
る。）。
【００２７】（２）Ｅｒ，Ｅｕなどの希土類元素 この場合、（１）と同様に、希土類元素をホストとなる
半導体材料と共にＳｉＯ2 などからなるゲート絶縁膜３
中に埋め込む方法もあるが、ゲート絶縁膜３中に直接的
に希土類元素をドープして、この希土類元素の原子の内
殻の電子遷移に起因した波長１．５４μｍの発光を得る
方法がこれまでの報告を見るかぎり発光効率が高い。図
４に示すように、いずれにしても固体中で、例えばＥｒ
は主に３価の陽イオンに電離しており、このイオンに捉
えられた電子が原子内殻のｆ軌道内で遷移を起こして波
長１．５４μｍの発光が起こる。あるいは（１）の場合
と同様に、Ｅｒが衝突電離により内殻電子を失って、電
子捕獲と内殻遷移により発光することも考えられる。
半導体材料と共にＳｉＯ2 などからなるゲート絶縁膜３
中に埋め込む方法もあるが、ゲート絶縁膜３中に直接的
に希土類元素をドープして、この希土類元素の原子の内
殻の電子遷移に起因した波長１．５４μｍの発光を得る
方法がこれまでの報告を見るかぎり発光効率が高い。図
４に示すように、いずれにしても固体中で、例えばＥｒ
は主に３価の陽イオンに電離しており、このイオンに捉
えられた電子が原子内殻のｆ軌道内で遷移を起こして波
長１．５４μｍの発光が起こる。あるいは（１）の場合
と同様に、Ｅｒが衝突電離により内殻電子を失って、電
子捕獲と内殻遷移により発光することも考えられる。
【００２８】（３）ｎ型又はｐ型にドープされた半導体
ナノクリスタル、直接遷移半導体の多結晶や微粒子 ここでは発光物質として、ゲート絶縁膜３中にＩＩＩ−
Ｖ，ＩＩ−ＶＩ族化合物半導体のような直接遷移半導体
の多結晶や半導体ナノクリスタル、又は発光効率の高い
Ｓｉ，ＳｉＧｅ，Ｇｅなどの半導体ナノクリスタルを形
成しておき、且つこれらをｎ型又はｐ型にドープしてお
く。この場合、図５に示すように、これらの発光物質に
少数キャリアとなる電子あるいは正孔をチャネルからゲ
ート絶縁膜３中に注入すると、発光物質に元々存在する
多数キャリアと再結合が起こり、これによりバンドギャ
ップに相当する発光が起こる。ここで例えば、発光物質
をｐ型にドープした場合にはｎチャンネルトランジスタ
を用い、逆にｎ型にドープした場合にはｐチャンネルト
ランジスタを用いるのが良い。
ナノクリスタル、直接遷移半導体の多結晶や微粒子 ここでは発光物質として、ゲート絶縁膜３中にＩＩＩ−
Ｖ，ＩＩ−ＶＩ族化合物半導体のような直接遷移半導体
の多結晶や半導体ナノクリスタル、又は発光効率の高い
Ｓｉ，ＳｉＧｅ，Ｇｅなどの半導体ナノクリスタルを形
成しておき、且つこれらをｎ型又はｐ型にドープしてお
く。この場合、図５に示すように、これらの発光物質に
少数キャリアとなる電子あるいは正孔をチャネルからゲ
ート絶縁膜３中に注入すると、発光物質に元々存在する
多数キャリアと再結合が起こり、これによりバンドギャ
ップに相当する発光が起こる。ここで例えば、発光物質
をｐ型にドープした場合にはｎチャンネルトランジスタ
を用い、逆にｎ型にドープした場合にはｐチャンネルト
ランジスタを用いるのが良い。
【００２９】本実施形態のＭＩＳ型発光素子と異なり、
ソース／ドレインを持たない２端子デバイス構造の発光
素子（例えばダイオード型の発光素子）では、極めて大
きなゲート電圧を印加する必要があるばかりでなく、注
入されるキャリアの数が少ないため発光強度が弱くなっ
てしまう。これに対して、本実施形態ではＭＩＳ型トラ
ンジスタ構造のゲート絶縁膜３に発光部を形成し、ソー
ス／ドレイン２間にホットエレクトロン（ホール）が発
生する程度の大きな電圧を印加し、さらにゲート電極４
に適当な方向のバイアスを印加することでホットエレク
トロン（ホール）を注入するため、従来の素子構造より
も多数のキャリアをゲート絶縁膜３内に注入でき、発光
強度を大きく得ることができる。
ソース／ドレインを持たない２端子デバイス構造の発光
素子（例えばダイオード型の発光素子）では、極めて大
きなゲート電圧を印加する必要があるばかりでなく、注
入されるキャリアの数が少ないため発光強度が弱くなっ
てしまう。これに対して、本実施形態ではＭＩＳ型トラ
ンジスタ構造のゲート絶縁膜３に発光部を形成し、ソー
ス／ドレイン２間にホットエレクトロン（ホール）が発
生する程度の大きな電圧を印加し、さらにゲート電極４
に適当な方向のバイアスを印加することでホットエレク
トロン（ホール）を注入するため、従来の素子構造より
も多数のキャリアをゲート絶縁膜３内に注入でき、発光
強度を大きく得ることができる。
【００３０】更に、本実施形態のＭＩＳ型発光素子にお
いて、発光を引き起こす基になるホットキャリアの個数
は、ソース／ドレイン電圧、ゲート電圧で独立して制御
可能である。カソード・ルミネセンスのアナロジーで表
現すれば、電子銃のフィラメント電圧がソース／ドレイ
ン電圧に相当し、加速電圧（引き出し電圧）がゲート電
圧に相当する。従って、これらの電圧を調整すること
で、注入電子（ホール）のエネルギー分布を制御するこ
とも可能である。
いて、発光を引き起こす基になるホットキャリアの個数
は、ソース／ドレイン電圧、ゲート電圧で独立して制御
可能である。カソード・ルミネセンスのアナロジーで表
現すれば、電子銃のフィラメント電圧がソース／ドレイ
ン電圧に相当し、加速電圧（引き出し電圧）がゲート電
圧に相当する。従って、これらの電圧を調整すること
で、注入電子（ホール）のエネルギー分布を制御するこ
とも可能である。
【００３１】（発光素子の製造方法）以下、上記した本
実施形態の発光素子の製造方法について、工程順に説明
する。図６は、本実施形態のＭＩＳ型発光素子の製造方
法を示す概略断面図である。ここでは、ｎチャネルのＭ
ＯＳ型発光素子について例示する。
実施形態の発光素子の製造方法について、工程順に説明
する。図６は、本実施形態のＭＩＳ型発光素子の製造方
法を示す概略断面図である。ここでは、ｎチャネルのＭ
ＯＳ型発光素子について例示する。
【００３２】先ず、図６（ａ）に示すように、ｐ型のＳ
ｉ−半導体基板１を用意し、ＣＶＤ法などにより基板１
上に発光物質を含むＳｉＯ2 膜１１を膜厚５０ｎｍ〜５
００ｎｍ程度に形成する。具体的には、基板１の表面に
熱酸化層（下層）１２を形成した後、熱酸化層１２上に
Ｓｉナノクリスタルを成長させる。そして、Ｓｉナノク
リスタルからなるＳｉ層１３を覆うようにＣＶＤ法等に
より酸化層（上層）１４を形成し、下層１２と上層１４
でＳｉ層１３を包み込むようにＳｉＯ2 膜１１が形成さ
れる。
ｉ−半導体基板１を用意し、ＣＶＤ法などにより基板１
上に発光物質を含むＳｉＯ2 膜１１を膜厚５０ｎｍ〜５
００ｎｍ程度に形成する。具体的には、基板１の表面に
熱酸化層（下層）１２を形成した後、熱酸化層１２上に
Ｓｉナノクリスタルを成長させる。そして、Ｓｉナノク
リスタルからなるＳｉ層１３を覆うようにＣＶＤ法等に
より酸化層（上層）１４を形成し、下層１２と上層１４
でＳｉ層１３を包み込むようにＳｉＯ2 膜１１が形成さ
れる。
【００３３】この場合、Ｓｉナノクリスタルを状況に応
じてｎ型又はｐ型にドープした状態で下層膜１２上に成
長形成するようにしてもよい。
じてｎ型又はｐ型にドープした状態で下層膜１２上に成
長形成するようにしてもよい。
【００３４】ここで、ＳｉＯ2 膜１１を形成する他の手
法としては、ＣＶＤ法により、通常のＳｉＯ2 を堆積さ
せる場合よりも原料ガス中のＳｉの割合を多く設定し
（Ｓｉリッチ）、基板１上にＳｉＯ2 を堆積させる方法
もある。この場合、堆積時にＳｉリッチに起因してＳｉ
Ｏ2 中に未反応の微細なＳｉナノクリスタルが含有する
かたちで、ＳｉＯ2 膜１１が形成されることになる。更
には、基板１上にＳｉＯ 2 を形成した後、当該ＳｉＯ2
内にＳｉをイオン注入するようにドープしてもよい。
法としては、ＣＶＤ法により、通常のＳｉＯ2 を堆積さ
せる場合よりも原料ガス中のＳｉの割合を多く設定し
（Ｓｉリッチ）、基板１上にＳｉＯ2 を堆積させる方法
もある。この場合、堆積時にＳｉリッチに起因してＳｉ
Ｏ2 中に未反応の微細なＳｉナノクリスタルが含有する
かたちで、ＳｉＯ2 膜１１が形成されることになる。更
には、基板１上にＳｉＯ 2 を形成した後、当該ＳｉＯ2
内にＳｉをイオン注入するようにドープしてもよい。
【００３５】また、半導体ナノクリスタルとしては、Ｓ
ｉの代わりにＧｅ，ＳｉＧｅ等を用いてもよい。また、
半導体ナノクリスタルの代わりに、ＩＶ族を含む半導体
微結晶や、ＧａＡｓ等の化合物半導体の多結晶又は単結
晶、Ｅｒ，Ｅｕ等の希土類元素、ＺｎＳ：Ｍｎ等の蛍光
物質を形成するようにしてもよい。
ｉの代わりにＧｅ，ＳｉＧｅ等を用いてもよい。また、
半導体ナノクリスタルの代わりに、ＩＶ族を含む半導体
微結晶や、ＧａＡｓ等の化合物半導体の多結晶又は単結
晶、Ｅｒ，Ｅｕ等の希土類元素、ＺｎＳ：Ｍｎ等の蛍光
物質を形成するようにしてもよい。
【００３６】また、ＳｉＯ2 の代わりに、Ｓｉ3 Ｎ4 ，
Ａｌ2 Ｏ3 ，ＴｉＯ2 などを材料としても好適である。
Ａｌ2 Ｏ3 ，ＴｉＯ2 などを材料としても好適である。
【００３７】続いて、図６（ｂ）に示すように、ＳｉＯ
2 膜１１上に多結晶シリコン膜を膜厚２０ｎｍ程度に形
成し、当該多結晶シリコン膜及びＳｉＯ2 膜１１にフォ
トリソグラフィー及びそれに続くドライエッチングを施
し、電極形状にパターニングする。これにより、基板１
上にゲート絶縁膜３を介したゲート電極４が形成され
る。
2 膜１１上に多結晶シリコン膜を膜厚２０ｎｍ程度に形
成し、当該多結晶シリコン膜及びＳｉＯ2 膜１１にフォ
トリソグラフィー及びそれに続くドライエッチングを施
し、電極形状にパターニングする。これにより、基板１
上にゲート絶縁膜３を介したゲート電極４が形成され
る。
【００３８】続いて、図６（ｃ）に示すように、ゲート
電極４をマスクとして、基板１の表層にｎ型不純物をイ
オン注入する。具体的には、ｎ型不純物として例えばリ
ン（Ｐ）を加速エネルギー５０〜１００ｋｅＶ、ドーズ
量５×１０15／ｃｍ2 でイオン注入する。そして、基板
１に所定のアニール処理を施すことにより、ゲート電極
４の両側における基板１の表層にソース／ドレイン２を
形成する。
電極４をマスクとして、基板１の表層にｎ型不純物をイ
オン注入する。具体的には、ｎ型不純物として例えばリ
ン（Ｐ）を加速エネルギー５０〜１００ｋｅＶ、ドーズ
量５×１０15／ｃｍ2 でイオン注入する。そして、基板
１に所定のアニール処理を施すことにより、ゲート電極
４の両側における基板１の表層にソース／ドレイン２を
形成する。
【００３９】しかる後、ゲート電極４を覆う層間絶縁膜
の形成、ゲート電極４、ソース／ドレイン２と電気的に
接続される各種配線層の形成等を経て、ＭＯＳ型発光素
子を完成させる。
の形成、ゲート電極４、ソース／ドレイン２と電気的に
接続される各種配線層の形成等を経て、ＭＯＳ型発光素
子を完成させる。
【００４０】このＭＯＳ型発光素子は、アレイ化して集
積することにより各種装置に適用が期待される。具体的
には、画像表示装置のディスプレイをはじめとする各種
の駆動回路や、記憶用キャパシタと共に配されてなるＤ
ＲＡＭ型などの記憶用集積回路、ＣＭＯＳトランジスタ
と同様に配されてなる論理演算用集積回路等に搭載して
好適なものである。
積することにより各種装置に適用が期待される。具体的
には、画像表示装置のディスプレイをはじめとする各種
の駆動回路や、記憶用キャパシタと共に配されてなるＤ
ＲＡＭ型などの記憶用集積回路、ＣＭＯＳトランジスタ
と同様に配されてなる論理演算用集積回路等に搭載して
好適なものである。
【００４１】以上説明したように、本実施形態のＭＩＳ
型（主にＭＯＳ型）発光素子によれば、高い発光効率を
容易且つ確実に得ることができ、従来のＳｉ−ＭＯＳ構
造のトランジスタと整合性の良い構造を持つため、Ｓｉ
基板上に集積することができる。また、光インターコネ
クトに必要なＳｉ基板上のモノリシック発光素子として
利用できるため、ＬＳＩの高集積化による性能向上を阻
む主要因である配線遅延の問題を解決することが可能と
なる。
型（主にＭＯＳ型）発光素子によれば、高い発光効率を
容易且つ確実に得ることができ、従来のＳｉ−ＭＯＳ構
造のトランジスタと整合性の良い構造を持つため、Ｓｉ
基板上に集積することができる。また、光インターコネ
クトに必要なＳｉ基板上のモノリシック発光素子として
利用できるため、ＬＳＩの高集積化による性能向上を阻
む主要因である配線遅延の問題を解決することが可能と
なる。
【００４２】−変形例− 以下、本実施形態のＭＩＳ型発光素子の諸変形例につい
て説明する。なお、本例の発光素子と同様の構成要素等
については同符号を記して説明を省略する。
て説明する。なお、本例の発光素子と同様の構成要素等
については同符号を記して説明を省略する。
【００４３】（変形例１）ここでは、図７に示すよう
に、ゲート絶縁膜２１を、ＳｉＯ2 層２２、Ｓｉ3Ｎ4
層２３及びＳｉＯ2 層２４をこの順に積層してなる３層
構造に形成し、Ｓｉ 3 Ｎ4 層２３内に前記発光物質を添
加する。
に、ゲート絶縁膜２１を、ＳｉＯ2 層２２、Ｓｉ3Ｎ4
層２３及びＳｉＯ2 層２４をこの順に積層してなる３層
構造に形成し、Ｓｉ 3 Ｎ4 層２３内に前記発光物質を添
加する。
【００４４】この場合、ＳｉＯ2 はＳｉ3 Ｎ4 に比して
エネルギーギャップが大きく、従って図８に示すよう
に、Ｓｉ3 Ｎ4 をＳｉＯ2 で挟持することにより、Ｓｉ
Ｏ2 膜２２，２４が注入されたキャリアに対するエネル
ギー障壁として機能する。このためのキャリアはＳｉ3
Ｎ4 に閉じ込められることとなり、キャリアがゲート電
極４側に抜ける現象を抑止することが可能となり、更な
る高い発光強度を得ることができる。
エネルギーギャップが大きく、従って図８に示すよう
に、Ｓｉ3 Ｎ4 をＳｉＯ2 で挟持することにより、Ｓｉ
Ｏ2 膜２２，２４が注入されたキャリアに対するエネル
ギー障壁として機能する。このためのキャリアはＳｉ3
Ｎ4 に閉じ込められることとなり、キャリアがゲート電
極４側に抜ける現象を抑止することが可能となり、更な
る高い発光強度を得ることができる。
【００４５】（変形例２）ここでは、図９に示すよう
に、ゲート絶縁膜３の構成要素である上層１４の膜厚を
下層１２よりも厚く形成する。
に、ゲート絶縁膜３の構成要素である上層１４の膜厚を
下層１２よりも厚く形成する。
【００４６】この場合、図１０に示すように、発光物質
の添加されたＳｉ層１３が、当該Ｓｉ層１３からゲート
電極４までの距離がチャネルまでの距離よりも長くなる
ように配されることに特徴がある。ゲート電圧の上層と
下層絶縁膜への分配が異なるため、上層１４が注入され
たキャリアに対するエネルギー障壁として有効に機能す
る。これにより、キャリアがゲート電極４側に抜ける現
象を抑止することが可能となり、更なる高い発光強度を
得ることができる。
の添加されたＳｉ層１３が、当該Ｓｉ層１３からゲート
電極４までの距離がチャネルまでの距離よりも長くなる
ように配されることに特徴がある。ゲート電圧の上層と
下層絶縁膜への分配が異なるため、上層１４が注入され
たキャリアに対するエネルギー障壁として有効に機能す
る。これにより、キャリアがゲート電極４側に抜ける現
象を抑止することが可能となり、更なる高い発光強度を
得ることができる。
【００４７】（変形例３）ここでは、図１１に示すよう
に、ゲート絶縁膜３１を、誘電体膜３２、ＳｉＯ 2 層３
３及び誘電体膜３４をこの順に積層してなる多層構造に
形成し、ＳｉＯ2層３３内に前記発光物質を添加する。
誘電体膜３２，３４は、誘電率の異なる材料膜が積層さ
れ構成されており、具体的にはそれぞれ、ＳｉＯ2 層４
１、Ｓｉ3Ｎ4 層４２、ＳｉＯ2 層４３、Ｓｉ3 Ｎ4 層
４４がこの順に積層されてなる４層構造とされている。
なお、ここでは４層構造について例示するが、更なる多
層構造としても好適である。
に、ゲート絶縁膜３１を、誘電体膜３２、ＳｉＯ 2 層３
３及び誘電体膜３４をこの順に積層してなる多層構造に
形成し、ＳｉＯ2層３３内に前記発光物質を添加する。
誘電体膜３２，３４は、誘電率の異なる材料膜が積層さ
れ構成されており、具体的にはそれぞれ、ＳｉＯ2 層４
１、Ｓｉ3Ｎ4 層４２、ＳｉＯ2 層４３、Ｓｉ3 Ｎ4 層
４４がこの順に積層されてなる４層構造とされている。
なお、ここでは４層構造について例示するが、更なる多
層構造としても好適である。
【００４８】この場合、ＳｉＯ2 とＳｉ3 Ｎ4 の誘電率
の相違によるいわゆるブラッグ反射の効果を利用すれ
ば、ブロードな発光波長を持つ発光体から任意の波長の
発光を選択したり、条件が許せば誘導放出を行わせるこ
とも可能である。
の相違によるいわゆるブラッグ反射の効果を利用すれ
ば、ブロードな発光波長を持つ発光体から任意の波長の
発光を選択したり、条件が許せば誘導放出を行わせるこ
とも可能である。
【００４９】
【発明の効果】本発明によれば、高い発光効率を容易且
つ確実に得ることができ、従来のＳｉ−ＭＯＳトランジ
スタ構造との整合性に優れ、光インターコネクト用にも
利用可能であり、ＬＳＩの高集積化による性能向上を阻
む主要因である配線遅延の問題を解決することが可能と
なる。
つ確実に得ることができ、従来のＳｉ−ＭＯＳトランジ
スタ構造との整合性に優れ、光インターコネクト用にも
利用可能であり、ＬＳＩの高集積化による性能向上を阻
む主要因である配線遅延の問題を解決することが可能と
なる。
【図１】本実施形態のＭＩＳ型発光素子の主要構成を示
す概略断面図である。
す概略断面図である。
【図２】本実施形態のＭＩＳ型発光素子の発光機能を説
明するための模式図である。
明するための模式図である。
【図３】本実施形態のＭＩＳ型発光素子の他の例の発光
機能を説明するための模式図である。
機能を説明するための模式図である。
【図４】本実施形態のＭＩＳ型発光素子の他の例の発光
機能を説明するための模式図である。
機能を説明するための模式図である。
【図５】本実施形態のＭＩＳ型発光素子の他の例の発光
機能を説明するための模式図である。
機能を説明するための模式図である。
【図６】本実施形態のＭＩＳ型発光素子の製造方法を工
程順にを示す概略断面図である。
程順にを示す概略断面図である。
【図７】変形例１のＭＩＳ型発光素子の主要構成を示す
概略断面図である。
概略断面図である。
【図８】変形例１のＭＩＳ型発光素子の発光機能を説明
するための模式図である。
するための模式図である。
【図９】変形例２のＭＩＳ型発光素子の主要構成を示す
概略断面図である。
概略断面図である。
【図１０】変形例２のＭＩＳ型発光素子の発光機能を説
明するための模式図である。
明するための模式図である。
【図１１】変形例３のＭＩＳ型発光素子の主要構成を示
す概略断面図である。
す概略断面図である。
１ Ｓｉ−半導体基板 ２ ソース／ドレイン ３，２１，３１ ゲート絶縁膜 ４ ゲート電極 １１ ＳｉＯ2 膜 １２ 熱酸化層（下層） １３ Ｓｉ層 １４ 酸化層（上層） ２２，２４，３３，４１，４３ ＳｉＯ2 層 ２３，４２，４４ Ｓｉ3 Ｎ4 層 ３２，３４ 誘電体膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K007 AB03 CB01 DA05 DB02 DC02 DC04 EC03 FA01 4H001 CA01 XA07 XA08 XA13 XA14 XA22 5F041 AA03 AA31 CA06 CA33 CA71 CB31
Claims (5)
- 【請求項１】 ゲート電極及びソース／ドレインを備え
たＭＩＳ型のトランジスタ構造を有してなる半導体装置
であって、 ゲート絶縁膜内に発光物質が添加されており、 前記ゲート電極にバイアス電圧を印加することで前記ゲ
ート絶縁膜中に導電性キャリアを注入し、前記ゲート絶
縁膜を発光せしめることを特徴とする半導体装置。 - 【請求項２】 前記ソース／ドレイン間に所定の高電圧
を印加して前記キャリアの運動エネルギーを増加させる
とともに、前記ゲート電極に前記バイアス電圧を印加す
ることを特徴とすることを特徴とする半導体装置。 - 【請求項３】 前記発光物質は、ＩＶ族を含む半導体ナ
ノクリスタル、ＩＶ族を含む半導体微結晶、化合物半導
体の多結晶又は単結晶、希土類元素及び蛍光物質から選
ばれた少なくとも１種であることを特徴とする請求項１
に記載の半導体装置。 - 【請求項４】 前記ゲート絶縁膜は、複数種の絶縁膜が
積層されてなるものであることを特徴とする請求項１に
記載の半導体装置。 - 【請求項５】 前記複数種の絶縁膜のうち、前記ゲート
電極の近傍の絶縁膜は、前記キャリアに対してエネルギ
ー障壁として作用するバンドギャップの大きなものであ
ることを特徴とする請求項４に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013275A JP4410894B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013275A JP4410894B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001203382A true JP2001203382A (ja) | 2001-07-27 |
| JP4410894B2 JP4410894B2 (ja) | 2010-02-03 |
Family
ID=18540887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013275A Expired - Fee Related JP4410894B2 (ja) | 2000-01-21 | 2000-01-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4410894B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246639A (ja) * | 2001-02-20 | 2002-08-30 | Fujitsu Ltd | 半導体発光装置 |
| WO2004066346A2 (en) * | 2003-01-22 | 2004-08-05 | Group Iv Semiconductor Inc. | Rare earth doped group iv nanocrystal layers |
| DE10313727A1 (de) * | 2003-03-27 | 2004-10-21 | Forschungszentrum Rossendorf E.V. | Verfahren zur Behandlung Silizium-basierter Lichtemitter |
| WO2004095592A2 (en) | 2003-03-21 | 2004-11-04 | Intel Corporation | A system and method for an improved light-emitting device |
| JP2005128539A (ja) * | 2003-10-21 | 2005-05-19 | Samsung Electronics Co Ltd | 感光性半導体ナノ結晶、半導体ナノ結晶パターン形成用感光性組成物及びこれらを用いたパターン形成方法 |
| KR100502856B1 (ko) * | 2002-09-17 | 2005-07-21 | 주식회사 미뉴타텍 | 유기 발광 소자 |
| WO2005071764A1 (ja) * | 2004-01-23 | 2005-08-04 | Hoya Corporation | 量子ドット分散発光素子およびその製造方法 |
| JP2006032564A (ja) * | 2004-07-14 | 2006-02-02 | Hiroshima Univ | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置 |
| JP2006135208A (ja) * | 2004-11-09 | 2006-05-25 | Sony Corp | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 |
| US7081664B2 (en) | 2003-01-22 | 2006-07-25 | Group Iv Semiconductor Inc. | Doped semiconductor powder and preparation thereof |
| US7122842B2 (en) | 2003-09-08 | 2006-10-17 | Group Iv Semiconductor Inc. | Solid state white light emitter and display using same |
| KR100708644B1 (ko) | 2004-02-26 | 2007-04-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 구비한 평판 표시장치, 박막트랜지스터의 제조방법, 평판 표시장치의 제조방법, 및도너 시트의 제조방법 |
| US7262991B2 (en) * | 2005-06-30 | 2007-08-28 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| JP2007329468A (ja) * | 2006-05-10 | 2007-12-20 | Kumamoto Univ | 発光素子およびその製造方法 |
| JP2008098146A (ja) * | 2006-10-16 | 2008-04-24 | Sharp Corp | テルビウムがドープされ且つシリコンリッチな酸化物を有するエレクトロルミネセンス素子およびその製造方法 |
| JP2011101028A (ja) * | 2010-12-17 | 2011-05-19 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2011113877A (ja) * | 2009-11-27 | 2011-06-09 | Sharp Corp | 光電気混載基板および半導体装置 |
-
2000
- 2000-01-21 JP JP2000013275A patent/JP4410894B2/ja not_active Expired - Fee Related
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246639A (ja) * | 2001-02-20 | 2002-08-30 | Fujitsu Ltd | 半導体発光装置 |
| KR100502856B1 (ko) * | 2002-09-17 | 2005-07-21 | 주식회사 미뉴타텍 | 유기 발광 소자 |
| WO2004066346A2 (en) * | 2003-01-22 | 2004-08-05 | Group Iv Semiconductor Inc. | Rare earth doped group iv nanocrystal layers |
| US7081664B2 (en) | 2003-01-22 | 2006-07-25 | Group Iv Semiconductor Inc. | Doped semiconductor powder and preparation thereof |
| WO2004066346A3 (en) * | 2003-01-22 | 2007-11-29 | Group Iv Semiconductor Inc | Rare earth doped group iv nanocrystal layers |
| WO2004095592A2 (en) | 2003-03-21 | 2004-11-04 | Intel Corporation | A system and method for an improved light-emitting device |
| WO2004095592A3 (en) * | 2003-03-21 | 2005-02-17 | Intel Corp | A system and method for an improved light-emitting device |
| JP2006514445A (ja) * | 2003-03-21 | 2006-04-27 | インテル・コーポレーション | 改良された発光装置のシステム及び方法 |
| US7095058B2 (en) | 2003-03-21 | 2006-08-22 | Intel Corporation | System and method for an improved light-emitting device |
| DE10313727B4 (de) * | 2003-03-27 | 2005-11-24 | Forschungszentrum Rossendorf E.V. | Verfahren zur Behandlung Silizium-basierter Lichtemitter |
| DE10313727A1 (de) * | 2003-03-27 | 2004-10-21 | Forschungszentrum Rossendorf E.V. | Verfahren zur Behandlung Silizium-basierter Lichtemitter |
| US7122842B2 (en) | 2003-09-08 | 2006-10-17 | Group Iv Semiconductor Inc. | Solid state white light emitter and display using same |
| JP2005128539A (ja) * | 2003-10-21 | 2005-05-19 | Samsung Electronics Co Ltd | 感光性半導体ナノ結晶、半導体ナノ結晶パターン形成用感光性組成物及びこれらを用いたパターン形成方法 |
| US8911883B2 (en) | 2003-10-21 | 2014-12-16 | Samsung Electronics Co., Ltd. | Photosensitive semiconductor nanocrystals, photosensitive composition comprising semiconductor nanocrystals and method for forming semiconductor nanocrystal pattern using the same |
| US8758864B2 (en) | 2003-10-21 | 2014-06-24 | Samsung Electronics Co., Ltd. | Photosensitive semiconductor nanocrystals, photosensitive composition comprising semiconductor nanocrystals and method for forming semiconductor nanocrystal pattern using the same |
| WO2005071764A1 (ja) * | 2004-01-23 | 2005-08-04 | Hoya Corporation | 量子ドット分散発光素子およびその製造方法 |
| US7880377B2 (en) | 2004-01-23 | 2011-02-01 | Hoya Corporation | Quantum dot-dispersed light emitting device, and manufacturing method thereof |
| KR100708644B1 (ko) | 2004-02-26 | 2007-04-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 구비한 평판 표시장치, 박막트랜지스터의 제조방법, 평판 표시장치의 제조방법, 및도너 시트의 제조방법 |
| JP4517144B2 (ja) * | 2004-07-14 | 2010-08-04 | 国立大学法人広島大学 | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子の製造方法 |
| JP2006032564A (ja) * | 2004-07-14 | 2006-02-02 | Hiroshima Univ | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子および受光素子、これらを利用した光電子集積チップおよびデータ処理装置 |
| JP4529646B2 (ja) * | 2004-11-09 | 2010-08-25 | ソニー株式会社 | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 |
| JP2006135208A (ja) * | 2004-11-09 | 2006-05-25 | Sony Corp | 希土類元素イオンの拡散領域の製造方法および発光素子の製造方法および発光素子 |
| US7262991B2 (en) * | 2005-06-30 | 2007-08-28 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| US7629639B2 (en) | 2005-06-30 | 2009-12-08 | Intel Corporation | Nanotube- and nanocrystal-based non-volatile memory |
| JP2007329468A (ja) * | 2006-05-10 | 2007-12-20 | Kumamoto Univ | 発光素子およびその製造方法 |
| JP2008098146A (ja) * | 2006-10-16 | 2008-04-24 | Sharp Corp | テルビウムがドープされ且つシリコンリッチな酸化物を有するエレクトロルミネセンス素子およびその製造方法 |
| JP2011113877A (ja) * | 2009-11-27 | 2011-06-09 | Sharp Corp | 光電気混載基板および半導体装置 |
| JP2011101028A (ja) * | 2010-12-17 | 2011-05-19 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4410894B2 (ja) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4410894B2 (ja) | 半導体装置 | |
| US6191476B1 (en) | Semiconductor device | |
| US5578865A (en) | Reduction of parasitic effects in floating body mosfets | |
| US10636916B2 (en) | High electron mobility thin film transistors | |
| JP4780637B2 (ja) | エレクトロルミネッセンスデバイス | |
| KR100796608B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 | |
| JP2008508702A (ja) | Ｃｍｏｓをモノリシックに集積した光素子 | |
| TW200305976A (en) | Semiconductor device and method for fabricating the same | |
| JP2002246639A (ja) | 半導体発光装置 | |
| CN101651120A (zh) | 半导体器件的制造方法和半导体器件 | |
| KR0135804B1 (ko) | 실리콘 온 인슐레이터(soi) 트랜지스터 | |
| JP2005277263A (ja) | 量子ドット電界効果トランジスタ、それを用いたメモリ素子及び光センサ及びそれらの集積回路 | |
| JP4162042B2 (ja) | 薄膜作製方法 | |
| JP3221901B2 (ja) | 半導体装置 | |
| US6303441B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2888857B2 (ja) | 半導体装置 | |
| US6852993B2 (en) | Emission process for a single photon, corresponding semiconducting device and manufacturing process | |
| JP3338128B2 (ja) | 半導体装置 | |
| US20240178284A1 (en) | Semiconductor transistor structure having an epitaxial oxide spacer layer | |
| JP2001109396A (ja) | Ｅｌ表示装置 | |
| JP3405773B2 (ja) | 微小電界放出陰極装置およびその製造方法 | |
| KR900004731B1 (ko) | 불휘발성 반도체 장치와 그 제조방법 | |
| KR100520015B1 (ko) | 제어가능한전도디바이스 | |
| JP2927122B2 (ja) | 非対称ｌｄｄ型ｍｏｓｆｅｔの製造方法 | |
| KR100776648B1 (ko) | 실리콘 기반 광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070115 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091116 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |