JP4162042B2 - 薄膜作製方法 - Google Patents
薄膜作製方法 Download PDFInfo
- Publication number
- JP4162042B2 JP4162042B2 JP2003095634A JP2003095634A JP4162042B2 JP 4162042 B2 JP4162042 B2 JP 4162042B2 JP 2003095634 A JP2003095634 A JP 2003095634A JP 2003095634 A JP2003095634 A JP 2003095634A JP 4162042 B2 JP4162042 B2 JP 4162042B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- substrate
- single crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Description
【０００１】
【発明の属する技術分野】
本発明は、太陽電池、発光素子、受光素子等の製造に利用される薄膜の作製方法、特にナノ結晶の粒径分布の制御が可能な薄膜作製方法に関するものである。
【０００２】
【従来の技術】
近年、ナノテクノロジーの発展とともに、粒径がｎｍレベルで制御された半導体ナノ結晶の作製技術が必要不可欠となっている。特に、シリコンナノ結晶は粒径を数ｎｍにすることによって、シリコン半導体から高輝度発光を引き出すことができる点から、現在電気的集積化技術を電気・光集積化技術へと発展させる可能性を秘めている点で注目を集めている。
【０００３】
また、発光のみならず、受光という観点からも、薄膜シリコン太陽電池のトップセル材料に、従来のアモルファスシリコン薄膜ではなく、アモルファス中に粒径が数ｎｍのシリコンナノ結晶を埋め込むことによって、アモルファスシリコン太陽電池で２０年以上問題とされていた光劣化を抑制することが可能な技術として注目を集めている。
【０００４】
従来、このようなナノ結晶の作製方法として、レーザーアブレーション（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）を用いることが提案されている（例えば、特許文献１及び特許文献２参照。）。これは、エキシマレーザー光を真空反応室に導入し、この真空反応室内に配置されたターゲット材に照射して、レーザーアブレーションによりターゲット材から離脱、放射した物質を基板に捕集、堆積させるものである。
【０００５】
また、プラズマプロセスを利用してＳｉＨ４のナノ粒子薄膜を作製することも提案されている。
【０００６】
【特許文献１】
特開２００２−１５９９９号公報
【特許文献２】
特開２００２−２８２２２２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような従来技術にあっては、ナノ結晶の粒径分布を制御することが不可能となっている。また、単一の粒径を得る場合は、上述のようにして生成されたナノ結晶を大気暴露することなく質量分析装置まで搬送し、その質量分析装置で分級した後、所望の単一サイズのナノ結晶を得る手法が一般的に用いられているが、このような手法は、単一の粒径分布を得るために非常に大がかりな装置を必要とする。また、一般的に粒径分布の一部分のサイズしか使用しないために、分級されたサイズの大部分は不必要なものになってしまうという問題がある。
【０００８】
本発明は、上記のような問題点に鑑みてなされたもので、簡便な装置で、ナノ結晶の粒径分布を制御することができ、単一の粒径分布を容易に得ることができる薄膜作製方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、薄膜作製方法を次の（１）のとおりに構成する。
（１）基板上に薄膜を形成する薄膜作製方法であって、
レーザーアブレーションにより超高密度高エネルギー粒子プラズマを発生させ、
該超高密度高エネルギー粒子プラズマを別のプラズマ反応で生成されたプラズマと衝突させるとともに、該プラズマの衝突によるプラズマ反応場に、前記超高密度高エネルギー粒子プラズマを反応させ、
前記超高密度高エネルギー粒子プラズマが前記プラズマ反応場を通過する時間により、ナノ結晶の大きさを決定した薄膜を成膜するようにした薄膜作製方法。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面について説明する。
【００１１】
まず、単一粒径を達成させるための手法について説明する。
【００１２】
図１はレーザーアブレーション（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）法を利用した薄膜形成装置の構成を示す模式図である。
【００１３】
本発明の薄膜作製方法は、従来のパルスレーザーを用いた半導体ナノ結晶の作製方法とは異なり、レーザーアブレーションによる超高密度高エネルギー粒子プラズマ（１０１４／ｃｍ３）とＲＦ、ＶＨＦ、ＵＨＦ等を用いたＳｉＨ４、Ｈ２ガス等を用いて生成されるプラズマ（１０９／ｃｍ３）との相互作用を利用する。
【００１４】
上記レーザーアブレーションによる超高密度高エネルギー粒子プラズマ（１０１４／ｃｍ３）の発生は、Ｑ−スイッチパルス（ｓｗｉｔｃｈｅｄ ｐｕｌｓｅ）のヤグ（ＹＡＧ）レーザーの基本波、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）等を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に照射することによって行われる。具体的な条件としては、ここでは上記Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を用いる。
【００１５】
この条件は上記の例に限られたものではなく、他のピークパワーの高いパルスレーザー光を用いて達成することができる。例えば、エキシマレーザー、ルビーレーザー、または、よりパルス幅の狭い超短パルスレーザー（例えばピコ秒並びにフェムト秒レーザー）を用いることによって、より良い効果を引き出すことが可能となる。また、プラズマもＣＶＤに限らず、他の技術を利用することも可能である。ここでは、Ｓｉのプラズマプロセスを例にとって説明する。
【００１６】
図１において、上記のパルスレーザー光１によって発生した超高密度のＳｉプラズマ（１０１４／ｃｍ３）１は、シランガス、水素ガス等を用いた別のプラズマ反応で生成されたプラズマ２と衝突反応を起す。そして、レーザープルーム（ｌａｓｅｒ ｐｌｕｍｅ）で生成された大量のＳｉ＊（１０１４／ｃｍ３）３が（Ｓｉ＊はシリコンのラジカル）、上述のプラズマＣＶＤによって生成されたＳｉ＊、ＳｉＨプラズマ場と反応することによって、基板４上にナノ結晶が生成される。
【００１７】
このとき、ＣＶＤで生成されたプラズマ反応場の大きさが制限されていることから、レーザーで生成されたプラズマが超高速なため、この反応場を通過する時間（平均自由行程）によって、ナノ結晶のサイズの大きさが決定される。すなわち、次の反応式のようになる。
【００１８】
Ｓｉ＊（ｌａｓｅｒで生成されたもの）＋Ｓｉ＊（ｐｌａｓｍａＣＶＤで生成されたもの）→Ｓｉ３……→Ｓｉｎ
上記の反応において、ｎの値が反応場の大きさ、レーザープラズマのエネルギーによるため、基板４上に堆積されるナノ結晶のサイズを場所によって制御することが可能となる。例えば、基板４上に図示したａの地点では、一番サイズの小さなナノ結晶が堆積し、ｅの地点では、一番大きなサイズのナノ結晶が堆積する。
【００１９】
また、図２に示すように、ＳｉＨ４ガス流量、Ｈ２ガス流量、ガス圧、堆積基板温度等を制御することによって、アモルファス薄膜からｎｍ粒径のサイズに至るＳｉ結晶を作製することが可能となる。図２は種々の条件により堆積可能な薄膜の結晶構造を示したものである。
【００２０】
図３は上記薄膜のラマンスペクトルを示す図である。
【００２１】
上記の手法により作製された半導体ナノ結晶のサイズ並びに構造をラマン分光法により評価すると、図３のスペクトルを得ることができる。このスペクトルよりピーク値を読み取ると、４９６．３７ｃｍ−１となり、バルクシリコンのスペクトルピーク値（５２１ｃｍ−１）と比較しておよそ２４ｃｍ−１もシフトした値を示していることが分かる。
【００２２】
上記のシフト量より、図４に示すラマンピークシフトとサイズの理論曲線からナノ結晶のサイズを求めると、およそ粒径１．３ｎｍと評価することができる。このラマンスペクトルが単一粒径のラマンスペクトルの重ね合わせ状態であるとすると、サイズ分布を求めることが可能となって、図５に示すように、非常に粒径分布幅の狭い、単一の粒径分布を有するシリコンナノ結晶薄膜となっていることが分かる。
【００２３】
図６に上記作製方法によって堆積されたシリコンナノ結晶薄膜の透過電子顕微鏡観察結果を示す。この写真結果からも、粒径サイズが２ｎｍ以下のシリコンナノ結晶がサイズ制御されて作製されていることが分かる。従来の作製方法では１７ｎｍ程度の粒径しか得られなかったが、本作製方法により２ｎｍ以下の結晶が多数得られるようになった（同図の○で囲った部分は代表的な結晶部分を示す）。
【００２４】
上記作製方法によって作製されたシリコンナノ結晶に紫外線を照射すると、図７に示すように、高輝度の可視発光を示す。特に、シリコンナノ結晶のサイズを３ｎｍから１．２ｎｍ程度まで変化させることによって、図８に示すように、赤から緑色に至る（８５０〜５００ｎｍ）高輝度可視発光を得ることができる。
【００２５】
また、上記方法を用いることによって、種々の不純物添加を行うことが可能となる。例えば、プラズマＣＶＤ法によって太陽電池を作製するには、ピン（ＰＩＮ）構造を作製することが必要となるが、その際に不純物の混入を防ぐため、ｐ型膜（ｐ層）を堆積するチャンバー、ｉ層を堆積するチャンバー、ｎ層を堆積するチャンバーを分ける必要があるが、本手法を用いることによって、レーザーアブレーションを行う際に用いるターゲット基板に、上記不純物を添加したターゲット基板を用いて、これらを適宜変えて薄膜堆積を行えば良いため、簡易な装置構成で、ナノ結晶からなるピン構造を作製することが可能となる。
【００２６】
また、上記方法を用いることによって、種々の不純物添加を行うことが可能となる。例えば、ターゲット材にＣｅイオン添加物（ＣｅＯ２、ＣｅＳｉ２等）、Ｃｓイオン添加物（ＣｓＮＯ３、ＣｓＩ等）、Ｃｒイオン添加物（Ｃｒ２Ｏ３、ＣｒＳｉ２等）、Ｄｙイオン添加物（Ｄｙ２Ｏ３、ＤｙＳｉ２等）、Ｅｒイオン添加物（Ｅｒ２Ｏ３、ＥｒＳｉ２等）、Ｅｕイオン添加物（Ｅｕ２Ｏ３、ＥｕＳｉ２等）、Ｇｄイオン添加物（Ｇｄ２Ｏ３、ＧｄＳｉ２等）、Ｈｆイオン添加物（ＨｆＯ２、ＨｆＳｉ２等）、Ｈｏイオン添加物（Ｈｏ２Ｏ３、ＨｏＳｉ２等）、Ｌａイオン添加物（Ｌａ２Ｏ３、ＬａＳｉ２等）、Ｌｕイオン添加物（Ｌｕ２Ｏ３、ＬｕＳｉ２等）、Ｍｎイオン添加物（Ｍｎ２Ｏ３、ＭｎＳｉ２等）、Ｎｄイオン添加物（Ｎｄ２Ｏ３、ＮｄＳｉ２等）、Ｐｒイオン添加物（Ｐｒ６Ｏ１１、ＰｒＳｉ２等）、Ｐｂイオン添加物（Ｐｂ２Ｏ、ＰｂＳｉ２等）、Ｃｒイオン添加物（Ｃｒ２Ｏ３、ＣｒＳｉ２等）、Ｒｕイオン添加物（ＲｕＯ２等）、Ｓｍイオン添加物（Ｓｍ２Ｏ３、ＳｍＳｉ２等）、Ｙイオン添加物（Ｙ２Ｏ３等）、Ｙｂイオン添加物（Ｙｂ２Ｏ３等）を用い、これを上記の手法に沿ってレーザープロセスとプラズマプロセスとを併用することによって、これらの不純物をナノ結晶層にドーピングすることが可能となり、発光素子を形成することが可能となる。この際、キャリアの注入をおこなうためのｐ層とｎ層の選択は、上記添加された不純物のエネルギーレベルに応じて、適宜材料選択を行う必要がある。
【００２７】
また、上記方法を用いることによって、種々の磁性不純物添加も行うことが可能となる。例えば、ターゲット材にＣｏイオン添加物（Ｃｏ２Ｏ３、ＣｏＳｉ２等）、Ｃｒイオン添加物（Ｃｒ２Ｏ３、ＣｒＳｉ２等）、Ｒｅイオン添加物（Ｒｅ２Ｏ３、ＲｅＳｉ２等）、Ｍｎイオン添加物（Ｍｎ２Ｏ３、ＭｎＳｉ２等）、Ｎｄイオン添加物（Ｎｄ２Ｏ３、ＮｄＳｉ２等）、Ｓｍイオン添加物（Ｓｍ２Ｏ３、ＳｍＳｉ２等）、Ｓｒイオン添加物（ＳｒＯ等）、Ｔｅイオン添加物（ＴｅＯ３等）、Ｔｍイオン添加物（Ｔｍ２Ｏ３等）、Ｖイオン添加物（Ｖ２Ｏ３等）を用い、これを上記の手法に沿ってレーザープロセスとプラズマプロセスとを併用することによって、これらの不純物をナノ結晶層にドーピングすることが可能となり、磁性記憶材料を形成することが可能となる。
【００２８】
また、上記方法を用いることによって、種々の強誘電体不純物添加も行うことが可能となる。例えば、ターゲット材にＺｎイオン系酸化物（ＺｎＯ等）、Ｔｉイオン系酸化物（ＢａＴｉＯ３、ＳｒＴｉＯ３等）、Ｐｂイオン系酸化物（ＰｂＺｒｘＴｉｙＯ３：Ｌａ、Ｌｉ等）、Ｋイオン系酸化物（ＫＴｉＯＰＯ４、ＫｔｉＯＡｓＯ４等），Ｂイオン系酸化物（ｂｅｔａ−ＢａＢ２Ｏ４、ＬｉＢ３Ｏ５等）Ｎｂイオン系酸化物（ＬｉＮｂＯ３、ＫｎｂＯ３等）Ｇａイオン系酸化物窒化物（Ｇａ２Ｏ３、ＧａＮ等）を用い、これを上記の手法に沿ってレーザープロセスとプラズマプロセスとを併用することによって、これらの不純物をナノ結晶層にドーピングすることが可能となり、ひいては新規な強誘電体ナノ結晶薄膜を形成することが可能となる。
【００２９】
次に、上記の作製方法により堆積されたシリコンナノ結晶薄膜を用いた実施例について説明する。
【００３０】
（実施例１）太陽電池
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚで、ｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００３１】
次に、プラズマ条件、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力２５Ｗ、動作圧力０．１５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、レーザー条件、Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に６０ｍｉｎから３００ｍｉｎ照射することによってナノ結晶埋め込み型アモルファスシリコンｉ層を３５０ｎｍ積層した。
【００３２】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００３３】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造を図９に示す。
【００３４】
ここで、比較例について説明する。
【００３５】
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００３６】
そして、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、プラズマＣＶＤ法によりアモルファスシリコンｉ層を３５０ｎｍ積層した。
【００３７】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００３８】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造を図１０に示す。
【００３９】
表１に上述の実施例及び比較例で作製した太陽電池の光劣化（ＡＭ１．５、１００ｍＷ／ｃｍ２、５００時間）前後の特性を示す。この表からも分かるように、本実施例では、薄膜シリコン太陽電池における最大の問題点である変換効率の光劣化を大幅に抑制することが可能となる。
【００４０】
【表１】
【００４１】
（実施例２）発光素子
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００４２】
次に、プラズマ条件、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力２５Ｗ、動作圧力０．１５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、レーザー条件、Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に６０ｍｉｎから３００ｍｉｎ照射することによってナノ結晶埋め込み型アモルファスシリコンｉ層を３５０ｎｍ積層した。
【００４３】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００４４】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造を図１１に示す。
【００４５】
本実施例のデバイスに対して順方向に３〜５Ｖの電圧をかけることによって、赤色の面発光を呈することができる。そのスペクトルは、図７に示すようになる。逆方向電圧では電流が流れず、ひいては赤色発光が起こらないことから、本実施例により、シリコンを用いたＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を構成できることが分かる。このダイオードの利点は、ＧａＡｓ基板等を用いず、ガラス基板上に作製できるので、従来のダイオードと比較して、低価格、大面積（面発光）、環境に対して無負荷等、多くの優れた点を有する。
【００４６】
（実施例３）光センサー
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚで、ｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００４７】
次に、プラズマ条件、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力２５Ｗ、動作圧力０．１５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、レーザー条件、Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に６０ｍｉｎから３００ｍｉｎ照射することによってナノ結晶埋め込み型アモルファスシリコンｉ層を３５０ｎｍ積層した。
【００４８】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００４９】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造は、図９に示すようになる。このような構造の素子を作製することによって光強度を感度良く測定することが可能な光センサーを構成することが可能となる。
【００５０】
（実施例４）光結合素子
図１２は本発明の実施例４の構造を示す断面図である。
【００５１】
同図に示すように、この結合素子は、発光素子と受光素子をモノリシックに基板上に形成し、更に発光素子から発せられた光を受光素子に伝送する光伝送手段としての光導波路を備えるものである。本光結合素子は、ｐ型単結晶Ｓｉ基板上に、実施例１及び実施例２の方法で発光素子並びに受光素子を形成したものである。また、これらの素子を繋ぐ光導波路は、透明電極１３、１６上、及び発光素子と受光素子との間にバリウムホウケイサンガラスで形成されている。なお、１９は石英ガラスである。また、ｐ型単結晶Ｓｉ基板の裏面には、Ａｌ層の電極１７が形成されている。
【００５２】
次に、本実施例の光結合素子の作製方法について説明する。
【００５３】
まず、実施例１、２にならって、発光素子並びに受光素子を形成する。その後、ｐ型単結晶Ｓｉ基板１０〔結晶面（１００）、抵抗率０．１〜４０Ωｃｍ〕の裏面にＡｌを蒸着してオーミックコンタクトをとり、Ａｌ電極１７を形成する。
【００５４】
次に、電子ビーム蒸着装置を用い、ＩＴＯ膜を堆積させた後、発光素子１１と受光素子１４との間のＩＴＯ膜を除去することによって、ＩＴＯ透明電極１３、１６を形成する。
【００５５】
次に、スパッタ成膜装置を用いて、石英ガラス１８を約３μｍの厚さに形成した後、ＩＴＯ透明電極１３、１６の一部が露出するようにパターニングする。
【００５６】
そして、更にその上に、スパッタ成膜装置を用いて、バリウムホウケイ酸ガラス１９を約１μｍの厚さに成膜して光導波路を形成する。ここで、透明電極１３、１６の一部を露出させるために、バリウムホウケイ酸ガラス１９の両端部を除去するが、発光素子１１が発する光を効率良く光導波路に取り入れることができ、且つ受光素子１４に光を効率良く入射できるように、バリウムホウケイ酸ガラス１９をパターニングすることが必要である。
【００５７】
最後に、Ａｌ電極１７を接地し、透明電極１３、１６を電源に接続することにより、図１２に示す光結合素子を得ることができる。図１２において、Ａは電流計、Ｅは直流電源である。
【００５８】
次に、本実施例の光結合素子の動作について説明する。
【００５９】
発光素子１１に電気信号が入力されると、ＮＩＡ膜（ナノ結晶埋め込み型アモルファスシリコン膜）１２で発光し、その光が光導波路に入る。光導波路を形成しているバリウムホウケイ酸ガラス１９の屈折率ｎ２は１．５３で、石英ガラス１８の屈折率ｎ１（＝１．４５９）及び空気の屈折率（＝１）よりも大きいため、光を光導波路内で全反射させて受光素子１４の側に伝送することができる。そして、光導波路内を伝送してきた光が受光素子１４の層１５に入ると、受光素子１４で入射光に起因した起電力が発生し、電気信号の転送が行われる。
【００６０】
本実施例では、発光素子１１及び受光素子１４を単結晶Ｓｉ基板１０上に作製することができる。
【００６１】
このため、発光素子１１と、Ｓｉを用いて形成した受光素子１４とを、モノリシックＳｉ基板１０上に形成することが可能になり、化合物半導体を用いて作製した従来の光結合素子に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性の高い光結合素子を得ることができる。
【００６２】
したがって、本実施例の光結合素子は、高い信頼性、信号転送の高速性が要求されるコンピュータ用素子等として使用するのに好適である。
【００６３】
また、上記の実施例において、発光素子１１及び受光素子１４上のＩＴＯ膜の代わりに、例えばＡｕ層を直接形成しても良い。
【００６４】
更に、上記の実施例において、光結合素子を構成する各半導体を、その伝導型が異なる半導体を用いて形成しても良い。その際、光結合素子を作製するのにｎ型の基板を用いた場合には、透明電極としてｐ型の膜を選択する必要がある。これには、例えばＧａＮ等の膜を使用することができる。
【００６５】
このように、本実施例によれば、発光素子をｐ型半導体とｎ型半導体とでナノ結晶埋め込み型アモルファスシリコン膜を挟んだ構成としたことにより、発光層の膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子をＳｉを用いて基板上にモノリシックに形成することによって、従来のように化合物半導体を用いて作製した場合に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性を高めることができる。したがって、コンピュータ用素子等として使用するのに好適な光結合素子を提供することができる。
【００６６】
（実施例５）光結合素子
次に、本発明の実施例５について説明する。
【００６７】
図１３は本発明の実施例５による光結合素子の構成を示す断面図である。
【００６８】
同図に示すように、本実施例の光結合素子２１は、発光素子となるＮＩＡ（ナノ構造埋め込み型アモルファスシリコン）膜２３で光信号を送信する光送信素子２２を組み込んだｐ型単結晶Ｓｉ基板２４と、光送信素子２２からの光信号を受信する受光素子２６を組み込んだ基板２５とを、光送信素子２２と受光素子２６が対向配置となる状態で接合したものである。
【００６９】
光送信素子２２は、ｐ型単結晶Ｓｉ基板２４に形成したＮＩＡ膜２３と、このＮＩＡ膜２３上に下部ＩＴＯ膜２８を成膜するとともに、この下部ＩＴＯ膜２８及びｐ型単結晶Ｓｉ基板２４の一面の露出部分にわたって透明な絶縁膜としてのＳｉＯ２膜２９を成膜している。
【００７０】
受光素子２６は、他方の単結晶Ｓｉ基板からなる基板２５の下面に形成したＮＩＡをｉ層とする受光素子であり、その上にＩＴＯ膜３１を成膜するとともに、この上部ＩＴＯ膜３１及び基板２５の下面の露出部分にわたって透明な絶縁膜としてのＳｉＯ２膜３２を成膜している。
【００７１】
光送信素子２２、受光素子２６は、図１４に示すように、ＳｉＯ２膜２９、３２を介して対向配置状態に接合され、且つＳｉＯ２膜２９、３２は透明な接着剤３３により一体的に接合されている。なお、図１４中、３４はｐ型単結晶Ｓｉ基板２４の他面に設けたＡｌ電極、３５は基板２５の他面に設けたＡｌ電極である。
【００７２】
次に、上記光結合素子２１の製造方法について説明する。
【００７３】
まず、上述のように、ｐ型単結晶Ｓｉ基板２４の上部に発光素子となるＮＩＡ膜２３を形成する。その後、ｐ型単結晶Ｓｉ基板２４の裏面にＡｌを蒸着してオーミックコンタクトを取り、Ａｌ電極３４を形成する。
【００７４】
次に、ＮＩＡ膜２３上に下部ＩＴＯ膜２８を成膜するとともに、そのパターニングを行う。そして、この下部ＩＴＯ膜２８及び単結晶Ｓｉ基板２４の一面の露出部分にわたって透明な絶縁膜であるＳｉＯ２膜２９をプラズマＣＶＤあるいはスパッタリングにより成膜し、そのパターニングを行うことで、光送信素子２２側の作製が完了する。
【００７５】
次に、Ａｌ電極３５を設けた単結晶Ｓｉからなる基板２５の下面に、実施例１に習って受光素子を形成し、そのパターニングを行った後、受光素子とともに基板２５の下面の一部に上部ＩＴＯ膜３１を成膜し、そのパターニングを行う。更に、上部ＩＴＯ膜３１及び基板２５の下面の露出部分にわたって透明な絶縁膜であるＳｉＯ２膜３２をプラズマＣＶＤあるいはスパッタリングにより成膜し、そのパターニングを行うことで、受光素子２６側の作製が完了する。
【００７６】
このようにして、光送信素子２２側、受光素子２６側の各要素を形成した後、光送信素子２２のＡｌ電極３４を接地し、下部ＩＴＯ膜２８にパルス発振器３６を接続するとともに、受光素子２６側のＡｌ電極３５を接地し、更に受光素子２６側の上部ＩＴＯ膜３１に電流計３７及び直流電源Ｅを接続する。
【００７７】
このような構成で、パルス発振器３６により、−１０Ｖの振幅を有するパルス電圧を光送信素子２２に加えると、光送信素子２２から受光素子２６に向けて光が送信され、受光素子２６に接続した電流計３７に電流が流れる。
【００７８】
上述の構成の光結合素子２１によれば、ｐ型単結晶Ｓｉ基板２４は、化合物半導体を用いた基板に比べ、コストが安く、物理的な信頼性も高いので、ＮＩＡ膜２３を用いた構造の光送信素子２２を容易に組み込むことができる。したがって、この光結合素子２１は、低コストで信頼性も良好となる。
【００７９】
また、光送信素子２２としてＮＩＡ膜２３を用いているので、簡便で優れた信号の送信機能を発揮させることができる。
【００８０】
このように、本実施例によれば、低コストで信頼性も高く優れた光送信機能を発揮するとともに、マルチプロセッサアーキテクチャの要請にも対応し得る光結合素子を提供することができる。
【００８１】
（実施例６）光送信素子
次に、本発明の実施例６について説明する。
【００８２】
図１４は本実施例による光送信素子の構成を示す断面図である。
【００８３】
同図に示すように、この光送信素子４１は、ｐ型単結晶Ｓｉ基板２４上にＮＩＡ膜４３を用いた光送信部４４と、この光送信部４４から送出された光信号を入力電気信号に応じて変調するＦＥＴ４８からなるスイッチング変調素子４５とを形成したものである。
【００８４】
光送信部４４は、ｐ型単結晶Ｓｉ基板４４の一方の端部側に形成したＮＩＡ膜４３と、このＮＩＡ膜４３上に形成したＩＴＯ膜４７とを備えている。スイッチング変調素子４４は、ｐ型単結晶Ｓｉ基板４２上に積層成膜したＦＥＴ４８により構成されている。
【００８５】
次に、本実施例の光送信素子４１の作製方法について、図１５を参照して説明する。
【００８６】
まず、図１５の（ａ）に示すように、一面にＡｌ（あるいはＡｕ）層４２ａを蒸着して、オーミック接触させたｐ型単結晶Ｓｉ基板４２を用意し、このｐ型単結晶Ｓｉ基板４２の他面に絶縁層としてのＳｉＯ２膜５１をプラズマＣＶＤ、スパッタ、熱酸化の何れかの方法により成膜する。そして、ＳｉＯ２膜５１のパターニングを行った後、イオン注入あるいは拡散によりｐ型単結晶Ｓｉ基板４２の上部に一対のｎ＋層５２、５３を形成するとともに、ＳｉＯ２膜５１を貫いて一対のｎ＋層５２、５３に接触するＡｌ、ＣｒあるいはＩＴＯ等からなる内部電極層５４を成膜する。
【００８７】
次に、図１５の（ｂ）に示すように、上記内部電極層５４をパターニングして一対のｎ＋層５２、５３に接触したソース電極５５、ドレイン電極５６及び上記ＳｉＯ２膜５１上のゲート電極５７を形成する。
【００８８】
次に、図１５の（ｃ）に示すように、上記ＳｉＯ２膜５１をパターニングし、プラズマＣＶＤあるいはスパッタにより絶縁膜としてのＳｉＯ２膜（あるいはＳｉ３Ｎ４膜）５８を、ソース電極５５、ドレイン電極５６、ゲート電極５７を覆うように成膜し、パターニングする。また、単結晶Ｓｉ基板４２上の上述のスイッチング変調素子４５の形成領域の隣にＮＩＡ膜４３を前述の実施例に習って作製する。
【００８９】
次に、図１５の（ｄ）に示すように、ＮＩＡ膜４３上に、ＩＴＯ膜４７を成膜し、それらのパターニングを行うことで、光送信部４４を形成する。
【００９０】
更に、上記ＳｉＯ２膜５８を再度パターニングし、ＳｉＯ２膜５８にソース電極５５、ドレイン電極５６、ゲート電極５７の上面への穴開けを行った後、ソース電極５５に接触する金属電極６０、ドレイン電極５６に接触する金属電極６１、ゲート電極５７に接触する金属電極６２を成膜する。ドレイン電極５６に接触する金属電極６１は、上記ＩＴＯ膜４７にも接触させる。
【００９１】
また、ｐ型単結晶Ｓｉ基板４２のＡｌ層４２ａに電源部（直流電源Ｅ）の陽極を接続するとともに、上記ソース電極５５に接触する金属電極６０を接地することにより、図１６に示す光送信素子４１を得ることができる。
【００９２】
このようにして得られた光送信素子４１の等価回路を図１７に示す。この光送信素子４１は、入力としてＦＥＴをオンする以上の信号が入力されたときに、光送信部が発光するものである。
【００９３】
本実施例の光送信素子４１は、一枚のｐ型単結晶Ｓｉ基板４２上に、ＮＩＡ膜４３を用いた光送信部４４と、この光送信部４４から送出された光信号を入力電気信号に応じて変調するスイッチング変調素子４５とを形成したものである。ｐ型単結晶Ｓｉからなる単結晶Ｓｉ基板４２は、ＧａＡｓ等の化合物半導体を用いた基板に比べ、コストが安く、物理的な信頼性も高いので、ＮＩＡ膜４３を用いた光送信部４４と、この光送信部４４を変調し、入力信号４９によってオンオフ制御されるスイッチング変調素子４５とを従来の半導体製造プロセスにより容易に組み込むことができる。したがって、本実施例の光送信素子４１は、低コストで信頼性も良好となる。また、単結晶Ｓｉ基板に代えて、ガラス基板上に蒸着したポリシリコン基板を使用することも可能である。
【００９４】
また、光送信部４４としてＮＩＡ膜４３を用いているので、簡便で優れた光送信機能を発揮させることができる。
【００９５】
更に、ｐ型単結晶Ｓｉ基板４２上にスイッチング変調素子４５と、光送信部４４とをモノリシックに形成しているので、単一のウェハ上に画素としての光送信部４４とスイッチング変調素子とを高密度で搭載でき、高集積化を図ることができる。
【００９６】
次に、上記の光送信素子４１を多数マトリックス状に展開して構成したより実用的な光送信素子４１Ａについて、図１８〜図２０を参照して説明する。
【００９７】
図１８、図１９に示す光送信素子４１Ａは、複数の光送信素子４１の各光送信部４４を一枚のｐ型単結晶Ｓｉ基板４２上に列設する構成としたものである。
【００９８】
そして、各光送信部４４に対して各スイッチング変調素子４５に図１９に示すように、入力信号を、１、１、１、０、１、０、０、１、０、…、１、０、１、０、１、０、…（ＦＥＴ４５がオンする閾値電圧以上が１でそれ以外は０）というように電圧信号として供給することにより、各光送信部４４から各々変調された光信号を受光部７０の各受光素子７１にパラレルに送る光多重送信が可能となる。
【００９９】
このような構成とすることにより、低コストで信頼性も高く、優れた光送信機能を発揮させることが可能な光送信素子を実現することができる。また、変調素子を、ｐ型単結晶Ｓｉの半導体基板上に光送信部とモノリシックに形成することにより、単一のウェハ上に光送信部と変調素子とを高密度に搭載でき、集積度が高く実用価値の大きい光送信素子を実現することができる。
【０１００】
（実施例７）光−光変換素子
次に、本発明の実施例７について説明する。
【０１０１】
図２０は本発明の実施例７による光−光変換素子の概略構成を示す断面図である。また、図２１はその光−光変換素子にバイアスを加えていないときのバンド図、図２２は同光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。
【０１０２】
図２０に示すように、この光−光変換素子は、受光素子であるホトダイオード８２と発光素子８４とを垂直方向に集積したものである。ホトダイオード８２は、ｐ型単結晶Ｓｉ基板９２の裏面にｎ＋型単結晶Ｓｉ層９４を作製し、ｐｎ接合で形成したものである。ｎ＋型単結晶Ｓｉ層９４上には、Ａｌ電極８６ａを形成している。また、発光素子８４は、ｐ型単結晶Ｓｉ基板９２の表面にＮＩＡ層９６を形成し、更にその上にＩＴＯ膜で透明電極８６ｂを形成している。
【０１０３】
次に、この光−光変換素子の作製方法について説明する。
【０１０４】
前述のようにして作製されたＮＩＡ／Ｓｉの裏面にｎ＋型単結晶Ｓｉ層９４を形成する。このｎ＋型単結晶Ｓｉ層９４は、イオン注入法あるいは拡散法を用いて作成する。そして、ｎ＋型単結晶Ｓｉ層９４上にＡｌを蒸着してオーミックコンタクトを取り、Ａｌ電極８６ａを形成する。
【０１０５】
最後に、電子ビーム蒸着装置を用い、ＮＩＡ膜９６条にＩＴＯ膜を堆積させて透明電極を形成することにより、図２０に示す光−光変換素子を得ることができる。
【０１０６】
次に、上記のようにして得られた第１の光−光変換素子の動作について説明する。
【０１０７】
図２２に示すように、光−光変換素子に電圧を加えると、ホトダイオード８２は逆バイアス状態になり、発光素子８４は順バイアス状態になる。そして、ホトダイオード８２側から光が入射すると、ｐ型単結晶Ｓｉ基板９２で電子と正孔の対が光励起されて生成する。これらのキャリアの内、電子はｎ＋型単結晶Ｓｉ層９４に移動し、正孔はＮＩＡ層９６に移動する。また、発光素子８４には順バイアスが加わるため、ＮＩＡ膜９６には、ｎ型のＩＴＯ膜から電子が注入されるので、ＮＩＡ層９６で電子と正孔が再結合して、光が放射される。
【０１０８】
単結晶Ｓｉのエネルギーギャップは１．１２ｅＶであるので、この光−光変換素子では、波長１．１μｍの近赤外光まで感知することができる。しかも、ＮＩＡ層は、波長４００〜８００ｎｍの光を発光するので、この光−光変換素子では、赤外光を入射させて可視光を放出させることができる。なお、ホトダイオード８２側から光が入射しない場合には、ｎ＋型単結晶Ｓｉ層９４とｐ型単結晶Ｓｉ基板９２が逆バイアス状態であるため、正孔がＮＩＡ膜９６に注入されないので、発光しない。
【０１０９】
この発光素子と、Ｓｉを用いて形成した受光素子とを垂直方向に集積することによって、光−光変換素子をすべてＳｉで作製することができるので、化合物半導体を用いて作製した従来のものに比べて、構造が簡易で、製造コストが安く、しかも信頼性を高めることができ、また、幅が１２インチ以上の大きい面積のものであっても作ることができるという利点がある。したがって、この第１の光−光変換素子は、光コンピュータ用素子や波長変換素子等として用いるのに好適である。
【０１１０】
（実施例８）光−光変換素子
次に、本発明の実施例８の光−光変換素子について図面を参照して説明する。図２３は本実施例の第２の光−光変換素子の概略構成図、図２４はこの光−光変換素子にバイアスを加えていない場合のバンド図、図２５はこの光−光変換素子にバイアスを加えた場合のバンド図、図２６はこの光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【０１１１】
第２の光−光変換素子が第１の光−光変換素子と異なる点は、受光素子としてホトトランジスタ８２ａを用いた点である。ホトトランジスタ８２ａは、ｐ型単結晶Ｓｉ基板９２下にｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ層１００とを形成したｐｎｐ構造のものである。その他の構成は第１の光−光変換素子と同様であり、第１の光−光変換素子と同様の構成を有するものには同一の符号を付すことによりその詳細な説明を省略する。
【０１１２】
第２の光−光変換素子を作製するには、上記実施例で作製したＮＩＡ／Ｓｉのｐ型単結晶Ｓｉ基板９２の裏面にｎ型単結晶Ｓｉ層９９をエピタキシャル成長させて形成する。
【０１１３】
そして、ｎ型単結晶Ｓｉ層９９上に拡散法あるいはイオン注入法によりｐ型単結晶Ｓｉ層１００を形成することにより、ホトトランジスタ８２ａが形成される。また、ｐ＋型単結晶Ｓｉ層１００上にＡｌを蒸著してオーミックコンタクトを取り、Ａｌ電極８６ａを形成する。
【０１１４】
最後に、ＮＩＡ膜９６上に、ＩＴＯ膜で透明電極８６ｂを形成して、図２３に示す光−光変換素子を得ることができる。
【０１１５】
次に、第２の光−光変換素子の動作について説明する。
【０１１６】
まず、図２５に示すように、光−光変換素子に電圧を加えると、ホトトランジスタ８２ａのｐ型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９は順バイアス状態に、ｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板９２は逆バイアス状態になる。また、発光素子８４は順バイアス状態になる。このとき、ホトトランジスタ８２ａでは、電圧は主にｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板９２との間にかかるため、ｐ型単結晶Ｓｉ層１００の正孔は、ｐ型単結晶Ｓｉ基板９２には注入されない。
【０１１７】
そして、ホトトランジスタ８２ａ側から光が入射すると、図２６に示すように、ｐ型単結晶Ｓｉ基板９２で光が吸収され、電子と正孔の対が生成される。これらのキャリアの内、電子はｎ型単結晶Ｓｉ層９９に移動し、そこに溜まる。このため、ｐ型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９はより順バイアス状態となり、ｐ型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９間の正孔に対する障壁が小さくなる。したがって、ｐ＋型単結晶Ｓｉ層１００の正孔は、ｎ型単結晶Ｓｉ層９９及びｐ型単結晶Ｓｉ基板９２を通過し、ｐ型単結晶Ｓｉ基板９２で生成された正孔と共に、ＮＩＡ膜９６に移動する。ＮＩＡ膜９６には、ＩＴＯ膜８６ｂから電子が注入されるため、ＮＩＡ膜９６で電子と正孔の再結合が起こり、可視光が放射される。
【０１１８】
第２の光−光変換素子では、受光素子としてホトトランジスタを用いたことにより、応答速度がホトダイオードを用いた場合に比べて遅くなるが、光増幅ができ、発光輝度を増やすことができる。その他の効果は第１の光−光変換素子と同様である。
【０１１９】
また、上記の各実施例において、ＩＴＯ膜の代わりに、例えばＡｕ層を直接形成しても良い。図２７にその光−光変換素子の概略構成図、図２８にその光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図を示す。なお、図２０と同一部分については、同一符号を付してそれらの説明は省略するが、この場合も構造が非常に簡単になるが、発光輝度が小さくなるという問題がある。
【０１２０】
このように、本実施例によれば、発光素子をｐ型半導体とｎ型半導体とでＮＩＡ膜を挟んだ構成としたことにより、発光層であるＮＩＡ膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをＳｉを用いて垂直方向に集積することによって、従来のように化合物半導体で作製した場合に比べて製造コストが安く、信頼性を高めることができ、また大きい面積のものであっても作ることができる。
【０１２１】
したがって、光コンピュータ用素子や波長変換素子等として用いるのに好適な光−光変換素子を提供することができる。
【０１２２】
（実施例９）表示装置
図２９は本発明の実施例９を示す表示装置の断面図である。
【０１２３】
この図に示すように、この表示装置１０１は、ｐ型単結晶Ｓｉ基板１０２上に、ＮＩＡ膜１０３を用いた構造の発光素子１０４と、この発光素子１０４を選択するスイッチ素子１０５とを形成したものである。発光素子１０４は、ｐ型単結晶Ｓｉ基板１０２の一方の端部側に形成したＮＩＡ膜１０３と、このＮＩＡ膜１０３上に形成したＩＴＯ膜１０７とを具備している。上記スイッチ素子１０５は、単結晶Ｓｉ基板１０２上に積層構造に成膜したトランジスタ１０８により構成されている。
【０１２４】
次いで、表示装置１０１の製造工程について、図３０を参照して説明する。
【０１２５】
（１）まず、図３０の（ａ）に示すように、一面にＡｌ（あるいはＡｕ）１０２ａを蒸著してオーミック接触させたｐ型単結晶Ｓｉ基板１０２を用意し、このｐ型単結晶Ｓｉ基板１０２の他面に絶縁層としてのＳｉＯ２膜１１１をプラズマＣＶＤ、スパッタ、熱酸化の何れかの方法により成膜する。次に、ＳｉＯ２膜１１１のパターニングを行った後、イオン注入あるいは拡散によりｐ型単結晶Ｓｉ基板１０２の上部に一対のｎ＋層１１２、１１３を形成するとともに、ＳｉＯ２膜１１１を貫いて一対のｎ＋層１１２、１１３に接触するＡｌあるいはＣｒあるいはＩＴＯ等からなる内部電極層１１４を成膜する。
【０１２６】
（２）次に、図３０の（ｂ）に示すように、その内部電極層１１４をパターニングして、一対のｎ＋層１１２、１１３に接触したソース電極１１５、ドレイン電極１１６及び上記ＳｉＯ２膜１１１上のゲート電極１１７を形成する。
【０１２７】
（３）次に、図３０の（ｃ）に示すように、上記ＳｉＯ２膜１１１をパターニングし、プラズマＣＶＤあるいはスパッタにより、絶縁層としてのＳｉＯ２膜（あるいはＳｉ３Ｎ４膜）１１８をソース電極１１５、ドレイン電極１１６、ゲート電極１１７を覆うように成膜し、パターニングする。次に、単結晶Ｓｉ基板１０２上の上述したスイッチ素子１０５の形成領域の隣にＮＩＡ膜１０３を作製する。
【０１２８】
（４）次に、図３０の（ｄ）に示すように、ＮＩＡ膜１０３上に、ＩＴＯ膜１０７を成膜し、これらのパターニングを行うことで、発光素子１０４を形成する。更に、ＳｉＯ２膜１１８を再度パターニングし、ＳｉＯ２膜１１８上にドレイン電極１１６、ゲート電極１１７への上面への穴開けを行った後、ドレイン電極１１６に接触する金属電極１２１、ゲート電極１１７へ接触する金属電極１２２を成膜する。ドレイン電極１１６に接触する金属電極１２１は、上記ＩＴＯ膜１０７にも接触させる。
【０１２９】
このような製造方法により、図３０に示す発光素子１０４、トランジスタ１０８が一画素に形成された表示装置１０１を得ることができる。この表示装置１０１の等価回路を図３１に示す。
【０１３０】
本実施例の表示装置１０１は、一枚の単結晶Ｓｉ基板１０２上に、ＮＩＡ膜１０３を用いた構造の発光素子１０４と、この発光素子１０４を選択するスイッチ素子１０５とを形成したものである。単結晶Ｓｉからなるｐ型単結晶Ｓｉ基板１０２は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ＮＩＡ膜１０３を用いた構造の発光素子１０４とこの発光素子１０４を選択するスイッチ素子１０５とを従来の半導体製造プロセスにより容易に組み込むことができる。
【０１３１】
したがって、本実施例の表示装置１０１は、低コストで信頼性も良好となる。
【０１３２】
また、発光素子として、ＮＩＡ膜を用いているので、簡便で優れた表示機能を発揮させることができる。
【０１３３】
更に、駆動回路を、単結晶Ｓｉ基板上に表示装置とモノリシックに形成できるので、単一のウェハ上に表示装置とそのスイッチ素子とを高密度に搭載できる。
【０１３４】
次に、上述した表示装置１０１を多数マトリックス状に展開して構成したより実用的な表示装置１０１Ａについて図３２、図３３、図３４、図３５を参照して説明する。
【０１３５】
図３１に等価的に示す表示装置１０１Ａは、図３１及び図３２に示す各発光素子１０４を単位画素として、４８０行×４８０列のマトリックス状に構成したものである。
【０１３６】
そして、各発光素子２０４を選択する選択素子２０５の各ソース電極２１５を列方向に配置したデータ線…，ｊ−１，ｊ，ｊ＋１，…に各々接続し、各ゲート電極２２２を行方向に配置したゲート線…，ｉ−１，ｉ，ｉ＋１，…に各々綾続している。
【０１３７】
このような構成の表示装置１０１Ａにおいて、１分間に６０枚の画像を表示しようとすると、ゲート線…，ｉ−１，ｉ，ｉ＋１，…には、不図示の駆動回路、例えばシフトレジスタで（１／６０）×（１／４８０）＝３４μｓｅｃパルスを順次送ればよい。また、データについては、３４μｓｅｃの問に、１，２…，ｊ−１，ｊ，ｊ＋１…の各画素にデータを加える必要があるので、３４μｓｅｃ／４８０＝７１ｎｓｅｃのパルスをデータ線…，ｊ−１，ｊ，ｊ＋１，…に順次送ればよい。この場合、メモリに１ライン分ためておいて１ラインー括して送るようにすることも可能である。
【０１３８】
また、各発光素子２０４の発光制御は以下のようにして行う。
【０１３９】
例えば、（ｉ，ｊ）の発光素子２０４を明らかにしようとすれば、ｉにゲートパルスが、ｊにデータパルスが同時に入るようにすればよい。また、ゲート線ｉにゲートパルスを送り、データ線１，３，…，ｊ，ｊ＋２，…にデータを送った場合には、図３２に示すように、（ｉ−１，１），（ｉ−１，３），…，（ｉ−１，ｊ），（ｉ−１，ｊ＋２），…の各発光素子２０４が発光し、これらの間の各発光素子２０４は発光しない。
【０１４０】
このような表示装置１０１Ｂ、１０１Ｃの場合、駆動回路（垂直シフトレジスタ３３１、水平シフトレジスタ３３２、メモリ３３３）は１ウェハ上ではなく外付けしワイヤボンディングにより接続しても良いが、一つのウェハ上にモノリシックに組み込んだ方が集積度の向上を図る上で利点が多い。
【０１４１】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から除外するものではない。
【０１４２】
例えば、本発明の作製方法により形成されたＢ、またはＡｌ、またはＧａ、またはＩｎ、またはＴｌのIII属元素を膜中に含む薄膜で、太陽電池素子、発光素子、光センサー、光結合素子、光送信素子、光−光変換素子、表示装置などを構成することができる。
【０１４３】
また、同作製方法により形成されたＮ、またはＰ、またはＡｓ、またはＳｂ、またはＢｉのＶ属元素を膜中に含む薄膜で、上記を同様の素子及び装置を構成することができる。
【０１４４】
また、同様にＯ、またはＳ、またはＳｅ、またはＴｅ、のIV属元素を膜中に含む薄膜、あるいは、Ｓｃ、またはＴｉ、またはＶ、またはＣｒ、またはＭｎ、またはＦｅ、またはＣｏ、またはＮｉ、またはＣｕ、またはＺｎ、またはＣａ、またはＭｇ、またはＳｒ、またはＹ、またはＺｒ、またはＮｂ、またはＭｏ、またはＴｃ、またはＲｕ、またはＲｈ、またはＰｄ、またはＡｇ、またはＣｄ、またはＢａ、またはＨｆ、またはＴａ、またはＷ、またはＲｅ、またはＯｓ、またはＩｒ、またはＰｔ、またはＡｕ、またはＨｇ、の金属元素を膜中に含む薄膜で、上記と同様の素子及び装置を構成することができる。
【０１４５】
更に、上記、Ｓｃ、またはＴｉ、またはＶ、またはＣｒ、またはＭｎ、またはＦｅ、またはＣｏ、またはＮｉ、またはＣｕ、またはＺｎ、またはＣａ、またはＭｇ、またはＳｒ、またはＹ、またはＺｒ、またはＮｂ、またはＭｏ、またはＴｃ、またはＲｕ、またはＲｈ、またはＰｄ、またはＡｇ、またはＣｄ、またはＢａ、またはＨｆ、またはＴａ、またはＷ、またはＲｅ、またはＯｓ、またはＩｒ、またはＰｔ、またはＡｕ、またはＨｇ、の金属元素を膜中に含む薄膜で、圧電素子、焦電素子、超伝導素子、コンデンサー・マイクロ波素子、レーザー結晶膜、非線形光学膜、インダクター、フィルター、アクチュエーター、温度センサー、超音波センサー、加速度センサー、アコースティックエミッションセンサーなどを構成することができる。
【０１４６】
また、Ｌａ、またはＣｅ、またはＰｒ、またはＮｄ、またはＰｍ、またはＳｍ、またはＥｕ、またはＧｄ、またはＴｂ、またはＤｙ、またはＨｏ、またはＥｒ、またはＴｍ、またはＹｂ、またはＬｕ、のランタノイド元素を膜中に含む薄膜で、上記と同様の発光素子、光センサー、光結合素子、光送信素子、光−光変換素子、表示装置を構成することができる。
【０１４７】
【発明の効果】
以上説明したように、本発明によれば、簡便な装置で、ナノ結晶の粒径分布を制御することができ、単一の粒径分布を容易に得ることができる薄膜作製方法を提供することができる。
【図面の簡単な説明】
【図１】 レーザーアブレーション法を利用した薄膜形成装置の構成を示す模式図
【図２】 種々の条件により堆積可能な薄膜の構造を示す図
【図３】 作製された薄膜のラマンスペクトルによる薄膜評価結果を示す図
【図４】 作製された薄膜のラマンシフトとサイズの関係を示す図
【図５】 作製された薄膜のサイズ分布を示す図
【図６】 作製された薄膜の透過電子顕微鏡写真
【図７】 作製された薄膜の発光スペクトルを示す図
【図８】 作製された薄膜の発光とサイズの関係を示す図
【図９】 実施例１のシリコン太陽電池の構造を示す図
【図１０】 通常のシリコン太陽電池の構造を示す図
【図１１】 実施例２の発光素子の構造を示す図
【図１２】 実施例４の受光素子の構造を示す図
【図１３】 実施例５の光結合素子の概略構成を示す断面図
【図１４】 実施例６の光送信素子の概略構成を示す断面図
【図１５】 実施例６の光送信素子の製造工程を示す断面図
【図１６】 実施例６の光送信素子の等価回路図
【図１７】 実施例６の光送信素子を多数マトリックス状に展開して構成した回路図
【図１８】 実施例６の光送信素子を単結晶Ｓｉ基板上に列設した状態を示す斜視図
【図１９】 実施例６の光送信素子への入力信号を示す図
【図２０】 実施例７の第１の光−光変換素子の概略構成を示す断面図
【図２１】 実施例７の第１の光−光変換素子にバイアスを加えていないときのバンド図
【図２２】 実施例７の第１の光−光変換素子にバイアスを加えて光を照射したときのバンド図
【図２３】 実施例７の第２の光−光変換素子の概略構成を示す断面図
【図２４】 実施例７の第２の光−光変換素子にバイアスを加えていないときのバンド図
【図２５】 実施例７の第２の光−光変換素子にバイアスを加えたときのバンド図
【図２６】 実施例７の第２の光−光変換素子にバイアスを加えて光を照射したときのバンド図
【図２７】 ＩＴＯ膜の代わりにＡｕ層を直接形成した場合の光−光変換素子の概略構成を示す断面図
【図２８】 実施例８の表示装置の概略構成を示す断面図にバイアスを加えて光を照射したときのバンド図
【図２９】 図２７の光−光変換素子の製造工程を示す断面図
【図３０】 実施例８の表示装置の製造工程を示す断面図
【図３１】 実施例８の表示装置の等価回路図
【図３２】 実施例８の表示装置を多数マトリックス状に展開して構成した回路図
【図３３】 実施例８の表示装置のゲートに印加されるパルスを示す図
【図３４】 実施例８の表示装置のゲートに印加されるパルスを示す図
【図３５】 実施例８の表示装置に垂直シフトレジスタと水平シフトレジスタを組み込んだ構成を示すブロック図
【符号の説明】
１ Ｓｉプラズマ
２ プラズマ
３ Ｓｉ
４ 基板
１０ ｐ型単結晶Ｓｉ基板
１１ 発光素子
１４ 受光素子
１８ 石英ガラス
１９ バリウムホウケイ酸ガラス
２１ 光結合素子
２２ 光送信素子
２４ ｐ型単結晶Ｓｉ基板
２５ Ｓｉ基板
２６ 受光素子
４１ 光送信素子
４２ ｐ型単結晶Ｓｉ基板
７１ 受光素子
９２ ｐ型単結晶Ｓｉ基板
１００ ｐ型単結晶Ｓｉ基板
１０２ ｐ型単結晶Ｓｉ基板
１０４ 発光素子
２０４ 発光素子
【発明の属する技術分野】
本発明は、太陽電池、発光素子、受光素子等の製造に利用される薄膜の作製方法、特にナノ結晶の粒径分布の制御が可能な薄膜作製方法に関するものである。
【０００２】
【従来の技術】
近年、ナノテクノロジーの発展とともに、粒径がｎｍレベルで制御された半導体ナノ結晶の作製技術が必要不可欠となっている。特に、シリコンナノ結晶は粒径を数ｎｍにすることによって、シリコン半導体から高輝度発光を引き出すことができる点から、現在電気的集積化技術を電気・光集積化技術へと発展させる可能性を秘めている点で注目を集めている。
【０００３】
また、発光のみならず、受光という観点からも、薄膜シリコン太陽電池のトップセル材料に、従来のアモルファスシリコン薄膜ではなく、アモルファス中に粒径が数ｎｍのシリコンナノ結晶を埋め込むことによって、アモルファスシリコン太陽電池で２０年以上問題とされていた光劣化を抑制することが可能な技術として注目を集めている。
【０００４】
従来、このようなナノ結晶の作製方法として、レーザーアブレーション（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）を用いることが提案されている（例えば、特許文献１及び特許文献２参照。）。これは、エキシマレーザー光を真空反応室に導入し、この真空反応室内に配置されたターゲット材に照射して、レーザーアブレーションによりターゲット材から離脱、放射した物質を基板に捕集、堆積させるものである。
【０００５】
また、プラズマプロセスを利用してＳｉＨ４のナノ粒子薄膜を作製することも提案されている。
【０００６】
【特許文献１】
特開２００２−１５９９９号公報
【特許文献２】
特開２００２−２８２２２２号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような従来技術にあっては、ナノ結晶の粒径分布を制御することが不可能となっている。また、単一の粒径を得る場合は、上述のようにして生成されたナノ結晶を大気暴露することなく質量分析装置まで搬送し、その質量分析装置で分級した後、所望の単一サイズのナノ結晶を得る手法が一般的に用いられているが、このような手法は、単一の粒径分布を得るために非常に大がかりな装置を必要とする。また、一般的に粒径分布の一部分のサイズしか使用しないために、分級されたサイズの大部分は不必要なものになってしまうという問題がある。
【０００８】
本発明は、上記のような問題点に鑑みてなされたもので、簡便な装置で、ナノ結晶の粒径分布を制御することができ、単一の粒径分布を容易に得ることができる薄膜作製方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、薄膜作製方法を次の（１）のとおりに構成する。
（１）基板上に薄膜を形成する薄膜作製方法であって、
レーザーアブレーションにより超高密度高エネルギー粒子プラズマを発生させ、
該超高密度高エネルギー粒子プラズマを別のプラズマ反応で生成されたプラズマと衝突させるとともに、該プラズマの衝突によるプラズマ反応場に、前記超高密度高エネルギー粒子プラズマを反応させ、
前記超高密度高エネルギー粒子プラズマが前記プラズマ反応場を通過する時間により、ナノ結晶の大きさを決定した薄膜を成膜するようにした薄膜作製方法。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面について説明する。
【００１１】
まず、単一粒径を達成させるための手法について説明する。
【００１２】
図１はレーザーアブレーション（Ｌａｓｅｒ Ａｂｌａｔｉｏｎ）法を利用した薄膜形成装置の構成を示す模式図である。
【００１３】
本発明の薄膜作製方法は、従来のパルスレーザーを用いた半導体ナノ結晶の作製方法とは異なり、レーザーアブレーションによる超高密度高エネルギー粒子プラズマ（１０１４／ｃｍ３）とＲＦ、ＶＨＦ、ＵＨＦ等を用いたＳｉＨ４、Ｈ２ガス等を用いて生成されるプラズマ（１０９／ｃｍ３）との相互作用を利用する。
【００１４】
上記レーザーアブレーションによる超高密度高エネルギー粒子プラズマ（１０１４／ｃｍ３）の発生は、Ｑ−スイッチパルス（ｓｗｉｔｃｈｅｄ ｐｕｌｓｅ）のヤグ（ＹＡＧ）レーザーの基本波、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）等を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に照射することによって行われる。具体的な条件としては、ここでは上記Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を用いる。
【００１５】
この条件は上記の例に限られたものではなく、他のピークパワーの高いパルスレーザー光を用いて達成することができる。例えば、エキシマレーザー、ルビーレーザー、または、よりパルス幅の狭い超短パルスレーザー（例えばピコ秒並びにフェムト秒レーザー）を用いることによって、より良い効果を引き出すことが可能となる。また、プラズマもＣＶＤに限らず、他の技術を利用することも可能である。ここでは、Ｓｉのプラズマプロセスを例にとって説明する。
【００１６】
図１において、上記のパルスレーザー光１によって発生した超高密度のＳｉプラズマ（１０１４／ｃｍ３）１は、シランガス、水素ガス等を用いた別のプラズマ反応で生成されたプラズマ２と衝突反応を起す。そして、レーザープルーム（ｌａｓｅｒ ｐｌｕｍｅ）で生成された大量のＳｉ＊（１０１４／ｃｍ３）３が（Ｓｉ＊はシリコンのラジカル）、上述のプラズマＣＶＤによって生成されたＳｉ＊、ＳｉＨプラズマ場と反応することによって、基板４上にナノ結晶が生成される。
【００１７】
このとき、ＣＶＤで生成されたプラズマ反応場の大きさが制限されていることから、レーザーで生成されたプラズマが超高速なため、この反応場を通過する時間（平均自由行程）によって、ナノ結晶のサイズの大きさが決定される。すなわち、次の反応式のようになる。
【００１８】
Ｓｉ＊（ｌａｓｅｒで生成されたもの）＋Ｓｉ＊（ｐｌａｓｍａＣＶＤで生成されたもの）→Ｓｉ３……→Ｓｉｎ
上記の反応において、ｎの値が反応場の大きさ、レーザープラズマのエネルギーによるため、基板４上に堆積されるナノ結晶のサイズを場所によって制御することが可能となる。例えば、基板４上に図示したａの地点では、一番サイズの小さなナノ結晶が堆積し、ｅの地点では、一番大きなサイズのナノ結晶が堆積する。
【００１９】
また、図２に示すように、ＳｉＨ４ガス流量、Ｈ２ガス流量、ガス圧、堆積基板温度等を制御することによって、アモルファス薄膜からｎｍ粒径のサイズに至るＳｉ結晶を作製することが可能となる。図２は種々の条件により堆積可能な薄膜の結晶構造を示したものである。
【００２０】
図３は上記薄膜のラマンスペクトルを示す図である。
【００２１】
上記の手法により作製された半導体ナノ結晶のサイズ並びに構造をラマン分光法により評価すると、図３のスペクトルを得ることができる。このスペクトルよりピーク値を読み取ると、４９６．３７ｃｍ−１となり、バルクシリコンのスペクトルピーク値（５２１ｃｍ−１）と比較しておよそ２４ｃｍ−１もシフトした値を示していることが分かる。
【００２２】
上記のシフト量より、図４に示すラマンピークシフトとサイズの理論曲線からナノ結晶のサイズを求めると、およそ粒径１．３ｎｍと評価することができる。このラマンスペクトルが単一粒径のラマンスペクトルの重ね合わせ状態であるとすると、サイズ分布を求めることが可能となって、図５に示すように、非常に粒径分布幅の狭い、単一の粒径分布を有するシリコンナノ結晶薄膜となっていることが分かる。
【００２３】
図６に上記作製方法によって堆積されたシリコンナノ結晶薄膜の透過電子顕微鏡観察結果を示す。この写真結果からも、粒径サイズが２ｎｍ以下のシリコンナノ結晶がサイズ制御されて作製されていることが分かる。従来の作製方法では１７ｎｍ程度の粒径しか得られなかったが、本作製方法により２ｎｍ以下の結晶が多数得られるようになった（同図の○で囲った部分は代表的な結晶部分を示す）。
【００２４】
上記作製方法によって作製されたシリコンナノ結晶に紫外線を照射すると、図７に示すように、高輝度の可視発光を示す。特に、シリコンナノ結晶のサイズを３ｎｍから１．２ｎｍ程度まで変化させることによって、図８に示すように、赤から緑色に至る（８５０〜５００ｎｍ）高輝度可視発光を得ることができる。
【００２５】
また、上記方法を用いることによって、種々の不純物添加を行うことが可能となる。例えば、プラズマＣＶＤ法によって太陽電池を作製するには、ピン（ＰＩＮ）構造を作製することが必要となるが、その際に不純物の混入を防ぐため、ｐ型膜（ｐ層）を堆積するチャンバー、ｉ層を堆積するチャンバー、ｎ層を堆積するチャンバーを分ける必要があるが、本手法を用いることによって、レーザーアブレーションを行う際に用いるターゲット基板に、上記不純物を添加したターゲット基板を用いて、これらを適宜変えて薄膜堆積を行えば良いため、簡易な装置構成で、ナノ結晶からなるピン構造を作製することが可能となる。
【００２６】
また、上記方法を用いることによって、種々の不純物添加を行うことが可能となる。例えば、ターゲット材にＣｅイオン添加物（ＣｅＯ２、ＣｅＳｉ２等）、Ｃｓイオン添加物（ＣｓＮＯ３、ＣｓＩ等）、Ｃｒイオン添加物（Ｃｒ２Ｏ３、ＣｒＳｉ２等）、Ｄｙイオン添加物（Ｄｙ２Ｏ３、ＤｙＳｉ２等）、Ｅｒイオン添加物（Ｅｒ２Ｏ３、ＥｒＳｉ２等）、Ｅｕイオン添加物（Ｅｕ２Ｏ３、ＥｕＳｉ２等）、Ｇｄイオン添加物（Ｇｄ２Ｏ３、ＧｄＳｉ２等）、Ｈｆイオン添加物（ＨｆＯ２、ＨｆＳｉ２等）、Ｈｏイオン添加物（Ｈｏ２Ｏ３、ＨｏＳｉ２等）、Ｌａイオン添加物（Ｌａ２Ｏ３、ＬａＳｉ２等）、Ｌｕイオン添加物（Ｌｕ２Ｏ３、ＬｕＳｉ２等）、Ｍｎイオン添加物（Ｍｎ２Ｏ３、ＭｎＳｉ２等）、Ｎｄイオン添加物（Ｎｄ２Ｏ３、ＮｄＳｉ２等）、Ｐｒイオン添加物（Ｐｒ６Ｏ１１、ＰｒＳｉ２等）、Ｐｂイオン添加物（Ｐｂ２Ｏ、ＰｂＳｉ２等）、Ｃｒイオン添加物（Ｃｒ２Ｏ３、ＣｒＳｉ２等）、Ｒｕイオン添加物（ＲｕＯ２等）、Ｓｍイオン添加物（Ｓｍ２Ｏ３、ＳｍＳｉ２等）、Ｙイオン添加物（Ｙ２Ｏ３等）、Ｙｂイオン添加物（Ｙｂ２Ｏ３等）を用い、これを上記の手法に沿ってレーザープロセスとプラズマプロセスとを併用することによって、これらの不純物をナノ結晶層にドーピングすることが可能となり、発光素子を形成することが可能となる。この際、キャリアの注入をおこなうためのｐ層とｎ層の選択は、上記添加された不純物のエネルギーレベルに応じて、適宜材料選択を行う必要がある。
【００２７】
また、上記方法を用いることによって、種々の磁性不純物添加も行うことが可能となる。例えば、ターゲット材にＣｏイオン添加物（Ｃｏ２Ｏ３、ＣｏＳｉ２等）、Ｃｒイオン添加物（Ｃｒ２Ｏ３、ＣｒＳｉ２等）、Ｒｅイオン添加物（Ｒｅ２Ｏ３、ＲｅＳｉ２等）、Ｍｎイオン添加物（Ｍｎ２Ｏ３、ＭｎＳｉ２等）、Ｎｄイオン添加物（Ｎｄ２Ｏ３、ＮｄＳｉ２等）、Ｓｍイオン添加物（Ｓｍ２Ｏ３、ＳｍＳｉ２等）、Ｓｒイオン添加物（ＳｒＯ等）、Ｔｅイオン添加物（ＴｅＯ３等）、Ｔｍイオン添加物（Ｔｍ２Ｏ３等）、Ｖイオン添加物（Ｖ２Ｏ３等）を用い、これを上記の手法に沿ってレーザープロセスとプラズマプロセスとを併用することによって、これらの不純物をナノ結晶層にドーピングすることが可能となり、磁性記憶材料を形成することが可能となる。
【００２８】
また、上記方法を用いることによって、種々の強誘電体不純物添加も行うことが可能となる。例えば、ターゲット材にＺｎイオン系酸化物（ＺｎＯ等）、Ｔｉイオン系酸化物（ＢａＴｉＯ３、ＳｒＴｉＯ３等）、Ｐｂイオン系酸化物（ＰｂＺｒｘＴｉｙＯ３：Ｌａ、Ｌｉ等）、Ｋイオン系酸化物（ＫＴｉＯＰＯ４、ＫｔｉＯＡｓＯ４等），Ｂイオン系酸化物（ｂｅｔａ−ＢａＢ２Ｏ４、ＬｉＢ３Ｏ５等）Ｎｂイオン系酸化物（ＬｉＮｂＯ３、ＫｎｂＯ３等）Ｇａイオン系酸化物窒化物（Ｇａ２Ｏ３、ＧａＮ等）を用い、これを上記の手法に沿ってレーザープロセスとプラズマプロセスとを併用することによって、これらの不純物をナノ結晶層にドーピングすることが可能となり、ひいては新規な強誘電体ナノ結晶薄膜を形成することが可能となる。
【００２９】
次に、上記の作製方法により堆積されたシリコンナノ結晶薄膜を用いた実施例について説明する。
【００３０】
（実施例１）太陽電池
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚで、ｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００３１】
次に、プラズマ条件、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力２５Ｗ、動作圧力０．１５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、レーザー条件、Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に６０ｍｉｎから３００ｍｉｎ照射することによってナノ結晶埋め込み型アモルファスシリコンｉ層を３５０ｎｍ積層した。
【００３２】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００３３】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造を図９に示す。
【００３４】
ここで、比較例について説明する。
【００３５】
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００３６】
そして、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、プラズマＣＶＤ法によりアモルファスシリコンｉ層を３５０ｎｍ積層した。
【００３７】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００３８】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造を図１０に示す。
【００３９】
表１に上述の実施例及び比較例で作製した太陽電池の光劣化（ＡＭ１．５、１００ｍＷ／ｃｍ２、５００時間）前後の特性を示す。この表からも分かるように、本実施例では、薄膜シリコン太陽電池における最大の問題点である変換効率の光劣化を大幅に抑制することが可能となる。
【００４０】
【表１】
（実施例２）発光素子
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００４２】
次に、プラズマ条件、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力２５Ｗ、動作圧力０．１５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、レーザー条件、Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に６０ｍｉｎから３００ｍｉｎ照射することによってナノ結晶埋め込み型アモルファスシリコンｉ層を３５０ｎｍ積層した。
【００４３】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００４４】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造を図１１に示す。
【００４５】
本実施例のデバイスに対して順方向に３〜５Ｖの電圧をかけることによって、赤色の面発光を呈することができる。そのスペクトルは、図７に示すようになる。逆方向電圧では電流が流れず、ひいては赤色発光が起こらないことから、本実施例により、シリコンを用いたＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を構成できることが分かる。このダイオードの利点は、ＧａＡｓ基板等を用いず、ガラス基板上に作製できるので、従来のダイオードと比較して、低価格、大面積（面発光）、環境に対して無負荷等、多くの優れた点を有する。
【００４６】
（実施例３）光センサー
裏面に反射防止層、また、表面に透明導電膜を有したガラス基板の表面にあらかじめ、スパッタ法でＺｎＯを３００ｎｍ積層し、そのガラス基板を真空槽内に入れて、そのＺｎＯ上に、ＳｉＨ４、Ｈ２、Ｂ２Ｈ６、ＣＨ４を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚで、ｐ型Ｓｉ薄膜を２２ｎｍ形成した。
【００４７】
次に、プラズマ条件、ＳｉＨ４流量１０ｓｃｃｍ、Ｈ２流量１００ｓｃｃｍ、投入電力２５Ｗ、動作圧力０．１５Ｔｏｒｒ、励起周波数１３．５６ＭＨｚで、レーザー条件、Ｑ−スイッチパルスのヤグレーザーの第３高調波（３５５ｎｍ）、パルス幅１０ｎｓ、パルスエネルギー１５０ｍＪ、照射強度１０６〜１０９Ｗ／ｃｍ２を高純度の半導体基板（ここでは比抵抗１０００ｏｈｍｃｍ以上のＳｉ基板）に６０ｍｉｎから３００ｍｉｎ照射することによってナノ結晶埋め込み型アモルファスシリコンｉ層を３５０ｎｍ積層した。
【００４８】
引き続き、ＳｉＨ４、Ｈ２、ＰＨ３を原料ガスとしてプラズマＣＶＤ法で投入電力１５Ｗ、動作圧力０．５Ｔｏｒｒ、成膜時間９５秒、成膜温度１８０℃、励起周波数１３．５６ＭＨｚでｎ型Ｓｉ薄膜を３０ｎｍ形成した。
【００４９】
最後に、スパッタ法でＺｎＯ、Ａｇからなる裏面電極を形成した。これによって得られた最終的なデバイス構造は、図９に示すようになる。このような構造の素子を作製することによって光強度を感度良く測定することが可能な光センサーを構成することが可能となる。
【００５０】
（実施例４）光結合素子
図１２は本発明の実施例４の構造を示す断面図である。
【００５１】
同図に示すように、この結合素子は、発光素子と受光素子をモノリシックに基板上に形成し、更に発光素子から発せられた光を受光素子に伝送する光伝送手段としての光導波路を備えるものである。本光結合素子は、ｐ型単結晶Ｓｉ基板上に、実施例１及び実施例２の方法で発光素子並びに受光素子を形成したものである。また、これらの素子を繋ぐ光導波路は、透明電極１３、１６上、及び発光素子と受光素子との間にバリウムホウケイサンガラスで形成されている。なお、１９は石英ガラスである。また、ｐ型単結晶Ｓｉ基板の裏面には、Ａｌ層の電極１７が形成されている。
【００５２】
次に、本実施例の光結合素子の作製方法について説明する。
【００５３】
まず、実施例１、２にならって、発光素子並びに受光素子を形成する。その後、ｐ型単結晶Ｓｉ基板１０〔結晶面（１００）、抵抗率０．１〜４０Ωｃｍ〕の裏面にＡｌを蒸着してオーミックコンタクトをとり、Ａｌ電極１７を形成する。
【００５４】
次に、電子ビーム蒸着装置を用い、ＩＴＯ膜を堆積させた後、発光素子１１と受光素子１４との間のＩＴＯ膜を除去することによって、ＩＴＯ透明電極１３、１６を形成する。
【００５５】
次に、スパッタ成膜装置を用いて、石英ガラス１８を約３μｍの厚さに形成した後、ＩＴＯ透明電極１３、１６の一部が露出するようにパターニングする。
【００５６】
そして、更にその上に、スパッタ成膜装置を用いて、バリウムホウケイ酸ガラス１９を約１μｍの厚さに成膜して光導波路を形成する。ここで、透明電極１３、１６の一部を露出させるために、バリウムホウケイ酸ガラス１９の両端部を除去するが、発光素子１１が発する光を効率良く光導波路に取り入れることができ、且つ受光素子１４に光を効率良く入射できるように、バリウムホウケイ酸ガラス１９をパターニングすることが必要である。
【００５７】
最後に、Ａｌ電極１７を接地し、透明電極１３、１６を電源に接続することにより、図１２に示す光結合素子を得ることができる。図１２において、Ａは電流計、Ｅは直流電源である。
【００５８】
次に、本実施例の光結合素子の動作について説明する。
【００５９】
発光素子１１に電気信号が入力されると、ＮＩＡ膜（ナノ結晶埋め込み型アモルファスシリコン膜）１２で発光し、その光が光導波路に入る。光導波路を形成しているバリウムホウケイ酸ガラス１９の屈折率ｎ２は１．５３で、石英ガラス１８の屈折率ｎ１（＝１．４５９）及び空気の屈折率（＝１）よりも大きいため、光を光導波路内で全反射させて受光素子１４の側に伝送することができる。そして、光導波路内を伝送してきた光が受光素子１４の層１５に入ると、受光素子１４で入射光に起因した起電力が発生し、電気信号の転送が行われる。
【００６０】
本実施例では、発光素子１１及び受光素子１４を単結晶Ｓｉ基板１０上に作製することができる。
【００６１】
このため、発光素子１１と、Ｓｉを用いて形成した受光素子１４とを、モノリシックＳｉ基板１０上に形成することが可能になり、化合物半導体を用いて作製した従来の光結合素子に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性の高い光結合素子を得ることができる。
【００６２】
したがって、本実施例の光結合素子は、高い信頼性、信号転送の高速性が要求されるコンピュータ用素子等として使用するのに好適である。
【００６３】
また、上記の実施例において、発光素子１１及び受光素子１４上のＩＴＯ膜の代わりに、例えばＡｕ層を直接形成しても良い。
【００６４】
更に、上記の実施例において、光結合素子を構成する各半導体を、その伝導型が異なる半導体を用いて形成しても良い。その際、光結合素子を作製するのにｎ型の基板を用いた場合には、透明電極としてｐ型の膜を選択する必要がある。これには、例えばＧａＮ等の膜を使用することができる。
【００６５】
このように、本実施例によれば、発光素子をｐ型半導体とｎ型半導体とでナノ結晶埋め込み型アモルファスシリコン膜を挟んだ構成としたことにより、発光層の膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子をＳｉを用いて基板上にモノリシックに形成することによって、従来のように化合物半導体を用いて作製した場合に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性を高めることができる。したがって、コンピュータ用素子等として使用するのに好適な光結合素子を提供することができる。
【００６６】
（実施例５）光結合素子
次に、本発明の実施例５について説明する。
【００６７】
図１３は本発明の実施例５による光結合素子の構成を示す断面図である。
【００６８】
同図に示すように、本実施例の光結合素子２１は、発光素子となるＮＩＡ（ナノ構造埋め込み型アモルファスシリコン）膜２３で光信号を送信する光送信素子２２を組み込んだｐ型単結晶Ｓｉ基板２４と、光送信素子２２からの光信号を受信する受光素子２６を組み込んだ基板２５とを、光送信素子２２と受光素子２６が対向配置となる状態で接合したものである。
【００６９】
光送信素子２２は、ｐ型単結晶Ｓｉ基板２４に形成したＮＩＡ膜２３と、このＮＩＡ膜２３上に下部ＩＴＯ膜２８を成膜するとともに、この下部ＩＴＯ膜２８及びｐ型単結晶Ｓｉ基板２４の一面の露出部分にわたって透明な絶縁膜としてのＳｉＯ２膜２９を成膜している。
【００７０】
受光素子２６は、他方の単結晶Ｓｉ基板からなる基板２５の下面に形成したＮＩＡをｉ層とする受光素子であり、その上にＩＴＯ膜３１を成膜するとともに、この上部ＩＴＯ膜３１及び基板２５の下面の露出部分にわたって透明な絶縁膜としてのＳｉＯ２膜３２を成膜している。
【００７１】
光送信素子２２、受光素子２６は、図１４に示すように、ＳｉＯ２膜２９、３２を介して対向配置状態に接合され、且つＳｉＯ２膜２９、３２は透明な接着剤３３により一体的に接合されている。なお、図１４中、３４はｐ型単結晶Ｓｉ基板２４の他面に設けたＡｌ電極、３５は基板２５の他面に設けたＡｌ電極である。
【００７２】
次に、上記光結合素子２１の製造方法について説明する。
【００７３】
まず、上述のように、ｐ型単結晶Ｓｉ基板２４の上部に発光素子となるＮＩＡ膜２３を形成する。その後、ｐ型単結晶Ｓｉ基板２４の裏面にＡｌを蒸着してオーミックコンタクトを取り、Ａｌ電極３４を形成する。
【００７４】
次に、ＮＩＡ膜２３上に下部ＩＴＯ膜２８を成膜するとともに、そのパターニングを行う。そして、この下部ＩＴＯ膜２８及び単結晶Ｓｉ基板２４の一面の露出部分にわたって透明な絶縁膜であるＳｉＯ２膜２９をプラズマＣＶＤあるいはスパッタリングにより成膜し、そのパターニングを行うことで、光送信素子２２側の作製が完了する。
【００７５】
次に、Ａｌ電極３５を設けた単結晶Ｓｉからなる基板２５の下面に、実施例１に習って受光素子を形成し、そのパターニングを行った後、受光素子とともに基板２５の下面の一部に上部ＩＴＯ膜３１を成膜し、そのパターニングを行う。更に、上部ＩＴＯ膜３１及び基板２５の下面の露出部分にわたって透明な絶縁膜であるＳｉＯ２膜３２をプラズマＣＶＤあるいはスパッタリングにより成膜し、そのパターニングを行うことで、受光素子２６側の作製が完了する。
【００７６】
このようにして、光送信素子２２側、受光素子２６側の各要素を形成した後、光送信素子２２のＡｌ電極３４を接地し、下部ＩＴＯ膜２８にパルス発振器３６を接続するとともに、受光素子２６側のＡｌ電極３５を接地し、更に受光素子２６側の上部ＩＴＯ膜３１に電流計３７及び直流電源Ｅを接続する。
【００７７】
このような構成で、パルス発振器３６により、−１０Ｖの振幅を有するパルス電圧を光送信素子２２に加えると、光送信素子２２から受光素子２６に向けて光が送信され、受光素子２６に接続した電流計３７に電流が流れる。
【００７８】
上述の構成の光結合素子２１によれば、ｐ型単結晶Ｓｉ基板２４は、化合物半導体を用いた基板に比べ、コストが安く、物理的な信頼性も高いので、ＮＩＡ膜２３を用いた構造の光送信素子２２を容易に組み込むことができる。したがって、この光結合素子２１は、低コストで信頼性も良好となる。
【００７９】
また、光送信素子２２としてＮＩＡ膜２３を用いているので、簡便で優れた信号の送信機能を発揮させることができる。
【００８０】
このように、本実施例によれば、低コストで信頼性も高く優れた光送信機能を発揮するとともに、マルチプロセッサアーキテクチャの要請にも対応し得る光結合素子を提供することができる。
【００８１】
（実施例６）光送信素子
次に、本発明の実施例６について説明する。
【００８２】
図１４は本実施例による光送信素子の構成を示す断面図である。
【００８３】
同図に示すように、この光送信素子４１は、ｐ型単結晶Ｓｉ基板２４上にＮＩＡ膜４３を用いた光送信部４４と、この光送信部４４から送出された光信号を入力電気信号に応じて変調するＦＥＴ４８からなるスイッチング変調素子４５とを形成したものである。
【００８４】
光送信部４４は、ｐ型単結晶Ｓｉ基板４４の一方の端部側に形成したＮＩＡ膜４３と、このＮＩＡ膜４３上に形成したＩＴＯ膜４７とを備えている。スイッチング変調素子４４は、ｐ型単結晶Ｓｉ基板４２上に積層成膜したＦＥＴ４８により構成されている。
【００８５】
次に、本実施例の光送信素子４１の作製方法について、図１５を参照して説明する。
【００８６】
まず、図１５の（ａ）に示すように、一面にＡｌ（あるいはＡｕ）層４２ａを蒸着して、オーミック接触させたｐ型単結晶Ｓｉ基板４２を用意し、このｐ型単結晶Ｓｉ基板４２の他面に絶縁層としてのＳｉＯ２膜５１をプラズマＣＶＤ、スパッタ、熱酸化の何れかの方法により成膜する。そして、ＳｉＯ２膜５１のパターニングを行った後、イオン注入あるいは拡散によりｐ型単結晶Ｓｉ基板４２の上部に一対のｎ＋層５２、５３を形成するとともに、ＳｉＯ２膜５１を貫いて一対のｎ＋層５２、５３に接触するＡｌ、ＣｒあるいはＩＴＯ等からなる内部電極層５４を成膜する。
【００８７】
次に、図１５の（ｂ）に示すように、上記内部電極層５４をパターニングして一対のｎ＋層５２、５３に接触したソース電極５５、ドレイン電極５６及び上記ＳｉＯ２膜５１上のゲート電極５７を形成する。
【００８８】
次に、図１５の（ｃ）に示すように、上記ＳｉＯ２膜５１をパターニングし、プラズマＣＶＤあるいはスパッタにより絶縁膜としてのＳｉＯ２膜（あるいはＳｉ３Ｎ４膜）５８を、ソース電極５５、ドレイン電極５６、ゲート電極５７を覆うように成膜し、パターニングする。また、単結晶Ｓｉ基板４２上の上述のスイッチング変調素子４５の形成領域の隣にＮＩＡ膜４３を前述の実施例に習って作製する。
【００８９】
次に、図１５の（ｄ）に示すように、ＮＩＡ膜４３上に、ＩＴＯ膜４７を成膜し、それらのパターニングを行うことで、光送信部４４を形成する。
【００９０】
更に、上記ＳｉＯ２膜５８を再度パターニングし、ＳｉＯ２膜５８にソース電極５５、ドレイン電極５６、ゲート電極５７の上面への穴開けを行った後、ソース電極５５に接触する金属電極６０、ドレイン電極５６に接触する金属電極６１、ゲート電極５７に接触する金属電極６２を成膜する。ドレイン電極５６に接触する金属電極６１は、上記ＩＴＯ膜４７にも接触させる。
【００９１】
また、ｐ型単結晶Ｓｉ基板４２のＡｌ層４２ａに電源部（直流電源Ｅ）の陽極を接続するとともに、上記ソース電極５５に接触する金属電極６０を接地することにより、図１６に示す光送信素子４１を得ることができる。
【００９２】
このようにして得られた光送信素子４１の等価回路を図１７に示す。この光送信素子４１は、入力としてＦＥＴをオンする以上の信号が入力されたときに、光送信部が発光するものである。
【００９３】
本実施例の光送信素子４１は、一枚のｐ型単結晶Ｓｉ基板４２上に、ＮＩＡ膜４３を用いた光送信部４４と、この光送信部４４から送出された光信号を入力電気信号に応じて変調するスイッチング変調素子４５とを形成したものである。ｐ型単結晶Ｓｉからなる単結晶Ｓｉ基板４２は、ＧａＡｓ等の化合物半導体を用いた基板に比べ、コストが安く、物理的な信頼性も高いので、ＮＩＡ膜４３を用いた光送信部４４と、この光送信部４４を変調し、入力信号４９によってオンオフ制御されるスイッチング変調素子４５とを従来の半導体製造プロセスにより容易に組み込むことができる。したがって、本実施例の光送信素子４１は、低コストで信頼性も良好となる。また、単結晶Ｓｉ基板に代えて、ガラス基板上に蒸着したポリシリコン基板を使用することも可能である。
【００９４】
また、光送信部４４としてＮＩＡ膜４３を用いているので、簡便で優れた光送信機能を発揮させることができる。
【００９５】
更に、ｐ型単結晶Ｓｉ基板４２上にスイッチング変調素子４５と、光送信部４４とをモノリシックに形成しているので、単一のウェハ上に画素としての光送信部４４とスイッチング変調素子とを高密度で搭載でき、高集積化を図ることができる。
【００９６】
次に、上記の光送信素子４１を多数マトリックス状に展開して構成したより実用的な光送信素子４１Ａについて、図１８〜図２０を参照して説明する。
【００９７】
図１８、図１９に示す光送信素子４１Ａは、複数の光送信素子４１の各光送信部４４を一枚のｐ型単結晶Ｓｉ基板４２上に列設する構成としたものである。
【００９８】
そして、各光送信部４４に対して各スイッチング変調素子４５に図１９に示すように、入力信号を、１、１、１、０、１、０、０、１、０、…、１、０、１、０、１、０、…（ＦＥＴ４５がオンする閾値電圧以上が１でそれ以外は０）というように電圧信号として供給することにより、各光送信部４４から各々変調された光信号を受光部７０の各受光素子７１にパラレルに送る光多重送信が可能となる。
【００９９】
このような構成とすることにより、低コストで信頼性も高く、優れた光送信機能を発揮させることが可能な光送信素子を実現することができる。また、変調素子を、ｐ型単結晶Ｓｉの半導体基板上に光送信部とモノリシックに形成することにより、単一のウェハ上に光送信部と変調素子とを高密度に搭載でき、集積度が高く実用価値の大きい光送信素子を実現することができる。
【０１００】
（実施例７）光−光変換素子
次に、本発明の実施例７について説明する。
【０１０１】
図２０は本発明の実施例７による光−光変換素子の概略構成を示す断面図である。また、図２１はその光−光変換素子にバイアスを加えていないときのバンド図、図２２は同光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。
【０１０２】
図２０に示すように、この光−光変換素子は、受光素子であるホトダイオード８２と発光素子８４とを垂直方向に集積したものである。ホトダイオード８２は、ｐ型単結晶Ｓｉ基板９２の裏面にｎ＋型単結晶Ｓｉ層９４を作製し、ｐｎ接合で形成したものである。ｎ＋型単結晶Ｓｉ層９４上には、Ａｌ電極８６ａを形成している。また、発光素子８４は、ｐ型単結晶Ｓｉ基板９２の表面にＮＩＡ層９６を形成し、更にその上にＩＴＯ膜で透明電極８６ｂを形成している。
【０１０３】
次に、この光−光変換素子の作製方法について説明する。
【０１０４】
前述のようにして作製されたＮＩＡ／Ｓｉの裏面にｎ＋型単結晶Ｓｉ層９４を形成する。このｎ＋型単結晶Ｓｉ層９４は、イオン注入法あるいは拡散法を用いて作成する。そして、ｎ＋型単結晶Ｓｉ層９４上にＡｌを蒸着してオーミックコンタクトを取り、Ａｌ電極８６ａを形成する。
【０１０５】
最後に、電子ビーム蒸着装置を用い、ＮＩＡ膜９６条にＩＴＯ膜を堆積させて透明電極を形成することにより、図２０に示す光−光変換素子を得ることができる。
【０１０６】
次に、上記のようにして得られた第１の光−光変換素子の動作について説明する。
【０１０７】
図２２に示すように、光−光変換素子に電圧を加えると、ホトダイオード８２は逆バイアス状態になり、発光素子８４は順バイアス状態になる。そして、ホトダイオード８２側から光が入射すると、ｐ型単結晶Ｓｉ基板９２で電子と正孔の対が光励起されて生成する。これらのキャリアの内、電子はｎ＋型単結晶Ｓｉ層９４に移動し、正孔はＮＩＡ層９６に移動する。また、発光素子８４には順バイアスが加わるため、ＮＩＡ膜９６には、ｎ型のＩＴＯ膜から電子が注入されるので、ＮＩＡ層９６で電子と正孔が再結合して、光が放射される。
【０１０８】
単結晶Ｓｉのエネルギーギャップは１．１２ｅＶであるので、この光−光変換素子では、波長１．１μｍの近赤外光まで感知することができる。しかも、ＮＩＡ層は、波長４００〜８００ｎｍの光を発光するので、この光−光変換素子では、赤外光を入射させて可視光を放出させることができる。なお、ホトダイオード８２側から光が入射しない場合には、ｎ＋型単結晶Ｓｉ層９４とｐ型単結晶Ｓｉ基板９２が逆バイアス状態であるため、正孔がＮＩＡ膜９６に注入されないので、発光しない。
【０１０９】
この発光素子と、Ｓｉを用いて形成した受光素子とを垂直方向に集積することによって、光−光変換素子をすべてＳｉで作製することができるので、化合物半導体を用いて作製した従来のものに比べて、構造が簡易で、製造コストが安く、しかも信頼性を高めることができ、また、幅が１２インチ以上の大きい面積のものであっても作ることができるという利点がある。したがって、この第１の光−光変換素子は、光コンピュータ用素子や波長変換素子等として用いるのに好適である。
【０１１０】
（実施例８）光−光変換素子
次に、本発明の実施例８の光−光変換素子について図面を参照して説明する。図２３は本実施例の第２の光−光変換素子の概略構成図、図２４はこの光−光変換素子にバイアスを加えていない場合のバンド図、図２５はこの光−光変換素子にバイアスを加えた場合のバンド図、図２６はこの光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【０１１１】
第２の光−光変換素子が第１の光−光変換素子と異なる点は、受光素子としてホトトランジスタ８２ａを用いた点である。ホトトランジスタ８２ａは、ｐ型単結晶Ｓｉ基板９２下にｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ層１００とを形成したｐｎｐ構造のものである。その他の構成は第１の光−光変換素子と同様であり、第１の光−光変換素子と同様の構成を有するものには同一の符号を付すことによりその詳細な説明を省略する。
【０１１２】
第２の光−光変換素子を作製するには、上記実施例で作製したＮＩＡ／Ｓｉのｐ型単結晶Ｓｉ基板９２の裏面にｎ型単結晶Ｓｉ層９９をエピタキシャル成長させて形成する。
【０１１３】
そして、ｎ型単結晶Ｓｉ層９９上に拡散法あるいはイオン注入法によりｐ型単結晶Ｓｉ層１００を形成することにより、ホトトランジスタ８２ａが形成される。また、ｐ＋型単結晶Ｓｉ層１００上にＡｌを蒸著してオーミックコンタクトを取り、Ａｌ電極８６ａを形成する。
【０１１４】
最後に、ＮＩＡ膜９６上に、ＩＴＯ膜で透明電極８６ｂを形成して、図２３に示す光−光変換素子を得ることができる。
【０１１５】
次に、第２の光−光変換素子の動作について説明する。
【０１１６】
まず、図２５に示すように、光−光変換素子に電圧を加えると、ホトトランジスタ８２ａのｐ型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９は順バイアス状態に、ｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板９２は逆バイアス状態になる。また、発光素子８４は順バイアス状態になる。このとき、ホトトランジスタ８２ａでは、電圧は主にｎ型単結晶Ｓｉ層９９とｐ型単結晶Ｓｉ基板９２との間にかかるため、ｐ型単結晶Ｓｉ層１００の正孔は、ｐ型単結晶Ｓｉ基板９２には注入されない。
【０１１７】
そして、ホトトランジスタ８２ａ側から光が入射すると、図２６に示すように、ｐ型単結晶Ｓｉ基板９２で光が吸収され、電子と正孔の対が生成される。これらのキャリアの内、電子はｎ型単結晶Ｓｉ層９９に移動し、そこに溜まる。このため、ｐ型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９はより順バイアス状態となり、ｐ型単結晶Ｓｉ層１００とｎ型単結晶Ｓｉ層９９間の正孔に対する障壁が小さくなる。したがって、ｐ＋型単結晶Ｓｉ層１００の正孔は、ｎ型単結晶Ｓｉ層９９及びｐ型単結晶Ｓｉ基板９２を通過し、ｐ型単結晶Ｓｉ基板９２で生成された正孔と共に、ＮＩＡ膜９６に移動する。ＮＩＡ膜９６には、ＩＴＯ膜８６ｂから電子が注入されるため、ＮＩＡ膜９６で電子と正孔の再結合が起こり、可視光が放射される。
【０１１８】
第２の光−光変換素子では、受光素子としてホトトランジスタを用いたことにより、応答速度がホトダイオードを用いた場合に比べて遅くなるが、光増幅ができ、発光輝度を増やすことができる。その他の効果は第１の光−光変換素子と同様である。
【０１１９】
また、上記の各実施例において、ＩＴＯ膜の代わりに、例えばＡｕ層を直接形成しても良い。図２７にその光−光変換素子の概略構成図、図２８にその光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図を示す。なお、図２０と同一部分については、同一符号を付してそれらの説明は省略するが、この場合も構造が非常に簡単になるが、発光輝度が小さくなるという問題がある。
【０１２０】
このように、本実施例によれば、発光素子をｐ型半導体とｎ型半導体とでＮＩＡ膜を挟んだ構成としたことにより、発光層であるＮＩＡ膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをＳｉを用いて垂直方向に集積することによって、従来のように化合物半導体で作製した場合に比べて製造コストが安く、信頼性を高めることができ、また大きい面積のものであっても作ることができる。
【０１２１】
したがって、光コンピュータ用素子や波長変換素子等として用いるのに好適な光−光変換素子を提供することができる。
【０１２２】
（実施例９）表示装置
図２９は本発明の実施例９を示す表示装置の断面図である。
【０１２３】
この図に示すように、この表示装置１０１は、ｐ型単結晶Ｓｉ基板１０２上に、ＮＩＡ膜１０３を用いた構造の発光素子１０４と、この発光素子１０４を選択するスイッチ素子１０５とを形成したものである。発光素子１０４は、ｐ型単結晶Ｓｉ基板１０２の一方の端部側に形成したＮＩＡ膜１０３と、このＮＩＡ膜１０３上に形成したＩＴＯ膜１０７とを具備している。上記スイッチ素子１０５は、単結晶Ｓｉ基板１０２上に積層構造に成膜したトランジスタ１０８により構成されている。
【０１２４】
次いで、表示装置１０１の製造工程について、図３０を参照して説明する。
【０１２５】
（１）まず、図３０の（ａ）に示すように、一面にＡｌ（あるいはＡｕ）１０２ａを蒸著してオーミック接触させたｐ型単結晶Ｓｉ基板１０２を用意し、このｐ型単結晶Ｓｉ基板１０２の他面に絶縁層としてのＳｉＯ２膜１１１をプラズマＣＶＤ、スパッタ、熱酸化の何れかの方法により成膜する。次に、ＳｉＯ２膜１１１のパターニングを行った後、イオン注入あるいは拡散によりｐ型単結晶Ｓｉ基板１０２の上部に一対のｎ＋層１１２、１１３を形成するとともに、ＳｉＯ２膜１１１を貫いて一対のｎ＋層１１２、１１３に接触するＡｌあるいはＣｒあるいはＩＴＯ等からなる内部電極層１１４を成膜する。
【０１２６】
（２）次に、図３０の（ｂ）に示すように、その内部電極層１１４をパターニングして、一対のｎ＋層１１２、１１３に接触したソース電極１１５、ドレイン電極１１６及び上記ＳｉＯ２膜１１１上のゲート電極１１７を形成する。
【０１２７】
（３）次に、図３０の（ｃ）に示すように、上記ＳｉＯ２膜１１１をパターニングし、プラズマＣＶＤあるいはスパッタにより、絶縁層としてのＳｉＯ２膜（あるいはＳｉ３Ｎ４膜）１１８をソース電極１１５、ドレイン電極１１６、ゲート電極１１７を覆うように成膜し、パターニングする。次に、単結晶Ｓｉ基板１０２上の上述したスイッチ素子１０５の形成領域の隣にＮＩＡ膜１０３を作製する。
【０１２８】
（４）次に、図３０の（ｄ）に示すように、ＮＩＡ膜１０３上に、ＩＴＯ膜１０７を成膜し、これらのパターニングを行うことで、発光素子１０４を形成する。更に、ＳｉＯ２膜１１８を再度パターニングし、ＳｉＯ２膜１１８上にドレイン電極１１６、ゲート電極１１７への上面への穴開けを行った後、ドレイン電極１１６に接触する金属電極１２１、ゲート電極１１７へ接触する金属電極１２２を成膜する。ドレイン電極１１６に接触する金属電極１２１は、上記ＩＴＯ膜１０７にも接触させる。
【０１２９】
このような製造方法により、図３０に示す発光素子１０４、トランジスタ１０８が一画素に形成された表示装置１０１を得ることができる。この表示装置１０１の等価回路を図３１に示す。
【０１３０】
本実施例の表示装置１０１は、一枚の単結晶Ｓｉ基板１０２上に、ＮＩＡ膜１０３を用いた構造の発光素子１０４と、この発光素子１０４を選択するスイッチ素子１０５とを形成したものである。単結晶Ｓｉからなるｐ型単結晶Ｓｉ基板１０２は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ＮＩＡ膜１０３を用いた構造の発光素子１０４とこの発光素子１０４を選択するスイッチ素子１０５とを従来の半導体製造プロセスにより容易に組み込むことができる。
【０１３１】
したがって、本実施例の表示装置１０１は、低コストで信頼性も良好となる。
【０１３２】
また、発光素子として、ＮＩＡ膜を用いているので、簡便で優れた表示機能を発揮させることができる。
【０１３３】
更に、駆動回路を、単結晶Ｓｉ基板上に表示装置とモノリシックに形成できるので、単一のウェハ上に表示装置とそのスイッチ素子とを高密度に搭載できる。
【０１３４】
次に、上述した表示装置１０１を多数マトリックス状に展開して構成したより実用的な表示装置１０１Ａについて図３２、図３３、図３４、図３５を参照して説明する。
【０１３５】
図３１に等価的に示す表示装置１０１Ａは、図３１及び図３２に示す各発光素子１０４を単位画素として、４８０行×４８０列のマトリックス状に構成したものである。
【０１３６】
そして、各発光素子２０４を選択する選択素子２０５の各ソース電極２１５を列方向に配置したデータ線…，ｊ−１，ｊ，ｊ＋１，…に各々接続し、各ゲート電極２２２を行方向に配置したゲート線…，ｉ−１，ｉ，ｉ＋１，…に各々綾続している。
【０１３７】
このような構成の表示装置１０１Ａにおいて、１分間に６０枚の画像を表示しようとすると、ゲート線…，ｉ−１，ｉ，ｉ＋１，…には、不図示の駆動回路、例えばシフトレジスタで（１／６０）×（１／４８０）＝３４μｓｅｃパルスを順次送ればよい。また、データについては、３４μｓｅｃの問に、１，２…，ｊ−１，ｊ，ｊ＋１…の各画素にデータを加える必要があるので、３４μｓｅｃ／４８０＝７１ｎｓｅｃのパルスをデータ線…，ｊ−１，ｊ，ｊ＋１，…に順次送ればよい。この場合、メモリに１ライン分ためておいて１ラインー括して送るようにすることも可能である。
【０１３８】
また、各発光素子２０４の発光制御は以下のようにして行う。
【０１３９】
例えば、（ｉ，ｊ）の発光素子２０４を明らかにしようとすれば、ｉにゲートパルスが、ｊにデータパルスが同時に入るようにすればよい。また、ゲート線ｉにゲートパルスを送り、データ線１，３，…，ｊ，ｊ＋２，…にデータを送った場合には、図３２に示すように、（ｉ−１，１），（ｉ−１，３），…，（ｉ−１，ｊ），（ｉ−１，ｊ＋２），…の各発光素子２０４が発光し、これらの間の各発光素子２０４は発光しない。
【０１４０】
このような表示装置１０１Ｂ、１０１Ｃの場合、駆動回路（垂直シフトレジスタ３３１、水平シフトレジスタ３３２、メモリ３３３）は１ウェハ上ではなく外付けしワイヤボンディングにより接続しても良いが、一つのウェハ上にモノリシックに組み込んだ方が集積度の向上を図る上で利点が多い。
【０１４１】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から除外するものではない。
【０１４２】
例えば、本発明の作製方法により形成されたＢ、またはＡｌ、またはＧａ、またはＩｎ、またはＴｌのIII属元素を膜中に含む薄膜で、太陽電池素子、発光素子、光センサー、光結合素子、光送信素子、光−光変換素子、表示装置などを構成することができる。
【０１４３】
また、同作製方法により形成されたＮ、またはＰ、またはＡｓ、またはＳｂ、またはＢｉのＶ属元素を膜中に含む薄膜で、上記を同様の素子及び装置を構成することができる。
【０１４４】
また、同様にＯ、またはＳ、またはＳｅ、またはＴｅ、のIV属元素を膜中に含む薄膜、あるいは、Ｓｃ、またはＴｉ、またはＶ、またはＣｒ、またはＭｎ、またはＦｅ、またはＣｏ、またはＮｉ、またはＣｕ、またはＺｎ、またはＣａ、またはＭｇ、またはＳｒ、またはＹ、またはＺｒ、またはＮｂ、またはＭｏ、またはＴｃ、またはＲｕ、またはＲｈ、またはＰｄ、またはＡｇ、またはＣｄ、またはＢａ、またはＨｆ、またはＴａ、またはＷ、またはＲｅ、またはＯｓ、またはＩｒ、またはＰｔ、またはＡｕ、またはＨｇ、の金属元素を膜中に含む薄膜で、上記と同様の素子及び装置を構成することができる。
【０１４５】
更に、上記、Ｓｃ、またはＴｉ、またはＶ、またはＣｒ、またはＭｎ、またはＦｅ、またはＣｏ、またはＮｉ、またはＣｕ、またはＺｎ、またはＣａ、またはＭｇ、またはＳｒ、またはＹ、またはＺｒ、またはＮｂ、またはＭｏ、またはＴｃ、またはＲｕ、またはＲｈ、またはＰｄ、またはＡｇ、またはＣｄ、またはＢａ、またはＨｆ、またはＴａ、またはＷ、またはＲｅ、またはＯｓ、またはＩｒ、またはＰｔ、またはＡｕ、またはＨｇ、の金属元素を膜中に含む薄膜で、圧電素子、焦電素子、超伝導素子、コンデンサー・マイクロ波素子、レーザー結晶膜、非線形光学膜、インダクター、フィルター、アクチュエーター、温度センサー、超音波センサー、加速度センサー、アコースティックエミッションセンサーなどを構成することができる。
【０１４６】
また、Ｌａ、またはＣｅ、またはＰｒ、またはＮｄ、またはＰｍ、またはＳｍ、またはＥｕ、またはＧｄ、またはＴｂ、またはＤｙ、またはＨｏ、またはＥｒ、またはＴｍ、またはＹｂ、またはＬｕ、のランタノイド元素を膜中に含む薄膜で、上記と同様の発光素子、光センサー、光結合素子、光送信素子、光−光変換素子、表示装置を構成することができる。
【０１４７】
【発明の効果】
以上説明したように、本発明によれば、簡便な装置で、ナノ結晶の粒径分布を制御することができ、単一の粒径分布を容易に得ることができる薄膜作製方法を提供することができる。
【図面の簡単な説明】
【図１】 レーザーアブレーション法を利用した薄膜形成装置の構成を示す模式図
【図２】 種々の条件により堆積可能な薄膜の構造を示す図
【図３】 作製された薄膜のラマンスペクトルによる薄膜評価結果を示す図
【図４】 作製された薄膜のラマンシフトとサイズの関係を示す図
【図５】 作製された薄膜のサイズ分布を示す図
【図６】 作製された薄膜の透過電子顕微鏡写真
【図７】 作製された薄膜の発光スペクトルを示す図
【図８】 作製された薄膜の発光とサイズの関係を示す図
【図９】 実施例１のシリコン太陽電池の構造を示す図
【図１０】 通常のシリコン太陽電池の構造を示す図
【図１１】 実施例２の発光素子の構造を示す図
【図１２】 実施例４の受光素子の構造を示す図
【図１３】 実施例５の光結合素子の概略構成を示す断面図
【図１４】 実施例６の光送信素子の概略構成を示す断面図
【図１５】 実施例６の光送信素子の製造工程を示す断面図
【図１６】 実施例６の光送信素子の等価回路図
【図１７】 実施例６の光送信素子を多数マトリックス状に展開して構成した回路図
【図１８】 実施例６の光送信素子を単結晶Ｓｉ基板上に列設した状態を示す斜視図
【図１９】 実施例６の光送信素子への入力信号を示す図
【図２０】 実施例７の第１の光−光変換素子の概略構成を示す断面図
【図２１】 実施例７の第１の光−光変換素子にバイアスを加えていないときのバンド図
【図２２】 実施例７の第１の光−光変換素子にバイアスを加えて光を照射したときのバンド図
【図２３】 実施例７の第２の光−光変換素子の概略構成を示す断面図
【図２４】 実施例７の第２の光−光変換素子にバイアスを加えていないときのバンド図
【図２５】 実施例７の第２の光−光変換素子にバイアスを加えたときのバンド図
【図２６】 実施例７の第２の光−光変換素子にバイアスを加えて光を照射したときのバンド図
【図２７】 ＩＴＯ膜の代わりにＡｕ層を直接形成した場合の光−光変換素子の概略構成を示す断面図
【図２８】 実施例８の表示装置の概略構成を示す断面図にバイアスを加えて光を照射したときのバンド図
【図２９】 図２７の光−光変換素子の製造工程を示す断面図
【図３０】 実施例８の表示装置の製造工程を示す断面図
【図３１】 実施例８の表示装置の等価回路図
【図３２】 実施例８の表示装置を多数マトリックス状に展開して構成した回路図
【図３３】 実施例８の表示装置のゲートに印加されるパルスを示す図
【図３４】 実施例８の表示装置のゲートに印加されるパルスを示す図
【図３５】 実施例８の表示装置に垂直シフトレジスタと水平シフトレジスタを組み込んだ構成を示すブロック図
【符号の説明】
１ Ｓｉプラズマ
２ プラズマ
３ Ｓｉ
４ 基板
１０ ｐ型単結晶Ｓｉ基板
１１ 発光素子
１４ 受光素子
１８ 石英ガラス
１９ バリウムホウケイ酸ガラス
２１ 光結合素子
２２ 光送信素子
２４ ｐ型単結晶Ｓｉ基板
２５ Ｓｉ基板
２６ 受光素子
４１ 光送信素子
４２ ｐ型単結晶Ｓｉ基板
７１ 受光素子
９２ ｐ型単結晶Ｓｉ基板
１００ ｐ型単結晶Ｓｉ基板
１０２ ｐ型単結晶Ｓｉ基板
１０４ 発光素子
２０４ 発光素子
Claims (1)
- 基板上に薄膜を形成する薄膜作製方法であって、
レーザーアブレーションにより超高密度高エネルギー粒子プラズマを発生させ、
該超高密度高エネルギー粒子プラズマを別のプラズマ反応で生成されたプラズマと衝突させるとともに、該プラズマの衝突によるプラズマ反応場に、前記超高密度高エネルギー粒子プラズマを反応させ、
前記超高密度高エネルギー粒子プラズマが前記プラズマ反応場を通過する時間により、ナノ結晶の大きさを決定した薄膜を成膜するようにしたことを特徴とする薄膜作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095634A JP4162042B2 (ja) | 2003-03-31 | 2003-03-31 | 薄膜作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095634A JP4162042B2 (ja) | 2003-03-31 | 2003-03-31 | 薄膜作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004300530A JP2004300530A (ja) | 2004-10-28 |
| JP4162042B2 true JP4162042B2 (ja) | 2008-10-08 |
Family
ID=33407920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003095634A Expired - Lifetime JP4162042B2 (ja) | 2003-03-31 | 2003-03-31 | 薄膜作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4162042B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198614A (ja) * | 2004-11-11 | 2008-08-28 | Sony Corp | 発光素子及びその製造方法、並びに、発光装置 |
| JP4674133B2 (ja) * | 2005-08-03 | 2011-04-20 | 独立行政法人産業技術総合研究所 | 水晶及び金からなる複合体の製造方法 |
| JP4753134B2 (ja) * | 2005-08-31 | 2011-08-24 | 独立行政法人産業技術総合研究所 | タングステン酸塩化合物及び／又はモリブデン酸塩化合物からなる紫外発光薄膜及び同薄膜の製造方法 |
| JP4730034B2 (ja) * | 2005-09-20 | 2011-07-20 | 日新電機株式会社 | シリコンドット付き基板の形成方法 |
| KR101407650B1 (ko) | 2008-04-04 | 2014-06-13 | 성균관대학교산학협력단 | 나노입자 제조방법, 나노입자 및 이를 포함한 전극을구비한 리튬 전지 |
| EP2332164A1 (en) * | 2008-09-03 | 2011-06-15 | Dow Corning Corporation | Low pressure high frequency pulsed plasma reactor for producing nanoparticles |
| JP4871344B2 (ja) | 2008-11-25 | 2012-02-08 | 株式会社東芝 | 発光装置及びその製造方法 |
| US8610226B2 (en) | 2009-12-28 | 2013-12-17 | Sharp Kabushiki Kaisha | Photosensor element, photosensor circuit, thin-film transistor substrate, and display panel |
| CN107287564B (zh) * | 2017-06-07 | 2019-04-12 | 昆明理工大学 | 一种增大syco-314薄膜激光感生电压的方法 |
-
2003
- 2003-03-31 JP JP2003095634A patent/JP4162042B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004300530A (ja) | 2004-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100882234B1 (ko) | 반도체 박막의 형성 방법, 반도체 장치 및 전기 광학장치의 제조 방법, 이들 방법의 실시에 사용하는 장치 및반도체 장치 및 전기 광학 장치 | |
| US10128339B2 (en) | Superlattice materials and applications | |
| USRE39393E1 (en) | Device for reading an image having a common semiconductor layer | |
| US6157047A (en) | Light emitting semiconductor device using nanocrystals | |
| JP5069559B2 (ja) | Ｃｍｏｓをモノリシックに集積した光素子 | |
| CN104854696B (zh) | 显示设备和用于制造显示设备的方法 | |
| JP4092541B2 (ja) | 半導体薄膜の形成方法及び半導体装置の製造方法 | |
| US7208768B2 (en) | Electroluminescent device | |
| CN100594619C (zh) | 半导体器件及其制造方法 | |
| US6191476B1 (en) | Semiconductor device | |
| TWI462307B (zh) | 具備多重能隙的矽奈米晶體光電池及其在一低溫多晶矽薄膜電晶體面板內之應用 | |
| US20060194419A1 (en) | Crystalline-si-layer-bearing substrate and its production method, and crystalline si device | |
| US11757055B2 (en) | Electromagnetic wave detector, and electromagnetic wave detector array | |
| JP2003037268A (ja) | 半導体素子及びその製造方法 | |
| JP2008508702A5 (ja) | ||
| JP2009212509A (ja) | 半導体装置の作製方法 | |
| JP2010503991A (ja) | 薄膜ｓｏｉを用いるイメージセンサ | |
| CN105552190A (zh) | 微型发光二极管 | |
| JP4162042B2 (ja) | 薄膜作製方法 | |
| EP1840972A2 (en) | Organic light-emitting display device | |
| CN104282678A (zh) | 具有光感测功能的发光显示器 | |
| JP2001203382A (ja) | 半導体装置 | |
| KR20100094224A (ko) | 태양전지 및 이의 제조방법 | |
| JP3637236B2 (ja) | 発光薄膜及びその光デバイスの製造方法 | |
| JP2000269542A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4162042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |