JP2008508702A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008508702A5 JP2008508702A5 JP2007523020A JP2007523020A JP2008508702A5 JP 2008508702 A5 JP2008508702 A5 JP 2008508702A5 JP 2007523020 A JP2007523020 A JP 2007523020A JP 2007523020 A JP2007523020 A JP 2007523020A JP 2008508702 A5 JP2008508702 A5 JP 2008508702A5
- Authority
- JP
- Japan
- Prior art keywords
- light
- region
- film
- light emitting
- avalanche
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 128
- 239000010408 film Substances 0.000 claims description 87
- 229910052710 silicon Inorganic materials 0.000 claims description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 70
- 239000010703 silicon Substances 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 59
- 229910052732 germanium Inorganic materials 0.000 claims description 47
- 230000003287 optical Effects 0.000 claims description 46
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 34
- 229910045601 alloy Inorganic materials 0.000 claims description 28
- 239000000956 alloy Substances 0.000 claims description 28
- 239000010409 thin film Substances 0.000 claims description 26
- 239000000969 carrier Substances 0.000 claims description 23
- 238000001914 filtration Methods 0.000 claims description 22
- 239000007943 implant Substances 0.000 claims description 22
- 230000015556 catabolic process Effects 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000011159 matrix material Substances 0.000 claims description 17
- 229910003811 SiGeC Inorganic materials 0.000 claims description 15
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical class [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 claims description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- -1 GeC Inorganic materials 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 229910005898 GeSn Inorganic materials 0.000 claims description 6
- 229910008063 SnC Inorganic materials 0.000 claims description 6
- 229910020328 SiSn Inorganic materials 0.000 claims 4
- 229910003465 moissanite Inorganic materials 0.000 claims 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims 1
- 238000000034 method Methods 0.000 description 112
- 230000001133 acceleration Effects 0.000 description 47
- 238000004519 manufacturing process Methods 0.000 description 30
- 238000005516 engineering process Methods 0.000 description 29
- 229910021332 silicide Inorganic materials 0.000 description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 23
- 229910052799 carbon Inorganic materials 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000004140 cleaning Methods 0.000 description 17
- 238000000407 epitaxy Methods 0.000 description 16
- 238000005755 formation reaction Methods 0.000 description 16
- OKTJSMMVPCPJKN-UHFFFAOYSA-N carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 15
- 125000005842 heteroatoms Chemical group 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000000206 photolithography Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000005215 recombination Methods 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 7
- 238000003475 lamination Methods 0.000 description 7
- 230000005693 optoelectronics Effects 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 229910006585 β-FeSi Inorganic materials 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 5
- 230000001965 increased Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000012528 membrane Substances 0.000 description 5
- 230000000116 mitigating Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 241000487074 Alosa alosa Species 0.000 description 3
- 229910005543 GaSe Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 125000004429 atoms Chemical group 0.000 description 3
- 230000000875 corresponding Effects 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 210000004027 cells Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010192 crystallographic characterization Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002708 enhancing Effects 0.000 description 2
- 229910021480 group 4 element Inorganic materials 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 238000005555 metalworking Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000002194 synthesizing Effects 0.000 description 2
- CYRGZAAAWQRSMF-UHFFFAOYSA-N Aluminium selenide Chemical compound [Al+3].[Al+3].[Se-2].[Se-2].[Se-2] CYRGZAAAWQRSMF-UHFFFAOYSA-N 0.000 description 1
- 230000005461 Bremsstrahlung Effects 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 229910005329 FeSi 2 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 210000002381 Plasma Anatomy 0.000 description 1
- 102000014961 Protein Precursors Human genes 0.000 description 1
- 108010078762 Protein Precursors Proteins 0.000 description 1
- 241000269435 Rana <genus> Species 0.000 description 1
- 229910008457 SnGe Inorganic materials 0.000 description 1
- 229910017817 a-Ge Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminum Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 125000004432 carbon atoms Chemical group C* 0.000 description 1
- 238000004587 chromatography analysis Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001419 dependent Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000003292 diminished Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000000977 initiatory Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- TWXTWZIUMCFMSG-UHFFFAOYSA-N nitride(3-) Chemical compound [N-3] TWXTWZIUMCFMSG-UHFFFAOYSA-N 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000002093 peripheral Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- OZAIFHULBGXAKX-UHFFFAOYSA-N precursor Substances N#CC(C)(C)N=NC(C)(C)C#N OZAIFHULBGXAKX-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002142 suicide Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Description
本発明は一般的には、半導体接合部からの発光に関し、特に、それらの接合部がアバランシェLED(ALED)の活性領域としてアバランシェモードで動かされ、それによって間接バンドギャップ材料から発光できるようにしたものに関する。それは、「発光素子」(以下、LIXELという)を形成する、サブミクロンおよびサブ100nmオーダーのCMOS技術をもった、ALEDのモノリシック集積に適した、素子レイヤーの設計および配置、並びに製作の方法に関する。LIXELはシリコンのバルク基板、厚膜SOI基板、または超薄膜シリコン−オン−インシュレータ(SOI)基板、並びにゲルマニウムのバルク基板または超薄膜ゲルマニウム−オン−インシュレータ(GOI)基板で完成させてもよい。薄膜GOIの基板はサブ45nmオーダーのCMOS技術に用いられる良好な候補である。
初期の半導体技術には、アバランシェモードで動かされるシリコン接合部が白色の光を放射することが認められていた。実際、長波長赤外線域(LWIR)から紫外線域(UV)まで電磁スペクトルの大きい領域を横切って発光が起こっているようである。そのような光子エネルギーの広い間隔は、異なった蓋然性と有効性とを持つ物理学的機構が、光子の放出を担うことの表れである。この話題についての最近の検討は、N.Akil,S.E.Kerns,D.V.Kerns,Jr.,A,Hoffmann,J.-P.Charles,IEEE Trans.on Elect.Dev.,Vol.46,No.5,May 1999,pp.1022-1028,のアバランシェ降状でのシリコン接合部による光子生成の多機構モデル」、およびM.de la Bardonnie,D.Jiang,S.E.Kerns,D.V.Kerns,Jr.,P.Mialhe,J.-P.Charles,A.Hoffmann,「シリコン接合部からのアバランシェ発光のエージングについて」、IEEE Trans.on Elect.Dev.,Vol.46,No.6,June 1999,pp.1234-1239 に見出すことができる。
それらの機構のいくつかは、(1)(1a)ホットエレクトロンとサーマルホール、(1b)ホットホールとサーマルエレクトロン、(1c)ホットエレクトロンとホットホールとの間のバンド間遷移;(2)(2a)伝導帯域内のおよび/または(2b)価電子帯内の、バンド内遷移;(3)イオン化された不純物によるホットキャリアの散乱に起因する制動放射であると考えられている。
シリコンが発光できることについて1950年台から多数の実験的証拠があったものの、効率は何時も非常に低く、バンドギャップを横切るおよそ10の7乗の再結合の中で僅かに1の発光しか無い程度であった。この低い効率はシリコンのバンド構造の細部、即ち1.1eVである最小の間接バンドギャップ、デバイスの設計/形態、およびプロセスの構造に結びついている。
従来のアバランシェ型の発光素子は横方向かまたは縦方向かのpn接合形成のためのバルク基板内へのイオンの注入によって作られる。何れの場合でも、発光位置は基板表面から何百ナノメーターも離れ得るので、基板の最小のバンドギャップよりも大きいエネルギーを持った光子が吸収されて、それによって外部への効力を大きく減退させる。
帯域構造、素子設計、およびプロセス構築という、上述の全ての理由によって、アバランシェモードで動かされるシリコン接合部からの発光について実用的な適用に利点を持つことは不可能であった。一方で、従来のCMOS技術はpn接合のバンドギャップ設計のためには他の半導体材料での集積化に馴染まない。こう言った理由で、CMOSでの効率的な発光素子の完全なモノリシック集積はできなかった。
WO 2002/33755およびWO 2004/027879に開示された装置およびプロセスの構築並びに同時係属中出願に開示された新規の配置設計に基づいて、本発明は、発光領域を半導体基板(例えば、シリコンまたはゲルマニウム)以外の材料で作ることができ、サブ−100nm技術を含めて、ALEDを進歩したCMOSとモノリシックに集積することを可能にする、新規の製作方法、素子レイヤー、および配置設計を提供する。それはまた、発光の効率を増大させるための最適化されたドーピングおよびヘテロ接合のプロファイル、並びに一定の範囲の波長、即ち1.3μmから1.55μmの範囲で発光するための最適化されたプロファイルをも提供する。
ALEDを進歩したCMOSとモノリシックに積層させる技術は、一つの実例では、問題のCMOS技術に要するマスクの数に関して、僅かに3つの追加のマスクを必要とするだけである。WO 2002/33755およびWO 2004/027879に記述されたアバランシェフォトダイオードで、同時係属中の出願に記述された配置の一つは、一定の作動の条件下で発光することが試験的に証明された。
本発明の目的はサブ−ミクロンまたはサブ−100nmオーダーのCMOS技術と両立できて、アバランシェ型接合部による発光の固有のおよび付帯的な効率を向上させる、光素子の製作のための新規なプロセスの構築である。
1.基板は、SiバルクまたはSOI、GeバルクまたはGOI、バルクシリコン上または絶縁体上のSiGe仮想基板などであってよい。使用するべき基板の形式はデバイスがモノリシックに集積される相手のCMOS技術の要件と関連する。
2.バルク基板上に積層された膜に対しては、加速領域(高電界の部分)を基板の内部に配置してよい。この場合には、積層された膜はインパクトイオン化領域だけを含むか、または「エネルギーフィルタリング」のための領域をも含んでもよい。
3.積層された膜では、インパクトイオン化を最大化するように考えられた領域はn−型またはp−型の導電性を持っていてよい。
4.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜については、積層された膜のドーピングおよびヘテロ接合のプロファイルは前面からの発光に対してかまたは背面からの発光に対してかまたは両方に対して最適化してよい。
5.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜からの前面からの発光に対しては、膜は、発光する領域であり同時に電極である「加速領域」、選択的なエネルギーフィルタリング領域を含む。
6.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜からの背面からの発光に対しては、膜は、選択的なエネルギーフィルタリング領域、加速領域および発光が起こる領域と反対にある電極を含む。
7.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜からの前面および背面からの発光に対しては、膜は、加速領域および上側電極を含む。上側および下側電極は発光に適していなければならず、そして加速領域はその端部の両方で発光に適していなければならない。選択的なエネルギーフィルタリング領域は加速領域の両端に、または一端だけに、配置されてよい。
8.チャージ・キャリアの移動度ができるだけ高くなければならないから、使用される基板に関係なく、加速領域は単結晶性であるべきである。
9、使用される基板に関係なく、発光が起こる領域はできるだけ薄くして側壁を通る横からの発光を最小限にするべきである。
10.放射した光の光子エネルギーが基板内の帯域間吸収の閾値よりも低くなるように、発光が起こる領域がバンドギャップ設計されてよい。
2.バルク基板上に積層された膜に対しては、加速領域(高電界の部分)を基板の内部に配置してよい。この場合には、積層された膜はインパクトイオン化領域だけを含むか、または「エネルギーフィルタリング」のための領域をも含んでもよい。
3.積層された膜では、インパクトイオン化を最大化するように考えられた領域はn−型またはp−型の導電性を持っていてよい。
4.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜については、積層された膜のドーピングおよびヘテロ接合のプロファイルは前面からの発光に対してかまたは背面からの発光に対してかまたは両方に対して最適化してよい。
5.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜からの前面からの発光に対しては、膜は、発光する領域であり同時に電極である「加速領域」、選択的なエネルギーフィルタリング領域を含む。
6.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜からの背面からの発光に対しては、膜は、選択的なエネルギーフィルタリング領域、加速領域および発光が起こる領域と反対にある電極を含む。
7.薄膜または超薄膜SOIまたはGOIの基板上に積層された膜からの前面および背面からの発光に対しては、膜は、加速領域および上側電極を含む。上側および下側電極は発光に適していなければならず、そして加速領域はその端部の両方で発光に適していなければならない。選択的なエネルギーフィルタリング領域は加速領域の両端に、または一端だけに、配置されてよい。
8.チャージ・キャリアの移動度ができるだけ高くなければならないから、使用される基板に関係なく、加速領域は単結晶性であるべきである。
9、使用される基板に関係なく、発光が起こる領域はできるだけ薄くして側壁を通る横からの発光を最小限にするべきである。
10.放射した光の光子エネルギーが基板内の帯域間吸収の閾値よりも低くなるように、発光が起こる領域がバンドギャップ設計されてよい。
本発明のもう一つの目的は、アバランシェ型接合による発光の、固有のおよび付帯的な効率を向上させる、サブ−ミクロンおよびサブ−100nmオーダーのCMOS技術と両立できる、新規なデバイスの構築である。
1.アバランシェの発生によって発光が起こる領域は活性エリアに積層された薄膜である。
2.電界およびアバランシェ電流は基板表面に対して垂直になっている;
3.アバランシェの発生によって発光が起こる積層された膜は単一の材料か、ランダム合金か、または短周期超格子であってよい。
4.発光膜の載置は擬似格子整合結晶膜、多結晶膜または非結晶質膜を形成するように設計できる。また、異なった材料の膜の組み合わせをすることも可能である。例えば、擬似格子整合結晶の次に多結晶、または擬似格子整合結晶の次に非結晶質、または擬似格子整合結晶の次に多結晶、次に非結晶質という組み合わせがある。さらに、結晶性膜を載置し、その後適当な加工をして、それをナノ−結晶性または多孔性にすることも可能である。
5.積層工程中に、発光プロセスの固有の効率を最大にするために、発光に関わる一つまたはそれ以上の物理的機構に対してヘテロ接合およびドーピングプロファイルを最適化できる。
6.積層された膜のヘテロ接合およびドーピングプロファイルは特定の波長範囲で効率的な発光をするように最適化され得る。
7.積層された膜のヘテロ接合およびドーピングプロファイルは積層された膜がインパクトイオン化のための場所としてだけ用いられるように設計され得る。
8.積層された膜のヘテロ接合およびドーピングプロファイルは、インパクトイオン化のための場所に加えて、「エネルギー・フィルター」として作用する領域、即ち一定のエネルギー範囲だけを持ったチャージ・キャリアがインパクトイオン化(即ちアバランシェ)が起こる領域へ移動することができるようにする領域も含むことができる。
9.積層された膜のヘテロ接合およびドーピングプロファイルは、インパクトイオン化のための場所に加えて、その中でチャージ・キャリアが加速される領域をも加えることができる。
10.積層された膜のヘテロ接合およびドーピングプロファイルは、インパクトイオン化のための場所に加えて、「エネルギー・フィルター」として作用する領域を設け、またその中でチャージ・キャリアが加速される領域をも加えることができる。
11.同じデバイスが、ブレーク・ダウン電圧以上でバイアスされると発光し、およびブレーク・ダウン電圧以下でバイアスされたときは、アバランシェフォトダイオードとして作動することができる。
2.電界およびアバランシェ電流は基板表面に対して垂直になっている;
3.アバランシェの発生によって発光が起こる積層された膜は単一の材料か、ランダム合金か、または短周期超格子であってよい。
4.発光膜の載置は擬似格子整合結晶膜、多結晶膜または非結晶質膜を形成するように設計できる。また、異なった材料の膜の組み合わせをすることも可能である。例えば、擬似格子整合結晶の次に多結晶、または擬似格子整合結晶の次に非結晶質、または擬似格子整合結晶の次に多結晶、次に非結晶質という組み合わせがある。さらに、結晶性膜を載置し、その後適当な加工をして、それをナノ−結晶性または多孔性にすることも可能である。
5.積層工程中に、発光プロセスの固有の効率を最大にするために、発光に関わる一つまたはそれ以上の物理的機構に対してヘテロ接合およびドーピングプロファイルを最適化できる。
6.積層された膜のヘテロ接合およびドーピングプロファイルは特定の波長範囲で効率的な発光をするように最適化され得る。
7.積層された膜のヘテロ接合およびドーピングプロファイルは積層された膜がインパクトイオン化のための場所としてだけ用いられるように設計され得る。
8.積層された膜のヘテロ接合およびドーピングプロファイルは、インパクトイオン化のための場所に加えて、「エネルギー・フィルター」として作用する領域、即ち一定のエネルギー範囲だけを持ったチャージ・キャリアがインパクトイオン化(即ちアバランシェ)が起こる領域へ移動することができるようにする領域も含むことができる。
9.積層された膜のヘテロ接合およびドーピングプロファイルは、インパクトイオン化のための場所に加えて、その中でチャージ・キャリアが加速される領域をも加えることができる。
10.積層された膜のヘテロ接合およびドーピングプロファイルは、インパクトイオン化のための場所に加えて、「エネルギー・フィルター」として作用する領域を設け、またその中でチャージ・キャリアが加速される領域をも加えることができる。
11.同じデバイスが、ブレーク・ダウン電圧以上でバイアスされると発光し、およびブレーク・ダウン電圧以下でバイアスされたときは、アバランシェフォトダイオードとして作動することができる。
本発明のさらに別の目的は、アバランシェ型接合による発光の固有のおよび付帯的な効率を向上させる、サブ−ミクロンおよびサブ−100nmオーダーのCMOS技術と両立できる、新規な配置の構築である。
1.SiGe(またはSiGeC)BiCMOSプロセス技術で代表される、縦型のバイポーラデバイスについてのBiCMOSプロセスでのモノリシックな集積に対しては、発光のための活性エリアはCMOS活性エリアであるか、またはバイポーラ活性エリアであってよい。
2.単なるCMOSプロセスでのモノリシックな集積に対しては、活性エリアは標準CMOS活性エリアである。
3.バルクウエハーまたは厚膜SOIウエハー上の単なるCMOSプロセスとのモノリシックな集積に対しては、発光素子の下側電極への伝導路はウエル・インプラントで実現される。
2.単なるCMOSプロセスでのモノリシックな集積に対しては、活性エリアは標準CMOS活性エリアである。
3.バルクウエハーまたは厚膜SOIウエハー上の単なるCMOSプロセスとのモノリシックな集積に対しては、発光素子の下側電極への伝導路はウエル・インプラントで実現される。
3a.p−型膜に対しては、活性エリアはp−基板上のn−型である。n−型の活性エリアへの伝導路はn−型の活性エリアを囲む浅いトレンチの隔離の部分の両側に重なるn−ウエル・インプラントで実現される。
3b.n−型膜に対しては、活性エリアはn−基板上のp−型であるか、またはp−基板技術でのトリプルウエル上のn−ウエルである。p−型の活性エリアへの伝導路はp−型の活性エリアを囲む浅いトレンチの隔離の部分の両側に重なるp−ウエル・インプラントで実現される。
3b.n−型膜に対しては、活性エリアはn−基板上のp−型であるか、またはp−基板技術でのトリプルウエル上のn−ウエルである。p−型の活性エリアへの伝導路はp−型の活性エリアを囲む浅いトレンチの隔離の部分の両側に重なるp−ウエル・インプラントで実現される。
3c.n−型の活性エリアで、n−ウエル・インプラントもまた、隣接する活性エリアでN−MOSFETのソース/ドレイン領域と重なり、それによってスイッチング素子に連結した発光素子のきわめて小型の配置を設けることができる。
3d.p−型の活性エリアで、p−ウエル・インプラントもまた、隣接する活性エリアで、P−MOSFETのソース/ドレイン領域と重なり、それによってスイッチング素子に連結した発光素子のきわめて小型の配置を設けることができる。
4.薄膜SOIまたはGOIの基板上の単なるCMOSプロセスとのモノリシックな集積に対しては、活性エリアを完全に隔離で囲まないことによって下側電極への横の接触が与えられる。
4.薄膜SOIまたはGOIの基板上の単なるCMOSプロセスとのモノリシックな集積に対しては、活性エリアを完全に隔離で囲まないことによって下側電極への横の接触が与えられる。
1.製作方法
本発明はバルクCMOSデバイスとモノリシック集積され、エピタキシャルに成長した活性レイヤーでのアバランシェフォトダイオード(APDs)の製作をカバーするWO 2002/33755に開示された製作機構およびプロセス・フロウを利用したものである。その製作機構の基本的な利点はAPDsの活性レイヤーのいくつかがMOSFETに直接隣接して、CMOS活性エリア上にエピタキシャルに積層されており、それによって非常に小型の、CMOSとのモノリシック集積ができたことである。活性層のいくつかはシリコンの表面上(活性エリア)に積層されたエピタキシャル層であるために、シリコン自体とは異なり、シリコンと両立できるエピタキシャルな材料を得ることができる。
本発明はバルクCMOSデバイスとモノリシック集積され、エピタキシャルに成長した活性レイヤーでのアバランシェフォトダイオード(APDs)の製作をカバーするWO 2002/33755に開示された製作機構およびプロセス・フロウを利用したものである。その製作機構の基本的な利点はAPDsの活性レイヤーのいくつかがMOSFETに直接隣接して、CMOS活性エリア上にエピタキシャルに積層されており、それによって非常に小型の、CMOSとのモノリシック集積ができたことである。活性層のいくつかはシリコンの表面上(活性エリア)に積層されたエピタキシャル層であるために、シリコン自体とは異なり、シリコンと両立できるエピタキシャルな材料を得ることができる。
WO 2002/33755およびWO 2004/027879と同様に、本発明の製作の方法はシリサイド・レイヤーの形成までは標準のCMOSプロセス・フロウに従っている。理想的には、エピタキシャル式積層は、イオン注入およびソース/ドレインCMOS接合部のアニーリングなどの、全ての高温工程が既に行われた後に行われるので、「積層されたときの」異種接合およびドーピングプロファイルは温度誘因の拡散および/または歪み緩みによって変えられることは無い。サブ100nmオーダーのCMOSにおいては、シリサイド形成、並びに全ての金属加工工程のような、後続の加工工程はエピタキシャル成長に用いられるものより低い温度で行ってよい。
本発明の製作の方法はAPDs/ALEDsを進歩したCMOSと非常に小型にモノリシック集積し、Pixels/Lixelsの「活性マトリックス」を形成することができるようにするもので、APDs/ALEDsは、精巧なドーピングおよびヘテロ接合プロファイル設計でエピタキシャル成長させた活性レイヤーから成っている。これによって深大に変更された帯域構造を持った活性領域の製作ができるようになり、基板(シリコンまたはゲルマニウム、または緩和SiGeバッファー・レイヤー)に関して大幅に改善された光電子特性が得られる。そのような精巧なドーピングおよびヘテロ接合のプロファイル設計はそれらのレイヤーのエピタキシャル成長無しに作られたデバイスでは不可能である。
WO 2002/33755はバルク基板および厚膜SOI上の製作の方法を提供する。WO 2004/027879は前および/または背面からの照明用に、薄膜SOIまたはGOI基板上の製作の方法を提供した。本件の開示はバルク、厚膜および薄膜SOIまたはGOI基板に適用できる。
発光のための最適な素子レイヤーはCMOSデバイス無しの基板上にも製作でき、遥かに簡単でまたより低コストのプロセス・フローが得られる。固体照明(SSL)などのいくつかの適用法は進歩したエピタキシャル・レイヤーとCMOSとのモノリシック集積を必要としない。この場合は3つの選択枝がある;それらは(1)単一の大型のALED/Lixelデバイスを製作する、(2)並列に接触させた二次元配列のALED/Lixelデバイスを製作する、(3)「パッシブ・マトリックス・アドレッシング」を通じて個別に接触させる二次元配列のALED/Lixelデバイスを製作する、である。
WO 2002/33755に開示されたプロセス・フローは、SiGeCレイヤーのエピタキシャル積層に必要とする熱量は、程度の進んだサブミクロン(例えば0.18μm)オーダーのCMOS技術に対して、高度にドープされたソース/ドレイン領域の形成後に行われるには十分低いと想定される例である。低温エピタキシャル積層プロセス(プレ・エピタキシ表面制作を含む)が証明された。しかし、生産で最も普通に用いられるプロセスは、所要の膜を達成するために、依然として幾らかより大きい熱量を必要としている。
もしSiGeC膜のエピタキシャル積層のための熱量が高過ぎると考えられるならば、ソース/ドレイン接合部の形成より前に積層工程を挿入することができる。SiGeC膜のエピタキシャル積層のための熱量は時を超えて減少してきた。この、および多くの他のプロセス工程に対して、熱量が低下する方へ向かう傾向があることが広く認められている。近い将来の何時か、生産グレードの設備およびレシピが、ソース/ドレイン領域の形成後にエピタキシャル積層の工程の挿入と両立できるようになるであろうと予期することは合理的である。45nmより下のCMOS技術に対して基板をシリコンからゲルマニウムに替えることは熱量を減少させるのをさらに助けることになろう、何故ならばゲルマニウムの本来の酸化物は、きわめて安定したシリコン酸化物と比較して、非常に容易に除去される(それは水溶性である)からである。それゆえ、ゲルマニウム基板/表面は、以前から存在するドーピング/ヘテロ接合のプロファイルへの影響無く複数のエピタキシャル積層の工程ができるようになることが期待される。
下記のプロセス・フロー中、「隔離モジュール」は従来のLOCOSまたはSTI技術であってよいが、STIが好ましいものであろう。また、「イオン注入モジュール」、並びに「シリサイド・モジュール」も、それぞれの従来のプロセス・モジュール/工程/レシピを言う。
下記のプロセス・フロー中、材料、ドーピングおよびヘテロ接合のプロファイル、の詳細は示してない、何故ならば、それらはプロセス・フローの記述のためには必要としないから、またそれらのレイヤーの詳細が変わってもプロセス・フローは変らないからである。
下記のものは図面中で参照されるレイヤー/材料のリストである。
100−p−基板
101−活性
102−STI
103−p−ウエル
104−n−ウエル
105−p−型のドープされた領域(105)、隣接する光ダイオード活性のエリアを隔離
106−APDs/ALEDsのエピタキシャル・レイヤー用のn−型のドープされた活性のエリア
107−MOSFETのゲート絶縁器
108−NMOS LDDs
109−NMOSソース/ドレイン領域などの高度にn−型ドープされた領域(HDD)
110−薄膜SOIのフィールド隔離
111−ゲート電極
112−ニトライドのスペーサー
113−深いトレンチ分離部(DTI)
114−エピタキシー用のハードマスクとしてのニトライド膜
115−シリサイド
116−前金属誘電体
117−エピタキシャリー載置された膜−活性エリア上の単一結晶材料
118−エピタキシャリー載置された膜−フィールド隔離エリア上のアモルファス/多結晶性材料
119−APDの活性エリア内へのN−型のインプラント
120−SOI基板の埋められた酸化物
121−SOI機械式基板
126−遮光レイヤー
127−赤色フィルター
128−緑色フィルター
129−青色フィルター
130−接点
131−金属−1
150−透明な基板
151−N−型シリコン基板
152−後ろ側の金属加工
160−P−型電極および発光レイヤー
161−N−型電極発光レイヤー
162−前面からの発光用加速領域
163−背面からの発光用加速領域
164−前面からの発光用フィルタリング領域
165−背面からの発光用フィルタリング領域
166−P−型電極
167−N−型電極
100−p−基板
101−活性
102−STI
103−p−ウエル
104−n−ウエル
105−p−型のドープされた領域(105)、隣接する光ダイオード活性のエリアを隔離
106−APDs/ALEDsのエピタキシャル・レイヤー用のn−型のドープされた活性のエリア
107−MOSFETのゲート絶縁器
108−NMOS LDDs
109−NMOSソース/ドレイン領域などの高度にn−型ドープされた領域(HDD)
110−薄膜SOIのフィールド隔離
111−ゲート電極
112−ニトライドのスペーサー
113−深いトレンチ分離部(DTI)
114−エピタキシー用のハードマスクとしてのニトライド膜
115−シリサイド
116−前金属誘電体
117−エピタキシャリー載置された膜−活性エリア上の単一結晶材料
118−エピタキシャリー載置された膜−フィールド隔離エリア上のアモルファス/多結晶性材料
119−APDの活性エリア内へのN−型のインプラント
120−SOI基板の埋められた酸化物
121−SOI機械式基板
126−遮光レイヤー
127−赤色フィルター
128−緑色フィルター
129−青色フィルター
130−接点
131−金属−1
150−透明な基板
151−N−型シリコン基板
152−後ろ側の金属加工
160−P−型電極および発光レイヤー
161−N−型電極発光レイヤー
162−前面からの発光用加速領域
163−背面からの発光用加速領域
164−前面からの発光用フィルタリング領域
165−背面からの発光用フィルタリング領域
166−P−型電極
167−N−型電極
プロセス・フロウ例#1
CMOSデバイスとのモノリシック集積のためのプロセス・フロウでバルク基板上に作られた、「アクティブ・マトリックス・アドレッシング」を通じて個々に接触される複数の多重ALED/Lixelデバイスの製作。この例示プロセス・フロウはp−基板シリコンウェハー上でツイン・ウエル・プロセスを使用している。下記のフロウは最も重要なプロセス・モジュールだけを示している。
CMOSデバイスとのモノリシック集積のためのプロセス・フロウでバルク基板上に作られた、「アクティブ・マトリックス・アドレッシング」を通じて個々に接触される複数の多重ALED/Lixelデバイスの製作。この例示プロセス・フロウはp−基板シリコンウェハー上でツイン・ウエル・プロセスを使用している。下記のフロウは最も重要なプロセス・モジュールだけを示している。
プロセス・モジュールの順序(図9A−9H)
「隔離モジュール」
「P−ウエル注入モジュール」
「N−ウエル注入モジュール」(図9A)
「ポリ・ゲート・モジュール」(図9B)
「NMOS LDD 注入モジュール」
「PMOS LDD 注入モジュール」
「Lixel 注入モジュール」(図9C)
「ニトライド・スペーサー・モジュール」
「NMOS HDD 注入モジュール」
「NMOS HDD 注入モジュール」(図9D)
「プリ・エピタキシー・モジュール」(図9E)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を開けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図9F)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が除去されるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図9G)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図9H)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
「隔離モジュール」
「P−ウエル注入モジュール」
「N−ウエル注入モジュール」(図9A)
「ポリ・ゲート・モジュール」(図9B)
「NMOS LDD 注入モジュール」
「PMOS LDD 注入モジュール」
「Lixel 注入モジュール」(図9C)
「ニトライド・スペーサー・モジュール」
「NMOS HDD 注入モジュール」
「NMOS HDD 注入モジュール」(図9D)
「プリ・エピタキシー・モジュール」(図9E)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を開けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図9F)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が除去されるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図9G)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図9H)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
エピタキシャル・レイヤーの厚さは、もしそれが所定のCMOS技術のポリシリコン・ゲートの典型的な厚さを越えているならば、接点および金属−1ラインを形成する前にプラナリゼーションの幾らかの微細チューニングを必要とすることがある。
プロセス・フロウ例#2
CMOSデバイスとのモノリシック集積のために要求されるものよりも簡素なプロセス・フロウでバルク基板上に作られた、「パッシブ・マトリックス・アドレッシング」を通じて個々に接触される複数のALED/Lixelデバイスの製作。この例示プロセス・フロウはp−基板のシリコン・ウエハーを利用しており、そして標準CMOSデバイスを製作するために用いられる多くの工程を省いている。
CMOSデバイスとのモノリシック集積のために要求されるものよりも簡素なプロセス・フロウでバルク基板上に作られた、「パッシブ・マトリックス・アドレッシング」を通じて個々に接触される複数のALED/Lixelデバイスの製作。この例示プロセス・フロウはp−基板のシリコン・ウエハーを利用しており、そして標準CMOSデバイスを製作するために用いられる多くの工程を省いている。
プロセス・モジュールの順序(図10A−10E)
「隔離モジュール」
「イオン注入モジュール」(図10A)
このモジュールはn−型ドーパントをイオン注入されるべき場所を定める。好ましい実施態様では、別々にパターン化された3つの注入ステップがある。
「隔離モジュール」
「イオン注入モジュール」(図10A)
このモジュールはn−型ドーパントをイオン注入されるべき場所を定める。好ましい実施態様では、別々にパターン化された3つの注入ステップがある。
−第1の注入はCMOSプロセスの標準N−ウエル・インプラントで、活性エリアと隔離領域とに重なっている。
−活性エリア内に入る第2の注入はBiCMOSプロセスの高速HBTデバイスのコレクター領域で用いられるものと同様のドーピング・レベルを作り出す。第2の注入は既定の領域に沿ったN−ウエル・インプラントと重なっている。
−第3の注入は既定の領域に沿ったN−ウエル・インプラントと重なり、既定の表面領域に高いドーパント濃度を与えている。
「プリ・エピタキシー・モジュール」(図10B)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図10C)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が除去されるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図10D)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図10E)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
「プリ・エピタキシー・モジュール」(図10B)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図10C)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が除去されるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図10D)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図10E)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
エピタキシャル・レイヤーの厚さは、もしそれが所定のCMOS技術のポリシリコン・ゲートの典型的な厚さを越えているならば、接点および金属−1ラインを形成する前にプラナリゼーションの幾らかの微細チューニングを必要とすることがある。
プロセス・フロウ例#3
CMOSデバイスとのモノリシック集積のために要求されるものよりも簡素なプロセス・フロウでバルク基板上に作られた、全てが同時に並列に接触させられた、複数のALED/Lixelデバイスの製作。この例示プロセス・フロウはn−基板のシリコン・ウエハーを利用しており、そして標準CMOSデバイスを製作するために用いられる多くの工程を省いている。このフロウでは下側電極への接触は基板の裏面を通って行われるが、それはn−型の基板が用いられる理由である。
CMOSデバイスとのモノリシック集積のために要求されるものよりも簡素なプロセス・フロウでバルク基板上に作られた、全てが同時に並列に接触させられた、複数のALED/Lixelデバイスの製作。この例示プロセス・フロウはn−基板のシリコン・ウエハーを利用しており、そして標準CMOSデバイスを製作するために用いられる多くの工程を省いている。このフロウでは下側電極への接触は基板の裏面を通って行われるが、それはn−型の基板が用いられる理由である。
プロセス・モジュールの順序(図11A−11F)
「隔離モジュール」
「イオン注入モジュール」(図11A)
n−型基板と、(薄くした)ウエハーの裏面を通って作られている下側電極への接触とで、N−ウエルのインプラントの必要が無くなり、またインプラントがウエハーの表面の近くで高いn−型ドーパント濃度を作り出す必要も無くなった。
「隔離モジュール」
「イオン注入モジュール」(図11A)
n−型基板と、(薄くした)ウエハーの裏面を通って作られている下側電極への接触とで、N−ウエルのインプラントの必要が無くなり、またインプラントがウエハーの表面の近くで高いn−型ドーパント濃度を作り出す必要も無くなった。
BiCMOSプロセスで高速HBTデバイスのコレクター領域で用いられるものと同様のドーピング・レベルを作り出すための活性エリア内へのインプラント。このパターン化されたインプラント用のマスクは隔離領域の周りにより低いドーピング領域を残すために活性エリアと重なる。
「プリ・エピタキシー・モジュール」(図11B)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を開けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図11C)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が除去されるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図11D)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図11E)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
「プリ・エピタキシー・モジュール」(図11B)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を開けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図11C)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が除去されるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図11D)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図11E)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
エピタキシャル・レイヤーの厚さは、もしそれが所定のCMOS技術のポリシリコン・ゲートの典型的な厚さを越えているならば、接点および金属−1ラインを形成する前にプラナリゼーションの幾らかの微細チューニングを必要とすることがある。典型的な適用では、金属化モジュールは一つだけの金属階層を持つ。
「裏面モジュール」(図11F)
ウエハーの表面に作成されたデバイスの下側電極への接点を形成するために、ウエハーの裏面に金属(例えばアルミニウム)の積層およびアニーリングをすること。裏面に金属の積層をするのに先立ってウエハーを薄くして表面に製作された構造物に対する直列抵抗を最小にする。
「裏面モジュール」(図11F)
ウエハーの表面に作成されたデバイスの下側電極への接点を形成するために、ウエハーの裏面に金属(例えばアルミニウム)の積層およびアニーリングをすること。裏面に金属の積層をするのに先立ってウエハーを薄くして表面に製作された構造物に対する直列抵抗を最小にする。
プロセス・フロウ例#4
CMOSデバイスとのモノリシック集積のためのプロセス・フロウで薄膜SOI(またはGOI)基板上に作られた、「アクティブ・マトリックス・アドレッシング」を通じて個々に接触される複数のALED/Lixelデバイスの製作。下記のフロウは最も重要なプロセス・モジュールだけを示している。
CMOSデバイスとのモノリシック集積のためのプロセス・フロウで薄膜SOI(またはGOI)基板上に作られた、「アクティブ・マトリックス・アドレッシング」を通じて個々に接触される複数のALED/Lixelデバイスの製作。下記のフロウは最も重要なプロセス・モジュールだけを示している。
プロセス・モジュールの順序(図12A−12H)
「隔離モジュール」(図12A)
「ポリ・ゲート・モジュール」および「NMOS S/D インプラント・モジュール」(図12B)
「プリ・エピタキシー・モジュール」(図12C)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を開けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図12D)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が取り除かれるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図12E)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図12F)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
「隔離モジュール」(図12A)
「ポリ・ゲート・モジュール」および「NMOS S/D インプラント・モジュール」(図12B)
「プリ・エピタキシー・モジュール」(図12C)
A.エピタキシー用のハードマスクとして用いるSi3N4の載置;
B.エピタキシャル膜を成長させるべき開口を規定するフォトリソグラフィー;
C.エピタキシャル・レイヤーが成長させられる活性エリア上の開口を開けるためのエッチ;
D.フォトレジスト除去および洗浄;
「エピタキシー・モジュール」(図12D)
A.プリ・エピタキシー洗浄;
B.最適化されたドーピングおよびヘテロ接合のプロファイルを持ったレイヤーのエピタキシャル成長。エピタキシャル成長は部分的または全面的であってよい。図は全面的成長を示す;
C.エピタキシャル膜が取り除かれるべき箇所を規定するフォトリソグラフィー;
D.下方のSi3N4膜上まで、エピタキシャル・レイヤーを除去するエッチ、
E.フォトレジスト除去および洗浄;
「シリサイド・モジュール」(図12E)
在来の方法/レシピでのシリサイドの形成;
A.シリサイド形成用のハードマスクとして用いるSi3N4の載置;
B.シリサイドが形成されるべき箇所を規定するフォトリソグラフィー;
C.シリサイドが形成される活性エリアの上の開口を空けるためのエッチ;
D.フォトレジスト除去および洗浄;
E.金属膜の(例えばスパッタリングによる)載置;
F.シリサイドを形成するためのアニーリング;
G.不反応の金属の除去(例えば、部分的ウエットエッチ);
「金属化モジュール」(図12F)
使用されるべき金属化技術は標準CMOS技術に用いられるものと同一であってよい。
エピタキシャル・レイヤーの厚さは、もしそれが所定のCMOS技術のポリシリコン・ゲートの典型的な厚さを越えているならば、接点および金属−1ラインを形成する前にプラナリゼーションの幾らかの微細チューニングを必要とすることがある。
選択的な「裏面プロセッシング・モジュール」(図12G)
基板の表面に全てのプロセッシングがされた後に、基板の裏面を取り除くという選択肢がある。埋められた酸化物は裏面を取り除くどのような方法に対してでもマーキング・レイヤーを提供する。そのときの完全に加工されたSOI(またはGOI)レイヤーは下記のいずれかとなる。:
(1)透光または不透光となることができ、そして絶縁体または導電体となることができる新たな基板に直接接着される。;
(2)埋められた酸化物の新たに露出した表面に加工を受けて、それから新たな基板に接着される。;
埋められた酸化物の新たに露出した表面に対する加工は下記のために用いることができる;
(A)ウエハーの表面に作られた構造物の電気的接続、
(B)追加の電気的、および/または電子的、および/または光学的、光電子デバイスの製作。そのようなデバイスの例としてはアンテナ、垂直および/または水平の光学的(ハーフ)キャビティ、「ライト・ファネル」などの表面プラズモンーポラリトン(SPP)構造物(WO 2004/027879)などがある。「エピタキシー・モジュール」の直後で、且つ「シリサイド・モジュール」の前に、裏面への光学的ハーフ−キャビティを製作することで、表面へのハーフ−キャビティの製作を補えることは、注目されるべきである。
選択的な「裏面プロセッシング・モジュール」(図12G)
基板の表面に全てのプロセッシングがされた後に、基板の裏面を取り除くという選択肢がある。埋められた酸化物は裏面を取り除くどのような方法に対してでもマーキング・レイヤーを提供する。そのときの完全に加工されたSOI(またはGOI)レイヤーは下記のいずれかとなる。:
(1)透光または不透光となることができ、そして絶縁体または導電体となることができる新たな基板に直接接着される。;
(2)埋められた酸化物の新たに露出した表面に加工を受けて、それから新たな基板に接着される。;
埋められた酸化物の新たに露出した表面に対する加工は下記のために用いることができる;
(A)ウエハーの表面に作られた構造物の電気的接続、
(B)追加の電気的、および/または電子的、および/または光学的、光電子デバイスの製作。そのようなデバイスの例としてはアンテナ、垂直および/または水平の光学的(ハーフ)キャビティ、「ライト・ファネル」などの表面プラズモンーポラリトン(SPP)構造物(WO 2004/027879)などがある。「エピタキシー・モジュール」の直後で、且つ「シリサイド・モジュール」の前に、裏面への光学的ハーフ−キャビティを製作することで、表面へのハーフ−キャビティの製作を補えることは、注目されるべきである。
2.基板およびエピタキシャル・レイヤーの種類
本発明の製造方法は、様々な基板材料(例えばバルクシリコンまたはゲルマニウム、厚膜SOIまたはGOI、薄膜SOIまたはGOI)および様々な方位(<100>、<111>、等)で実現できる。異なる材料および方位で成長できるエピタキシャル膜に関しては違いがあり、光電子特性、したがって性能と機能性に影響が出ることは当然である。
本発明の製造方法は、様々な基板材料(例えばバルクシリコンまたはゲルマニウム、厚膜SOIまたはGOI、薄膜SOIまたはGOI)および様々な方位(<100>、<111>、等)で実現できる。異なる材料および方位で成長できるエピタキシャル膜に関しては違いがあり、光電子特性、したがって性能と機能性に影響が出ることは当然である。
シリコン基板のパターン化された領域が、S.Tanaka、G.C.Umbach、J.M.Blakely、R.M.Tromp、M.Mankos、「Si(001)上の大きな工程のない領域のアレイの製造(Fabrication of arrays of large step-free regions on Si(001))」、応用物理学レター(Appl.Phys.Lett)、第69巻、第9号、1235ページ、1996年8月26日、およびD.Lee、J.Blakely、「Si(001)およびSi(111)上の大きな工程のない領域の形成および安定性(Formation and stability of large step-free areas on Si(001) and Si(111))」、表面科学(Surf.Sci.)、第445巻、32ページ、2000年により実証されるように、単分子層の平坦さを達成するために処理でき、高品質の擬似格子整合のランダム合金および短周期超格子のエピタキシャル成長のための理想的な表面であることが立証されている。単原子層の平坦な活性エリアを製造するために必要とされる処理は、同時係属出願のレイアウトだけではなく、国際公開第2002/33755号パンフレットおよび国際公開第2004/027879号パンフレットのプロセスフローと適合しており、その結果、本開示の素子の光活性層はこのような表面で製造できる。
基板の材料と方位に関係なく、ALEDは活性層、つまり第1の電極、「加速」領域、選択的な「エネルギーフィルタリング領域」、および第2の電極でもある「インパクトイオン化」領域つまり「アバランシェ」領域からの特定の機能性を必要とする。例えば、p−基板上のn−ウエルに作られる素子の場合、下部電極はn−型であり、上部電極はp−型である。「加速」領域と「エネルギーフィルタリング」領域はノンドープとすることができる。
これらの要件から、バルク基板または厚膜SOI基板上に作られるデバイスについては、キャリアは基板内で加速できるが、薄膜SOIまたはGOI上に作られるデバイスはエピタキシャル積層の一部として「加速」を有さなければならないことがすぐに推論できる。バルクまたは厚膜SOI基板では、「加速」領域はエピタキシャル成長させることもでき、それは、単一の均質材料内に作られる「加速」領域に対して多くの潜在的な優位点を備えており、注意深く設計されたヘテロ接合プロファイルによるバンドギャップ設計を可能にする。
電子および/またはホールのための「エネルギーフィルタリング」領域は、J.Martorell、D.W.L.SprungおよびG.V.Morozov、「電気的にバイアスをかけられる有限超格子のための電子バンドパスフィルターの設計(Design of electron band pass filters for electrically biased finite superlattices)」、物理学レビュー(Phys.Rev.)、B69、115309、2004年によって示されるように、超格子で作ることができる。「アバランシェ」領域(上部電極)の形成の直前にこのような層をエピタキシャル積層の中に構築する目的は、キャリアの「アバランシェ」層の中への流れを、特定の範囲内にエネルギーを持つものだけに制限するためである。そのエネルギー範囲は「アバランシェ」領域の内部で発光性遷移を発生させる確率が最も高いものとなるように選ばれる。結果として、理想的な範囲から外れたエネルギーを持ったキャリアの流れは抑制され、それにより総電流を著しく減少させ、それにより総電力消費を減少させ、したがって全体的な効率、電力効率を大幅に上昇させることができる。
理想的には、「エネルギーフィルタリング」領域は、それを横切ることができるあらゆるキャリアが、光子を発射させることになるインパクトイオン化という結果を引き起こすように機能する。このようなシナリオでは、間接的なバンドギャップ材料からのアバランシェ発光の効率は直接バンドギャップ材料におけるホットキャリアの再結合による発光の効率に近づくであろう。
薄膜SOI基板またはGOI基板は、基板(例えば、シリコンまたはゲルマニウム)のバンドギャップより大きなエネルギーを持つ光子の背面からの放射のためのALEDの設計を可能にする。埋め込まれた酸化物層はシリコンまたはゲルマニウムの機構的な基板を除去するための完全なマーキング・レイヤーであるため、埋め込まれた酸化物の裏面に対する直接的な処理、および以後の透明基板への接着を可能にする。背面処理により可能になる多くの可能性の1つが光キャビティの製造である。これは特に垂直なキャビティの発光デバイスに有効である。
従来の共振光キャビティは、通常、発光層の前面に半分のキャビティ、および背面にもう半分のキャビティを製造することを必要とするであろう。従来のCMOSレイアウトおよび/または処理と両立しない貴金属のパターン化された薄膜の製造を必要とする表面プラズモンポラリトン(SPP)を利用する新しい概念は、すでに国際公開第2004/027879号パンフレットに開示されているように、表面でのすべてのCMOSと適合する処理を仕上げた後に、これらの基板の裏面で容易に実現できる。
図1Aは、モノリシック集積化のための構成を提示し、p−型エピタキシャル・レイヤーがインパクトイオン化による発光が起こる領域であり、「加速」領域がn−型であってバルク内にあり、1個の光素子の下部電極に接続する1個のN−MOSFETを示している。下部電極に対する接触は、n−ウエル・インプラントによって活性エリアの外部で行われる。
図1Bは、図1Aの構成とは異なる構成を示し、「加速」領域は高度にn−型にドーピングされた表面にエピタキシャルに積層される。「加速」領域はドーピングしないか、あるいは低い程度にドーピングされ得る。
図1Cは、図1Bの構成とは異なる構成を示し、「加速」領域は高度にn−型にドーピングされた表面にエピタキシャルに積層され、選択的な「エネルギーフィルタリング」領域が、「加速」とインパクトイオン化により発光が起こる領域の間に設置されている。「加速」領域および「フィルタリング」領域は、ドーピングしないか、あるいは低い程度にドーピングされ得る。
図2Aは、バルク基板上に作られるCMOSとモノリシックに集積化されてよい、または集積化されなくてよい構成を提示し、1個の光素子および上部電極と下部電極への接点を示し、n−型エピタキシャル・レイヤーは、インパクトイオン化による発光が起こる領域であるが、「加速」領域はp−型であり、バルク内にある。下部電極への接触は、p−ウエル・インプラントにより活性エリアの外部で行われる。
図2Bは、図2Aの構成と異なる構成を示し、「加速」領域は高度にn−型にドーピングされた表面にエピタキシャルに積層される。「加速」領域はドーピングしないか、あるいは低い程度にドーピングできる。
図2Cは、図2Bの構成とは異なる構成を示し、「加速」領域は高度にn−型にドーピングされた表面にエピタキシャルに積層され、選択的な「エネルギーフィルタリング」領域が、「加速」と、インパクトイオン化による発光が起こる領域の間に設置されている。「加速」領域と「フィルタリング」領域は、ドーピングしないか、または低い程度にドーピングされ得る。
図3Aは、超薄膜SOI基板またはGOI基板上でのモノリシック集積化のための構成を提示し、「フィルター」領域のない前面からの発光のための、1個の光素子の下部電極に接続する1個のN−MOSFETを示す。ドーピングしないことも可能な「加速器」領域を、n−型活性エリアに直接的に積層することができ、続けてインパクトイオン化による発光のためにp−型膜が積層される。
図3Bは、超薄膜SOI基板またはGOI基板上のモノリシック集積化のための構成を提示し、「フィルター」領域のある前面からの発光のために、1個の光素子の下部電極に接続する1個のN−MOSFETを示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアに直接的に積層でき、「フィルター」層、およびインパクトイオン化による発光のためのp−型膜の積層が後に続く。
図3Cは、超薄膜SOI基板またはGOI基板上のモノリシック集積化のための構成を提示し、「フィルター」領域のない背面からの発光のための、1個の光素子の下部電極に接続する1個のN−MOSFETを示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアに直接的に積層でき、インパクトイオン化による発光のためのp−型膜の積層が後に続く。
図3Dは、超薄膜SOI基板またはGOI基板上のモノリシック集積化のための構成を提示し、「フィルター」領域のある背面からの発光のための、1個の光素子の下部電極に接続する1個のN−MOSFETを示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアに直接的に積層でき、「フィルター」層およびインパクトイオン化による発光のためのp−型膜の積層が後に続く。
図4Aは、超薄膜SOI基板またはGOI基板上に作られる、CMOSとモノリシックに集積化されてよい、あるいはされなくてよい構成を提示し、1個の光素子と、「フィルター」領域のない前面からの発光のための上部電極と下部電極への接点を示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアに直接的に積層でき、インパクトイオン化による発光のためのp−型膜の積層が後に続く。
図4Bは、超薄膜SOI基板またはGOI基板の上に作られる、CMOSとモノリシックに集積化されてよい、またはされなくてよい構成を提示し、「フィルター」領域のある前面からの発光のための1個の光素子と、上部電極と下部電極への接点を示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアに直接的に積層でき、「フィルター」層と、インパクトイオン化による発光のためのp−型膜の積層が後に続く。
図4Cは、超薄膜SOI基板またはGOI基板の上に作られる、CMOSとモノリシックに集積化されてよい、またはされなくてよい構成を提示し、「フィルター」領域のない背面からの発光のための1個の光素子と上部電極と下部電極に対する接点を示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアに直接的に積層でき、インパクトイオン化による発光のためのp−型膜の積層が後に続く。
図4Dは、超薄膜SOI基板またはGOI基板の上に作られる、CMOSとモノリシックに集積化されてよい、またはされなくてよい構成を提示し、「フィルター」領域のある背面からの発光のための1個の光素子と、上部電極と下部電極への接点を示している。ドーピングしないことも可能な「加速器」領域は、n−型活性エリアの上に直接的に積層でき、「フィルター」層と、インパクトイオン化による発光のためのp−型膜の積層が後に続く。
3.素子「活性層」
前項にすでに説明したように、複数のグループの「活性層」がある。下部電極、「加速」領域、任意の「エネルギーフィルタリング」領域、およびインパクトイオン化による発光が起こり、同時に上部電極であることがある領域である「アバランシェ」領域、である。
前項にすでに説明したように、複数のグループの「活性層」がある。下部電極、「加速」領域、任意の「エネルギーフィルタリング」領域、およびインパクトイオン化による発光が起こり、同時に上部電極であることがある領域である「アバランシェ」領域、である。
ホットキャリアが隣接する「アバランシェ」領域でインパクトイオン化を引き起こすために必要なエネルギーを獲得するのは「加速」領域内である。「加速」領域の中の電界からエネルギーを獲得できるかどうかは、その領域における電子および/またはホールの移動度による。つまり、移動度が高いほど、インパクトイオン化を引き起こすために所望されるエネルギーレベルを獲得するキャリアの数が多くなる。したがって、「加速」領域がドーピングされていない、あるいは低い程度にドーピングされる単結晶領域であることがきわめて有利である。加速領域はバルクウエハーの基板または厚膜SOI基板の一部であるように設計することができる。あるいは任意のタイプの基板、つまりバルク、圧膜SOI、あるいは薄膜SOIまたはGOIにエピタキシャルに成長できる。エピタキシャルに成長した「加速」領域の場合、性能および/または機能性を高めるために、精巧なヘテロ接合およびまたはドーピングプロファイルを有することも可能である。
選択的な「エネルギーフィルタリング」領域は、超格子で実現されている場合、単分子層レベルでのヘテロ接合設計による単結晶エピタキシャル膜を必要とする。したがって、この選択的なデバイス層のセットは、基板のタイプには関係なくエピタキシャルに成長されなければならない。
好ましい実施形態では、「アバランシェ」領域は、精巧なヘテロ接合およびドーピングプロファイルを備えた単結晶膜でもある。しかしながら、それは、以下に記載する材料のいずれかであり、シリコン基板またはゲルマニウム基板上に形成できる、多結晶、ナノ結晶、非晶質または多孔性等の非擬似格子整合膜(合金および/または超格子)であってもよい。
本開示の以下の副項は、発光層として使用できる様々な種類の材料/層についてさらに詳細な情報を示す。
3.1.Si基板上のIV族元素(C、Si、Ge、Sn)だけを使用するエピタキシャル・レイヤー
前述の理由から、現状のCMOS技術とのモノリシックな集積のための模範的な実施は、シリコン基板に歪まされた、例えば(100)、(111)、または(311)のような、さらに関連性のあるいずれかの結晶方位のS l-xGex、および/またはSi1-y−Cy、および/またはSi 1-x-y Ge x C y 、および/またはGe1-x−Cx のランダム合金および/または擬似格子整合の超格子を用いると簡単である。
前述の理由から、現状のCMOS技術とのモノリシックな集積のための模範的な実施は、シリコン基板に歪まされた、例えば(100)、(111)、または(311)のような、さらに関連性のあるいずれかの結晶方位のS l-xGex、および/またはSi1-y−Cy、および/またはSi 1-x-y Ge x C y 、および/またはGe1-x−Cx のランダム合金および/または擬似格子整合の超格子を用いると簡単である。
シリコン基板に歪まされた、Si l-xGex、および/またはSi1-y−Cy、および/またはSi1-x-yGexCy、および/またはGe1-z−Czのランダム合金および/または擬似格子整合の超格子の集積、およびアバランシェ発生による発光がそれらの膜/材料の内部で起こるデバイス設計の中へのそれらの組み込みが、純粋なシリコンデバイスに対するわずかな改良よりはるかに大きい、性能と機能性の向上を可能にする。好ましい波長範囲の選択による機能性に加えて、発光性遷移の効率の向上等の性能の質的な飛躍の理由も、シリコンとゲルマニウムのバンド構造の間の質的な差異、およびランダム合金および超格子へのそれらの組み合わせに関連している。
シリコンでは、間接的なバンドギャップ(1.1eV)と最小の直接バンドギャップ(3.2eV)の間のエネルギーの差は2.1eVであるが、ゲルマニウムでは、間接的なバンドギャップ(0.66eV)と最小の直接バンドギャップ(0.8eV)の間の差は0.14eVに過ぎない。ゲルマニウムの場合、1.55μm波長(0.8eV)の光子を放出することによる極めて効率的な発光性の直接遷移を可能にする、(<111>の方位に沿った)L谷のサーマル・エレクトロンのΓ谷の中への移動を可能にするために、それらへの僅かに0.14eVの運動エネルギーの追加を必要とする。したがって、アバランシェ発生による発光が起こり、シリコンよりむしろゲルマニウムで作られている領域は依然として間接的なバンドギャップを有するが、光電子的なバンド間遷移にとってのその結果は、単にシリコンの間接バンドギャップの物理像を得ることより入り組んでおり、それを1.1eVから0.66eVに減少させる。
現在の技術とともに使用されるSiGeおよび/またはSiGeCランダム合金の組成については、バンドギャップ構造は、間接バンドギャップと最小直接バンドギャップの間の大きな差を含むシリコンのバンドギャップ構造に非常に似ている。しかしながら、M.J.ShawおよびM.Jaros:「ひずみ層GeSi:Quo Vadisの基本的な物理的性質(Fundamental Physics of Strained layer GeSi: Quo Vadis)」、つまり「ゲルマニウムシリコン:物理的性質と材料(Germanium Silicon: Physics and Materials)」、第56巻、アカデミック出版(Academic Press)1999年の第4章によって説明されるように、それは、「ゾーン・フォールディング」が超格子の成長軸に沿ってバンド構造を劇的に変更するSiGe/Si超格子には当てはまらない。ひずみの影響、および超格子の周期のバンド構造に対する影響は、理論的にかつ実験的に光検出と発光を目的として研究されてきた。
最も期待できる超格子のいくつかは、緩和Si0.5Ge0.5ランダム合金の仮想基板に歪まされるSi5−Ge5であるように思われる。この特定の超格子は仮想基板を必要とするために、CMOSとのモノリシック集積化には適していない。類似する直接バンドギャップ構造を生じさせてよい他の超格子設計は、シリコン基板上に直接的に形成できる。1つのこのような超格子は、Si1-yCyランダム合金の5つの単分子層から構成され、その大部分が炭素であり、純粋なGeまたはGel-zCzランダム合金の5つの単分子層と交互になる。Gel-zCz層の中の炭素の量は、到達すべき目標に応じて変えてもよい。この超格子に必要と予想されるものより大幅に高い炭素含有量の場合、およびはるかに厚さが厚い場合のために、シリコンに歪まされるGel-zCz合金が、M.Todd、J.Kouvetakis、D.J.Smith「化学蒸着を使用するヘテロエピタキシャルダイヤモンド構造のGe1-xCx(x=1.5〜5.0%)の合成および特徴付け(Synthesis and characterization of heteroepitaxial diamond-structured Ge1-x Cx(x=1.5-5.0%)alloys using chemical vapor deposition)」応用物理学レター(Appl.Phys.Lett.)第68巻、第17号、1996年4月22日、2407〜2409ページによって示された。
シリコン格子に歪まされるゲルマニウムのバンド構造に対する炭素の影響は、十分に特徴付けられていない。以下では、少量の炭素を純粋なゲルマニウム膜に添加しても質的な変化は生じず、ゲルマニウム膜のバンド構造の劇的な量的変化も生じないと仮定している。また、非常に少量の炭素が、何らかの技術的関連がある結晶方位のシリコン基板に歪まされた、ほぼ純粋なゲルマニウム層の臨界厚さを厚くすることができると仮定されている。
推定により、Si(100)上の純粋なGeの臨界厚さが1.2nmであることが示されている。少量の炭素をGe層に組み込むと、その臨界厚さは拡大し、Ge(実際にはGe1-zCz)の単分子層をさらに多く備えた超格子の製造が可能になる。(Si1-yCy)5−(Ge1-zCz)5超格子の両方の構成要素の炭素含有量に応じて、積層物全体がひずみ補償されることが考えられる。(Si1-yCy)5層内の圧縮ひずみを(Ge1-z−Cz)5層の中の引っ張りひずみよりなおさらに大きくすることもできる。
擬似直接バンドギャップミニバンドを有するために、シリコンに富んだ層の伝導帯の中に分裂を有することが望ましい−例えば、「ゲルマニウムシリコン:物理的性質学と材料(Germanium Silicon: Physics and Materials)」、第56巻、アカデミック出版1999年の231ページ、F.Cerdeira、「光学特性(Optical Properties)」、第5章を参照すること。Si引っ張りひずみ層は、「ゲルマニウムシリコン:物理的性質と材料(Germanium Silicon: Physics and Materials)」、第56巻、アカデミック出版1999年のK.Eberl、K.Brunner、O.G.Schmidt、「Si1-yCyおよびSi1-x-yGexCy合金層(Si1-yCy and Si1-x-yGexCy Alloy Layers)」第8章、によって実証されるように、緩和SiGeバッファ層(仮想基板)上でシリコンを成長させることによって、あるいは層、つまりSi基板に歪まされるSi1-yCyの中に炭素を含めることによって達成できる。同本の図2(389ページ)と図13(403ページ)を参照すること。図16(406ページ)と図17(407ページ)は、Siに歪まされたSi 1-y C y のバンド端とバンドギャップを示している。
緩和Si0.5Ge0.5ランダム合金の仮想基板に歪まされるSi5−Ge5超格子では、その分裂は引っ張りひずみによって引き起こされ、4つの面内Δ谷(Δ||)を(バルク基板に対して)引き上げ、超格子の成長の方向に沿った2つのΔ谷(Δ⊥)はそのままとする。シリコン格子に歪まされる(Si1-yCy)5−(Ge1-zCz)5超格子では、シリコンに富んだ層の伝導帯内の分裂は、その膜内に炭素が存在することによって引き起こされる圧縮ひずみにより生じる。圧縮ひずみにより、超格子の成長の方向に沿った該2つのΔ谷(Δ⊥)が、バルク基板、および該面内の4つのΔ谷(Δ||)に対して引き下げられる。
(Si1-yCy)5−(Ge1-zCz)5超格子は、緩和Si0.5Ge0.5ランダム合金に歪まされるSi5−Ge5の「振動子強度」に類似した非常に大きな振動子強度を有する可能性がある。(Si1-yCy)5−(Ge1-zCz)5超格子は、ひずみ補償される必要はないが、補償された場合には、その総厚さはひずみによって制限されないであろう。
理論上は、超格子の価電子帯のトップがバルクGeのΓ点の準位で始まると予測される。したがって、純粋なGeをGe1-zCzで置換すると、Ge層のひずみの削減によるSiバルクに関する価電子帯内のさらに小さなオフセットのため、超格子のバンドギャップは増加するはずである。したがって、シリコン基板に歪まされる(Ge1-zCz)m−(Si 1-yCy)n超格子(例えば、m=n=5を用いて)は、高い振動子強度で擬似直接バンドギャップを生じさせると予想するに足る理由がある。Siに富んだ層の中の炭素の量は超格子の伝導帯端を制御し、Geに富んだ層の中の炭素の量は超格子の価電子帯端を制御する。したがって、超格子の両方の層の中の炭素の含有量の調整を通して、超格子層のバンドギャップ設計ができる。
超格子の伝導帯端が、横方向より成長の方向で低くなるという事実は、電子移送に深刻な結果を招く可能性がある。つまり、伝導帯端(電位エネルギー)は、基板に平行な方向に対してより、基板に垂直な方向に対して低くなる。この異方性は、インパクトイオン化のような散乱結果において、特に発生した電子−ホールペアの速度の角度分布に対して、非常に重要な結果を招く可能性がある。
これらの材料のいずれかにおいての直接バンドギャップを渡る再結合の確率は、これらの層の中の高濃度n−型ドーピングによってさらに高めることができる。フェルミ準位を伝導帯の直接バンドギャップ端に向かって押すために、伝導帯における最低準位は、高濃度ドーピングからの電子によって占有されていることが1つの理由である。これは、特に、擬似直接バンドギャップが最低の間接バンドギャップよりわずかに大きいに過ぎない、ゲルマニウムおよびSi、Ge、Cを含む超格子等の前記直接バンドギャップが最低の間接バンドギャップよりあまり大きくない、間接バンドギャップ膜/材料に関連している。
原位置の考えられる最高ドーピングレベルは、通常行われるような唯一の不純物ではなく、複数の種類の不純物を組み込むことによって達成される可能性がある。例えば、Si、SiGe、SiGeC、Ge膜プロセスのエピタキシャルは、3つの一般的に使用されているn−型ドーパントP、As、Sbを運ぶガスを有するであろう。非常に高濃度のドーピングとは、結晶格子内にかなりのパーセンテージの外来原子があることを意味する。ゲルマニウム原子濃度は4.42×1022cm-3である。例えば、5×1020cm -3 のドーピング濃度は、格子の中の1%を超える原子を表す。多くのSiGeC膜の中で、炭素濃度が1%を下回りながら、依然としてそれらの膜の中では炭素からの重要な化学的な影響と、ひずみの影響があることに注意すべきである。高濃度ドーピングの別の結果は、「バンドギャップ狭窄」(BGN)である。この影響は、例えば太陽電池等の特定の素子にとっては不利であるが、本発明の素子にとっては有利となる場合がある。
従来のホモ接合またはヘテロ接合のバンド間遷移発光ダイオードでは、発光性再結合が、それぞれホールと電子のインジェクタとしての機能を果たすp−型領域とn−型領域を分離する領域内で発生する。ホモ接合素子では、この領域は単に空乏領域である。ヘテロ接合素子では、この領域はさらに、狭いバンドギャップおよびp−型ドーピング領域とn−型ドーピング領域に関してタイプIIアライメントを有するように選ばれ、それにより電子とホールを閉じ込める。
本発明では、いくつかの実施形態はこの従来の素子構造とは異なっており、発光性再結合が起こることになる領域は高濃度n−型ドーピング領域である。
図5、図6、図7および図8は、素子層のプロファイルを示しており、ドーピングとヘテロ接合のプロファイルは、インパクトイオン化による発光がきわめてn−型にドーピングされた領域で起こるようになっている。
図5は、p−型シリコン下部電極、ドーピングされていないシリコン「加速器」領域、およびn−型ドーピングもされている薄いシリコン層によりキャッピングされ、n−型にドーピングされたGe層を備えた素子の質的バンド図を示している。
図6は、p−型シリコン下部電極、ドーピングされていないシリコン「加速器」領域、およびn−型ドーピングもされている薄いシリコン層によってキャッピングされ、n−型にドーピングされた(SiC)−(GeC)超格子層を備えた素子の質的バンド図である。
図7は、p−型シリコン下部電極、ドーピングされていないSiGeまたはSiGeC「加速器」領域、およびn−型ドーピングもされている薄いシリコン層でキャッピングされ、n−型にドーピングされたGe層を備えた素子の質的バンド図を示す。n−型ドーピングされた発光層のある「加速器」領域の界面には、伝導帯域オフセットがある。このオフセットは、障壁を超える(基板に垂直な方向に沿って)運動エネルギーを持つキャリアだけが、n−型ドーピング層に達するという意味で、エネルギーフィルターとして使用できる。障壁は、キャリアが拡散せずにそれを渡るほど十分に薄くなくてはならないが、トンネル化を防ぐのに十分な厚さでなくてはならない。この障壁はサーマル・キャリアがn−型ドーピング層に到達するのを防ぐはずで、これにより、n−型ドーピング層上でインパクトイオン化を生じさせない電流の大部分を抑制する。
図5、図6、図7の素子では、自由ホールが高濃度n−型ドーピング領域の中に注入され、n−型領域の内部でのインパクトイオン化により電子−ホールペアが発生する。これには、キャリアが電界からエネルギーを獲得する「加速」領域の存在を必要とする。
シリコンとゲルマニウムにおいては、電子の移動度はホールの移動度よりも大幅に高いため、インパクトイオン化が、ホットホールによってよりむしろホットエレクトロンによって引き起こされる素子を設計することが有利である。したがって、素子はホットエレクトロンのアバランシェによる発光のために設計されなければならない。しかしながら、超格子の加速領域では、これは当てはまらない可能性があり、ホットホールによるインパクトイオン化から発光させる方がより有利であることもある。
図8は、逆方向アバランシェバイアスよりむしろ順方向バイアスを受けた素子の質的バンド図を示している。この素子は、n−型ドーピング発光部と、このケースでは実際は「加速器」ではない中間層との界面に備えた伝導帯障壁を示しており、それは、n−型層に電子を注入することを除き、基板に向かって電子が移動するのを妨げることが可能である。図8の素子は、その層での再結合がサーマル・エレクトロンとサーマル・ホールの間であるため、直接バンドギャップn−型層を有さなければならない。
3.2.Si基板上で純粋なGeおよび/またはGe1-zCzランダム合金を使用する実施形態
非常に高濃度のn−型ドーピングでは、フェルミ準位は最も低い伝導帯端のかなり上に配置されてよく、それは、ゲルマニウムの伝導帯のL谷の低い方のエネルギー準位を完全に占有させる。フェルミ準位がゲルマニウムの伝導帯の内部で深いほど、電子をΓ谷の底部に配置させるために必要なエネルギーは小さくなる。十分に高いn−型ドーピングでは、Γ谷の底部より上にフェルミ準位を配置することは可能であろう。その状況では、自由ホールがサーマルエレクトロンと再結合できるのであれば、バンドギャップを渡る直接的な光電子的遷移がそれらのサーマル・エレクトロンでも可能になる。
非常に高濃度のn−型ドーピングでは、フェルミ準位は最も低い伝導帯端のかなり上に配置されてよく、それは、ゲルマニウムの伝導帯のL谷の低い方のエネルギー準位を完全に占有させる。フェルミ準位がゲルマニウムの伝導帯の内部で深いほど、電子をΓ谷の底部に配置させるために必要なエネルギーは小さくなる。十分に高いn−型ドーピングでは、Γ谷の底部より上にフェルミ準位を配置することは可能であろう。その状況では、自由ホールがサーマルエレクトロンと再結合できるのであれば、バンドギャップを渡る直接的な光電子的遷移がそれらのサーマル・エレクトロンでも可能になる。
3.3.Si基板上で(Si1-yCy)m−(Ge1-zCz)n超格子を使用する実施形態
高濃度n−型ドーピングは、それが純粋なGe膜用であるのと同様に(Si1-yCy)5−(Ge1-zCz)5超格子のミニバンドで利用することもできる。最も低いバンド間遷移が間接的である場合、直接的な遷移が(エネルギーにおいて)非常に短い距離の範囲内になくても、その差異は高度n−型ドーピングで部分的にまたは完全に橋渡しされることができる。つまりフェルミ準位は伝導ミニバンドのΓ谷の非常に近くに、あるいはΓ谷の上にも配置することができるため、Γ谷にサーマル・エレクトロンを配置できる。発光性再結合は価電子帯のトップと伝導帯の内部のフェルミ準位の間の差異に対応するエネルギーを持った光子の放出をさせる。このような高い不純物の濃度は、ミニバンドのギャップを渡る直接的な遷移の振動子強度を高めるために有利となり得るバンド・ミキシングおよびチャージ・キャリアの散乱の増加の結果として生じ得る。
高濃度n−型ドーピングは、それが純粋なGe膜用であるのと同様に(Si1-yCy)5−(Ge1-zCz)5超格子のミニバンドで利用することもできる。最も低いバンド間遷移が間接的である場合、直接的な遷移が(エネルギーにおいて)非常に短い距離の範囲内になくても、その差異は高度n−型ドーピングで部分的にまたは完全に橋渡しされることができる。つまりフェルミ準位は伝導ミニバンドのΓ谷の非常に近くに、あるいはΓ谷の上にも配置することができるため、Γ谷にサーマル・エレクトロンを配置できる。発光性再結合は価電子帯のトップと伝導帯の内部のフェルミ準位の間の差異に対応するエネルギーを持った光子の放出をさせる。このような高い不純物の濃度は、ミニバンドのギャップを渡る直接的な遷移の振動子強度を高めるために有利となり得るバンド・ミキシングおよびチャージ・キャリアの散乱の増加の結果として生じ得る。
3.4.Si基板上でのSi2Sn2Cおよび/またはGe3SnCを使用する実施形態
前述のように、これらのランダム合金は直接バンドギャップを有するため、活性領域の高濃度n−型ドーピングを必要とせず、Γ谷に電子をもたらし、効率的な発光性再結合を可能にするためのアバランシェも必要としない。P.Zhang、V.H.Crespi、E.Chang、S.G.Louie、M.L.Cohen、「CVD先駆物質からのIV族準安定合金の理論(Theory of metastable group-IV alloys from CVD precursors)」、物理学レビュー(Phys.Rev.)B、第64巻、235201ページ、2001年に示されているようなこれらの材料についての情報は、それらがAPDとALEDを含む発光および光検出のための素子の中にそれらを組み込むことができ、本発明に開示されているようなサブ100nmオーダーのCMOSとモノリシックに集積化できるという期待につながる。シリコンと比較してそれらのバンドギャップは直接的で小さく(Si2Sn2Cの場合、0.625eV、およびGe3SnCの場合0.312eV)、したがって中波長域(Mid-Wavelength)赤外線(MWIR)における検出に新しい可能性を開く。これらの2つの材料を超格子に結合し、0.312eVと0.625eVの間で連続的にバンドギャップを変えることも可能である。さらに、Si2Sn2C(および/またはGe3SnC)とSi、SiGe、SiGeC等の超格子を作ることも可能である。当面、このような材料のバンド構造は公知ではない。
前述のように、これらのランダム合金は直接バンドギャップを有するため、活性領域の高濃度n−型ドーピングを必要とせず、Γ谷に電子をもたらし、効率的な発光性再結合を可能にするためのアバランシェも必要としない。P.Zhang、V.H.Crespi、E.Chang、S.G.Louie、M.L.Cohen、「CVD先駆物質からのIV族準安定合金の理論(Theory of metastable group-IV alloys from CVD precursors)」、物理学レビュー(Phys.Rev.)B、第64巻、235201ページ、2001年に示されているようなこれらの材料についての情報は、それらがAPDとALEDを含む発光および光検出のための素子の中にそれらを組み込むことができ、本発明に開示されているようなサブ100nmオーダーのCMOSとモノリシックに集積化できるという期待につながる。シリコンと比較してそれらのバンドギャップは直接的で小さく(Si2Sn2Cの場合、0.625eV、およびGe3SnCの場合0.312eV)、したがって中波長域(Mid-Wavelength)赤外線(MWIR)における検出に新しい可能性を開く。これらの2つの材料を超格子に結合し、0.312eVと0.625eVの間で連続的にバンドギャップを変えることも可能である。さらに、Si2Sn2C(および/またはGe3SnC)とSi、SiGe、SiGeC等の超格子を作ることも可能である。当面、このような材料のバンド構造は公知ではない。
3.5.アモルファスSi、Ge、SiGe光発光層を使用する実施形態
本手法は、移動度が重要であり加速領域であるための結晶シリコンと、高い移動度を持つ必要がないアバランシェ層との考えられる最高の状況を結合しようと試みる。実際にそれは、インパクトイオン化の高い確率、つまり、非単結晶材料を象徴し、高濃度ドーピングにより補助される散乱を有するのに有用である。
本手法は、移動度が重要であり加速領域であるための結晶シリコンと、高い移動度を持つ必要がないアバランシェ層との考えられる最高の状況を結合しようと試みる。実際にそれは、インパクトイオン化の高い確率、つまり、非単結晶材料を象徴し、高濃度ドーピングにより補助される散乱を有するのに有用である。
前述のように、インパクトイオン化を通した発光が起こる層は単結晶ではなく、むしろ例えば、a−Si、またはa−Ge、またはa−SiGeのような20nm未満の薄膜である可能性がある。アモルファス層は、散乱およびインパクトイオン化の確率を最大限にするために高濃度でドーピングされる必要がある。下にある結晶CMOS層で加速されるキャリアは、これらの高濃度でドーピングされるアモルファス層に入った時点でインパクトイオン化を受ける。
アモルファス層はその厚さが歪みによって制限されないため、および同じ材料の単結晶形式に関して、例えば、a−Siがc−Siよりわずかに大きい直接バンドギャップを有するように、調整されたバンド構造を有するために、アモルファス層は興味深い。
3.6.シリコン基板上の非IV族元素を使用する素子
前述のように、シリコンの上にエピタキシャルに成長され、H.Metzner、J.Cieslak、J.Eberhardt、Th.Hahn、M.Mueller、U.Kaiser、A.Chuvilin、U.Reisloehner、およびW.Witthuhn、R.GoldhahnおよびF.Hudert、J.Krausslich、「S(111)上のエピタキシャルCuIn1-xGaxS2:x≒0.5の場合の完璧に格子整合されたシステム(Epitaxial CuIn1-xGaxS2 on S(111): A perfectly lattice-matched system for x≒0.5)」応用物理学レター(Appl.Phys.Lett.)第83巻、第8号、2003年8月、1563〜1565ページ、およびJohn Tolle、R.Roucka、P.A.Crozier、A.V.G.Chizmesha、I.S.T.Tsong、およびJ.Kouvetakis、「酸化物結晶界面を介したSi(111)でのSiCAINの成長(Growth of SiCAIN on Si(111) via a crystalline oxide interface)」応用物理学レター(Appl.Phys.Lett.)第81巻、第12号、2002年9月16日、2181〜2183ページによって実証されるようなIV族の成分、つまり1.5eV(x=0)から2.5eV(x=1)にGa含有量とともに線形に変化するCuIn1-xGaxS2から作られていないいくつかの直接バンドギャップ材料がある。
前述のように、シリコンの上にエピタキシャルに成長され、H.Metzner、J.Cieslak、J.Eberhardt、Th.Hahn、M.Mueller、U.Kaiser、A.Chuvilin、U.Reisloehner、およびW.Witthuhn、R.GoldhahnおよびF.Hudert、J.Krausslich、「S(111)上のエピタキシャルCuIn1-xGaxS2:x≒0.5の場合の完璧に格子整合されたシステム(Epitaxial CuIn1-xGaxS2 on S(111): A perfectly lattice-matched system for x≒0.5)」応用物理学レター(Appl.Phys.Lett.)第83巻、第8号、2003年8月、1563〜1565ページ、およびJohn Tolle、R.Roucka、P.A.Crozier、A.V.G.Chizmesha、I.S.T.Tsong、およびJ.Kouvetakis、「酸化物結晶界面を介したSi(111)でのSiCAINの成長(Growth of SiCAIN on Si(111) via a crystalline oxide interface)」応用物理学レター(Appl.Phys.Lett.)第81巻、第12号、2002年9月16日、2181〜2183ページによって実証されるようなIV族の成分、つまり1.5eV(x=0)から2.5eV(x=1)にGa含有量とともに線形に変化するCuIn1-xGaxS2から作られていないいくつかの直接バンドギャップ材料がある。
GaSeは、Reiner Rudolph、Christian Pettenkofer、Aaron A.Bostwick、Jonathan A.Adams、Fumio Ohuchi、Marjorie A.Olmstead、Bengt Jaeckel、Andreas KleinおよびWolfram Jaegermann、「Si(111)の電子構造:GaSe ファンデルワールス状の表面終端」、ニュージャーナルオブフィジックス(New Journal of Physics)7(2005年)108によって、エピタキシャル的に適合し、(111)シリコンのある界面を有し、シリコンのギャップにエネルギーレベルがないことが実験的に立証された。同じことは、J.A.Adams、A.Bostwick、T.Ohta、Fumio S.Ohuchi、およびMarjorie A.Olmstead、「シリコン付きのアルミニウムセレナイドのヘテロインタフェース形成:Si(111)の電子および原子構造;Alse」、」物理学レビュー(Phys.Rev.)B 71、195308 2005年によってAlSeに当てはまることも判明した。これらの材料の両方ともシリコンより大きなバンドギャップを有し、したがって発光波長の調整を可能にする。
鉄−シリサイド(β−FeSi2)は、シリコンの上に形成でき、おそらくCMOSと適合し、発光に適したバンドギャップを有し、光ファイバ電気通信に関連する波長帯の受光に適した直接バンドギャップ半導体として特定された。しかしながら、現在まで、この材料からの実験的発光は、効率に関する高い期待を満たしていない。これまでに行われた試みは、M.Takauji、C.Li、T.Suemasu、およびF.Hasegawa、「分子線エピタキシーによるp−Si/β−FeSi2/n−Si二重へテロ接合発光ダイオード(Fabrication of p-Si/β-FeSi2/n-Si Double-Heterostructure Light-Emitting Diode by Molecular Beam Epitaxy)」、日本応用物理学ジャーナル(Jpn.J.Appl.Phys.)第44巻、第4B号、2005年、2483〜2486ページによるもののように、発光素子のための従来の設計に依存している。
本発明は、この材料の内部でのインパクトイオン化により生じるバンド間遷移による発光が生じる素子設計内におけるこの材料の活用を可能にする。CMOSプロセスフローの中でのその挿入は、SiGeC膜のために考え出された指針に従う。Y.Terai、Y.Maeda「Alドーピングされたβ−FeSi2内で観察される1.54μmの光ルミネセンスの強化(Enhancement of 1.54μm photoluminescence observed in Al-doped β-FeSi2)」応用物理学レター(Appl.Phys.Lett.)第84巻、第6号、第9号、2004年2月、903〜905ページによって識別されたようにBoronによるp−型ドーピングを含む。それは、バルク、圧膜SOI、薄膜SOIとともに、および「エネルギーフィルタリング」層と接合して使用することもできる。
いくつかのこれらの材料、CuIn1-xGaxS2、SiCAIN、GaSe、AlSe、β−FeSi2、Si2Sn2CおよびGe3SnCを組み込む超格子の設計は、0.312eVと3.2eVの間でバンドギャップを変化できるようにしなければならない。本発明では、発光および/または受光のためにこのような層のスタックを想像することができ、スタックの中の層の各セットは異なる波長または波長範囲で動作し、CMOSとモノリシックに集積化される。
3.7.Ge基板上のIV族元素(Si、Ge、C、Sn)を使用する素子
本発明のこの素子および製造方法は、0.8eV直接バンドギャップのために、バルクGeおよび/またはGOI等のGe基板に適用するのにきわめて適している。有利さを得る1つの方法は、それにより低エネルギー準位をホットエレクトロンが使用できないようにするため、アバランシェ領域を可能な限り高濃度でn−型ドーピングさせることであろう。高濃度n−型ドーピングはGeの伝導帯の底で、あるいは超格子の伝導ミニバンドにおいて可能な限り多くの準位を満たす。間接バンドのすべての準位が完全に満たされ、その結果外部電界が電子を直接バンドの中に直接的に注入できることが理想的である。ドーピング、ひいてはサーマル・エレクトロンポピュレーションが高いほど、幾つかののホットエレクトロンの緩和が0.66eV間接バンドギャップを渡るよりむしろ、事実上0.8eV直接バンドギャップをより多く渡ることになる。
本発明のこの素子および製造方法は、0.8eV直接バンドギャップのために、バルクGeおよび/またはGOI等のGe基板に適用するのにきわめて適している。有利さを得る1つの方法は、それにより低エネルギー準位をホットエレクトロンが使用できないようにするため、アバランシェ領域を可能な限り高濃度でn−型ドーピングさせることであろう。高濃度n−型ドーピングはGeの伝導帯の底で、あるいは超格子の伝導ミニバンドにおいて可能な限り多くの準位を満たす。間接バンドのすべての準位が完全に満たされ、その結果外部電界が電子を直接バンドの中に直接的に注入できることが理想的である。ドーピング、ひいてはサーマル・エレクトロンポピュレーションが高いほど、幾つかののホットエレクトロンの緩和が0.66eV間接バンドギャップを渡るよりむしろ、事実上0.8eV直接バンドギャップをより多く渡ることになる。
間接バンドのフェルミ準位と、最も低くある直接バンドの底部の間のエネルギー差異が小さいほど、電子が直接バンドの中に移動し、したがって発光性遷移に関与する非常に高い確率を有するために必要とするエネルギーが低くなる。この場合、印加電圧を増加する、つまり電子によって達成可能な最大エネルギーを増加することが可能であり、それによって発光性遷移のエネルギーは上昇し、それにより発射される光子の「ブルーシフト」が生じる。
さらに、バルクゲルマニウムまたはGOI基板を使用すると、Snを含むエピタキシャル膜の成長が可能になり、その結果、遠赤外線で光子を放出する発光性バンド間遷移が可能になる。
ゲルマニウムの低処理温度、および特にゲルマニウム基板の表面を清掃し、エピタキシーの準備をすることが容易なために、1つ以上のエピタキシャル成長をさせるのは簡単で、隣接する活性エリアに複数のエピタキシャル素子を成長させることが可能になり、異なる材料および/またはドーピング/へテロ接合プロファイルが電磁スペクトルの異なる波長範囲に最適化される。
3.8.Geベースの基板での純粋なGe素子の実施形態
前述のように、高濃度n−型ドーピングによる単一のGe層はフェルミ準位をΓ谷の非常に近くまたは上方にすることができる。これにより、サーマルエレクトロンとホールの再結合を通した発光性直接遷移が可能になる。考えられる最も高濃度のn−型ドーピングがフェルミ準位をΓ谷の端縁の十分近くにもたらさない場合もなお、Γ谷内の電子と価電子帯のトップに位置するホールとの間の発光性直接遷移はΓ谷にホットエレクトロンを配置することによって発生させ得る。また前述のように、これはインパクトイオン化が高濃度n−型ドーピング層の内部で発生する素子構造で容易に達成される。
前述のように、高濃度n−型ドーピングによる単一のGe層はフェルミ準位をΓ谷の非常に近くまたは上方にすることができる。これにより、サーマルエレクトロンとホールの再結合を通した発光性直接遷移が可能になる。考えられる最も高濃度のn−型ドーピングがフェルミ準位をΓ谷の端縁の十分近くにもたらさない場合もなお、Γ谷内の電子と価電子帯のトップに位置するホールとの間の発光性直接遷移はΓ谷にホットエレクトロンを配置することによって発生させ得る。また前述のように、これはインパクトイオン化が高濃度n−型ドーピング層の内部で発生する素子構造で容易に達成される。
3.9.Geベースの基板の上でIV族元素を使用する実施形態
いくつかのGeSn合金は、M.R.Bauer、C.S.Cook、P.Aella、J.Tolle、およびJ.Kouvestakis、P.A.Crozier、A.V.G.Chizmeshya、およびD.J.Smith、S.Zollner、「Siベースの赤外線オプトエレクトロニクスのためのSnGe超格子材料(SnGe superstructure materials for Si-based infrared optoelectronics)」応用物理学レター(Appl.Phys.Lett.)第83巻、第17号、2003年10月27日、3489〜3491ページによって、H.Perez Ladron de Guevara、A.G.Rodriguez、H.Navarro-Contreras、およびM.A.Vidal、「Ge(001)上で仮像的(pseudomorphically)に成長したGe1-xSnx合金(Ge1-xSnx alloys pseudomorphically grown on Ge(001))」、応用物理学レター(Appl.Phys.Lett.)第83巻、第24号、2003年12月15日、4942〜4944ページによって、およびG.HeおよびH.A.Atwater、「SnxGe1-x合金におけるバンド間遷移(Interband Transitions in SnxGe1-x Alloys)」、物理学レビューレター(Phys.Rev.Lett.)、第79巻、第10号、1997年9月8日、1937〜1940ページによって示され、直接バンドギャップを有し、いくつかのGe/Sn超格子はD.MunzarおよびN.E.Christensen、「Sn/Ge超格子の電子構造(Electronic Structure of Sn/Ge superlattices)」物理学レビュー(Phys.Rev.)B、第49巻、第16号、1994年4月15日−II、11238〜11247ページ、11242ページの表Vによっても示され、直接バンドギャップを有する。Sn原子はGeより大きいため、Si原子とC原子が部分的または全体的なひずみ補償のために追加されてもよく、それにより臨界厚さを高めることも考えられる。以下は、ゲルマニウム基板上で成長させるために実行可能な超格子の例である:(Si1-yGey)m−(Ge1-zSnz)n、(Si1-ySny)m−(Ge1-zSnz)n、(Si1-yCy)m−(Ge1-zSnz)n、(Si1-yGey)m−(Sn1-zCz)n、(C1-yGey)m−(Ge1-zSnz)n。
いくつかのGeSn合金は、M.R.Bauer、C.S.Cook、P.Aella、J.Tolle、およびJ.Kouvestakis、P.A.Crozier、A.V.G.Chizmeshya、およびD.J.Smith、S.Zollner、「Siベースの赤外線オプトエレクトロニクスのためのSnGe超格子材料(SnGe superstructure materials for Si-based infrared optoelectronics)」応用物理学レター(Appl.Phys.Lett.)第83巻、第17号、2003年10月27日、3489〜3491ページによって、H.Perez Ladron de Guevara、A.G.Rodriguez、H.Navarro-Contreras、およびM.A.Vidal、「Ge(001)上で仮像的(pseudomorphically)に成長したGe1-xSnx合金(Ge1-xSnx alloys pseudomorphically grown on Ge(001))」、応用物理学レター(Appl.Phys.Lett.)第83巻、第24号、2003年12月15日、4942〜4944ページによって、およびG.HeおよびH.A.Atwater、「SnxGe1-x合金におけるバンド間遷移(Interband Transitions in SnxGe1-x Alloys)」、物理学レビューレター(Phys.Rev.Lett.)、第79巻、第10号、1997年9月8日、1937〜1940ページによって示され、直接バンドギャップを有し、いくつかのGe/Sn超格子はD.MunzarおよびN.E.Christensen、「Sn/Ge超格子の電子構造(Electronic Structure of Sn/Ge superlattices)」物理学レビュー(Phys.Rev.)B、第49巻、第16号、1994年4月15日−II、11238〜11247ページ、11242ページの表Vによっても示され、直接バンドギャップを有する。Sn原子はGeより大きいため、Si原子とC原子が部分的または全体的なひずみ補償のために追加されてもよく、それにより臨界厚さを高めることも考えられる。以下は、ゲルマニウム基板上で成長させるために実行可能な超格子の例である:(Si1-yGey)m−(Ge1-zSnz)n、(Si1-ySny)m−(Ge1-zSnz)n、(Si1-yCy)m−(Ge1-zSnz)n、(Si1-yGey)m−(Sn1-zCz)n、(C1-yGey)m−(Ge1-zSnz)n。
3.10.第IV族ではない元素をゲルマニウム基板上で使用する素子
ゲルマニウムが、GaAs膜および素子のエピタキシャル成長を始めるための優れた基板であることは長く公知であった。本発明がこのような直接バンドギャップ膜を取り込むこともできるのは当然である。膜は発光素子のための従来のプロファイルを有することができる。あるいは前記膜内のインパクトイオン化によって発光するために薄く、高度にドーピングされるように設計することもできる。
ゲルマニウムが、GaAs膜および素子のエピタキシャル成長を始めるための優れた基板であることは長く公知であった。本発明がこのような直接バンドギャップ膜を取り込むこともできるのは当然である。膜は発光素子のための従来のプロファイルを有することができる。あるいは前記膜内のインパクトイオン化によって発光するために薄く、高度にドーピングされるように設計することもできる。
4.ALED/Lixelの適用
4.1.ソリッドステート照明(SSL)
直接バンドギャップまたは擬似直接バンドギャップ材料で作られたALEDは非常に高い電力効率を有し、ソリッドステート照明に使用される従来の直接バンドギャップ材料の電力効率に近づいているはずである。この用途の場合、ALED素子のCMOSとのモノリシック集積化を有することは必要ではなく、したがってプロセスフローははるかに簡略かつ安価になるであろう。
4.1.ソリッドステート照明(SSL)
直接バンドギャップまたは擬似直接バンドギャップ材料で作られたALEDは非常に高い電力効率を有し、ソリッドステート照明に使用される従来の直接バンドギャップ材料の電力効率に近づいているはずである。この用途の場合、ALED素子のCMOSとのモノリシック集積化を有することは必要ではなく、したがってプロセスフローははるかに簡略かつ安価になるであろう。
SSL用の最先端の素子は3”または4”のサファイア等の高価な基板上に作られるが、数桁低い製造費用を始め、特に、ALEDが、すべての十分に確立されたシリコンプロセス技術およびデバイスとともに、標準的な300mmのシリコン基板上に製造できることを考慮すると、SSL用としての従来の材料および素子に優る優位点は、多数あると思われる。
4.2.発光体または受光体としての動作
発光体として説明されてきた同じ素子は、ブレーク・ダウン電圧未満でバイアスをかけられると、アバランシェ光検出器として動作することもできる。同時係属出願のすべてのPixel/Lixel設計に説明されているセルの一部であるまさしく同じフォトニック層(APD/ALED層)は、光センサーまたは発光体として動作できる。APDとして光検知のために動作されるためには、APD/ALEDの端子に印加される電圧はブレーク・ダウン電圧より小さくなければならない。センサー/エミッタマトリックスの周囲にある適切な回路で、APDを流れる総電流は異なる照明条件に合うために制御できる。発光用のALEDとして動作されるためには、APD/ALEDの端子に印加される電圧はブレーク・ダウン電圧以上でなければならない。マトリックスの周辺の適切な回路網では、ALEDを流れる総電流はデバイスに対する損傷を防止するために制御できる。ALEDのマトリックスは異なる用途を有することができる。
発光体として説明されてきた同じ素子は、ブレーク・ダウン電圧未満でバイアスをかけられると、アバランシェ光検出器として動作することもできる。同時係属出願のすべてのPixel/Lixel設計に説明されているセルの一部であるまさしく同じフォトニック層(APD/ALED層)は、光センサーまたは発光体として動作できる。APDとして光検知のために動作されるためには、APD/ALEDの端子に印加される電圧はブレーク・ダウン電圧より小さくなければならない。センサー/エミッタマトリックスの周囲にある適切な回路で、APDを流れる総電流は異なる照明条件に合うために制御できる。発光用のALEDとして動作されるためには、APD/ALEDの端子に印加される電圧はブレーク・ダウン電圧以上でなければならない。マトリックスの周辺の適切な回路網では、ALEDを流れる総電流はデバイスに対する損傷を防止するために制御できる。ALEDのマトリックスは異なる用途を有することができる。
4.3.ディスプレイ用のALED/Lixelの適用
発光の効率および電力消費が適切である場合、発光素子(Lixel)のマトリックスは、「Active Pixels/Lixel」の「Active Matrix」(アクティブアドレッシング)、つまり各Pixel/Lixelが光を発し、各ピクセルが専用の電源オン/オフスイッチ(MOSFET素子)を有するマトリックス付きのディスプレイを作るために拡大縮小できる。フルカラーディスプレイは、カラー画像検知のために使用されるものと同一であるべイヤーパターン等のカラーフィルターモザイクを作ることによって達成できる。従来のフラットパネルディスプレイの通常のピクセル/Lixelサイズと比較して、きわめて小さなアクティブピクセルを作る能力は、非常に高解像度、したがって非常に高い画像/ビデオ品質の小型ディスプレイの製造を可能にする。該非常に小型のピクセルサイズは、それ自体が多くの最小サイズのピクセル/Lixelのマトリックスである、特定の原色のための「Macro−Pixel/Lixel」のディスプレイ構造を設計するために使用できるであろう。この構造は、光度、およびダイナミックレンジを、Macro−Pixel/Lixelの中の「オン」である最小サイズのPixel/Lixelの数によって定義することを可能にする。例えば、256×256の最小サイズのPixel/Lixelのマトリックスから構成されるMacro−Pixel/Lixelは、16ビットのダイナミックレンジに相当する256×256=65,536レベルの光度を生成できる。それは、各Pixel/Lixelが「オン」または「オフ」のどちらかでしかありえないと仮定しているため、これは、非常に保守的な推定値である。各Pixel/Lixelが(4つの異なる印加電圧に相当する)4つの異なる光度レベルを有することができる場合には、ダイナミックレンジは18ビットになるであろう。現在のところ、最も一般的なフラットパネルディスプレイ技術、プラズマディスプレイおよび液晶ディスプレイにとって最良のダイナミックレンジは10から12ビットの範囲にある。
発光の効率および電力消費が適切である場合、発光素子(Lixel)のマトリックスは、「Active Pixels/Lixel」の「Active Matrix」(アクティブアドレッシング)、つまり各Pixel/Lixelが光を発し、各ピクセルが専用の電源オン/オフスイッチ(MOSFET素子)を有するマトリックス付きのディスプレイを作るために拡大縮小できる。フルカラーディスプレイは、カラー画像検知のために使用されるものと同一であるべイヤーパターン等のカラーフィルターモザイクを作ることによって達成できる。従来のフラットパネルディスプレイの通常のピクセル/Lixelサイズと比較して、きわめて小さなアクティブピクセルを作る能力は、非常に高解像度、したがって非常に高い画像/ビデオ品質の小型ディスプレイの製造を可能にする。該非常に小型のピクセルサイズは、それ自体が多くの最小サイズのピクセル/Lixelのマトリックスである、特定の原色のための「Macro−Pixel/Lixel」のディスプレイ構造を設計するために使用できるであろう。この構造は、光度、およびダイナミックレンジを、Macro−Pixel/Lixelの中の「オン」である最小サイズのPixel/Lixelの数によって定義することを可能にする。例えば、256×256の最小サイズのPixel/Lixelのマトリックスから構成されるMacro−Pixel/Lixelは、16ビットのダイナミックレンジに相当する256×256=65,536レベルの光度を生成できる。それは、各Pixel/Lixelが「オン」または「オフ」のどちらかでしかありえないと仮定しているため、これは、非常に保守的な推定値である。各Pixel/Lixelが(4つの異なる印加電圧に相当する)4つの異なる光度レベルを有することができる場合には、ダイナミックレンジは18ビットになるであろう。現在のところ、最も一般的なフラットパネルディスプレイ技術、プラズマディスプレイおよび液晶ディスプレイにとって最良のダイナミックレンジは10から12ビットの範囲にある。
4.4.デュアルモードセンサー/エミッタマトリックスのためのPixel/Lixelの適用
光を検知する/発光するためのPixel/Lixelのマトリックスは、ビデオまたはスチール写真のためにカメラで使用でき、画像の取得と発光を(ソフトウェア制御により)交替させる能力を備える。この交替性は、以下の用途に使用できる。
光を検知する/発光するためのPixel/Lixelのマトリックスは、ビデオまたはスチール写真のためにカメラで使用でき、画像の取得と発光を(ソフトウェア制御により)交替させる能力を備える。この交替性は、以下の用途に使用できる。
3D−イメージング
光子の放射と反射された光子の検出の間の「飛行時間」(TOF)の測定は、三次元イメージングに使用できる。これは、複数の反射の測定、従って視野内の被写体の「後ろ」を見る可能性を含む。飛行時間の測定は、原色のいくつかだけ、またはすべてを使用する発光/検出で行うことができる。IRだけが使用される場合、人間の目によって見られ、典型的なカメラ(フィルムやデジタル)によって記録される画像は乱されないであろう。この目的に使用される光が(センサー上の画像を形成する光の反対方向に進む)カメラのレンズを通して視野内の被写体に達するという事実は、二次反射のさらに優れた制御だけではなく、必要とされる電力の点でも利点を有する可能性がある。これは、非常に遠く離れた被写体の3D画像を捕捉するために望遠レンズを使用するときに特に有効な場合がある。
光子の放射と反射された光子の検出の間の「飛行時間」(TOF)の測定は、三次元イメージングに使用できる。これは、複数の反射の測定、従って視野内の被写体の「後ろ」を見る可能性を含む。飛行時間の測定は、原色のいくつかだけ、またはすべてを使用する発光/検出で行うことができる。IRだけが使用される場合、人間の目によって見られ、典型的なカメラ(フィルムやデジタル)によって記録される画像は乱されないであろう。この目的に使用される光が(センサー上の画像を形成する光の反対方向に進む)カメラのレンズを通して視野内の被写体に達するという事実は、二次反射のさらに優れた制御だけではなく、必要とされる電力の点でも利点を有する可能性がある。これは、非常に遠く離れた被写体の3D画像を捕捉するために望遠レンズを使用するときに特に有効な場合がある。
完全に集積化されたフラッシュとしてのALED/Lixel
このケースでは、フラッシュの光はカメラのレンズを通って進み、その種類(広角、マクロ、望遠等)に関係なく、レンズの視野内にあるものだけを直接的に照明する。その結果、これは、等方的に発光する従来のフラッシュと比較して必要とする光のパワーを削減するはずである。フラッシュの色と色温度を、各タイプの原色フィルター(R、G、B、IR)を通過する光度を制御することにより、制御することができる。これは、カメラ用の従来のフラッシュとは劇的に異なる。
このケースでは、フラッシュの光はカメラのレンズを通って進み、その種類(広角、マクロ、望遠等)に関係なく、レンズの視野内にあるものだけを直接的に照明する。その結果、これは、等方的に発光する従来のフラッシュと比較して必要とする光のパワーを削減するはずである。フラッシュの色と色温度を、各タイプの原色フィルター(R、G、B、IR)を通過する光度を制御することにより、制御することができる。これは、カメラ用の従来のフラッシュとは劇的に異なる。
モノリシックに集積化された光電子トランシーバ
エピタキシャルに成長された発光膜のための適切な材料/組成を用いて、赤外線で、つまり光ファイバ通信で使用される波長である1.3μmから1.55μmの範囲で受光および発光をさせることが可能である。したがって、光信号を直接的に受信し、光信号を光ファイバに発射し、それにより第III/V属の化合物半導体の低コスト技術代替策を可能にすることができるCMOS集積回路を製造することが可能になる。
エピタキシャルに成長された発光膜のための適切な材料/組成を用いて、赤外線で、つまり光ファイバ通信で使用される波長である1.3μmから1.55μmの範囲で受光および発光をさせることが可能である。したがって、光信号を直接的に受信し、光信号を光ファイバに発射し、それにより第III/V属の化合物半導体の低コスト技術代替策を可能にすることができるCMOS集積回路を製造することが可能になる。
本開示では、これらの波長範囲をカバーするための優れた候補材料として複数の材料が言及された:(Ge1-ZCZ)5−(Si1-yCy)5、β−FeSi2、Si2Sn2C、Ge3SnC。
Claims (12)
- バルクSi、バルクGe、厚膜SOI、薄膜SOI、および薄膜GOIのいずれかからなる基板に設けられた第1の導電型の半導体領域、または該半導体領域上に形成された第1の導電型の第1の半導体層と、前記半導体領域または前記第1の半導体層の上に設けられる第2の導電型の第2の半導体層とを少なくとも有する受発光部と、サブ100nmオーダーのCMOSとがモノリシックに集積される光素子であって、
前記受発光部にエネルギー障壁となるエネルギーフィルタリング領域が設けられ、前記第1導電型の半導体領域と前記第2の半導体層への逆方向バイアス電圧印加において、該バイアス電圧がブレーク・ダウン電圧未満のときは受光素子として動作し、該バイアス電圧がブレーク・ダウン電圧以上のときは発光素子として動作することを特徴とする光素子。 - 前記受発光部がSi、Ge、SiGe、SiC、SiSn、GeC、GeSn、GeCSn、SiGeC、またはSiGeCSnのランダム合金のような擬似格子整合の間接バンドギャップ材料で作られており、その中で、積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、シリコン基板上に作られた請求項1記載の光素子。 - 前記受発光部がSi、Ge、SiGe、SiC、SiSn、GeC、GeSn、GeCSn、SiGeC、またはSiGeCSnの超格子のような擬似格子整合の擬似直接バンドギャップ材料で作られており、その中で、膜への順方向バイアス印加によって、または積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、シリコン基板上に作られた請求項1記載の光素子。 - 前記受発光部がSi 2 Sn 2 Cおよび/またはGe 3 SnCの擬似格子整合の直接バンドギャップ材料で作られており、その中で、膜への順方向バイアス印加によって、または積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、シリコン基板上に作られた請求項1記載の光素子。 - 前記受発光部が、IV族に属さない、CuIn 1-x Ga x S 2 またはSiCAlNの擬似格子整合の直接バンドギャップ材料で作られており、その中で、膜への順方向バイアス印加によって、または積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、シリコン基板上に作られた請求項1記載の光素子。
載の光素子。 - 前記受発光部がSi、Ge、SiGe、SiC、SiSn、GeC、GeSn、GeCSn、SiGeC、またはSiGeCSnのランダム合金のような擬似格子整合の間接バンドギャップ材料で作られており、その中で、積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、ゲルマニウム基板上に作られた請求項1記載の光素子。 - 前記受発光部がSi、Ge、SiGe、SiC、SiSn、GeC、GeSn、GeCSn、SiGeC、またはSiGeCSnの超格子のような擬似格子整合の擬似直接バンドギャップ材料で作られており、その中で、膜への順方向バイアス印加によって、または積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、ゲルマニウム基板上に作られた請求項1記載の光素子。 - 前記受発光部がGeSnランダム合金および/または超格子の擬似格子整合の直接バンドギャップ材料で作られており、その中で、膜への順方向バイアス印加によって、または積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、ゲルマニウム基板上に作られた請求項1記載の光素子。 - 前記受発光部が、IV族に属さない、AlGaAs合金および超格子の擬似格子整合の直接バンドギャップ材料で作られており、その中で、膜への順方向バイアス印加によって、または積層された膜の内部でのホットキャリアのインパクトイオン化によって発光し、
前記受発光部は、アバランシェモードを含めて、光センサーとして作動させることもでき、
その中でアバランシェ降伏が起こる材料の絶対バンドギャップが低いほど、アバランシェ降伏に必要とする適用電圧は低くなることを特徴とする、単分子層の平坦性を持つことができる、ゲルマニウム基板上に作られた請求項1記載の光素子。 - 光が前記受発光部からその表面および基板に垂直に放射されることを特徴とする請求項1〜9のいずれか1項記載の光素子。
- 前面だけから、または
背面だけから、または
前面および背面の両方から、のいずれかから発光および/または受光すること
を特徴とする、光学的に垂直なキャビティに埋設され、薄膜SOIまたは薄膜GOI上に作成された請求項1〜10のいずれか1項記載の光素子。 - 1つのMOSFETと請求項1〜11に記載の前記デバイスとを一体化した、大型マトリックスを形成するためのレイアウト・セルであって、
前記受発光部に隣接して設けられるMOSFETのソース/ドレイン領域と前記受発光部の前記半導体領域とが同じ導電型であり、両者が電気的に接続され、
バルクまたは厚膜SOIまたはGOI基板では、前記受発光部の前記半導体領域と前記MOSFETの前記ソース/ドレイン領域との前記接続は、前記半導体領域の導電型および前記MOSFETの前記ソース/ドレイン領域の導電型と同じ導電型の「ウエル・インプラント」で達成され、
前記受発光部が上に積層された前記半導体領域は隔離部によって囲まれ、前記「ウエル・インプラント」は、前記MOSFETの前記ソース/ドレイン領域と隣接し酸化物で満たされたトレンチの下の導通路となり、
前記受発光部の上部電極はマトリックスの全てのセルで共通にできることを特徴とする、レイアウト・セル。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US59165804P | 2004-07-28 | 2004-07-28 | |
US60/591,658 | 2004-07-28 | ||
PCT/EP2005/008213 WO2006010618A1 (en) | 2004-07-28 | 2005-07-28 | Photonic devices monolithically integrated with cmos |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008508702A JP2008508702A (ja) | 2008-03-21 |
JP2008508702A5 true JP2008508702A5 (ja) | 2012-05-17 |
JP5069559B2 JP5069559B2 (ja) | 2012-11-07 |
Family
ID=35240919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007523020A Expired - Fee Related JP5069559B2 (ja) | 2004-07-28 | 2005-07-28 | Cmosをモノリシックに集積した光素子 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8963169B2 (ja) |
EP (1) | EP1782481A1 (ja) |
JP (1) | JP5069559B2 (ja) |
CN (1) | CN101002326B (ja) |
WO (1) | WO2006010618A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4920342B2 (ja) * | 2006-08-24 | 2012-04-18 | 浜松ホトニクス株式会社 | シリコン素子の製造方法 |
FR2906403B1 (fr) * | 2006-09-21 | 2008-12-19 | Commissariat Energie Atomique | Procede de recuit de cellules photovoltaiques |
JP2011525301A (ja) * | 2008-06-11 | 2011-09-15 | インテバック・インコーポレイテッド | イオン注入装置及び半導体素子製造方法 |
JP5003699B2 (ja) * | 2009-03-10 | 2012-08-15 | 株式会社日立製作所 | シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。 |
KR101721982B1 (ko) * | 2009-03-20 | 2017-04-11 | 인테벡, 인코포레이티드 | 향상된 높은 효율의 결정 솔라 셀 제작 방법 |
US8471270B2 (en) | 2009-03-23 | 2013-06-25 | Hewlett-Packard Development Company, L.P. | Indirect-bandgap-semiconductor, light-emitting diode |
KR20120022872A (ko) * | 2009-05-22 | 2012-03-12 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법 |
EP2256812A1 (en) * | 2009-05-25 | 2010-12-01 | Nxp B.V. | Semiconductor device for increasing output power of a light emitting unit |
CN102428555B (zh) * | 2009-05-26 | 2014-04-09 | 住友化学株式会社 | 半导体基板、半导体基板的制造方法及电子器件 |
US8749053B2 (en) | 2009-06-23 | 2014-06-10 | Intevac, Inc. | Plasma grid implant system for use in solar cell fabrications |
EP2270840B1 (en) * | 2009-06-29 | 2020-06-03 | IMEC vzw | Method for manufacturing an III-V material substrate and the substrate thereof |
TWI389329B (zh) * | 2009-06-29 | 2013-03-11 | Au Optronics Corp | 平面顯示面板、紫外光感測器及其製造方法 |
EP2814051A1 (en) * | 2010-02-09 | 2014-12-17 | Intevac, Inc. | Shadow mask implantation system |
US8237177B2 (en) * | 2010-07-12 | 2012-08-07 | National Semiconductor Corporation | Fully silicon ALED-photodiode optical data link module |
JP2012156310A (ja) * | 2011-01-26 | 2012-08-16 | Sony Corp | 固体撮像素子、固体撮像素子の製造方法、および電子機器 |
CN104428883B (zh) | 2011-11-08 | 2017-02-22 | 因特瓦克公司 | 基板处理系统和方法 |
WO2013118248A1 (ja) | 2012-02-06 | 2013-08-15 | 株式会社日立製作所 | 発光素子 |
EP2626917B1 (en) * | 2012-02-10 | 2017-09-27 | IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | A CMOS-compatible germanium tunable Laser |
SG2013075379A (en) | 2012-10-08 | 2014-05-29 | Agency Science Tech & Res | P-i-n photodiode |
US9318332B2 (en) | 2012-12-19 | 2016-04-19 | Intevac, Inc. | Grid for plasma ion implant |
WO2015042610A2 (en) | 2013-09-23 | 2015-03-26 | Quantum Semiconductor Llc | Superlattice materials and applications |
CN103787264B (zh) * | 2014-01-21 | 2016-06-15 | 华进半导体封装先导技术研发中心有限公司 | 一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件 |
WO2015148527A1 (en) * | 2014-03-26 | 2015-10-01 | University Of Houston System | Radiation and temperature hard multi-pixel avalanche photodiodes |
US9874693B2 (en) | 2015-06-10 | 2018-01-23 | The Research Foundation For The State University Of New York | Method and structure for integrating photonics with CMOs |
US10503851B2 (en) * | 2016-01-22 | 2019-12-10 | Hewlett Packard Enterprise Development Lp | CMOS-photonics co-design |
CN105842782B (zh) * | 2016-05-05 | 2019-04-16 | 湖南大学 | 一种采用石墨烯光电器件的单片光电集成电路 |
US10403484B2 (en) * | 2017-04-18 | 2019-09-03 | University Of Southern California | Optical modulation of on-chip thermionic emission using resonant cavity coupled electron emitters |
CN109904181B (zh) * | 2019-02-22 | 2022-09-02 | 上海集成电路研发中心有限公司 | 一种高填充因子的cmos成像传感器及其制作方法 |
CN111048606B (zh) * | 2019-12-25 | 2021-06-29 | 武汉邮电科学研究院有限公司 | 一种高带宽高响应度的锗硅光电探测器 |
JP2021150365A (ja) * | 2020-03-17 | 2021-09-27 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
EP3933926A1 (en) | 2020-07-03 | 2022-01-05 | IMEC vzw | Pixelated optoelectronic device |
CN111682078B (zh) * | 2020-07-24 | 2022-09-30 | 中国科学技术大学 | 一种单行载流子光电探测器及其制作方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2396419A1 (fr) * | 1977-06-27 | 1979-01-26 | Thomson Csf | Diode capable de fonctionner en emetteur et detecteur de lumiere de la meme longueur d'onde alternativement |
JPH02275670A (ja) * | 1989-01-18 | 1990-11-09 | Canon Inc | 光電変換装置および画像読取装置 |
US5631664A (en) * | 1992-09-18 | 1997-05-20 | Olympus Optical Co., Ltd. | Display system utilizing electron emission by polarization reversal of ferroelectric material |
US5686734A (en) * | 1993-01-22 | 1997-11-11 | Canon Kabushiki Kaisha | Thin film semiconductor device and photoelectric conversion device using the thin film semiconductor device |
US5937274A (en) * | 1995-01-31 | 1999-08-10 | Hitachi, Ltd. | Fabrication method for AlGaIn NPAsSb based devices |
US5621227A (en) * | 1995-07-18 | 1997-04-15 | Discovery Semiconductors, Inc. | Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy |
JP2002502129A (ja) * | 1998-02-02 | 2002-01-22 | ユニアックス コーポレイション | 切替え可能な光電感度を有する有機ダイオード |
US6380572B1 (en) * | 1998-10-07 | 2002-04-30 | California Institute Of Technology | Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate |
JP2003502847A (ja) * | 1999-06-14 | 2003-01-21 | アウグスト,カルロス・ジヨタ・エルリ・ペー | 積み重ね型波長選択オプトエレクトロニクス装置 |
JP2001135851A (ja) * | 1999-11-05 | 2001-05-18 | Minolta Co Ltd | 光電変換素子および固体撮像装置 |
DE60144528D1 (de) * | 2000-10-19 | 2011-06-09 | Quantum Semiconductor Llc | Verfahren zur herstellung von mit cmos integrierten heteroübergang-photodioden |
US6525347B2 (en) * | 2001-03-12 | 2003-02-25 | Matsushita Electric Industrial Co., Ltd. | Photodetector and unit mounted with photodetector |
US6847045B2 (en) * | 2001-10-12 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | High-current avalanche-tunneling and injection-tunneling semiconductor-dielectric-metal stable cold emitter, which emulates the negative electron affinity mechanism of emission |
US6720588B2 (en) * | 2001-11-28 | 2004-04-13 | Optonics, Inc. | Avalanche photodiode for photon counting applications and method thereof |
KR100462164B1 (ko) * | 2002-01-11 | 2004-12-17 | 매그나칩 반도체 유한회사 | 필팩터를 향상시킨 씨모스 이미지센서 |
JP4037367B2 (ja) * | 2002-02-08 | 2008-01-23 | キネティック リミテッド | 光検出器回路 |
AU2003270212A1 (en) * | 2002-09-19 | 2004-04-08 | Quantum Semiconductor Llc | Light-sensing device |
US6642076B1 (en) * | 2002-10-22 | 2003-11-04 | Taiwan Semiconductor Manufacturing Company | Asymmetrical reset transistor with double-diffused source for CMOS image sensor |
US7019383B2 (en) * | 2003-02-26 | 2006-03-28 | Skyworks Solutions, Inc. | Gallium arsenide HBT having increased performance and method for its fabrication |
US8039882B2 (en) * | 2003-08-22 | 2011-10-18 | Micron Technology, Inc. | High gain, low noise photodiode for image sensors and method of formation |
US7160753B2 (en) * | 2004-03-16 | 2007-01-09 | Voxtel, Inc. | Silicon-on-insulator active pixel sensors |
-
2005
- 2005-07-28 JP JP2007523020A patent/JP5069559B2/ja not_active Expired - Fee Related
- 2005-07-28 EP EP05768673A patent/EP1782481A1/en not_active Withdrawn
- 2005-07-28 CN CN2005800251009A patent/CN101002326B/zh not_active Expired - Fee Related
- 2005-07-28 WO PCT/EP2005/008213 patent/WO2006010618A1/en active Application Filing
- 2005-07-28 US US11/572,519 patent/US8963169B2/en active Active
-
2014
- 2014-12-17 US US14/572,989 patent/US11043529B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5069559B2 (ja) | Cmosをモノリシックに集積した光素子 | |
JP2008508702A5 (ja) | ||
US6943051B2 (en) | Method of fabricating heterojunction photodiodes integrated with CMOS | |
US10128339B2 (en) | Superlattice materials and applications | |
EP1540733B1 (en) | Light-sensing device | |
US8816443B2 (en) | Method of fabricating heterojunction photodiodes with CMOS | |
US9543356B2 (en) | Pixel sensor cell including light shield | |
US20080070340A1 (en) | Image sensor using thin-film SOI | |
US7265006B2 (en) | Method of fabricating heterojunction devices integrated with CMOS | |
US9570359B2 (en) | Substrate structure, complementary metal oxide semiconductor device, and method of manufacturing complementary metal oxide semiconductor device | |
US20110210382A1 (en) | Digital radiographic flat-panel imaging array with dual height semiconductor and method of making same | |
US20060014334A1 (en) | Method of fabricating heterojunction devices integrated with CMOS | |
TW201103132A (en) | Solid-state image device, method for producing the same, and image pickup apparatus | |
CN115377135A (zh) | 一种红外探测器、成像芯片及其制备方法 | |
JPH05145109A (ja) | 光電変換装置及びその駆動方法 | |
Zimmermann et al. | SiGe Photodetectors |