JP3637236B2 - 発光薄膜及びその光デバイスの製造方法 - Google Patents
発光薄膜及びその光デバイスの製造方法 Download PDFInfo
- Publication number
- JP3637236B2 JP3637236B2 JP11474799A JP11474799A JP3637236B2 JP 3637236 B2 JP3637236 B2 JP 3637236B2 JP 11474799 A JP11474799 A JP 11474799A JP 11474799 A JP11474799 A JP 11474799A JP 3637236 B2 JP3637236 B2 JP 3637236B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- film
- substrate
- single crystal
- eso
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000010409 thin film Substances 0.000 title claims description 29
- 239000010408 film Substances 0.000 claims description 144
- 239000000758 substrate Substances 0.000 claims description 87
- 238000000137 annealing Methods 0.000 claims description 20
- 238000004544 sputter deposition Methods 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 10
- 238000011282 treatment Methods 0.000 claims description 9
- 229910052693 Europium Inorganic materials 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 229910004283 SiO 4 Inorganic materials 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 84
- 230000005540 biological transmission Effects 0.000 description 50
- 238000010586 diagram Methods 0.000 description 45
- 238000006243 chemical reaction Methods 0.000 description 39
- 239000004065 semiconductor Substances 0.000 description 28
- 230000008878 coupling Effects 0.000 description 25
- 238000010168 coupling process Methods 0.000 description 25
- 238000005859 coupling reaction Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 19
- 238000005401 electroluminescence Methods 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 239000013081 microcrystal Substances 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 239000002086 nanomaterial Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052788 barium Inorganic materials 0.000 description 6
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 6
- 239000005388 borosilicate glass Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002294 plasma sputter deposition Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000012769 display material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 101150015217 FET4 gene Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910018251 LaSi 2 Inorganic materials 0.000 description 1
- 229910017028 MnSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- -1 and in particular Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001194 electroluminescence spectrum Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001894 space-charge-limited current method Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Luminescent Compositions (AREA)
Description
【発明の属する技術分野】
本発明は、光通信、自発光表示装置、光集積回路、発光源等に用いられる発光薄膜及び光デバイスの製造方法に関するものである。
【0002】
【従来の技術】
現在のエレクトロニクス技術を支えているシリコン(Si)半導体は、間接遷移型であり、発光効率が非常に低いため、OE(光・電気)IC及び表示材料等に使用されている発光デバイスには、有機材料、並びにGaAs、GaN等発光効率の高い直接遷移型の化合物半導体が用いられている。
【0003】
しかし、これらの材料は、(1)材料の安定性、(2)酸化膜の質、(3)資源の豊富さ、(4)集積回路作製技術等の点において、Si半導体と比較して劣るため、室温で強く光るSi半導体の出現が待望されている。
【0004】
このような背景のもと、近年、Si半導体をナノ構造化することによって強い発光を実現しようとする試みが活発になってきている。例えば、Si/Geの超格子を作製し、バンドの折り返し効果を利用して、間接遷移型半導体を直接遷移型半導体に変える方法[S.Fukatsu,H.Yoshida,A.Fujiwara,Y.Takahashi,Y.Shiraki,and R.Ito,Appl.Phys.Lett.61,804(1992).]、Siの1次元または0次元ナノ構造を作製して、その量子効果を利用してSi半導体から発光を引き出す方法[H.Takagi,H.Ogawa,Y.Yamazaki,A.Ishizaki,and T.Nakagiri,Appl.Phys.Lett.56,2379(1990).]等が報告されている。
【0005】
また、近年ではSi基板を電気化学的にエッチングする方法でポーラスSi構造を作製し、この材料から発光を引き出す方法も注目を集めている[L.T.Canham,Appl.Phys.Lett.57,1046(1990)]。
【0006】
【発明が解決しようとする課題】
しかしながら、Si/Geの超格子の作製においては、成長させるSiならびにGeの格子間隔が等しくないため、Si/Geの超格子界面において格子のミスマッチが生じ、界面欠陥が必然的に多く生じてしまう。ひいては、この欠陥が無輻射センターとなり強い発光が期待できないといった問題点を有する。
【0007】
Siの1次元または0次元ナノ構造を作製して、その量子効果を利用してSi半導体から発光を引き出す方法においては、発光を引き出すために必要とするこれらのナノ構造の大きさは、2nmから5nmと非常に小さいため、(1)これらの構造を制御性良く作製すること(大きさをそろえること)、(2)ナノ構造では比表面積が膨大になるためこの表面を如何に無輻射センターを形成しないように終端するか、及び長期間にわたって安定な表面終端を行なうこと、(3)2nmから5nmのナノ構造に電極を作製する場合、ナノ構造と電極との接点が非常に小さいので、接点に大きな電界がかかり寿命が極端に短くなる等の問題点を有する。
【0008】
また、ポーラスSi構造では、ポーラスなナノ構造表面に膨大な水素が終端しており、この水素は容易に脱離してしまうため、その物理的ならびに化学的性質が極端に不安定である等の問題点を有する。
【0009】
ところで、蛍光体材料である、Eu、Ce、Tb等は、従来より蛍光灯、X線感光体等に使用されている高輝度発光体として知られている。しかしながら、これらの材料とSi半導体を融合させる試みはほとんどなく、また、あったとしても、非常に費用のかかる分子線エピタキシー並びにイオン注入技術を必要とする(P.Bealloul et al.,Appl.Phys.Lett.63,1954(1993))ため、実用化に際しては、大量生産性、価格等の点で問題点を有する。
【0010】
また、このように高価な装置を使用して、試料を作製しているのにも関わらず、Si上に積んだEuをドープしたCa・F2 層では、電流注入で発光させる際に、非常に輝度が低い等の問題点を有している。
【0011】
本発明は、上記問題点を除去し、輝度が高く、化学的性質が安定で、価格を低減できる発光薄膜及びその光デバイスの製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔1〕発光薄膜の製造方法において、Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行うEu3 SiO3 又はEu2 SiO4 からなる発光薄膜を製造する。
【0013】
〔2〕光デバイスの製造方法であって、Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ってEu3 SiO3 又はEu2 SiO4 からなる発光薄膜を作製し、その発光薄膜上にITO電極を形成することを特徴とする。
【0014】
【発明の実施の形態】
以下、本発明の実施の形態を図を参照しながら説明する。
【0015】
図1は本発明の第1実施例を示す発光薄膜を有する発光素子の構成図である。
【0016】
まず、Si基板1上に発光薄膜2を堆積する前に、自然酸化膜を除去し、界面抵抗を下げ、電流注入を行なう際に加える電圧降下をなるべく小さくする。
【0017】
この時、自然酸化膜の除去は、baffered NH4 F並びに希釈HF(1〜10%)等にSi基板1を5〜20分浸透することによって行なわれる。発光薄膜2を堆積すべきSi基板1は、なるべく低抵抗なものが良いが、ここではp型3〜5Ω・cmのものを用いた。p型かn型の選択は、将来的に発光薄膜2上に堆積する電極の種類によって決定する。ここでは、将来的に堆積する電極として、ITO(Indium Tin Oxide)透明電極3を選択し、これがn型であることから、Si基板1をp型のものに選択した。
【0018】
自然酸化膜除去後、直ちにSi基板1に発光薄膜2を蒸着する。ここでは、具体的には無線周波マイクロ波スパッタリング法について詳述するが、膜を堆積する方法は、この限りではなく、他にも、レーザーアブレーション法、電子ビーム蒸着等種々の方法で堆積可能である。スパッタリングは、直径100mmのSiディスクをスパッタリングターゲットとして、この上に、99.9%EuSi2 粉末を10〜1000mgの分量を、直径50mm程度の円形に一様にこのSiディスク上に分散させて、これをSiディスクと同時にスパッタリングすることによって行なわれた。この際EuSi2 は必ずしも粉体である必要はなく、通常のスパッタリングターゲットのように焼結したものでも、後の実施例で述べる効果を得ることができる。また、EuSi2 以外にも種々の希土類金属シリサイド粉体を混入して(例えばLaSi2 、CeSi2 、PrSi2 、NdSi2 、SmSi2 、GdSi2 、EuSi2 、TbSi2 、DySi2 、HoSi2 、ErSi2 、TmSi2 、YbSi2 、LuSi2 、Cr3 Si、MnSi、等)スパッタリングを行なうことによって、よりスペクトル幅の広い白色エレクトロルミネッセンスを得ることができる。
【0019】
スパッタリング条件としては、圧力0.5PaのAr雰囲気ガス(純度99.999%)中において、加えるRFパワーは100W、堆積温度(Si基板1温度)300℃で行なった。堆積されたEuSi2 の膜厚はおよそ2μmであった。本発明者等の研究結果によれば、最適な膜厚は、0.05μmから10μmの範囲である。これより薄いと発光効率が低下し、これより厚いと膜の抵抗が大きいため、電流が流れ難くなることになる。また、スパッタリング時に酸素をArガスと同程度加えて膜の堆積を行なうと、後に得られるエレクトロルミネッセンスの輝度をよりあげることが可能となる。
【0020】
しかしながら、ここでは、作製方法の単純性を採用してAr雰囲気ガス中でスパッタリングを行なった。スパッタリング処理の後、堆積した膜中、並びに界面の欠陥を低減させるため、真空中で1000℃、15分間のアニーリング処理を行なった。ここでも、アニーリング時に酸素を多少加えるとエレクトロルミネッセンスの輝度をより上げることが可能となる。しかしながら、ここでは、作製方法の単純性および現象の再現性を加味して真空雰囲気中でアニーリング処理を行なった。
【0021】
このようにして作製された発光薄膜2を、X線光電子分光、X線回析で構造回析すると、化学量論がEu:0.24、Si:0.15、O:0.61である膜が形成されている。これらの化学量論を有する膜としてはEuSiO3 とEu2 SiO4 が形成されていると考えられる。
【0022】
また、透過電子顕微鏡観察などで構造解析すると、このような処理を施した膜は、平均粒径が9nmのEuSiO3 またはEu2 SiO4 の微粒子の集合体になっていることが分かる。このように無酸素中でスパッタリング並びにアニーリング処理を施しても、比表面積が大きい微粒子が形成されているため、必然的に雰囲気ガスを吸着し易くなり、特に酸素を取り込み易くなる。このような理由により、膜中にかなりの量の酸素が含まれる。この酸素は、発光輝度を上げる効果を有するが、このように、無酸素処理でもかなりの量の酸素が含まれるため、そのコントロールが難しい。そのため、本願発明者等は酸素を導入して、膜を堆積並びにアニーリングする過程についての記述を省いた。
【0023】
このようにして作製された発光薄膜2であるEuSiO3 とEu2 SiO4 膜(以下、ESO膜と略称する)からエレクトロルミネッセンスを得るために、ITO透明電極3をRFスパッタリング法でおよそ100nm程度の厚さで発光薄膜2上に堆積した。このようにして、エレクトロルミネッセンスを得るために上記過程を経て作製した光デバイスの構造を図1に示す。なお、図1において4はAl電極であり、Eは直流電源である。
【0024】
この光デバイスのSi基板1のAl電極4側を、+極、ITO透明電極3側を−極にして電圧をかけると、図2に示すような白色発光を示す。この図において、aは図2のように扇形にパターニングされたITO膜(3)、bはSi基板(1)、cはボンディングワイヤである。このエレクトロルミネッセンスの輝度を輝度計で測定すると、30Vのバイアス電圧で130Cd/m2 の値を示した。この時の発光層の大きさはおよそ5mm2 であり、一様な面発光を示す。この面発光の大きさは、蒸着するITO透明電極3の大きさで決まっており、工業化を念頭に置いた場合、得られるデバイスの大きさは、ここでは、Si基板1の大きさで決定されており、現在の段階では、直径が30〜40cmのものが利用できる。
【0025】
また、この方法は、スパッタリング法を利用しているので、発光薄膜2を蒸着する基板は、Si以外にも、ディスプレー材料等に使用されているITO付き石英ガラス等の利用も可能である。ITO付き石英ガラスを利用することによって、250cm×250cm以上の面積を有する白色面発光を得ることができ、大面積ディスプレーに好適な材料となる。高輝度化、発光電圧の低閾値化のためには、パラメーターとして、スパッタリング時の酸素量、EuSiとSiのスパッタリング量の割合、発光薄膜2の厚さ、アニーリング温度並びに時間等の最適化が必要であるが、上記に記載した条件を大きく越えることはない。
【0026】
図1に示した発光デバイスが示すエレクトロルミネッセンスのスペクトルを図3に示す。図3において、縦軸はEL強度(相対単位)、横軸は波長(nm)を示している。
【0027】
図3に示すように、発光スペクトルの帯域は400〜800nmのほぼ可視域全域にわたる。この広帯域な発光スペクトルは、Eu2価イオンの(4f)6(5d)→(4f)7遷移によるものと考えられる。この広帯域なスペクトル中に存在する図中に矢印で示したいくつかのシャープなピークは、Eu3価の5Dj→7Fj′遷移によるものと考えられる。
【0028】
このように、本実施例によって作製された発光薄膜は、大部分がEuの2価であるが、多少Euの3価を含んだ構造をしている。発光の量子効率は、この発光デバイスでは、およそ、0.1%を記録した。この量子効率の改善については、パラメーターとして、スパッタリング時の酸素量、EuSiとSiのスパッタリング量の割合、発光層の厚さ、アニーリング温度並びに時間等の最適化が必要であるが、上記に記載した条件を大きく越えることはない。
【0029】
図4はこの発光デバイスの電流電圧特性図であり、縦軸は電流密度J(mA/cm2 )、横軸は電圧(V)である。この膜の非抵抗は電流が低い領域(10-6A/cm2 )で評価することができ、およそ、1010Ω・cmと高抵抗な膜になる。この値より、ここで作製された発光薄膜は、殆ど、絶縁体とみなすことができる。このような絶縁体に電流を注入すると、通常のダイオード特性[J=J0 exp(qV/nkT)]には従わずに、電流が電圧の1〜3乗の関数(J=kVa )(aは1から3を取る)となる空間電荷制限電流となる。このような、空間電荷制限電流の形態で発光を示すデバイスとしては、他にも、抵抗の高い有機薄膜に電流を注入して発光を得る有機のエレクトロルミネッセンスが良く知られている。
【0030】
図5はこの発光デバイスの電流に対する発光強度を示す図であり、縦軸はEL強度(相対単位)、横軸は電流密度J(mA/cm2 )である。発光の立ち上がりは、0.4mA/cm2 の電流密度Jより観測される。これより、図4の電流電圧特性から、発光は5〜6Vより始まり、絶縁体にも関わらず比較的低電圧より発光が観測される。これは、5V動作が基準となっている現代のエレクトロニクス技術においては非常に好適なものである。電流と発光強度のグラフから、エレクトロルミネッセンスの強度は、電流の2乗に比例していることが分かる。これは、電子と正孔が両側の電極より注入され励起子状態を形成し、これらの有するエネルギーがEu2+またはEu3+に移動した結果、発光するという事実を示している。このエレクトロルミネッセンスがほぼ絶縁破壊を示す電圧の逆バイアス領域まで全く発光を示さず、順バイアス領域のみで発光を示すという事実は、このエレクトロルミネッセンスが薄膜中に形成された高電界によるキャリアの加速及び発光センター等への衝突によってエネルギー移動をしているのではなく、上記で論じたようにキャリア(電子と正孔)が発光薄膜に注入されている事実を示している。
【0031】
図6はこの発光デバイスから得られるエレクトロルミネッセンスの時間応答特性を示す図であり、縦軸の上部は電圧(V)、縦軸の下部はEL(相対単位)、横軸は時間(μs)である。変調には、変調周波数1MHz、振幅27.5V、定常バイアス20Vの正弦波を用いた。変調する電圧波形aに対し、エレクトロルミネッセンスは面全体で変調され、図6の下部のような変調波形bを示す。
【0032】
このように、本発明による発光デバイスは1MHz変調周波数でもエレクトロルミネッセンスを変調することが可能であり、この発光デバイスの面全体を利用して並列信号を作製すると、1012/s(テラbits)以上のビット数を有する信号処理を行なうことができる。エレクトロルミネッセンスが示す変調波形bは変調を行なう電圧波形aに対し多少のゆがみを生じるが、これは、Eu2+ならびにEu3+の蛍光寿命が、サブμs程度の緩和時定数を持つからである。変調波形bが示す電圧下降時の波形のテールからEu2+ならびにEu3+の緩和時定数を評価することができ、およそ0.5μsと見積もることができる。
【0033】
上記した発光デバイスの作製方法は、EuSi2 をスパッタリングターゲットとして作製された発光薄膜並びに発光デバイスであるが、これに限るものでなく、以下に示すようなデバイスへの適用も可能である。
【0034】
次に、本発明の第2実施例について説明する。
【0035】
図7は本発明の第2実施例を示す光結合素子の概略構成図である。
【0036】
図7に示すように、この光結合素子は、発光素子と受光素子とをモノリシックに基板上に形成し、更に発光素子から発された光を受光素子に伝送する光伝送手段としての光導波路を備えるものである。発光素子11は、p型単結晶Si基板10にESO膜12を形成し、更に、その上にITOからなる透明電極13を形成したものである。受光素子14は、p型単結晶Si基板10の表面にESO膜またはn型の微結晶を含有する非晶質SiC(シリコンカーボン)層15を形成したものである。非晶質SiC層15上にはITO膜からなる透明電極16が形成され、p型単結晶Si基板10の裏面にはAl層である電極17が形成されている。また、光導波路は、透明電極13、16上及び発光素子11と受光素子14との間に、バリウムホウケイ酸ガラス19で形成されている。なお、18は石英ガラスである。
【0037】
次に、この実施例の光結合素子の製法について説明する。
【0038】
まず、第1実施例にならって、ESO膜12を形成する。その後、p型単結晶Si基板10〔結晶面(100)、抵抗率0.1〜40Ωcm〕の裏面にAlを蒸着してオーミックコンタクトをとり、Al電極17を形成する。
【0039】
次に、受光素子14に、ESO膜ではなく、非晶質SiC膜を使用する場合には、n型の微結晶を含有する非晶質SiC膜15を電子サイクロトロン共鳴プラズマECR−CVD法により堆積させる。そのような場合には、以下のような条件を用いると良好な膜を作製することができる。
【0040】
すなわち、ガス圧0.001〜0.008Torr、投入電力200〜350W、SiH4 :CH4 :PH3 :H2 =1:1〜3:0.005〜0.03:100〜200、基板温度150〜350℃である。なお、本発明者等が調べたところでは、電子サイクロトロン共鳴プラズマCVD法のガス圧が0.001Torr未満では、エッチング効果で下地のSi基板10にダメージを与える。また、0.008Torrを超えると、プラズマが安定せず、n型の微結晶を含有する非晶質SiC層15が作製不可能となる。また、基板温度が150℃未満では、n型の微結晶を含有する非晶質SiC層15が作製不可能となることが分かった。
【0041】
次に、電子ビーム蒸着装置を用い、ITO膜を堆積させた後、発光素子11と受光素子14との間のITO膜を除去することによって、ITO透明電極13,16を形成する。
【0042】
次に、スパッタ成膜装置を用いて、石英ガラス18を約3μmの厚さに形成した後、ITO透明電極13,16の一部が露出するようにパターニングする。
【0043】
そして、更に、その上に、スパッタ成膜装置を用いて、バリウムホウケイ酸ガラス19を約1μmの厚さに成膜して光導波路を形成する。ここで、透明電極13,16の一部を露出させるために、バリウムホウケイ酸ガラス19の両端部を除去するが、発光素子11が発する光を効率よく光導波路に取り入れることができ、且つ、受光素子11に光を効率よく入射できるように、バリウムホウケイ酸ガラス19をパターニングすることが必要である。
【0044】
最後に、Al電極17を接地し、透明電極13,16を電源に接続することにより、図7に示す光結合素子を得ることができる。図7において、Aは電流計、Eは直流電源である。
【0045】
次に、本実施例の光結合素子の動作について説明する。
【0046】
発光素子11に電気信号が入力されると、ESO膜12で発光し、その光が光導波路に入る。光導波路を形成しているバリウムホウケイ酸ガラス19の屈折率n2 は1.53で、石英ガラス18の屈折率n1 (=1.459)及び空気の屈折率n(=1)よりも大きいため、光を光導波路内で全反射させて受光素子14の側に伝送することができる。そして、光導波路内を伝送してきた光が受光素子14の上部からESO膜またはn型の微結晶を含有する非晶質SiC層15に入ると、受光素子14で入射光に起因した起電力が発生し、電気信号の転送が行われる。
【0047】
本実施例では、発光素子11及び受光素子14を単結晶Si基板10上に作製することができる。
【0048】
このため、この発光素子11と、Siを用いて形成した受光素子14とをモノリシックSi基板10上に形成することが可能になり、化合物半導体を用いて作製した従来の光結合素子に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性の高い光結合素子を得ることができる。
【0049】
したがって、本実施例の光結合素子は、高い信頼性、信号転送の高速性が要求されるコンピュータ用素子等として使用するのに好適である。
【0050】
例えば、上記の実施例では、受光素子を構成するn型半導体としてn型の微結晶を含有する非晶質SiC膜を用いた場合について説明したが、本発明はこれに限定されるものではなく、例えば、n型の微結晶を含有する非晶質SiC膜の代わりにn型の非晶質SiCを用いても原理的に受光素子を実現できる。この場合、非晶質SiCを形成するには、通常のPVCVD法を用いればよいので、製法が容易であるという利点がある。しかし、非晶質SiCのバンドギャップと導電率はバンドギャップ2.0eVの所で、導電率10-5S/cmであり、微結晶を含有する非晶質SiC膜に比べてバンドギャップ、導電率共に低い値を示すため、発光輝度が低下するという欠点もある。
【0051】
また、上記の実施例において、ESO膜上のITO膜の代わりに、例えばAu層を直接形成してもよい。
【0052】
更に、上記の実施例において、光結合素子を構成する各半導体を、その伝導型が異なる半導体を用いて形成してもよい。この場合、光結合素子を作製するのにn型の基板を用いた場合には、透明電極としてp型の膜を選択する必要がある。これには、例えばGaN等の膜が使用できる。
【0053】
このように、本実施例によれば、発光素子をp型半導体とn型半導体とでESO膜を挟んだ構成としたことにより、発光層であるESO膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをSiを用いて基板上にモノリシックに形成することによって、従来のように化合物半導体を用いて作製した場合に比べて、構造が簡易で、製造コストを安くすることができ、しかも高集積度で且つ信頼性を高めることができる。したがって、コンピュータ用素子等として使用するのに好適な光結合素子を提供することができる。
【0054】
次に、本発明の第3実施例について説明する。
【0055】
図8は本発明の第3実施例を示す光結合回路素子の概略構成図である。
【0056】
図8に示すように、この実施例の光結合回路素子21は、ESO膜23で光信号を送信する光送信素子22を組み込んだp型単結晶Si基板24と、光送信素子22からの光信号を受信する受光素子26を組み込んだ基板25とを、光送信素子22、受光素子26が対向配置となる状態で接合したものである。
【0057】
光送信素子22は、p型の単結晶Si基板24に形成したESO膜23と、このESO膜23上に下部ITO膜28を成膜するとともに、この下部ITO膜28及びp型単結晶Si基板24の一面の露出部分に亘って透明な絶縁膜としてのSiO2 膜29を成膜している。
【0058】
受光素子26は、他方の単結晶Siからなる基板25の下面に形成したESO又はn型の微結晶を含有する非晶質SiC層30からなり、このn−μC−SiC30及び基板25の下面の一部に上部ITO膜31を成膜するとともに、この上部ITO膜31及び基板25の下面の露出部分に亘って透明な絶縁膜としてのSiO2 膜32を成膜している。
【0059】
光送信素子22、受光素子26は、図8に示すように、SiO2 膜29,32を介して対向配置に接合され、且つ、SiO2 膜29,32は透明な接着剤33により一体的に接合されている。なお、図8中、34はp型単結晶Si基板24の他面に設けたAl電極、35は基板25の他面に設けたAl電極である。
【0060】
次に、上記した光結合回路素子の製造工程について、図9を参照して説明する。
【0061】
(1)まず、図9(a)に示すように、前記実施例にならってp型単結晶Si基板24の上部にESO膜23を形成する。その後、p型単結晶Si基板24の裏面にAlを蒸着してオーミックコンタクトを取りAl電極34を形成する。
【0062】
次に、ESO膜23上に、下部ITO膜28を成膜すると共にそのパターニングを行う。そして、この下部ITO膜28及び単結晶Si基板24の一面の露出部分に亘って透明な絶縁膜としてのSiO2 膜29をプラズマCVD又はスパッタリングにより成膜し、そのパターニングを行うことで、光送信素子22側の製造が完了する。
【0063】
(2)次に、図9(b)に示すように、Al電極35を設けた単結晶Siからなる基板25の下面に、ESO膜またはn型の微結晶を含有する非晶質SiC層30を成膜し、そのパターニングを行った後、このn型の微結晶を含有する非晶質SiC層30及び基板25の下面の一部に上部ITO膜31を成膜し、そのパターニングを行う。さらに、上部ITO膜31及び基板25の下面の露出部分に亘って透明な絶縁膜としてのSiO2 膜32をプラズマCVD又はスパッタリングにより成膜してそのパターニングを行うことで、受光素子26側の製造が完了する。
【0064】
(3)このようにして、光送信素子22側、受光素子26側の各要素を形成した後、図9(c)に示すように、光送信素子22側のSiO2 膜29、受光素子26側のSiO2 膜32を重ね合わせ、これらの端部領域に透明な接着剤33を充填することにより、図8に示す光結合回路素子21を得ることができる。
【0065】
図10は光結合回路素子21の発光試験を行う構成を示すものであり、光送信素子22のAl電極34を接地し、下部ITO膜28にパルス発振器36を接続するとともに、受光素子26側のAl電極35を接地し、さらに、受光素子26側の上部ITO膜31に電流計37及び直流電源Eを接続したものである。
【0066】
このような回路構成で、パルス発振器36により、−10Vの振幅を有するパルス電圧を光送信素子22に加えると、光送信素子22から受光素子26に向けて光が送信され、受光素子26に接続した電流計37に図11に示す波形の電流が流れることを確認できた。
【0067】
上述した構成の光結合回路素子21によれば、p型単結晶Si基板24は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ESO膜23を用いた構造の光送信素子22を容易に組み込むことができ、したがって、光結合回路素子21は、低コストで信頼性も良好となる。
【0068】
また、光送信素子22としてESO膜23を用いているので、簡便で優れた光信号の送信機能を発揮させることができる。
【0069】
このように、第3実施例によれば、低コストで信頼性も高く優れた光送信機能を発揮するとともに、マルチプロセッサアーキテクチャの要請にも対応し得る光結合回路素子を提供することができる。
【0070】
次に、本発明の第4実施例について説明する。
【0071】
図12は本発明の第4実施例を示す光送信素子の概略構成図である。
【0072】
図12に示すように、この光送信素子41は、p型の単結晶Si基板42上にESO膜43を用いた光送信部44と、この光送信部44から送出される光信号を入力電気信号に応じて変調するFET48からなるスイッチング変調素子45とを形成したものである。
【0073】
光送信部44は、p型の単結晶Si基板42の一方の端部側に形成したESO膜43と、このESO膜43上に形成したITO膜47とを具備している。スイッチング変調素子45は、p型単結晶Si基板42上に積層構造に成膜したFET48により構成されている。
【0074】
次に、本実施例の光送信素子41の製造工程について、図13(a)〜(d)を参照して説明する。
【0075】
(1)まず、図13(a)に示すように、一面にAl(又はAu)層42aを蒸着して、オーミック接触させたp型単結晶Si基板42を用意し、このp型単結晶Si基板42の他面に絶縁層としてのSiO2 膜51をプラズマCVD、スパッタ、熱酸化のいずれかの方法により成膜する。次に、SiO2 膜51のパターニングを行った後、イオン注入又は拡散によりp型単結晶Si基板42の上部に一対のn+ 層52,53を形成するとともに、SiO2 膜51を貫いて一対のn+ 層52,53に接触するAl又はCr又はITO等からなる内部電極層54を成膜する。
【0076】
(2)次に、図13(b)に示すように、その内部電極層54をパターニングして一対のn+ 層52,53に接触したソース電極55、ドレイン電極56及び前記SiO2 膜51上のゲート電極57を形成する。
【0077】
(3)次に、図13(c)に示すように、前記SiO2 膜51をパターニングし、プラズマCVD又はスパッタにより絶縁層としてのSiO2 膜(又はSi3 N4 膜)58を、ソース電極55、ドレイン電極56、ゲート電極57を覆うように成膜し、パターニングする。単結晶Si基板42上の上述したスイッチング変調素子45の形成領域の隣にESO膜43を前記実施例にならって作製する。この時、前記スイッチング変調素子45の性能を損失しないように、ESO膜43のアニーリング温度を600℃以下に低くする。また、ESO膜43の堆積手法によっては、ESO膜43中に格子欠陥等が多数生じ、アニーリング温度を1000℃以上に上げなければならない必要性が生じるが、その場合には、ESO膜43の作製、アニーリングプロセスをスイッチング変調素子45の作製プロセスの前段階に持ってくることも可能である。
【0078】
(4)次に、図13(d)に示すように、ESO膜43上に、ITO膜47を成膜し、これらのパターニングを行うことで、光送信部44を形成する。
【0079】
更に、前記SiO2 膜58を再度パターニングし、SiO2 膜58にソース電極55、ドレイン電極56、ゲート電極57への上面への穴開けを行った後、ソース電極55に接触する金属電極60、ドレイン電極56に接触する金属電極61、ゲート電極57へ接触する金属電極62を成膜する。ドレイン電極56に接触する金属電極61は、前記ITO膜47にも接触させる。
【0080】
さらに、p型単結晶Si基板42のAl層42aに電源部(直流電源)Eの陽極を接続するとともに、前記ソース電極55に接触する金属電極60を接地することにより、図12に示す光送信素子41を得ることができる。
【0081】
この光送信素子41の等価回路を図14に示す。
【0082】
本発明の光送信素子41は、入力にFETをオンする以上の信号が入力された時に、光送信部が発光するものである。
【0083】
本実施例の光送信素子41は一枚のp型単結晶Si基板42上に、ESO膜43を用いた光送信部44と、この光送信部44から送出される光信号を入力電気信号に応じて変調するスイッチング変調素子45とを形成したものである。p型単結晶Siからなる単結晶Si基板42は、GaAs等の化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ESO膜43を用いた光送信部44と、この光送信部44を変調する、入力信号49によってオンオフ制御されるスイッチング変調素子45とを従来の半導体製造プロセスにより容易に組み込むことができ、したがって、本実施例の光送信素子41は、低コストで信頼性も良好となる。
【0084】
また、光送信部44としてESO膜43を用いているので、簡便で優れた光送信機能を発揮させることができる。
【0085】
さらに、p型単結晶Si基板42上にスイッチング変調素子45と、光送信部44とをモノリシックに形成したので、単一のウエハ上に画素としての光送信部44とそのスイッチング変調素子45とを高密度に搭載でき、高集積度を図ることができる。
【0086】
次に、前記光送信素子41を多数マトリックス状に展開して構成したより実用的な光送信素子41Aについて図15乃至図17を参照して説明する。
【0087】
図15、図16に示す光送信素子41Aは、複数の光送信素子41の各光送信部44を一枚のp型単結晶Si基板42上に列設する構成としたものである。
【0088】
そして、各光送信部44に対して各スイッチング変調素子45に図17に示すように、入力信号を、1,1,1,0,1,0,0,1,0…,1,0,1,0,1,0…(FET48がONする閾値電圧以上が1で、それ以外は0)というように電圧信号として供給することにより、各光送信部44から各々変調された光信号を受光部70の各受光素子71にパラレルに送る光多重送信が可能となる。
【0089】
このように構成したので、この第4実施例によれば、次のような効果を奏することができる。
【0090】
(1)低コストで信頼性も高く優れた光送信機能を発揮させることが可能な光送信素子を提供することができる。
【0091】
(2)変調素子を、p型単結晶Siの半導体基板上に光送信部とモノリシックに形成したので、単一のウエハ上に光送信部とその変調素子とを高密度に搭載でき、集積度が高く実用価値の大きい光送信素子を提供することができる。
【0092】
次に、本発明の第5実施例について説明する。
【0093】
図18は本発明の第5実施例を示す第1の光−光変換素子の概略構成図、図19はその光−光変換素子にバイアスを加えていないときのバンド図、図20はその光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。
【0094】
図18に示すように、この光−光変換素子は、受光素子であるホトダイオード82と発光素子84とを垂直方向に集積したものである。ホトダイオード82は、p型単結晶Si基板92の裏面にn+ 型単結晶Si層94を作製し、pn接合で形成したものである。n+ 型単結晶Si層94上にはAl電極86aを形成している。また、発光素子84は、p型単結晶Si基板92の表面にESO層96を形成し、さらにその上にはITO膜で透明電極86bを形成している。この光−光変換素子にバイアスを加えていないときのバンド図を図19に示す。
【0095】
次に、図18に示す光−光変換素子の製法について説明する。
【0096】
上記実施例にのっとって作製されたESO/Siの裏面にn+ 型単結晶Si層94を形成する。このn+ 型単結晶Si層94はイオン注入法又は拡散法を用いて作製する。そして、n+ 型単結晶Si層94上にAlを蒸着してオーミックコンタクトをとり、Al電極86aを形成する。
【0097】
最後に、電子ビーム蒸着装置を用い、ESO膜96上にITO膜を堆積させて透明電極86bを形成することにより、図18に示す光−光変換素子を得ることができる。
【0098】
次に、第1の光−光変換素子の動作について説明する。
【0099】
図20に示すように、光−光変換素子に電圧を加えると、ホトダイオード82は逆バイアス状態になり、発光素子84は順バイアス状態になる。ホトダイオード82側から光が入射すると、p型単結晶Si基板92で電子と正孔の対が光励起されて生成する。そして、これらのキャリアのうち、電子はn+ 型単結晶Si層94に移動し、正孔はESO膜96に移動する。また、発光素子84には順バイアスが加わるため、ESO膜96には、n型のITO膜から電子が注入されるので、ESO膜96で電子と正孔が再結合して、光が放射される。
【0100】
単結晶Siのエネルギーギャップは、1.12eVであるので、この光−光変換素子では、波長1.1μmの近赤外光まで感知することができる。しかも、ESO膜96は、波長400〜800nmの白色の光を発光するので、この光−光変換素子では、赤外光を入射させて可視光を放出させることができる。尚、ホトダイオード82側から光が入射しない場合には、n+ 型単結晶Si層94とp型単結晶Si基板92が逆バイアス状態であるため、正孔がESO膜96に注入されないので、発光しない。
【0101】
この発光素子と、Siを用いて形成した受光素子とを垂直方向に集積することによって、光−光変換素子をすべてSiで作製することができるので、化合物半導体を用いて作製した従来のものに比べて、構造が簡易で、製造コストが安く、しかも信頼性を高めることができ、また、幅が12インチ以上の大きい面積のものであっても作ることができるという利点がある。したがってこの第1の光−光変換素子は、光コンピュータ用素子や波長変換素子等として用いるのに好適である。
【0102】
次に、本発明の第5実施例の第2の光−光変換素子について図面を参照して説明する。図21は本発明の第5実施例の第2の光−光変換素子の概略構成図、図22はこの光−光変換素子にバイアスを加えていない場合のバンド図、図23はこの光−光変換素子にバイアスを加えた場合のバンド図、図24はこの光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【0103】
第2の光−光変換素子が第1の光−光変換素子と異なる点は、受光素子としてホトトランジスタ82aを用いた点である。ホトトランジスタ82aは、p型単結晶Si基板92下にn型単結晶Si層99とp+ 型単結晶Si層100とを形成したpnp構造のものである。その他の構成は第1の光−光変換素子と同様であり、第1の光−光変換素子と同様の構成を有するものには同一の符号を付すことによりその詳細な説明を省略する。
【0104】
この第2の光−光変換素子にバイアスを加えていない場合のバンド図を図22に示す。
【0105】
第2の光−光変換素子を作製するには、上記実施例で作製したESO/Siのp型単結晶Si基板92の裏面にn型単結晶Si層99をエピタキシャル成長させて形成する。
【0106】
そして、n型単結晶Si層99上に拡散法またはイオン注入法によりp+ 型単結晶Si層100を形成することにより、ホトトランジスタ82aが形成される。また、p+ 型単結晶Si層100上にAlを蒸着してオーミックコンタクトをとり、Al電極86aを形成する。
【0107】
最後に、ESO膜96上に、ITO膜で透明電極86bを形成して、図21に示す光−光変換素子を得ることができる。
【0108】
次に、第2の光−光変換素子の動作について説明する。
【0109】
まず、図23に示すように、光−光変換素子に電圧を加えると、ホトトランジスタ82aのp+ 型単結晶Si層100とn型単結晶Si層99は順バイアス状態に、n型単結晶Si層99とp型単結晶Si基板92は逆バイアス状態になる。また、発光素子84は順バイアス状態になる。このとき、ホトトランジスタ82aでは、電圧は主にn型単結晶Si層99とp型単結晶Si基板92との間にかかるため、p+ 型単結晶Si層100の正孔は、p型単結晶Si基板92には注入されない。
【0110】
そして、ホトトランジスタ82a側から光が入射すると、図24に示すように、p型単結晶Si基板92で光が吸収され、電子と正孔の対が生成される。これらのキャリアのうち、電子はn型単結晶Si層99に移動し、そこに溜まる。このため、p+ 型単結晶Si層100とn型単結晶Si層99はより順バイアス状態となり、p+ 型単結晶Si層100とn型単結晶Si層99間の正孔に対する障壁が小さくなる。したがって、p+ 型単結晶Si層100の正孔は、n型単結晶Si層99及びp型単結晶Si基板92を通過し、p型単結晶Si基板92で生成された正孔と共に、ESO膜96に移動する。ESO膜96には、ITO膜86bから電子が注入されるため、ESO膜96で電子と正孔の再結合が起こり、可視光が放射される。
【0111】
第2の光−光変換素子では、受光素子としてホトトランジスタを用いたことにより、応答速度がホトダイオードを用いた場合に比べて遅くなるが、光増幅ができ、発光輝度を増やすことができる。その他の効果は第1の光−光変換素子と同様である。
【0112】
また、上記の各実施例において、ITO膜の代わりに、例えばAu層を直接形成してもよい。図25にその光−光変換素子の概略構成図、図26にその光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図を示す。なお、図18と同じ部分については、同じ符号を付してそれらの説明は省略するが、この場合も構造が非常に簡単になるが、発光輝度が小さくなるという欠点がある。
【0113】
このように、第5実施例によれば、発光素子をp型半導体とn型半導体とででESO膜を挟んだ構成としたことにより、発光層であるESO膜に電子や正孔が入り易くなり、良好な発光素子を得ることができるので、この発光素子と受光素子とをSiを用いて垂直方向に集積することによって、従来のように化合物半導体で作製した場合に比べて製造コストが安く、信頼性を高めることができ、また大きい面積のものであっても作ることができる。
【0114】
したがって光コンピュータ用素子や波長変換素子等として用いるのに好適な光−光変換素子を提供することができる。
【0115】
次に、本発明の第6実施例について詳細に説明する。
【0116】
図27は本発明の第6実施例を示す表示装置の断面図である。
【0117】
この図に示すように、この表示装置101は、p型の単結晶Si基板102上に、ESO膜103を用いた構造の発光素子104と、この発光素子104を選択するスイッチ素子105とを形成したものである。発光素子104は、p型単結晶Si基板102の一方の端部側に形成したESO膜103と、このESO膜103上に形成したITO膜107とを具備している。前記スイッチ素子105は、単結晶Si基板102上に積層構造に成膜したトランジスタ108により構成されている。
【0118】
次いで、表示装置101の製造工程について、図28を参照して説明する。
【0119】
(1)まず、図28(a)に示すように、一面にAl(又はAu)102aを蒸着してオーミック接触させたp型単結晶Si基板102を用意し、このp型単結晶Si基板102の他面に絶縁層としてのSiO2 膜111をプラズマCVD、スパッタ、熱酸化のいずれかの方法により成膜する。次に、SiO2 膜111のパターニングを行なった後、イオン注入又は拡散によりp型単結晶Si基板102の上部に一対のn+ 層112,113を形成するとともに、SiO2 膜111を貫いて一対のn+ 層112,113に接触するAl又はCr又はITO等からなる内部電極層114を成膜する。
【0120】
(2)次に、図28(b)に示すように、その内部電極層114をパターニングして、一対のn+ 層112,113に接触したソース電極115、ドレイン電極116及び前記SiO2 膜111上のゲート電極117を形成する。
【0121】
(3)次に、図28(c)に示すように、前記SiO2 膜111をパターニングし、プラズマCVD又はスパッタにより、絶縁層としてのSiO2 膜(又はSi3 N4 膜)118をソース電極115、ドレイン電極116、ゲート電極117を覆うように成膜し、パターニングする。次に、単結晶Si基板102上の上述したスイッチ素子105の形成領域の隣にESO膜103を作製する。この時、前記スイッチ素子105の性能を損失しないように、ESO膜103のアニーリング温度を600℃以下に低くする。また、ESO膜103の堆積手法によっては、ESO膜103中に格子欠陥等が多数生じ、アニーリング温度を1000℃以上に上げなければならない必要性が生じるが、その場合には、ESO膜103の作製、アニーリングプロセスをスイッチ素子105の作製プロセスの前段階に持ってくることも可能である。
【0122】
(4)次に、図28(d)に示すように、ESO膜103上に、ITO膜107を成膜し、これらのパターニングを行なうことで、発光素子104を形成する。さらに、SiO2 膜118を再度パターニングし、SiO2 膜118上にドレイン電極116、ゲート電極117への上面への穴開けを行なった後、ドレイン電極116に接触する金属電極121、ゲート電極117へ接触する金属電極122を成膜する。ドレイン電極116に接触する金属電極121は、前記ITO膜107にも接触させる。
【0123】
このような製造方法により、図27に示す発光素子104、トランジスタ108が一画素に形成された表示装置101を得ることができる。この表示装置101の等価回路を図29に示す。
【0124】
本実施例の表示装置101は、一枚の単結晶Si基板102上に、ESO膜103を用いた構造の発光素子104と、この発光素子104を選択するスイッチ素子105とを形成したものである。単結晶Siからなるp型単結晶Si基板102は、化合物半導体を用いた基板に比べ、そのコストが安く、物理的な信頼性も高いので、ESO膜103を用いた構造の発光素子104とこの発光素子104を選択するスイッチ素子105とを従来の半導体製造プロセスにより容易に組み込むことができる。
【0125】
したがって、本実施例の表示装置101は、低コストで信頼性も良好となる。
【0126】
また、発光素子として、ESO膜を用いているので、簡便で優れた表示機能を発揮させることができる。
【0127】
さらに、駆動回路を、単結晶Si基板上に表示装置とモノリシックに形成できるので、単一のウエハ上に表示装置とそのスイッチ素子とを高密度に搭載できる。
【0128】
次に、上述した表示装置101を多数マトリックス状に展開して構成したより実用的な表示装置101Aについて図30、図31、図32を参照して説明する。
【0129】
図30に等価的に示す表示装置101Aは、図28及び図29に示した各発光素子104を単位画素として、480行×480列のマトリックス状に構成したものである。
【0130】
そして、各発光素子204を選択する選択素子205の各ソース電極215を列方向に配置したデータ線…,j−1,j,j+1,…に各々接続し、各ゲート電極222を行方向に配置したゲート線…,i−1,i,i+1,…に各々接続している。
【0131】
このような構成の表示装置101Aにおいて、1分間に60枚の画像を表示しようとすると、ゲート線…,i−1,i,i+1,…には、図示しない駆動回路、たとえばシフトレジスタで(1/60)×(1/480)=34μsecのパルスを順次送ればよい。また、データについては、34μsecの間に、1,2,…,j−1,j,j+1,…の各画素にデータを加える必要があるので、34μsec/480=71nsecのパルスをデータ線…,j−1,j,j+1,…に順次送ればよい。この場合、メモリに1ライン分ためておいて1ライン一括して送るようにすることも可能である。
【0132】
また、各発光素子204の発光制御は以下のようにして行なう。
【0133】
例えば、(i,j)の発光素子204を明らかにしようとすれば、iにゲートパルスが、jにデータパルスが同時に入るようにすればよい。また、ゲート線i−1にゲートパルスを送り、データ線1,3,…,j,j+2,…にデータ線を送った場合には、図32に示すように、(i−1,1),(i−1,3),…,(i−1,j),(i−1,j+2),…の各発光素子204が発光し、これらの間の各発光素子204は発光しない。
【0134】
図33は、既述した構成の表示装置101Aのゲート線…,i−1,i,i+1,…用に垂直シフトレジスタ332を、データ線…,j−1,j,j+1,…用に水平シフトレジスタ331を組み込んだ表示装置101Bを示す。
【0135】
また、図34は、記述した構成の表示装置101Aのゲート線…,i−1,i,i+1,…用に垂直シフトレジスタ332を、データ線…,j−1,j,j+1,…用にメモリ333を組み込んだ表示装置101Cを示す。
【0136】
このような表示装置101B,101Cの場合、駆動回路(垂直シフトレジスタ332、水平シフトレジスタ331、メモリ333)は1ウエハ上ではなく外付けしワイヤボンディングにより接続してもよいが、1つのウエハ上にモノリシックに組み込んだ方が集積度の向上を図る上でより利点が多い。
【0137】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【0138】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下の効果を奏する。
【0139】
(1)低コストで信頼性も高く優れた表示機能を発揮させることが可能な表示装置を提供することができる。
【0140】
(2)駆動回路を単結晶Siの半導体基板上に表示装置とモノリシックに形成したので、単一のウエハ上に表示装置と素子とその駆動回路とを高密度に搭載でき、集積度が高く実用価値の大きい表示装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示す発光薄膜を有する発光素子の構成図である。
【図2】 本発明の第1実施例を示す発光薄膜を有する発光素子の発光状態を示す図である。
【図3】 本発明の第1実施例を示す発光薄膜を有する発光素子のエレクトロルミネッセンスのスペクトル図である。
【図4】 本発明の第1実施例を示す発光薄膜を有する発光素子の電流電圧特性図である。
【図5】 本発明の第1実施例を示す発光素子の電流に対する発光強度を示す図である。
【図6】 本発明の第1実施例を示す発光素子から得られるエレクトロルミネッセンスの時間応答特性を示す図である。
【図7】 本発明の第2実施例を示す光結合素子の概略構成図である。
【図8】 本発明の第3実施例を示す光結合回路素子の概略構成図である。
【図9】 本発明の第3実施例を示す光結合回路素子の製造工程断面図である。
【図10】 本発明の第3実施例を示す光結合回路素子の発光試験を行う構成図である。
【図11】 本発明の第3実施例を示す光結合回路素子の動作電流の波形を示す図である。
【図12】 本発明の第4実施例を示す光送信素子の概略構成図である。
【図13】 本発明の第4実施例を示す光送信素子の製造工程断面図である。
【図14】 本発明の第4実施例を示す光送信素子の等価回路図である。
【図15】 本発明の第4実施例を示す光送信素子を多数マトリックス状に展開して構成した回路図である。
【図16】 本発明の第4実施例を示す複数の光送信素子の各光送信部を一枚の単結晶Si基板上に列設した状態を示す図である。
【図17】 本発明の第4実施例を示す光送信素子の光送信部に対して各スイッチング変調素子への入力信号を示す図である。
【図18】 本発明の第5実施例を示す第1の光−光変換素子の概略構成図である。
【図19】 本発明の第5実施例を示す第1の光−光変換素子にバイアスを加えていないときのバンド図である。
【図20】 本発明の第5実施例を示す第1の光−光変換素子にバイアスを加え且つ光へ照射したときのバンド図である。
【図21】 本発明の第5実施例を示す第2の光−光変換素子の概略構成図である。
【図22】 本発明の第5実施例を示す第2の光−光変換素子にバイアスを加えていない場合のバンド図である。
【図23】 本発明の第5実施例を示す第2の光−光変換素子にバイアスを加えた場合のバンド図である。
【図24】 本発明の第5実施例を示す第2の光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【図25】 本発明の光−光変換素子のITO膜の代わりに、Au層を直接形成した場合の光−光変換素子の概略構成図である。
【図26】 図25に示す光−光変換素子にバイアスを加え且つ光を照射した場合のバンド図である。
【図27】 本発明の第6実施例を示す表示装置の断面図である。
【図28】 本発明の第6実施例を示す表示装置の製造工程断面図である。
【図29】 本発明の第6実施例を示す表示装置の等価回路図である。
【図30】 本発明の第6実施例を示す表示装置を多数マトリックス状に展開して構成した表示装置を示す図である。
【図31】 図30に示す表示装置のゲートに印加されるパルス(その1)を示す図である。
【図32】 図30に示す表示装置のゲートに印加されるパルス(その2)を示す図である。
【図33】 図30に示す表示装置のゲート線に垂直シフトレジスタを、データ線に水平シフトレジスタを組み込んだ表示装置を示す図である。
【図34】 図30に示す表示装置のゲート線に垂直シフトレジスタを、データ線にメモリを組み込んだ表示装置を示す図である。
【符号の説明】
1,25 Si基板
2 発光薄膜
3,13,16,86b ITO透明電極
4,17,34,35,86a Al電極
E 直流電源
10,24,42,92,100,102 p型単結晶Si基板
11,84,104,204 発光素子
12,23,43,96,103 ESO膜
14,26,71 受光素子
15,30 ESO膜またはn型の微結晶を含有する非晶質SiC層
18 石英ガラス
19 バリウムホウケイ酸ガラス
21 光結合回路素子
22,41,41A 光送信素子
28 下部ITO膜
29,32,51,111,118 SiO2 膜
31 上部ITO膜
33 透明な接着剤
36 パルス発振器
37 電流計
42a,102a Al(又はAu)層
44 光送信部
45 スイッチング変調素子
47,107 ITO膜
48 FET
49 入力信号
52,53 n+ 層
54,114 内部電極層
55,115,215 ソース電極
56,116 ドレイン電極
57,117,222 ゲート電極
58 SiO2 膜(又はSi3 N4 膜)
60,61,62,121,122 金属電極
70 受光部
82 ホトダイオード
82a ホトトランジスタ
94 n+ 型単結晶Si層
99 n型単結晶Si層
101,101A,101B,101C 表示装置
105 スイッチ素子
108 トランジスタ
112,113 n+ 層
205 選択素子
331 水平シフトレジスタ
332 垂直シフトレジスタ
333 メモリ
Claims (2)
- Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行うEu3 SiO3 又はEu2 SiO4 からなる発光薄膜の製造方法。
- Si基板上に、EuSi2 をSiと共にスパッタし、次いでアニーリング処理を施し、前記スパッタリング時又はアニーリング時は酸素を加えた雰囲気ガス中で処理を行ってEu3 SiO3 又はEu2 SiO4 からなる発光薄膜を作製し、該発光薄膜上にITO電極を形成することを特徴とする光デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11474799A JP3637236B2 (ja) | 1999-04-22 | 1999-04-22 | 発光薄膜及びその光デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11474799A JP3637236B2 (ja) | 1999-04-22 | 1999-04-22 | 発光薄膜及びその光デバイスの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004344140A Division JP4163174B2 (ja) | 2004-11-29 | 2004-11-29 | 発光薄膜及びその光デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000306674A JP2000306674A (ja) | 2000-11-02 |
JP3637236B2 true JP3637236B2 (ja) | 2005-04-13 |
Family
ID=14645670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11474799A Expired - Fee Related JP3637236B2 (ja) | 1999-04-22 | 1999-04-22 | 発光薄膜及びその光デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3637236B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4566663B2 (ja) | 2004-03-26 | 2010-10-20 | キヤノン株式会社 | 発光材料及びその製造方法 |
WO2008108254A1 (en) * | 2007-03-07 | 2008-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting element and light-emitting device |
CN101840999B (zh) * | 2010-03-25 | 2012-10-10 | 北京大学 | 一种硅基有机电致发光器件及其制备方法 |
JP2022073188A (ja) | 2020-10-30 | 2022-05-17 | 国立大学法人東北大学 | 表示装置 |
WO2023152886A1 (ja) * | 2022-02-10 | 2023-08-17 | 日本電信電話株式会社 | 蛍光体膜の形成方法 |
-
1999
- 1999-04-22 JP JP11474799A patent/JP3637236B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000306674A (ja) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5285078A (en) | Light emitting element with employment of porous silicon and optical device utilizing light emitting element | |
JP4071360B2 (ja) | 半導体装置 | |
JP4780637B2 (ja) | エレクトロルミネッセンスデバイス | |
KR100688006B1 (ko) | 투명전도막의 제조방법 및 화합물반도체발광소자의제조방법 | |
US7589464B2 (en) | Nanotip electrode electroluminescence device with contoured phosphor layer | |
Rutz | Ultraviolet electroluminescence in AlN | |
WO2005071764A1 (ja) | 量子ドット分散発光素子およびその製造方法 | |
CN111653652B (zh) | 一种硅基铒掺杂镓酸锌薄膜电致发光器件及其制备方法 | |
US20230246115A1 (en) | The Preparation Method and Application of An Er Doped Ga2O3 Film | |
JP3637236B2 (ja) | 発光薄膜及びその光デバイスの製造方法 | |
JP4162042B2 (ja) | 薄膜作製方法 | |
KR20100010827A (ko) | 발광다이오드 및 그 제조방법 | |
JP4163174B2 (ja) | 発光薄膜及びその光デバイス | |
KR20100130990A (ko) | 광전자 발광 구조 | |
JP3835830B2 (ja) | 短波長発光素子 | |
JP2001068728A (ja) | AlGaInP発光ダイオード | |
JP2013505574A (ja) | 半導体発光素子 | |
JP3514542B2 (ja) | 輝度変調型ダイヤモンド発光素子 | |
KR100759689B1 (ko) | 유기 전계 발광표시장치 | |
JPH05206514A (ja) | 発光素子 | |
Zhang et al. | Voltage-controlled electroluminescence from SiO2 films containing Ge nanocrystals and its mechanism | |
JP3693436B2 (ja) | ZnSe基板上に成長した発光素子 | |
CN116190410A (zh) | 一种用于光学交互显示的uvpt(bjt)-led的集成器件及其制备方法 | |
JPH0529235A (ja) | 高純度層を有するGaAs素子の製造方法 | |
KR100719915B1 (ko) | 산화아연을 이용한 단파장 발광소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |