JP3405773B2 - 微小電界放出陰極装置およびその製造方法 - Google Patents
微小電界放出陰極装置およびその製造方法Info
- Publication number
- JP3405773B2 JP3405773B2 JP22619293A JP22619293A JP3405773B2 JP 3405773 B2 JP3405773 B2 JP 3405773B2 JP 22619293 A JP22619293 A JP 22619293A JP 22619293 A JP22619293 A JP 22619293A JP 3405773 B2 JP3405773 B2 JP 3405773B2
- Authority
- JP
- Japan
- Prior art keywords
- tip
- hot electron
- layer
- electrode
- emitter tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は，微小電界放出陰極装置
およびその製造方法に関する。
およびその製造方法に関する。
【０００２】近年，半導体デバイス製造技術を用いて微
小真空管を集積化して，真空ＩＣを作製する機運が高ま
ってきた。
小真空管を集積化して，真空ＩＣを作製する機運が高ま
ってきた。
【０００３】電子の速度は，半導体中では飽和速度に制
限されるが，真空中では光速である。したがって，真空
ＩＣは，高速デバイスへの可能性がある。また，電荷輸
送媒体としての真空は，放射線損傷，絶縁耐圧などの点
で半導体より優れているので，この点からも真空ＩＣの
実用化が望まれる。
限されるが，真空中では光速である。したがって，真空
ＩＣは，高速デバイスへの可能性がある。また，電荷輸
送媒体としての真空は，放射線損傷，絶縁耐圧などの点
で半導体より優れているので，この点からも真空ＩＣの
実用化が望まれる。
【０００４】真空ＩＣを構成する微小真空管の微小電界
放出陰極は，半導体の微細加工技術を用いて作製され
る。微小電界放出陰極は，サイズがミクロンオーダーな
ので，高密度の集積化が可能である。
放出陰極は，半導体の微細加工技術を用いて作製され
る。微小電界放出陰極は，サイズがミクロンオーダーな
ので，高密度の集積化が可能である。
【０００５】また，微小電界放出陰極は，電子源として
の性能を考えた場合，熱陰極に比べて高効率，高輝度な
どの利点を有する。
の性能を考えた場合，熱陰極に比べて高効率，高輝度な
どの利点を有する。
【０００６】さらに，微小電界放出陰極から放出された
電子は真空中を通過するので，固体素子より高速で移動
できる。
電子は真空中を通過するので，固体素子より高速で移動
できる。
【０００７】これらの特徴をいかして，微小電界放出陰
極は，高速演算素子，薄型の高輝度ディスプレイ装置な
どへの応用が期待されている。
極は，高速演算素子，薄型の高輝度ディスプレイ装置な
どへの応用が期待されている。
【０００８】
【従来の技術】微小電界放出陰極の構造例を説明する。
【０００９】図１４は，縦型微小電界放出陰極の例を示
す図である。
す図である。
【００１０】図中，５１は基板，５２はカソード電極，
５３は絶縁層，５４はエミッタティップ，５５はゲート
電極である。
５３は絶縁層，５４はエミッタティップ，５５はゲート
電極である。
【００１１】図に示すように，縦型微小電界放出陰極
は，円錐またはウエッジ状のエミッタティップ５４と，
電子引き出し用のゲート電極５５とから構成されてい
る。
は，円錐またはウエッジ状のエミッタティップ５４と，
電子引き出し用のゲート電極５５とから構成されてい
る。
【００１２】エミッタティップ５４とゲート電極５５と
の間に電圧を印加すると，エミッタティップ５４の先端
に大きな電界がかかり，電界放出が起きる。その結果，
エミッタティップ５４の先端から電子が放出される。
の間に電圧を印加すると，エミッタティップ５４の先端
に大きな電界がかかり，電界放出が起きる。その結果，
エミッタティップ５４の先端から電子が放出される。
【００１３】図１５は，平面型微小電界放出陰極の例を
示す図である。
示す図である。
【００１４】図中，６１は基板，６２はカソード電極，
６３はエミッタティップ，６４はゲート電極である。
６３はエミッタティップ，６４はゲート電極である。
【００１５】図に示すように，平面型微小電界放出陰極
は，ウエッジ状のエミッタティップ６３および電子引き
出し用のゲート電極６４が平面内に配置された構造をし
ている。
は，ウエッジ状のエミッタティップ６３および電子引き
出し用のゲート電極６４が平面内に配置された構造をし
ている。
【００１６】エミッタティップ６３とゲート電極６４と
の間に電圧を印加すると，エミッタティップ６３の先端
に大きな電界がかかり，電界放出が起きる。その結果，
エミッタティップ６３の先端から電子が放出される。
の間に電圧を印加すると，エミッタティップ６３の先端
に大きな電界がかかり，電界放出が起きる。その結果，
エミッタティップ６３の先端から電子が放出される。
【００１７】次に，図１６を用いて微小電界放出陰極の
具体例を説明する。同図は，特開昭６０−１８００４０
号公報で提案されたものであり，エミッタティップ先端
にｐｎ接合を形成した構造の微小電界放出陰極である。
具体例を説明する。同図は，特開昭６０−１８００４０
号公報で提案されたものであり，エミッタティップ先端
にｐｎ接合を形成した構造の微小電界放出陰極である。
【００１８】図１６において，７１はシリコン基板，７
２はエミッタティップ，７３はｐ+層，７４はｐ層，７
５はｎ+ 領域，７６はｐ+ 領域，７７は絶縁膜，７８は
ゲート電極である。
２はエミッタティップ，７３はｐ+層，７４はｐ層，７
５はｎ+ 領域，７６はｐ+ 領域，７７は絶縁膜，７８は
ゲート電極である。
【００１９】本例の微小電界放出陰極は，図１６に示す
ように，エミッタティップ７２の先端部の表面に形成さ
れたｎ+ 領域７５と，エミッタティップ７２の先端部の
内部に形成されたｐ+ 領域７６とでｐｎ接合が形成され
ている。
ように，エミッタティップ７２の先端部の表面に形成さ
れたｎ+ 領域７５と，エミッタティップ７２の先端部の
内部に形成されたｐ+ 領域７６とでｐｎ接合が形成され
ている。
【００２０】図１７は，エミッタティップ先端部のエネ
ルギーバンド図であり，図１６に示す微小電界放出陰極
に電圧を印加して電子放出を行っているときのエミッタ
ティップ先端部のエネルギーバンドを示している。
ルギーバンド図であり，図１６に示す微小電界放出陰極
に電圧を印加して電子放出を行っているときのエミッタ
ティップ先端部のエネルギーバンドを示している。
【００２１】図１６に示す微小電界放出陰極では，エミ
ッタティップ７２の先端部の表面に形成されたｎ+ 領域
７５と，エミッタティップ７２の先端部の内部に形成さ
れたｐ+ 領域７５とで形成されるｐｎ接合に充分な逆バ
イアス電圧を印加すると，図１７に示すように，アバラ
ンシェ（雪崩）増倍が起こり，エミッタティップ７２の
表面に形成されたｎ+ 領域７５中のキャリア（電子）濃
度が高まる。
ッタティップ７２の先端部の表面に形成されたｎ+ 領域
７５と，エミッタティップ７２の先端部の内部に形成さ
れたｐ+ 領域７５とで形成されるｐｎ接合に充分な逆バ
イアス電圧を印加すると，図１７に示すように，アバラ
ンシェ（雪崩）増倍が起こり，エミッタティップ７２の
表面に形成されたｎ+ 領域７５中のキャリア（電子）濃
度が高まる。
【００２２】また，エミッタティップ７２の先端は，印
加される強電界に起因するショットキー効果により仕事
関数が低減する。
加される強電界に起因するショットキー効果により仕事
関数が低減する。
【００２３】以上の結果，図１６に示す微小電界放出陰
極では，平らなウェハ表面に作製されたアバランシェ・
ダイオード構造の微小電界放出陰極（例えば，J.Appl.P
hys.,51(1980)3780)などに比べて，効率良く電子放出が
行われる。
極では，平らなウェハ表面に作製されたアバランシェ・
ダイオード構造の微小電界放出陰極（例えば，J.Appl.P
hys.,51(1980)3780)などに比べて，効率良く電子放出が
行われる。
【００２４】
【発明が解決しようとする課題】一般に，微小電界放出
陰極において，駆動回路の消費電力を低減させるためな
どの点から，電子放出特性を低電圧化させることは重要
な問題である。
陰極において，駆動回路の消費電力を低減させるためな
どの点から，電子放出特性を低電圧化させることは重要
な問題である。
【００２５】図１６に示す従来の微小電界放出陰極で
は，アバランシェ増倍を用いているので，電子は，シリ
コン原子と衝突して電子と正孔とを発生させているた
め，絶えずエネルギーは緩和している（つまり，格子に
エネルギーを奪われている）。その結果，エミッタティ
ップからの電子放出効率は，あまり高くならない。
は，アバランシェ増倍を用いているので，電子は，シリ
コン原子と衝突して電子と正孔とを発生させているた
め，絶えずエネルギーは緩和している（つまり，格子に
エネルギーを奪われている）。その結果，エミッタティ
ップからの電子放出効率は，あまり高くならない。
【００２６】したがって，従来の微小電界放出陰極に
は，電子放出特性を低電圧化させることができない，と
いう問題があった。
は，電子放出特性を低電圧化させることができない，と
いう問題があった。
【００２７】本発明は，上記の問題点を解決して，電子
放出効率を高めることにより，電子放出特性の低電圧化
を実現することのできる，微小電界放出陰極装置および
その製造方法を提供することを目的とする。
放出効率を高めることにより，電子放出特性の低電圧化
を実現することのできる，微小電界放出陰極装置および
その製造方法を提供することを目的とする。
【００２８】
【課題を解決するための手段】上記の目的を達成するた
めに，本発明に係る微小電界放出陰極装置およびその製
造方法は，次のように構成される。 （１） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップが，該エミッタティップの内側に形成され
たホットエレクトロン供給層と，前記エミッタティップ
の外側に形成されたホットエレクトロン通過層と，前記
ホットエレクトロン供給層と前記ホットエレクトロン通
過層との間に設けられた絶縁層とを有し，前記ホットエ
レクトロン供給層と前記ホットエレクトロン通過層との
間に設け られた絶縁層が，前記エミッタティップの先端
部において，前記エミッタティップの他の部分よりも膜
厚が薄く形成されており，前記ホットエレクトロン供給
層および前記ホットエレクトロン通過層に，それぞれ独
立に電圧を印加する手段が設けられているように構成す
る。 （２） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップが，該エミッタティップの内側に形成され
たホットエレクトロン供給層と，前記エミッタティップ
の外側に形成されたホットエレクトロン通過層と，前記
ホットエレクトロン供給層と前記ホットエレクトロン通
過層との間に設けられた絶縁層とを有し，前記ホットエ
レクトロン通過層が，Ａｓ，Ｓｂ，Ｂｉのいずれかから
成るものであり，前記ホットエレクトロン供給層および
前記ホットエレクトロン通過層に，それぞれ独立に電圧
を印加する手段が設けられているように構成する。 （３） 前項１または２において，前記ホットエレクト
ロン供給層と前記ホットエレクトロン通過層との間に設
けられた絶縁層が，陽極酸化により形成されているよう
に構成する。 （４） 前項（１）乃至（３）のうちの１項において，
前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層のうち，エミッタテ
ィップ先端部の絶縁層の膜厚と，前記ホットエレクトロ
ン通過層の膜厚との合計膜厚が，前記ホットエレクトロ
ン通過層の静電遮蔽距離と略一致するか，あるいはそれ
以下に形成されているように構成する。 （５） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と、前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置の製造方法におい
て，基板上に，ホットエレクトロン供給層用電極膜を形
成する工程と，該ホットエレクトロン供給層用電極膜上
に，第１の絶縁層を形成する工程と，該第１の絶縁層上
に，ホットエレクトロン通過層用電極膜，第２の絶縁
層，およびゲート電極膜を順次形成する工程と，前記ゲ
ート電極膜，第２の絶縁層，ホットエレクトロン通過層
用電極膜，および第１の絶縁層を貫通する孔部を形成し
た後，該孔部底面の前記ホットエレクトロン供給層用電
極膜上に，突状のホットエレクトロン供給層を形成する
工程と，該ホットエレクトロン供給層の表面に第３の絶
縁層を形成する工程と，該第３の絶縁層の表面に，ホッ
トエレクトロン通過層を形成する工程とを含むように構
成する。
めに，本発明に係る微小電界放出陰極装置およびその製
造方法は，次のように構成される。 （１） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップが，該エミッタティップの内側に形成され
たホットエレクトロン供給層と，前記エミッタティップ
の外側に形成されたホットエレクトロン通過層と，前記
ホットエレクトロン供給層と前記ホットエレクトロン通
過層との間に設けられた絶縁層とを有し，前記ホットエ
レクトロン供給層と前記ホットエレクトロン通過層との
間に設け られた絶縁層が，前記エミッタティップの先端
部において，前記エミッタティップの他の部分よりも膜
厚が薄く形成されており，前記ホットエレクトロン供給
層および前記ホットエレクトロン通過層に，それぞれ独
立に電圧を印加する手段が設けられているように構成す
る。 （２） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップが，該エミッタティップの内側に形成され
たホットエレクトロン供給層と，前記エミッタティップ
の外側に形成されたホットエレクトロン通過層と，前記
ホットエレクトロン供給層と前記ホットエレクトロン通
過層との間に設けられた絶縁層とを有し，前記ホットエ
レクトロン通過層が，Ａｓ，Ｓｂ，Ｂｉのいずれかから
成るものであり，前記ホットエレクトロン供給層および
前記ホットエレクトロン通過層に，それぞれ独立に電圧
を印加する手段が設けられているように構成する。 （３） 前項１または２において，前記ホットエレクト
ロン供給層と前記ホットエレクトロン通過層との間に設
けられた絶縁層が，陽極酸化により形成されているよう
に構成する。 （４） 前項（１）乃至（３）のうちの１項において，
前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層のうち，エミッタテ
ィップ先端部の絶縁層の膜厚と，前記ホットエレクトロ
ン通過層の膜厚との合計膜厚が，前記ホットエレクトロ
ン通過層の静電遮蔽距離と略一致するか，あるいはそれ
以下に形成されているように構成する。 （５） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と、前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置の製造方法におい
て，基板上に，ホットエレクトロン供給層用電極膜を形
成する工程と，該ホットエレクトロン供給層用電極膜上
に，第１の絶縁層を形成する工程と，該第１の絶縁層上
に，ホットエレクトロン通過層用電極膜，第２の絶縁
層，およびゲート電極膜を順次形成する工程と，前記ゲ
ート電極膜，第２の絶縁層，ホットエレクトロン通過層
用電極膜，および第１の絶縁層を貫通する孔部を形成し
た後，該孔部底面の前記ホットエレクトロン供給層用電
極膜上に，突状のホットエレクトロン供給層を形成する
工程と，該ホットエレクトロン供給層の表面に第３の絶
縁層を形成する工程と，該第３の絶縁層の表面に，ホッ
トエレクトロン通過層を形成する工程とを含むように構
成する。
【００２９】（６） 前項（５）において，前記第３の
絶縁層を形成する工程が，前記ホットエレクトロン供給
層の先端を酸化防止層で被覆する工程と，前記ホットエ
レクトロン供給層の表面を酸化して第１の酸化層を形成
する工程と，前記ホットエレクトロン供給層の先端を酸
化防止層を除去した後，再酸化を行って，前記ホットエ
レクトロン供給層の先端に，前記第１の酸化層よりも薄
い第２の酸化層を形成する工程とを含むように構成す
る。 （７） 前項（５）または（６）において，前記ホット
エレクトロン供給層および前記ホットエレクトロン供給
層用電極膜の両方または一方を陽極酸化が可能な物質で
形成し，第１の絶縁層および第３の絶縁層の両方または
一方を陽極酸化により形成するように構成する。 （８） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップ先端の表面に，絶縁膜を介して半金属から
なる島状の領域が形成されているように構成する。 （９） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップ先端の表面に，絶縁膜を介さず直接，ドー
パントがドープされた半金属からなる島状の領域が形成
されているように構成する。
絶縁層を形成する工程が，前記ホットエレクトロン供給
層の先端を酸化防止層で被覆する工程と，前記ホットエ
レクトロン供給層の表面を酸化して第１の酸化層を形成
する工程と，前記ホットエレクトロン供給層の先端を酸
化防止層を除去した後，再酸化を行って，前記ホットエ
レクトロン供給層の先端に，前記第１の酸化層よりも薄
い第２の酸化層を形成する工程とを含むように構成す
る。 （７） 前項（５）または（６）において，前記ホット
エレクトロン供給層および前記ホットエレクトロン供給
層用電極膜の両方または一方を陽極酸化が可能な物質で
形成し，第１の絶縁層および第３の絶縁層の両方または
一方を陽極酸化により形成するように構成する。 （８） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップ先端の表面に，絶縁膜を介して半金属から
なる島状の領域が形成されているように構成する。 （９） カソード電極と，該カソード電極に接続され電
子放出のための突状の先端部を有するエミッタティップ
と，前記カソード電極と電気的に絶縁され前記エミッタ
ティップ先端の近傍に設けられたゲート電極とを少なく
とも備え，前記カソード電極およびゲート電極に電圧を
印加することで，前記エミッタティップの先端部より電
子を放出する微小電界放出陰極装置において，前記エミ
ッタティップ先端の表面に，絶縁膜を介さず直接，ドー
パントがドープされた半金属からなる島状の領域が形成
されているように構成する。
【００３０】図１は，本発明の基本構成を示す図であ
る。
る。
【００３１】図中，１はエミッタティップ先端部，２は
絶縁層，３はホットエレクトロン供給層，４はホットエ
レクトロン通過層，５はゲート電極である。
絶縁層，３はホットエレクトロン供給層，４はホットエ
レクトロン通過層，５はゲート電極である。
【００３２】
【作用】本発明に係る微小電界放出陰極装置では，エミ
ッタティップ先端部１をＭＩＭ（ Metal Insulator Met
al )構造にしている。すなわち，エミッタティップ先端
部１は，薄い絶縁層２を間に挟み，それぞれ独立に電圧
印加可能なホットエレクトロン供給層３およびホットエ
レクトロン通過層４が配置された構造をしている。
ッタティップ先端部１をＭＩＭ（ Metal Insulator Met
al )構造にしている。すなわち，エミッタティップ先端
部１は，薄い絶縁層２を間に挟み，それぞれ独立に電圧
印加可能なホットエレクトロン供給層３およびホットエ
レクトロン通過層４が配置された構造をしている。
【００３３】ホットエレクトロン供給層３とホットエレ
クトロン通過層４との間に電圧を印加すると，電子がホ
ットエレクトロン供給層３から薄い絶縁層２をトンネリ
ングしてホットエレクトロンとなり，このホットエレク
トロンは，ホットエレクトロン通過層４を通過して真空
中に放出される。
クトロン通過層４との間に電圧を印加すると，電子がホ
ットエレクトロン供給層３から薄い絶縁層２をトンネリ
ングしてホットエレクトロンとなり，このホットエレク
トロンは，ホットエレクトロン通過層４を通過して真空
中に放出される。
【００３４】このとき，ホットエレクトロン通過層４と
ゲート電極５との間にも電圧を印加すると，エミッタテ
ィップ先端部１表面の仕事関数をショットキー効果によ
り低減することができるので，電子の放出効率が高ま
る。
ゲート電極５との間にも電圧を印加すると，エミッタテ
ィップ先端部１表面の仕事関数をショットキー効果によ
り低減することができるので，電子の放出効率が高ま
る。
【００３５】本発明に係る微小電界放出陰極装置では，
ホットエレクトロン通過層４を金属または半金属で形成
している。金属中または半金属中における自由電子の平
均自由行程は，低濃度にドープされた半導体に比べて長
く，また散乱されにくいので，ホットエレクトロン供給
層３中に発生されたホットエレクトロンを有効に利用す
ることができる。
ホットエレクトロン通過層４を金属または半金属で形成
している。金属中または半金属中における自由電子の平
均自由行程は，低濃度にドープされた半導体に比べて長
く，また散乱されにくいので，ホットエレクトロン供給
層３中に発生されたホットエレクトロンを有効に利用す
ることができる。
【００３６】特に，半金属は，例えばＢｉの薄膜中にお
ける自由電子の平均自由行程が１．５μｍと報告されて
いるように，散乱されにくく，理想的である。
ける自由電子の平均自由行程が１．５μｍと報告されて
いるように，散乱されにくく，理想的である。
【００３７】
【実施例】図２は，本発明の一実施例を示す図である。
【００３８】図中，１０はホットエレクトロン供給層，
１１はホットエレクトロン供給層用電極，１２は絶縁層
Ａ，１３はホットエレクトロン通過層用電極，１４は絶
縁層Ｂ，１５はゲート電極，１６はエミッタティップ，
１７はホットエレクトロン通過層である。
１１はホットエレクトロン供給層用電極，１２は絶縁層
Ａ，１３はホットエレクトロン通過層用電極，１４は絶
縁層Ｂ，１５はゲート電極，１６はエミッタティップ，
１７はホットエレクトロン通過層である。
【００３９】以下，図２を用いて，本発明の一実施例を
具体的に説明する。
具体的に説明する。
【００４０】図２に示すように，本実施例に係る微小電
界放出陰極のエミッタティップ１６は，ＭＩＭ構造にな
っている。すなわち，ホットエレクトロン供給層１０−
絶縁層Ａ１２−ホットエレクトロン通過層１７でＭＩＭ
構造を形成している。
界放出陰極のエミッタティップ１６は，ＭＩＭ構造にな
っている。すなわち，ホットエレクトロン供給層１０−
絶縁層Ａ１２−ホットエレクトロン通過層１７でＭＩＭ
構造を形成している。
【００４１】また，ホットエレクトロン供給層１０およ
びホットエレクトロン通過層１７は，ホットエレクトロ
ン供給層用電極１１およびホットエレクトロン通過層用
電極１３により，それぞれ独立して電圧を印加すること
ができるようになっている。
びホットエレクトロン通過層１７は，ホットエレクトロ
ン供給層用電極１１およびホットエレクトロン通過層用
電極１３により，それぞれ独立して電圧を印加すること
ができるようになっている。
【００４２】さらに，ＭＩＭ構造を形成する絶縁層Ａ１
２は，エミッタティップ１６先端部においてその膜厚が
薄く，エミッタティップ１６の側面ではその膜厚が厚く
なるように形成されている。その結果，エミッタティッ
プ１６側面のＭＩＭ構造に電子が流れてエミッタティッ
プ１６先端部のＭＩＭ構造に電圧が印加されなくなるの
を防止することができる。
２は，エミッタティップ１６先端部においてその膜厚が
薄く，エミッタティップ１６の側面ではその膜厚が厚く
なるように形成されている。その結果，エミッタティッ
プ１６側面のＭＩＭ構造に電子が流れてエミッタティッ
プ１６先端部のＭＩＭ構造に電圧が印加されなくなるの
を防止することができる。
【００４３】エミッタティップ１６の先端部の周りをゲ
ート電極１５が囲んでいる。ゲート電極１５に，ホット
エレクトロン通過層１７に印加する正の電圧よりも高い
正の電圧を印加すると，ホットエレクトロン通過層１７
の表面に強電界が発生するので，ホットエレクトロンを
効率良く真空中に放出することが可能になる。
ート電極１５が囲んでいる。ゲート電極１５に，ホット
エレクトロン通過層１７に印加する正の電圧よりも高い
正の電圧を印加すると，ホットエレクトロン通過層１７
の表面に強電界が発生するので，ホットエレクトロンを
効率良く真空中に放出することが可能になる。
【００４４】また，ホットエレクトロン供給層用電極１
１をグラウンド（接地）にとれば，ホットエレクトロン
通過層用電極１３に印加する電圧，およびゲート電極１
５に印加する電圧を制御することにより，ホットエレク
トロン放出電流を制御することが可能になる。ホットエ
レクトロン通過層用電極１３に印加する電圧は１０Ｖ程
度，ゲート電極１５に印加する電圧は数１０〜１００Ｖ
程度である。
１をグラウンド（接地）にとれば，ホットエレクトロン
通過層用電極１３に印加する電圧，およびゲート電極１
５に印加する電圧を制御することにより，ホットエレク
トロン放出電流を制御することが可能になる。ホットエ
レクトロン通過層用電極１３に印加する電圧は１０Ｖ程
度，ゲート電極１５に印加する電圧は数１０〜１００Ｖ
程度である。
【００４５】さらに，ゲート電極１５の上部にアノード
電極を配置することにより，４極管として利用すること
が可能になる。
電極を配置することにより，４極管として利用すること
が可能になる。
【００４６】ホットエレクトロン通過層１７を形成する
材料としては，Ａｓ，Ｓｂ，Ｂｉなどの半金属が適して
いる。ホットエレクトロン通過層１７を半金属で形成す
ると，ホットエレクトロン通過層１７を通過するホット
エレクトロンの高エネルギーが緩和されるのを防止する
ことが可能になるので，電子放出の効率を高めることが
できる。
材料としては，Ａｓ，Ｓｂ，Ｂｉなどの半金属が適して
いる。ホットエレクトロン通過層１７を半金属で形成す
ると，ホットエレクトロン通過層１７を通過するホット
エレクトロンの高エネルギーが緩和されるのを防止する
ことが可能になるので，電子放出の効率を高めることが
できる。
【００４７】また，ホットエレクトロン通過層１７を形
成する材料として，上記した半金属のほかに，使用状況
や目的に応じて，Ａｕのように化学的に不活性の物質
（イオン化傾向の小さい金属）や，ＬａＢ6 のように仕
事関数の小さい物質を用いても，上記と同様の効果を得
ることができる。
成する材料として，上記した半金属のほかに，使用状況
や目的に応じて，Ａｕのように化学的に不活性の物質
（イオン化傾向の小さい金属）や，ＬａＢ6 のように仕
事関数の小さい物質を用いても，上記と同様の効果を得
ることができる。
【００４８】また，本発明に係る微小電界放出陰極装置
は，エミッタティップ１６が破壊してＭＩＭ構造がショ
ートしても，薄いホットエレクトロン通過層１７が蒸発
するか，または，ホットエレクトロン通過層１７がホッ
トエレクトロン通過層用電極１３との界面で断線するだ
けである。従って，本発明に係る微小電界放出陰極装置
を多数個組み込んで，ディスプレイ装置などを作製した
場合でも，１個の微小電界放出陰極装置が破壊しても，
隣接する他の微小電界放出陰極装置に影響を与えないの
で，冗長性に優れている。
は，エミッタティップ１６が破壊してＭＩＭ構造がショ
ートしても，薄いホットエレクトロン通過層１７が蒸発
するか，または，ホットエレクトロン通過層１７がホッ
トエレクトロン通過層用電極１３との界面で断線するだ
けである。従って，本発明に係る微小電界放出陰極装置
を多数個組み込んで，ディスプレイ装置などを作製した
場合でも，１個の微小電界放出陰極装置が破壊しても，
隣接する他の微小電界放出陰極装置に影響を与えないの
で，冗長性に優れている。
【００４９】次に，図３〜図１０を用いて，本発明に係
る微小電界放出陰極装置の製造方法を工程順に説明す
る。
る微小電界放出陰極装置の製造方法を工程順に説明す
る。
【００５０】［工程１，図３］
ガラスなどの絶縁性基板２１上に，例えばＴａを５００
０Åの膜厚に成膜して，ホットエレクトロン供給層用電
極膜２２を形成する。
０Åの膜厚に成膜して，ホットエレクトロン供給層用電
極膜２２を形成する。
【００５１】［工程２，図４］
ホットエレクトロン供給層用電極膜２２の表面を酸化す
ることにより，あるいは，ホットエレクトロン供給層用
電極膜２２上に既存の成膜技術を用いて絶縁膜を成膜す
ることにより，絶縁層Ａ２３を形成する。
ることにより，あるいは，ホットエレクトロン供給層用
電極膜２２上に既存の成膜技術を用いて絶縁膜を成膜す
ることにより，絶縁層Ａ２３を形成する。
【００５２】工程１（図３）において，ホットエレクト
ロン供給層用電極膜２２をＴａやＮｂなど緻密な陽極酸
化膜が形成可能な材料で形成した場合，絶縁層Ａ２３を
陽極酸化により形成することができるので，絶縁層Ａ２
３としてピンホールのない理想的な酸化膜の形成が可能
である。
ロン供給層用電極膜２２をＴａやＮｂなど緻密な陽極酸
化膜が形成可能な材料で形成した場合，絶縁層Ａ２３を
陽極酸化により形成することができるので，絶縁層Ａ２
３としてピンホールのない理想的な酸化膜の形成が可能
である。
【００５３】また，絶縁層Ａ２３を絶縁膜を成膜して形
成する場合でも，プラズマＣＶＤ法によりＳｉＮ膜を成
膜することにより，ピンホールの少ない絶縁膜を形成す
ることができる。
成する場合でも，プラズマＣＶＤ法によりＳｉＮ膜を成
膜することにより，ピンホールの少ない絶縁膜を形成す
ることができる。
【００５４】［工程３，図５］
絶縁層Ａ２３上に，ホットエレクトロン通過層用電極膜
２４，絶縁層Ｂ２５，およびゲート電極膜２６を順次成
膜する。
２４，絶縁層Ｂ２５，およびゲート電極膜２６を順次成
膜する。
【００５５】ホットエレクトロン通過層用電極膜２４に
は例えばＴａを用い，絶縁層Ｂ２５には例えばＳｉＯ2
を用い，ゲート電極膜２６には例えばＴａを用いる。
は例えばＴａを用い，絶縁層Ｂ２５には例えばＳｉＯ2
を用い，ゲート電極膜２６には例えばＴａを用いる。
【００５６】［工程４，図６］
ゲート電極膜２６，絶縁層Ｂ２５，ホットエレクトロン
通過層用電極膜２４，および絶縁層Ａ２３を貫通する円
形の孔を形成した後，例えばＴａから成るエミッタティ
ップ２７を作製する。
通過層用電極膜２４，および絶縁層Ａ２３を貫通する円
形の孔を形成した後，例えばＴａから成るエミッタティ
ップ２７を作製する。
【００５７】エミッタティップ２７の作製には，既存技
術（例えば，C.A.Spint,J.Appl.,39(1968)p.3504に記載
されている技術）を用いる。具体的には，次の手順によ
る。
術（例えば，C.A.Spint,J.Appl.,39(1968)p.3504に記載
されている技術）を用いる。具体的には，次の手順によ
る。
【００５８】 ドライエッチングにより，ゲート電極
膜２６，絶縁層Ｂ２５，ホットエレクトロン通過層用電
極膜２４，および絶縁層Ａ２３を貫通する円形の孔部を
形成する。
膜２６，絶縁層Ｂ２５，ホットエレクトロン通過層用電
極膜２４，および絶縁層Ａ２３を貫通する円形の孔部を
形成する。
【００５９】 孔部の内部を除くゲート電極膜２６の
表面にＡｌ2 Ｏ3 膜を形成する。
表面にＡｌ2 Ｏ3 膜を形成する。
【００６０】 Ｔａを，孔部の内部にも届くように，
全面に堆積する。
全面に堆積する。
【００６１】 リン酸によりＡｌ2 Ｏ3 膜上のＴａを
リフトオフする。
リフトオフする。
【００６２】以上の手順を経ることにより，図６に示す
エミッタティップ２７が形成される。
エミッタティップ２７が形成される。
【００６３】エミッタティップ２７を形成する材料とし
ては，後の工程において酸化するので，上記したＴａの
ほかＮｂなどの緻密な陽極酸化膜が形成可能な材料が望
ましい。
ては，後の工程において酸化するので，上記したＴａの
ほかＮｂなどの緻密な陽極酸化膜が形成可能な材料が望
ましい。
【００６４】［工程５，図７］
エミッタティップ２７の先端から例えば０．１μｍ以内
の領域をエミッタティップ先端保護膜２８で被覆する。
の領域をエミッタティップ先端保護膜２８で被覆する。
【００６５】エミッタティップ先端保護膜２８の形成
は，例えば，基板を回転させながら，斜め方向からＳｉ
Ｏ2 を蒸着することにより行う。
は，例えば，基板を回転させながら，斜め方向からＳｉ
Ｏ2 を蒸着することにより行う。
【００６６】［工程６，図８］
エミッタティップ２７のエミッタティップ先端保護膜２
８で被覆されていない表面を酸化して，酸化層Ｃ２９を
形成する。
８で被覆されていない表面を酸化して，酸化層Ｃ２９を
形成する。
【００６７】［工程７，図８，図９］
エミッタティップ先端保護膜２８をエッチング除去した
後，再度酸化を行ってエミッタティップ２７先端に酸化
層Ｃ２９よりも薄い酸化層Ｄ３０を形成する。この薄い
酸化層Ｄ３０の膜厚は，数１０ｎｍに設定する。
後，再度酸化を行ってエミッタティップ２７先端に酸化
層Ｃ２９よりも薄い酸化層Ｄ３０を形成する。この薄い
酸化層Ｄ３０の膜厚は，数１０ｎｍに設定する。
【００６８】［工程８，図１０］
全面に，例えばＡｓ，Ｓｂ，Ｂｉなどの半金属をスパッ
タあるいは蒸着などにより堆積して，ホットエレクトロ
ン通過層３１を形成する。
タあるいは蒸着などにより堆積して，ホットエレクトロ
ン通過層３１を形成する。
【００６９】ホットエレクトロン通過層３１の膜厚は，
数１０ｎｍに設定する。
数１０ｎｍに設定する。
【００７０】以上の各工程を経て，本発明に係る微小電
界放出陰極装置が完成する。
界放出陰極装置が完成する。
【００７１】ここで，本発明に係る微小電界放出陰極装
置のホットエレクトロン通過層について，より具体的に
説明する。
置のホットエレクトロン通過層について，より具体的に
説明する。
【００７２】上述の例では，ホットエレクトロン通過層
をＡｓ，Ｓｂ，Ｂｉなどの半金属で形成する例を示し
た。半金属は，自由電子濃度が低いので，電子の静電遮
蔽距離が大きくなる。例えばＢｉの場合，自由電子濃度
が３×１０17ｃｍ-3のとき，静電遮蔽距離は４．５Åで
ある。
をＡｓ，Ｓｂ，Ｂｉなどの半金属で形成する例を示し
た。半金属は，自由電子濃度が低いので，電子の静電遮
蔽距離が大きくなる。例えばＢｉの場合，自由電子濃度
が３×１０17ｃｍ-3のとき，静電遮蔽距離は４．５Åで
ある。
【００７３】したがって，エミッタティップ先端の電子
放出面の絶縁膜膜厚とホットエレクトロン通過層膜厚の
合計膜厚が，ホットエレクトロン通過層の静電遮蔽距離
以下になると，電子放出によってできた電荷による電界
が電子放出面の絶縁膜にかかり，ホットエレクトロンの
注入確率が高められる。
放出面の絶縁膜膜厚とホットエレクトロン通過層膜厚の
合計膜厚が，ホットエレクトロン通過層の静電遮蔽距離
以下になると，電子放出によってできた電荷による電界
が電子放出面の絶縁膜にかかり，ホットエレクトロンの
注入確率が高められる。
【００７４】図１１は，電子放出面のエネルギーバンド
図である。同図に示すように，真空での真空準位は，ホ
ットエレクトロン通過層表面にある正電荷のために上昇
しているが，真空中では電荷が遮蔽されないため，電界
は絶縁膜内に比べて低い。また，このような状況では，
ホットエレクトロン通過層に電圧を印加しなくても，ホ
ットエレクトロンの注入が可能になる。
図である。同図に示すように，真空での真空準位は，ホ
ットエレクトロン通過層表面にある正電荷のために上昇
しているが，真空中では電荷が遮蔽されないため，電界
は絶縁膜内に比べて低い。また，このような状況では，
ホットエレクトロン通過層に電圧を印加しなくても，ホ
ットエレクトロンの注入が可能になる。
【００７５】上述したことを利用したのが，図１２に本
発明の他の実施例（その１）として示す，微小電界放出
陰極装置である。
発明の他の実施例（その１）として示す，微小電界放出
陰極装置である。
【００７６】図１２に示す微小電界放出陰極装置では，
エミッタティップ４１の先端表面を膜厚１Å程度の絶縁
膜４２で被覆して１原子層分絶縁する。その後，絶縁膜
４２の表面に厚さ１Å程度の半金属を蒸着して，半金属
アイランド４３を形成する。
エミッタティップ４１の先端表面を膜厚１Å程度の絶縁
膜４２で被覆して１原子層分絶縁する。その後，絶縁膜
４２の表面に厚さ１Å程度の半金属を蒸着して，半金属
アイランド４３を形成する。
【００７７】電子を放出した後の正孔は，電界の高い所
から低い所へ逃げようとするが，アイランド構造の場
合，高電界部に留まることとなるので，電子放出が効率
的に行われる。
から低い所へ逃げようとするが，アイランド構造の場
合，高電界部に留まることとなるので，電子放出が効率
的に行われる。
【００７８】さらに，半金属にドーパントをドープした
場合，エミッタティップ先端を被覆する絶縁膜を省略す
ることができる。これを，図１３に，本発明の他の実施
例（その２）として示した。図中，４１はエミッタティ
ップ，４４はドーパントをドープされた半金属アイラン
ドである。
場合，エミッタティップ先端を被覆する絶縁膜を省略す
ることができる。これを，図１３に，本発明の他の実施
例（その２）として示した。図中，４１はエミッタティ
ップ，４４はドーパントをドープされた半金属アイラン
ドである。
【００７９】図１３に示す実施例の場合，ドーパントを
ドープされた半金属アイランド４４とエミッタティップ
４１との界面の，ドープされた半金属アイランド４４側
に空乏層ができるので，ドープされた半金属アイランド
４４とエミッタティップ４１とを絶縁する必要がない。
したがって，エミッタティップ４１の先端を被覆する絶
縁膜を省略することができる。
ドープされた半金属アイランド４４とエミッタティップ
４１との界面の，ドープされた半金属アイランド４４側
に空乏層ができるので，ドープされた半金属アイランド
４４とエミッタティップ４１とを絶縁する必要がない。
したがって，エミッタティップ４１の先端を被覆する絶
縁膜を省略することができる。
【００８０】図１２に示す本発明の他の実施例（その
１）の微小電界放出陰極装置，および図１３に示す本発
明の他の実施例（その２）の微小電界放出陰極装置を作
製する場合，電界強度の最も高いエミッタティップ４１
先端に，半金属アイランド４３またはドープされた半金
属アイランド４４が確実に形成された方が，電子放出特
性の再現性が良い。
１）の微小電界放出陰極装置，および図１３に示す本発
明の他の実施例（その２）の微小電界放出陰極装置を作
製する場合，電界強度の最も高いエミッタティップ４１
先端に，半金属アイランド４３またはドープされた半金
属アイランド４４が確実に形成された方が，電子放出特
性の再現性が良い。
【００８１】このような構造は，次の方法をとることに
より形成することができる。
より形成することができる。
【００８２】 エミッタティップ４１先端に，半金属
またはドープされた半金属を蒸着する際に，エミッタテ
ィップ４１とゲート電極との間に電圧を印加する。
またはドープされた半金属を蒸着する際に，エミッタテ
ィップ４１とゲート電極との間に電圧を印加する。
【００８３】あるいは， エミッタティップ４１先端
に，半金属またはドープされた半金属を蒸着した後，高
温下で電界を印加してマクスウエル電気応力によりエミ
ッタティップ４１先端中央に，半金属アイランド４３ま
たはドープされた半金属アイランド４４が来るように処
理する。
に，半金属またはドープされた半金属を蒸着した後，高
温下で電界を印加してマクスウエル電気応力によりエミ
ッタティップ４１先端中央に，半金属アイランド４３ま
たはドープされた半金属アイランド４４が来るように処
理する。
【００８４】上述したように，図１３に示す本発明の他
の実施例（その２）の場合，エミッタティップ４１の表
面に直接，ドーパントをドープされた半金属アイランド
４４を形成した。これは，ドープされた半金属アイラン
ド４４とエミッタティップ４１との界面の，ドープされ
た半金属アイランド４４側に空乏層ができるので，ドー
プされた半金属アイランド４４とエミッタティップ４１
とを絶縁する必要がなく，したがって，エミッタティッ
プ４１の先端を被覆する絶縁膜を省略することができる
からである。
の実施例（その２）の場合，エミッタティップ４１の表
面に直接，ドーパントをドープされた半金属アイランド
４４を形成した。これは，ドープされた半金属アイラン
ド４４とエミッタティップ４１との界面の，ドープされ
た半金属アイランド４４側に空乏層ができるので，ドー
プされた半金属アイランド４４とエミッタティップ４１
とを絶縁する必要がなく，したがって，エミッタティッ
プ４１の先端を被覆する絶縁膜を省略することができる
からである。
【００８５】このことを，本発明に係る微小電界放出陰
極装置のホットエレクトロン通過層用電極に適用する
と，その下の絶縁層を省略することができ，製造工程を
簡略化することができるようになる。これを，本発明の
一実施例を示す図２を用いて，具体的に説明する。
極装置のホットエレクトロン通過層用電極に適用する
と，その下の絶縁層を省略することができ，製造工程を
簡略化することができるようになる。これを，本発明の
一実施例を示す図２を用いて，具体的に説明する。
【００８６】ホットエレクトロン供給層用電極１１上
に，絶縁層Ａ１２を介することなく，直接，ホットエレ
クトロン通過層用電極１３をドーパントをドープされた
半金属で形成する。この場合，ホットエレクトロン供給
層用電極１１とホットエレクトロン通過層用電極１３と
の界面の，ホットエレクトロン通過層用電極１３側に空
乏層ができるので，ホットエレクトロン供給層用電極膜
１１とホットエレクトロン通過層用電極１３とは，電気
的に絶縁される。したがって，絶縁層Ａ１２は不要にな
る。
に，絶縁層Ａ１２を介することなく，直接，ホットエレ
クトロン通過層用電極１３をドーパントをドープされた
半金属で形成する。この場合，ホットエレクトロン供給
層用電極１１とホットエレクトロン通過層用電極１３と
の界面の，ホットエレクトロン通過層用電極１３側に空
乏層ができるので，ホットエレクトロン供給層用電極膜
１１とホットエレクトロン通過層用電極１３とは，電気
的に絶縁される。したがって，絶縁層Ａ１２は不要にな
る。
【００８７】
【発明の効果】本発明によれば，微小電界放出陰極装置
において，電子放出効率を高めることが可能になるの
で，電子放出特性の低電圧化を実現することができるよ
うになる。
において，電子放出効率を高めることが可能になるの
で，電子放出特性の低電圧化を実現することができるよ
うになる。
【００８８】従来の微小電界放出陰極では，アバランシ
ェ増倍を用いているので，電子はシリコン原子と衝突し
て電子と正孔を発生させているため，絶えずエネルギー
が緩和している結果，エミッタティップからの電子放出
効率は，あまり高くできなっかった。
ェ増倍を用いているので，電子はシリコン原子と衝突し
て電子と正孔を発生させているため，絶えずエネルギー
が緩和している結果，エミッタティップからの電子放出
効率は，あまり高くできなっかった。
【００８９】本発明では，エミッタティップをＭＩＭ構
造とすることにより，エネルギーの緩和をなくし，エミ
ッタティップ先端のホットエレクトロン通過層を高エネ
ルギー状態に保つことを可能にしたので，エミッタティ
ップからの電子放出効率を高めることができる。
造とすることにより，エネルギーの緩和をなくし，エミ
ッタティップ先端のホットエレクトロン通過層を高エネ
ルギー状態に保つことを可能にしたので，エミッタティ
ップからの電子放出効率を高めることができる。
【００９０】その結果，電子放出特性を低電圧化するこ
とが可能になるので，微小電界放出陰極装置の駆動用回
路を低消費電力化することができる。
とが可能になるので，微小電界放出陰極装置の駆動用回
路を低消費電力化することができる。
【００９１】以上のように，本発明は，微小電界放出陰
極装置を用いた装置の発展に寄与するところが大きい。
極装置を用いた装置の発展に寄与するところが大きい。
【図１】本発明の基本構成を示す図である。
【図２】本発明の一実施例を示す図である。
【図３】本発明の製造工程１を示す図である。
【図４】本発明の製造工程２を示す図である。
【図５】本発明の製造工程３を示す図である。
【図６】本発明の製造工程４を示す図である。
【図７】本発明の製造工程５を示す図である。
【図８】本発明の製造工程６を示す図である。
【図９】本発明の製造工程７を示す図である。
【図１０】本発明の製造工程８を示す図である。
【図１１】電子放出面のエネルギーバンド図である。
【図１２】本発明の他の実施例（その１）を示す図であ
る。
る。
【図１３】本発明の他の実施例（その２）を示す図であ
る。
る。
【図１４】縦型微小電界放出陰極の例を示す図である。
【図１５】平面型微小電界放出陰極の例を示す図であ
る。
る。
【図１６】微小電界放出陰極の具体例を示す図である。
【図１７】エミッタティップ先端部のエネルギーバンド
図である。
図である。
【符号の説明】
１ エミッタティップ先端部
２ 絶縁層
３ ホットエレクトロン供給層
４ ホットエレクトロン通過層
５ ゲート電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中谷 忠司
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(56)参考文献 特開 平５−342995（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 1/304
H01J 1/312
H01J 9/02
Claims (9)
- 【請求項１】 カソード電極と，該カソード電極に接続
され電子放出のための突状の先端部を有するエミッタテ
ィップと，前記カソード電極と電気的に絶縁され前記エ
ミッタティップ先端の近傍に設けられたゲート電極とを
少なくとも備え，前記カソード電極およびゲート電極に
電圧を印加することで，前記エミッタティップの先端部
より電子を放出する微小電界放出陰極装置において， 前記エミッタティップが， 該エミッタティップの内側に形成されたホットエレクト
ロン供給層と， 前記エミッタティップの外側に形成されたホットエレク
トロン通過層と， 前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層とを有し，前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層が，前記エミッタテ
ィップの先端部において，前記エミッタティップの他の
部分よりも膜厚が薄く形成されており， 前記ホットエレクトロン供給層および前記ホットエレク
トロン通過層に，それぞれ独立に電圧を印加する手段が
設けられていることを特徴とする微小電界放出陰極装
置。 - 【請求項２】 カソード電極と，該カソード電極に接続
され電子放出のための突状の先端部を有するエミッタテ
ィップと，前記カソード電極と電気的に絶縁され前記エ
ミッタティップ先端の近傍に設けられたゲート電極とを
少なくとも備え，前記カソード電極およびゲート電極に
電圧を印加することで，前記エミッタティップの先端部
より電子を放出する微小電界放出陰極装置において， 前記エミッタティップが， 該エミッタティップの内側に形成されたホットエレクト
ロン供給層と， 前記エミッタティップの外側に形成されたホットエレク
トロン通過層と， 前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層とを有し，前記ホットエレクトロン通過層が，Ａｓ，Ｓｂ，Ｂｉの
いずれかから成るものであり， 前記ホットエレクトロン供給層および前記ホットエレク
トロン通過層に，それぞれ独立に電圧を印加する手段が
設けられていることを特徴とする微小電界放出陰極装
置。 - 【請求項３】 請求項１または２において， 前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層が，陽極酸化により
形成されていることを特徴とする微小電界放出陰極装
置。 - 【請求項４】 請求項１乃至３のうちの１項において， 前記ホットエレクトロン供給層と前記ホットエレクトロ
ン通過層との間に設けられた絶縁層のうち，エミッタテ
ィップ先端部の絶縁層の膜厚と，前記ホットエレクトロ
ン通過層の膜厚との合計膜厚が，前記ホットエレクトロ
ン通過層の静電遮蔽距離と略一致するか，あるいはそれ
以下に形成されていることを特徴とする微小電界放出陰
極装置。 - 【請求項５】 カソード電極と，該カソード電極に接続
され電子放出のための突状の先端部を有するエミッタテ
ィップと、前記カソード電極と電気的に絶縁され前記エ
ミッタティップ先端の近傍に設けられたゲート電極とを
少なくとも備え，前記カソード電極およびゲート電極に
電圧を印加することで，前記エミッタティップの先端部
より電子を放出する微小電界放出陰極装置の製造方法に
おいて， 基板上に，ホットエレクトロン供給層用電極膜を形成す
る工程と， 該ホットエレクトロン供給層用電極膜上に，第１の絶縁
層を形成する工程と， 該第１の絶縁層上に，ホットエレクトロン通過層用電極
膜，第２の絶縁層，およびゲート電極膜を順次形成する
工程と， 前記ゲート電極膜，第２の絶縁層，ホットエレクトロン
通過層用電極膜，および第１の絶縁層を貫通する孔部を
形成した後，該孔部底面の前記ホットエレクトロン供給
層用電極膜上に，突状のホットエレクトロン供給層を形
成する工程と， 該ホットエレクトロン供給層の表面に第３の絶縁層を形
成する工程と， 該第３の絶縁層の表面に，ホットエレクトロン通過層を
形成する工程とを含むことを特徴とする微小電界放出陰
極装置の製造方法。 - 【請求項６】 請求項５において， 前記第３の絶縁層を形成する工程が， 前記ホットエレクトロン供給層の先端を酸化防止層で被
覆する工程と， 前記ホットエレクトロン供給層の表面を酸化して第１の
酸化層を形成する工程と， 前記ホットエレクトロン供給層の先端を酸化防止層を除
去した後，再酸化を行って，前記ホットエレクトロン供
給層の先端に，前記第１の酸化層よりも薄い第２の酸化
層を形成する工程とを含むことを特徴とする微小電界放
出陰極装置の製造方法。 - 【請求項７】 請求項５または６において， 前記ホットエレクトロン供給層および前記ホットエレク
トロン供給層用電極膜の両方または一方を陽極酸化が可
能な物質で形成し，第１の絶縁層および第３の絶縁層の
両方または一方を陽極酸化により形成することを特徴と
する微小電界放出陰極装置の製造方法。 - 【請求項８】 カソード電極と，該カソード電極に接続
され電子放出のための突状の先端部を有するエミッタテ
ィップと，前記カソード電極と電気的に絶縁され前記エ
ミッタティップ先端の近傍に設けられたゲート電極とを
少なくとも備え，前記カソード電極およびゲート電極に
電圧を印加することで，前記エミッタティップの先端部
より電子を放出する微小電界放出陰極装置において， 前記エミッタティップ先端の表面に，絶縁膜を介して半
金属からなる島状の領域が形成されていることを特徴と
する微小電界放出陰極装置。 - 【請求項９】 カソード電極と，該カソード電極に接続
され電子放出のための突状の先端部を有するエミッタテ
ィップと，前記カソード電極と電気的に絶縁され前記エ
ミッタティップ先端の近傍に設けられたゲート電極とを
少なくとも備え，前記カソード電極およびゲート電極に
電圧を印加することで，前記エミッタティップの先端部
より電子を放出する微小電界放出陰極装置において， 前記エミッタティップ先端の表面に，絶縁膜を介さず直
接，ドーパントがドープされた半金属からなる島状の領
域が形成されていることを特徴とする微小電界放出陰極
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22619293A JP3405773B2 (ja) | 1993-09-10 | 1993-09-10 | 微小電界放出陰極装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22619293A JP3405773B2 (ja) | 1993-09-10 | 1993-09-10 | 微小電界放出陰極装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778553A JPH0778553A (ja) | 1995-03-20 |
| JP3405773B2 true JP3405773B2 (ja) | 2003-05-12 |
Family
ID=16841337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22619293A Expired - Fee Related JP3405773B2 (ja) | 1993-09-10 | 1993-09-10 | 微小電界放出陰極装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405773B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157489A (ja) * | 2008-12-02 | 2010-07-15 | Canon Inc | 電子放出素子の製造方法および画像表示装置の製造方法 |
| JP2010157490A (ja) | 2008-12-02 | 2010-07-15 | Canon Inc | 電子放出素子および該電子放出素子を用いた表示パネル |
-
1993
- 1993-09-10 JP JP22619293A patent/JP3405773B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778553A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150019A (en) | Integrated circuit electronic grid device and method | |
| US5345141A (en) | Single substrate, vacuum fluorescent display | |
| EP0523980B1 (en) | A field emission device and method for forming | |
| US3808477A (en) | Cold cathode structure | |
| US6765347B2 (en) | Display device | |
| JP3487236B2 (ja) | 電界放射型電子源およびその製造方法 | |
| US3983574A (en) | Semiconductor devices having surface state control | |
| JP3405773B2 (ja) | 微小電界放出陰極装置およびその製造方法 | |
| JPH06302266A (ja) | 電界放出冷陰極素子 | |
| JP3341890B2 (ja) | 電界電子放出素子の製造方法 | |
| JP3187302B2 (ja) | 電子放出陰極、それを用いた電子放出素子、フラットディスプレイ、及び熱電冷却装置、ならびに電子放出陰極の製造方法 | |
| JP3826790B2 (ja) | 薄膜型電子源、それを用いた表示装置及び応用機器 | |
| US3956025A (en) | Semiconductor devices having surface state control and method of manufacture | |
| JP3867118B2 (ja) | Ｍｏｓｆｅｔ型電子放出素子 | |
| US3584268A (en) | Inverted space charge limited triode | |
| US11355301B2 (en) | On-chip micro electron source and manufacturing method thereof | |
| FR2698992A1 (fr) | Ecran plat à micropointes protégées individuellement par dipôle. | |
| JP3598267B2 (ja) | 画像表示装置 | |
| US3979629A (en) | Semiconductor with surface insulator having immobile charges | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP3465890B2 (ja) | 電子放出素子、およびそれを用いたフラットディスプレイ | |
| JPH07130282A (ja) | 電子放出素子及びそれを用いた電子機器 | |
| JP3079086B2 (ja) | 電界放射型電子源の製造方法 | |
| JPH0992130A (ja) | 電荷発生器及びその製造方法 | |
| US3599321A (en) | Inverted space charge limited triode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |