JP3465890B2 - 電子放出素子、およびそれを用いたフラットディスプレイ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、真空下で電子を放
出する電子放出素子及びそれを用いたフラットディスプ
レイに関する。

【０００２】

【従来の技術】半導体微細化技術を用いて、微細な電子
放出素子を集積して作製し、超高速素子等の高機能素子
を実現する研究が近年盛んになってきている。こうした
研究分野は真空マイクロエレクトロニクスと呼ばれ、特
に、フラットディスプレイ（フィールドエミッションデ
ィスプレイ、以下ＦＥＤと略す）への応用が注目されて
いる。電子放出素子をＦＥＤに用いれば、従来のブラウ
ン管ディスプレイに比べ、薄型で軽量の表示装置が実現
されると考えられるからである。

【０００３】電子放出素子を用いたＦＥＤでは、電子放
出素子が二次元的に配置され、蛍光体を塗布した陽極と
対向して保持される。そして、陰極と陽極との間に電圧
を印加することにより、真空中に電子が引き出され、蛍
光体に電子が衝突することにより、蛍光体が励起発光す
る。

【０００４】以下に、従来の電子放出素子について説明
する。一般に、真空中で固体電極から電子を引き出すと
きの電流密度Ｊは、ファウラー−ノルドハイム（Ｆｏｗ
ｌｅｒ−Ｎｏｒｄｈｅｉｍ）の式（１）により与えられ
る。

【０００５】 Ｊ＝(Ａ・Ｆ²/φ)・exp(−Ｂ・φ^3/2/Ｆ) ・・・・・・・・（１） ここでＡ、Ｂは正の定数、Ｆは電界、φは陰極の仕事関
数である。また電子を引き出す際に印加する電圧をＶと
すると、電界Ｆは、式（２）で与えられる。

【０００６】 Ｆ＝βＶ ・・・・・・・・（２） ここで、βは陰極の幾何学的形状により決定される定数
である。式（１）及び式（２）より、印加電圧Ｖが一定
の場合、電流密度Ｊを大きくするためにはβを大きくす
るか、あるいはφを小さくすればよい。ただし陰極とし
て半導体を用いる場合には仕事関数φの代わりに、真空
準位と半導体の伝導帯のエネルギー差で与えられる電子
親和力χを小さくすればよい。βを大きくするためには
鋭い先端を持つように陰極を加工する必要があり、具体
的には例えば、ｎ形シリコン基板をエッチングして先端
をとがらせた突起状の電子放出部を形成する手法がとら
れている。

【０００７】図１１は、鋭い先端を持つ突起状の電子放
出部を備えた従来の電子放出素子の断面構造を概略的に
示している。電子放出素子５００は、電子放出部５０２
を有するシリコン基板５０４と電子放出部を囲むように
絶縁膜５０６を介してシリコン基板５０４上に形成され
たゲート電極５０８とを有している。電子放出部５０２
はシリコン基板５０４をエッチングすることにより得ら
れ、先端が尖った円錐形をしている。また、シリコン基
板５０４には電極５１０が設けられている。

【０００８】真空下において、電子放出素子５００を陽
極と対向させて保持し、電極５１０を介して、シリコン
基板５０４に対してゲート電極５０８に数十〜数百ボル
トの正の電圧を印加すると、電子放出部５０２は先端が
鋭くなっているため電界が集中するようになる。そし
て、電子放出部５０２中の電子に対して真空準位が形成
する電位障壁が低く押し下げられ、その電位障壁が薄く
なり、トンネル効果によって電子放出部５０２の表面か
ら電子が真空中へ引き出される。引き出された電子は、
シリコン基板５０４と対向し、ゲート電極５０８に対し
て数百〜数キロボルトの正電圧を印加した陽極に捕獲さ
れる。

【０００９】ゲート電極が存在せずシリコン基板５０４
と電子放出部５０２のみで構成された電子放出陰極で
は、シリコン基板５０４に対し数百〜数キロボルトの電
圧を印加した対向する陽極により直接電子が引き出され
捕獲される。

【００１０】

【発明が解決しようとする課題】しかしながら、上述の
従来の電子放出素子では、以下に示すような問題点があ
る。

【００１１】まず、電子放出部の先端はナノメートルの
オーダで加工する必要があり、高度な半導体プロセス技
術が必要となる。このため、そのような電子放出素子を
用いたＦＥＤを低コストで生産することは困難であると
考えられる。また、電子放出部の先端部分の形状にばら
つきが生じやすく、これにより、ＦＥＤの表示が不均一
になるという問題が生じる。更に、真空中、電子放出部
の先端部分にイオン粒子が衝突してスパッタリングされ
やすいために、先端部分が経時変化を起こしやすいとい
う問題がある。このため、長寿命のＦＥＤを期待できな
い。

【００１２】上述の電子放出素子を用いてＦＥＤを構成
する場合には、１０^-8〜１０^-10Ｔｏｒｒ程度の高真空
を実現する必要があり、そのような高真空を備えたＦＥ
Ｄを商業的に生産することは現実的ではない。

【００１３】更に、基板としてシリコン基板を用いるた
め、ＦＥＤの画面サイズはシリコン基板の大きさにより
決定されてしまい、大画面のＦＥＤを実現できないとい
う問題もある。

【００１４】本発明は上記課題を解決するためになされ
たものであり、その目的とすることは、安価で、生産性
がよく、大面積化が容易で長寿命な電子放出素子を提供
することにある。また、それを用いたフラットディスプ
レイを提供することにある。

【００１５】

【課題を解決するための手段】本発明の電子放出素子
は、導電性膜と、該導電性膜上に形成された第１導電形
半導体膜と、該第１導電形半導体膜上に形成された島状
の第２導電形半導体膜とを有する陰極と、真空空間を隔
てて該第１導電形半導体膜に対向して設けられた陽極
と、を有し、該第１導電形半導体膜と該第２導電形半導
体膜との界面が、該陰極表面に露出されており、該陰極
と該陽極との間に電圧を印加することにより、該陰極か
ら電子を放出させるものであり、そのことにより上記目
的が達成される。

【００１６】前記第１導電形半導体膜は島状に形成され
ていてもよい。

【００１７】本発明の電子放出素子は、導電性膜と、該
導電性膜上に形成された第１導電形半導体膜と、該第１
導電形半導体膜上に形成されており、少なくとも該第１
導電形半導体膜の表面を露出させる複数の開口部が設け
られた第２導電形半導体膜とを有する陰極と、真空空間
を隔てて該第１導電形半導体膜に対向して設けられた陽
極と、を有し、該第１導電形半導体膜と該第２導電形半
導体膜との界面が、該陰極表面に露出されており、該陰
極と該陽極との間に電圧を印加することにより、該陰極
から電子を放出させるものであり、そのことにより上記
目的が達成される。

【００１８】前記開口部は導電性膜の表面が露出するよ
うに、前記第１導電形半導体膜にも設けられていてもよ
い。

【００１９】前記第１導電形半導体膜及び前記第２導電
形半導体膜の一方は、ボロンをドープしたダイヤモンド
を含むことが好ましい。

【００２０】前記第１導電形半導体膜及び前記第２導電
形半導体膜の一方は、ピリジン、ピリダジン、ピリミジ
ン、及び１，３，５−トリアジンからなるグループから
選ばれた材料を原料として製造される窒素を含有した炭
素薄膜からなることが好ましい。

【００２１】前記陰極と前記陽極との間に設けられてお
り、該陰極の少なくとも一部を露出させる開口部を備え
たゲート電極とを有し、ゲート電極に印加される電圧に
より、該陰極から電子を引き出させる。

【００２２】前記陰極及び前記ゲート電極は、互いに交
差するように異なる方向に延びるストライプ状にそれぞ
れ形成されており、該陰極と該ゲート電極が交差する部
分に前記開口部が設けられている。

【００２３】

【００２４】

【００２５】

【００２６】

【００２７】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて説明する。 （実施例１）図１（ａ）は、本発明の第１の実施例によ
る電子放出素子の斜視図である。電子放出素子４０は、
基板４２上に設けられた電子放出陰極４４と、電子放出
陰極４４上に設けられた絶縁膜４６と、絶縁膜４６上に
設けられたゲート電極４８とを有している。ゲート電極
４８及び絶縁膜４６には、開口部５０が設けられてお
り、その底部において、電子放出陰極４４の一部が露出
している。

【００２８】電子放出素子４０は、更に開口部５０が向
かい合うように電子放出陰極４４と対向して保持された
陽極２２を有しており、陽極２２と電子放出陰極４４と
の間の空間は、１０^-2から１０^-5Ｔｏｒｒ程度の真空に
たもたれている。電子放出陰極４４とゲート電極４８と
の間に数十から数百ボルトの電圧を印加し、電子放出陰
極４４と陽極２２との間に数百から数千ボルトの電圧を
印加すると、電子放出陰極４４とゲート電極４８との間
に印加された電圧により、電子放出陰極４４の表面から
電子が放出される。この電子の一部はゲート電極４８に
入射するが、大部分は陽極２２に向かって放出される。
ゲート電極４８に印加する電圧によって放出される電子
の量は調節できる。

【００２９】図１（ｂ）は、電子放出陰極４４の断面を
示している。電子放出陰極４４は、導電膜５２と導電膜
５２上に形成されたｎ形半導体膜５４と、半導体膜５４
上に形成された島状のｐ形半導体膜５６とを有してい
る。

【００３０】図１（ａ）及び（ｂ）では、電子放出素子
４０は３端子素子として構成しているが、２端子素子と
して構成してもよい。その場合には、図２に示すよう
に、ゲート電極４８及び絶縁膜４６を省略し、電子放出
陰極４４を直接、陽極２２に対向させればよい。また図
１（ａ）の電子放出素子４０において、ゲート電極４８
は絶縁膜４６を介して電子放出陰極４４上に設けられて
いたが、図１（Ｃ）に示すように、ゲート電極４８を電
子放出陰極４４上に直接形成してもよい。この場合ゲー
ト電極４８と電子放出陰極４４との間に流れる電流の一
部が電子放出陰極４４から開口部５０を介して放出され
る。

【００３１】以下に本実施例で用いる電子放出素子４０
の動作について説明する。

【００３２】ｎ形半導体とｐ形半導体を接触させると接
合面ではキャリアは密度の高い方から低い方へ拡散する
ため、接合面近傍でキャリアが消滅し、熱平衡状態では
ｎ形半導体とｐ形半導体との間で拡散電位が形成され
る。その大きさをｅＶ_Dとすると、ｐ形半導体の伝導帯
の下端はｎ形半導体の伝導帯の下端よりもｅＶ_Dだけエ
ネルギー準位が高くなる。このため、ｐ形半導体におい
て少数キャリアとなる電子を伝導帯へ注入すれば、ｎ形
半導体の伝導帯から電子を放出させるよりもｐ形半導体
の伝導帯から電子を放出させる方がエネルギー的に優位
となる。

【００３３】図３は、電子を引き出して捕獲するための
陽極２２（図１）に対して導電膜５２に負の電圧を印加
した場合の電子放出陰極４４のエネルギーバンドを模式
的に示している。

【００３４】導電膜５２、ｎ形半導体膜５４、及びｐ形
半導体膜５６では、それぞれのフェルミ準位６２、６
４、及び６６は図３に示されるように位置している。ま
た、ｐ形半導体膜５６の伝導帯端と真空準位との間には
電位障壁６８が形成される。

【００３５】陽極２２と導電膜５２との間に印加された
電圧によって、導電膜５２から電子７０がｎ形半導体膜
５４の伝導帯に注入される。この電子７０は印加電圧に
より、エネルギー準位のより高いｐ形半導体膜５６の伝
導帯へ注入される。上述したように、ｐ形半導体膜５６
では、ｎ形半導体膜５４の伝導帯に比べて疑似的に電子
親和力が小さくなる。このため、ｐ形半導体膜５６に注
入された電子７０は、印加電圧によって薄くなった真空
準位が形成する電位障壁６８をトンネリングすることに
よって真空空間へ放出され、陽極に捕獲される。

【００３６】ここで注意すべきことは、ｐ形半導体膜５
６中の少数キャリアである電子７０の振舞いである。ｐ
形半導体膜５６の伝導帯中の電子７０は、熱エネルギー
等によりｐ形半導体膜５６の価電子帯およびｐ形半導体
５６の表面準位から励起されて生成する場合と、ｎ形半
導体膜５４から注入される場合がある。ｐ形半導体膜５
６中の電子７０がｐ形半導体膜５６中の多数キャリアで
ある正孔７２と再結合して消滅することを避けるために
は、ｐ形半導体膜５６中を流れる電子７０が真空へ放出
される間に移動する距離がｐ形半導体膜５６中の電子７
０の拡散長より小さくすればよい。したがってｎ形半導
体膜５４とｐ形半導体膜５６の薄膜を堆積したｐｎ接合
においては、ｐ形半導体膜５６の膜厚を小さくすればよ
い。ただし膜厚の非常に小さい薄膜を均一に製膜するの
は困難である。そこで本実施例における電子放出素子で
は、島状のｐ形半導体膜５６がｎ形半導体膜５４上に部
分的に堆積されている。

【００３７】図４は、ｎ形半導体膜５４およびｐ形半導
体膜５６の接合部分を示す拡大断面図である。ｐ形半導
体膜５６の厚さＷが電子の拡散長よりも短い場合、軌道
７６に示されるように、電子はｐ形半導体膜５６を横切
って放出される。

【００３８】一方、Ｗが拡散長より大きい場合、図４に
示すように、軌道７６に沿って電子を放出することは困
難である。しかし、ｐｎ接合界面７４付近では、ｎ形半
導体膜５４から注入される電子７０はｐ形半導体膜５６
の表面へ拡散することができる。このとき、ｐ形半導体
膜５６の表面へ拡散した電子７０は、軌道８０に示され
るように、ｐ形半導体膜５６中の正孔と再結合する前に
真空空間へ放出可能となる。またｐ形半導体膜５６を構
成する半導体の種類によってはｐ形半導体膜５６の表面
に到達した電子がｐ形半導体膜５６の表面を移動し、軌
道７８で示されるように電子７０を放出することも可能
である。なお、図４に示される軌道７６、７８および８
０は説明のため示した例であり、電子放出の経路はこの
軌道に限定されるものではない。

【００３９】以上のように本実施例によれば、ｎ形半導
体膜上に部分的に堆積したｐ形半導体膜を設けることに
より、疑似的に電子親和力を低下させ、ｐ形半導体膜中
を拡散した電子がｐ形半導体膜表面に到達しやすいた
め、効果的に電子を放出することができる。

【００４０】図１（ａ）、図１（ｂ）及び図２を参照し
て、電子放出素子４０の製造方法の一例を説明する。

【００４１】まず基板４２上に電子放出陰極４４を形成
する。基板４２上に導電膜５２を形成し、導電膜５２上
にはｎ形半導体膜５４を形成する。その後、ｐ形半導体
膜５６がｎ形半導体膜５４を完全に覆ってしまわないよ
うに短時間でｐ形半導体膜５６の堆積を完了させる。あ
るいは、ｎ形半導体膜５４を完全に覆うｐ形半導体層を
形成した後、選択エッチングによりｐ形半導体層の一部
を除去し、島状のｐ形半導体膜５６としてもよい。ま
た、ｎ形半導体膜５４上に島状の開口を有するマスクを
設けてｐ形半導体層を形成し、マスクを除去するか、粒
子状のｐ形半導体を表面に分散させてｐ形半導体膜５６
を形成してもよい。ｐ形半導体膜は数ｎｍから数μｍ程
度の大きさを有する島状に形成することが好ましい。導
電膜５２からｎ形半導体膜５４への電子注入を容易にす
るため、導電膜５２とｎ形半導体膜５４はオーミック接
触を形成するような組み合わせを選択する。これによ
り、電子放出陰極４４が形成される。

【００４２】なお、ｎ形半導体膜５４及びｐ形半導体膜
５６としては、ボロンやリン、窒素などをドープしたダ
イヤモンドやＤＬＣ膜を用いることができる。

【００４３】電子放出陰極４４上に絶縁膜４６及びゲー
ト電極４８を形成する。絶縁膜４６には酸化ケイ素や窒
化ケイ素などの材料を用いてもよいし、他の絶縁材料で
もよい。また、導電膜ゲート電極４８には、アルミニウ
ム等の導電性の金属を用いる。その後、ゲート電極４８
及び絶縁膜４６を貫通し、電子放出陰極４４の表面が露
出するように開口部５０を設ける。図２に示す構造の電
子放出素子を作製する場合には、ゲート電極４８及び絶
縁膜４６を形成しなくてよい。

【００４４】最後に陽極２２を電子放出陰極４４に対向
させて設け、陽極２２と電子放出陰極４４との間の空間
を真空に保つか、または、陽極２２及び電子放出陰極４
４全体を真空空間に封じ込めることにより、電子放出素
子４０が完成する。

【００４５】上記実施例で説明した電子放出陰極４４を
種々に改変することが可能である。以下に、他の構造を
備えた電子放出陰極を説明する。

【００４６】図５は、電子放出陰極８０の断面を模式的
に示している。電子放出陰極８０は、基板４２上に形成
された導電膜８２と、導電膜８２上に島状に形成された
ｎ形半導体膜８４と、ｎ形半導体膜８４の一部と重なる
ように導電膜８２上に形成された島状のｐ形半導体膜８
６とを有している。島状のｎ形半導体膜８４及び島状の
ｐ形半導体膜８６は、上述の電子放出陰極４４で説明し
たのと同じ方法により形成することができる。

【００４７】電子放出陰極８０は、図１（ａ）あるいは
図２に示される電子放出陰極４４にかえて電子放出素子
４０に用いることにより、同様に電子を放出させること
ができる。

【００４８】ｎ形半導体膜８４とｐ形半導体膜８６との
界面が表面に露出しているので、その界面付近におい
て、ｎ形半導体膜８４の内部あるいは表面を通ってｐ形
半導体膜８６中を拡散した電子はｐ形半導体表面に容易
に到達することができる。ｐ形半導体ではｎ形半導体に
比べて電圧印加状態で擬似的に電子親和力が減少してい
るので、ｐ形半導体膜８６の表面から、効率よく電子を
放出させることができる。

【００４９】図６に示される電子放出陰極９０は、基板
４２上に形成された導電膜９２と、導電膜９２上に島状
に形成されたｎ形半導体膜９４と、ｎ形半導体膜９４上
に形成されたｐ形半導体膜９６とを有している。この構
造は、導電膜９２を完全に覆うｎ形半導体層を形成し、
更に島状のｐ形半導体膜９６をｎ形半導体層上に形成
し、ｐ形半導体膜９６をマスクとして、ｎ形半導体層を
エッチングして、島状のｎ形半導体膜９４を得ることに
より形成される。

【００５０】電子放出陰極９０も、図１（ａ）あるいは
図２に示される電子放出陰極４４にかえて電子放出素子
４０に用いることにより、同様に電子を放出させること
ができる。

【００５１】ｎ形半導体膜９４とｐ形半導体膜９６との
界面が表面に露出しているので、その界面付近におい
て、ｎ形半導体膜９４の内部あるいは表面を通ってｐ形
半導体膜９６中を拡散した電子はｐ形半導体表面に容易
に到達することができる。ｐ形半導体ではｎ形半導体に
比べて電圧印加状態で擬似的に電子親和力が減少してい
るので、ｐ形半導体膜９６の表面から、効率よく電子を
放出させることができる。

【００５２】図７に示される電子放出陰極１００は、基
板４２上に形成された導電膜１０２と、導電膜１０２上
に形成されたｎ形半導体膜１０４と、開口部１０８を有
し、ｎ形半導体膜１０４上に形成されたｐ形半導体膜１
０６とを有している。導電膜１０２を完全に覆うｎ形半
導体膜１０４を形成し、開口１０８を規定する島状のマ
スクをｎ形半導体膜１０４上に形成した後、ｐ形半導体
膜１０６をｎ形半導体膜１０４上に形成し、マスクをリ
フトオフ法により除去することによって、開口１０８を
有するｐ形半導体膜１０６が得られる。

【００５３】電子放出陰極１００も、図１（ａ）に示さ
れる電子放出陰極４４にかえて電子放出素子４０に用い
ることにより、同様に電子を放出させることができる。

【００５４】ｎ形半導体膜１０４とｐ形半導体膜１０６
との界面が表面に露出しているので、その界面付近にお
いて、ｎ形半導体膜１０４の内部あるいは表面を通って
ｐ形半導体膜１０６中を拡散した電子はｐ形半導体表面
に容易に到達することができる。ｐ形半導体ではｎ形半
導体に比べて電圧印加状態で擬似的に電子親和力が減少
しているので、ｐ形半導体膜１０６の表面から、効率よ
く電子を放出させることができる。

【００５５】図８に示される電子放出陰極１１０は、基
板４２上に形成された導電膜１１２と、導電膜１１２上
に形成されたｎ形半導体膜１１４と、ｎ形半導体膜１１
４上に形成されたｐ形半導体膜１１６とを有している。
ｎ形半導体膜１１４及びｐ形半導体膜１１６には、開口
１１８が複数形成されており、開口１１８の底部におい
て導電膜１１２の一部が露出している。開口１１８はフ
ォトレジストを用いたエッチングまたは陽極酸化等の方
法により形成することができる。フォトレジストを用い
たエッチングによれば、μｍオーダーの直径を有する開
口１１８が形成できる。また、陽極酸化によれば、ｎｍ
オーダーの直径を有する開口１１８が形成できる。開口
１１８の直径や数に特に制限はない。

【００５６】電子放出陰極１１０も、図１（ａ）に示さ
れる電子放出陰極４４にかえて電子放出素子４０に用い
ることにより、同様に電子を放出させることができる。

【００５７】ｎ形半導体膜１１４とｐ形半導体膜１１６
との界面が表面に露出しているので、その界面付近にお
いて、ｎ形半導体膜１１４の内部あるいは表面を通って
ｐ形半導体膜１１６中を拡散した電子はｐ形半導体表面
に容易に到達することができる。ｐ形半導体ではｎ形半
導体に比べて電圧印加状態で擬似的に電子親和力が減少
しているので、ｐ形半導体膜１１６の表面から、効率よ
く電子を放出させることができる。

【００５８】以上の説明から明らかなように、本実施例
の電子放出陰極は、ｎ形半導体膜から電子が供給され、
かつｎ形半導体膜とｐ形半導体膜との接合部分近傍が真
空中に露出した構造を備えている。従って、ｎ形半導体
膜からｐ形半導体膜へ注入された電子が、ｐ形半導体膜
内で正孔と再結合する前に、真空中へ放出可能な経路が
形成され、ｎ形半導体に比べて電圧印加状態で擬似的に
電子親和力の小さいｐ形半導体から効率的に電子を放出
することができる。

【００５９】また、突起状の電子放出部が必要ないた
め、種々の基板上に形成可能であり、大面積を備えた電
子放出陰極を形成することも容易である。また、突起が
ないため電界の集中が起こりにくく、電極の経時変化は
非常に小さい。

【００６０】上記実施例では、導電膜が基板４２上に形
成されているが、基板自身が導電性を有するものであれ
ば、基板上の導電膜は特に必要でない。また基板および
ｎ形半導体膜を一体とみなしてｎ形半導体基板を用いて
も差し支えない。

【００６１】またｐ形半導体として、ボロンをドープし
たダイヤモンドを用いた場合、ダイヤモンドの電子親和
力は他の物質に比べて非常に小さく、結晶面によっては
電子親和力が負になるため、更に効果的な電子放出素子
が得られる。シリコン等を用いた電子放出素子では雰囲
気に汚染され酸化膜を形成するためある程度の高真空が
必要であるが、ダイヤモンドは雰囲気に対して不活性で
あるという特徴もあり、１０^-2Torr程度の比較的低真空
でも動作する。ダイヤモンド表面での電気伝導を顕著に
するため、ダイヤモンド表面は水素終端されていること
が好ましい。

【００６２】ｎ形半導体としてもダイヤモンドを用いれ
ばよいが、満足な特性を有するｎ形ダイヤモンドを得る
ことは困難である。従って、ＤＬＣ膜をｎ形半導体膜に
用いることが好ましい。この場合には、導電膜としてア
ルミニウムを選択すれば、良好なオーミック接触が得ら
れる。

【００６３】ＤＬＣ膜は、ビッカース硬度２０００から
６０００ｋｇ／ｍｍ²程度の硬度を備えており、ラマン
散乱スペクトルにおいて、１５５０ｃｍ^-1及び１２４０
ｃｍ ^-1付近に特徴的なブロードなスペクトルがみられる
ことにより同定される。

【００６４】ＤＬＣ膜は以下のような方法により製造さ
れる。

【００６５】真空に排気したチャンバ内にピリジンの蒸
気を導入する。ピリジンに不活性ガスをバブリングして
チャンバに導入してもよい。次に、チャンバ内のピリジ
ンに数十から数百ボルトの電圧を印加して、気化したピ
リジンをイオン化し、イオン化した粒子を数千ボルトの
電圧で加速してチャンバ内に取り付けた基板に堆積させ
る。堆積した膜には窒素原子が含まれるのでｎ形半導体
として機能する。ピリジン以外には、ピリダジン、ピリ
ミジン及びそれらの誘導体を用いてもよい。またピラジ
ンや１，３，５−トリアジン及びこれらの誘導体をベン
ゼンなどの溶媒に溶解して用いてもよい。

【００６６】また、上記実施例では、導電膜上にｎ形半
導体膜が形成され、ｎ形半導体膜上にｐ形半導体膜が形
成された電子放出陰極を説明したが、ｐ形半導体膜を導
電膜上に形成し、ｐ形半導体膜上にｎ形半導体膜を形成
してもよい。ｐｎ接合界面が真空中に露出する限り、本
発明の効果は得られる。 （実施例２）本実施例では、実施例１で説明した電子放
出素子を用いたフラットディスプレイについて説明す
る。

【００６７】図９（ａ）は、フラットディスプレイ１５
０の断面構造を概略的に示している。図９（ａ）では、
実施例１において説明した図２に示される電子放出陰極
４４を用いた例を示している。

【００６８】フラットディスプレイ１５０において、支
持基板１５２上に実施例１で説明した導電膜５２、ｎ形
半導体膜５４、及びｐ形半導体膜５６を有する電子放出
陰極４４が形成されている。

【００６９】フラットディスプレイ１５０は更にガラス
などからなる透明基板１５６を有しており、透明基板１
５６上には、ＩＴＯなどからなる透明電極１５８とその
上に蛍光体膜１６０とが設けられている。蛍光体膜１６
０は、ＺｎＯ：Ｚｎ等の無機材料、あるいは蛍光色素や
蛍光性導電性高分子等の有機材料で構成されている。

【００７０】透明基板１５６と支持基板１５２とは、透
明電極１５８及び電子放出陰極４４が対向するように絶
縁体１５４を挟んで適当な間隔を隔てて保持されてお
り、透明基板１５６と支持基板１５２により形成される
空間１６２は真空に保たれている。

【００７１】フラットディスプレイ１５０において、透
明電極１５８と電子放出陰極４４との間に電圧を印加す
ることにより、実施例１において説明したように電子放
出陰極４４から電子が放出され、加速される。加速され
た電子は透明電極１５８上の蛍光体膜１６０に衝突し、
励起発光する。

【００７２】なお、透明電極１５８は必ずしも必要では
なく、透明電極１５８の代わりに電子放出陰極４４と透
明基板１５６との間に公知の加速手段を設けてもよい。
この場合には、蛍光体の表面にアルミニウム薄膜などを
もうけることが好ましい。

【００７３】また、図９（ｂ）に示すように、電子放出
陰極４４に近接して電子を引き出すためのゲート電極を
設けてもよい。図９（ｂ）に示されるフラットディスプ
レイ１７０は、電子放出陰極４４上に絶縁膜４６を介し
てゲート電極４８が設けられている。図１（ｃ）を参照
して説明したように絶縁膜４６は省略し、ゲート電極４
８を電子放出陰極４４上に設けてもよい。図９（ｂ）に
おいて、図９（ａ）のフラットディスプレイパネル１５
０と同一の構成要素には同じ参照符号を付している。フ
ラットディスプレイ１７０において、ゲート電極４８と
電子放出陰極４４との間に印加された電圧により電子が
電子放出陰極４４から引き出され、陽極である透明電極
１５８により加速され、透明電極１５８上の蛍光体膜１
６０が励起発光する。

【００７４】図９（ａ）のフラットディスプレイ１５０
は２端子構造であり、簡単な構造である。一方、図９
（ｂ）のフラットディスプレイ１７０は３端子でやや構
造が複雑となるが、ゲート電極を有するために、階調表
示が比較的容易となる。

【００７５】また、フラットディスプレイを複数の画素
で構成するには、図１０に示すような構造を備えた電子
放出陰極を用いてもよい。図１０は、一画素分の電子放
出陰極の構成を説明する斜視図である。図１０に示され
るように、Ｙ方向に延びるストライプ状の信号電極線１
８０を形成し、その上に実施例１で説明した電子放出陰
極を形成する。ここでは、電子放出陰極４４を用いて説
明する。そして、信号電極線１８０と交差するように絶
縁膜１８４を介してＸ方向に延びるストライプ状のゲー
ト電極線１８２が信号電極線１８０上に形成されてい
る。ゲート電極線１８２及び信号電極線１８０の交差部
分において、電子放出陰極４４の表面が露出するように
開口部１８６がゲート電極線１８２に設けられている。
ゲート電極線１８２と交差していない電子放出陰極４４
の部分は必要に応じて絶縁膜を形成してもよい。

【００７６】この様な構造を複数の信号電極線１８０及
び複数のゲート電極線１８２を用いて形成し、マトリク
ス状の画素を構成した基板を形成し、蛍光膜が設けられ
た透明電極を保持する透明基板と対向させれば、複数の
画素からなるフラットディスプレイが実現する。

【００７７】上記実施例２では、実施例１で説明した電
子放出素子を用いた応用例としてフラットディスプレイ
を説明したが、本発明の電子放出素子は高速動作するス
イッチング素子等にも応用可能である。

【００７８】

【発明の効果】本発明によれば、経時劣化が小さく、大
面積化が容易で低い真空度においても高効率で電子を放
出することができ、安価で量産性に優れた電子放出素子
が得られる。また、この電子放出素子を用いた高輝度で
寿命が長く、大きな画面を備えたフラットディスプレイ
が得られる。

【図面の簡単な説明】

【図１】（ａ）は、本発明の第１の実施例による電子放
出素子の斜視図であり、（ｂ）はその断面図である。
（ｃ）は、第２の実施例による電子放出素子の別な構造
を示す断面図である。

【図２】本発明の別の電子放出素子の断面図である。

【図３】図１及び図２に示される電子放出素子に用いら
れる電子放出陰極の模式的なエネルギバンド図である。

【図４】図１及び図２に示される電子放出素子に用いら
れる電子放出陰極から電子が放出される様子を説明する
模式図である。

【図５】別の電子放出陰極の断面図である。

【図６】さらに別の電子放出陰極の断面図である。

【図７】さらに別の電子放出陰極の断面図である。

【図８】さらに別の電子放出陰極の断面図である。

【図９】（ａ）及び（ｂ）は、本発明のフラットディス
プレイの模式的な断面図である。

【図１０】図９に示すフラットディスプレイに好適に用
いることのできる１画素分の電子放出陰極の構造を示す
斜視図である。

【図１１】従来の電子放出素子の断面図である。

【符号の説明】

４０ 電子放出素子 ４２ 基板 ４４、８０、９０、１００、１１０ 電子放出陰極 ４６ 絶縁膜 ４８ ゲート電極 ５０ 開口部 ２２ 陽極 ５２、８２、９２、１０２、１１２ 導電膜 ５４ ８４、９４、１０４、１１４ ｎ形半導体膜 ５６ ８６、９６、１０６、１１６ ｐ形半導体膜

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｊ 29/04 Ｈ０１Ｊ 1/30 Ｃ 31/12 Ｆ (56)参考文献 特開 平７−65700（ＪＰ，Ａ) 特開 平７−282715（ＪＰ，Ａ) 特開 平８−306300（ＪＰ，Ａ) 特開 昭55−25910（ＪＰ，Ａ) 特開 昭55−46201（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/304 H01J 9/02 H01J 31/12

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 導電性膜と、該導電性膜上に形成された
   第１導電形半導体膜と、該第１導電形半導体膜上に形成
   された島状の第２導電形半導体膜とを有する陰極と、 真空空間を隔てて該第１導電形半導体膜に対向して設け
   られた陽極と、 を有し、 該第１導電形半導体膜と該第２導電形半導体膜との界面
   が、該陰極表面に露出されており、 該陰極と該陽極との間に電圧を印加することにより、該
   陰極から電子を放出させる電子放出素子。
2. 【請求項２】 前記第１導電形半導体膜は島状に形成さ
   れている請求項１に記載の電子放出素子。
3. 【請求項３】 導電性膜と、該導電性膜上に形成された
   第１導電形半導体膜と、該第１導電形半導体膜上に形成
   されており、少なくとも該第１導電形半導体膜の表面を
   露出させる複数の開口部が設けられた第２導電形半導体
   膜とを有する陰極と、 真空空間を隔てて該第１導電形半導体膜に対向して設け
   られた陽極と、 を有し、 該第１導電形半導体膜と該第２導電形半導体膜との界面
   が、該陰極表面に露出されており、 該陰極と該陽極との間に電圧を印加することにより、該
   陰極から電子を放出させる電子放出素子。
4. 【請求項４】 前記開口部は導電性膜の表面が露出する
   ように、前記第１導電形半導体膜にも設けられている請
   求項３に記載の電子放出素子。
5. 【請求項５】 前記第１導電形半導体膜及び前記第２導
   電形半導体膜の一方は、ボロンをドープしたダイヤモン
   ドを含む請求項１から４のいずれかに記載の電子放出素
   子。
6. 【請求項６】 前記第１導電形半導体膜及び前記第２導
   電形半導体膜の一方は、ピリジン、ピリダジン、ピリミ
   ジン、及び１，３，５−トリアジンからなるグループか
   ら選ばれた材料を原料として製造される窒素を含有した
   炭素薄膜からなる請求項１から４のいずれかに記載の電
   子放出素子。
7. 【請求項７】 前記陰極と前記陽極との間に設けられて
   おり、該陰極の少なくとも一部を露出させる開口部を備
   えたゲート電極とを有し、ゲート電極に印加される電圧
   により、該陰極から電子を引き出させる、請求項１また
   は３に記載の電子放出素子。
8. 【請求項８】 前記陰極及び前記ゲート電極は、互いに
   交差するように異なる方向に延びるストライプ状にそれ
   ぞれ形成されており、該陰極と該ゲート電極が交差する
   部分に前記開口部が設けられている請求項７に記載の電
   子放出素子。