JP2002246639A - 半導体発光装置 - Google Patents
半導体発光装置Info
- Publication number
- JP2002246639A JP2002246639A JP2001043898A JP2001043898A JP2002246639A JP 2002246639 A JP2002246639 A JP 2002246639A JP 2001043898 A JP2001043898 A JP 2001043898A JP 2001043898 A JP2001043898 A JP 2001043898A JP 2002246639 A JP2002246639 A JP 2002246639A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- region
- emitting device
- semiconductor light
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体発光装置に関し、Ｅｒ元素などの微細
発光要素を添加したＳｉ系材料を用い、従来のＳｉ−Ｍ
ＯＳトランジスタ構造と整合性が良好な半導体発光装置
を実現し、光インターコネクトに利用可能であるように
し、ＬＳＩに於ける配線に起因する信号伝播遅延の問題
を解消しようとする。 【解決手段】 ｐ型Ｓｉ基板１に設けられたＭＩＳ型ト
ランジスタのチャネル生成領域を挟んで対向するｎ+ −
ソース領域４及びｎ+ −ドレイン領域５に於ける何れか
一方（キャリアが電子の場合はｎ+ −ドレイン領域５）
の近傍の少なくともチャネル側に形成された微細発光要
素添加領域９を備える。
発光要素を添加したＳｉ系材料を用い、従来のＳｉ−Ｍ
ＯＳトランジスタ構造と整合性が良好な半導体発光装置
を実現し、光インターコネクトに利用可能であるように
し、ＬＳＩに於ける配線に起因する信号伝播遅延の問題
を解消しようとする。 【解決手段】 ｐ型Ｓｉ基板１に設けられたＭＩＳ型ト
ランジスタのチャネル生成領域を挟んで対向するｎ+ −
ソース領域４及びｎ+ −ドレイン領域５に於ける何れか
一方（キャリアが電子の場合はｎ+ −ドレイン領域５）
の近傍の少なくともチャネル側に形成された微細発光要
素添加領域９を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｓｉ−ＭＯＳ（ｍ
ｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
或いはＳｉ−ＭＩＳ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を基本とするシリ
コン系半導体発光装置に関する。
ｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
或いはＳｉ−ＭＩＳ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を基本とするシリ
コン系半導体発光装置に関する。
【０００２】
【従来の技術】Ｓｉ−ＭＯＳトランジスタを集積したＬ
ＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ
ｃｉｒｃｕｉｔ）の高性能化は、１９７０年代以降、
３０年の長きに亙り、個々のトランジスタの微細化及び
大規模集積化に依って着実に進展してきた。
ＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｅｄ
ｃｉｒｃｕｉｔ）の高性能化は、１９７０年代以降、
３０年の長きに亙り、個々のトランジスタの微細化及び
大規模集積化に依って着実に進展してきた。
【０００３】現在、ギガビット級の集積度をもつＤＲＡ
Ｍ（ｄｙｎａｍｉｃ ｒａｎｄｏｍａｃｃｅｓｓ ｍｅ
ｍｏｒｙ）が市場に登場しつつあるが、更なる性能の向
上を目指し、様々な手段が提示されている。
Ｍ（ｄｙｎａｍｉｃ ｒａｎｄｏｍａｃｃｅｓｓ ｍｅ
ｍｏｒｙ）が市場に登場しつつあるが、更なる性能の向
上を目指し、様々な手段が提示されている。
【０００４】例えば、ゲート絶縁膜として用いられてき
たＳｉ熱酸化膜に代えて高誘電体膜を採用したり、チャ
ネルにＳｉＧｅ系の新しい材料を用いたり、ＳＯＩ（ｓ
ｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）などの新構
造をもつ基板を採用するなどの試みがなされている。
たＳｉ熱酸化膜に代えて高誘電体膜を採用したり、チャ
ネルにＳｉＧｅ系の新しい材料を用いたり、ＳＯＩ（ｓ
ｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）などの新構
造をもつ基板を採用するなどの試みがなされている。
【０００５】然しながら、将来、ＬＳＩの性能向上に関
してネックとなるのは、金属配線に依る信号伝播遅延で
あるとする指摘もあり、事実、ロジックＬＳＩに於いて
は、電気伝導度の面で有利であることから、従来のＡｌ
配線に代わってＣｕ配線を用いた製品が登場しつつあ
る。
してネックとなるのは、金属配線に依る信号伝播遅延で
あるとする指摘もあり、事実、ロジックＬＳＩに於いて
は、電気伝導度の面で有利であることから、従来のＡｌ
配線に代わってＣｕ配線を用いた製品が登場しつつあ
る。
【０００６】また、配線間の容量を低減させて信号伝播
遅延を抑止する目的で、誘電率が低い層間絶縁膜の研究
が盛んに行われている。
遅延を抑止する目的で、誘電率が低い層間絶縁膜の研究
が盛んに行われている。
【０００７】然しながら、前記説明した種々な手段を採
っても、本質的な解決にならないことは知悉されてい
て、近い将来には、ＬＳＩチップ間、或いは、チップ内
で光信号を用いた情報の遣り取りが必須であると考えら
れている。
っても、本質的な解決にならないことは知悉されてい
て、近い将来には、ＬＳＩチップ間、或いは、チップ内
で光信号を用いた情報の遣り取りが必須であると考えら
れている。
【０００８】この為、Ｓｉ基板上にＩＩＩ−Ｖ族半導体
を材料とする面発光型半導体レーザを実装する研究、Ｓ
ｉそのもの、或いは、Ｓｉと相性が良いＳｉＧｅを材料
として発光素子を作成する為の材料研究などが盛んにな
りつつある。
を材料とする面発光型半導体レーザを実装する研究、Ｓ
ｉそのもの、或いは、Ｓｉと相性が良いＳｉＧｅを材料
として発光素子を作成する為の材料研究などが盛んにな
りつつある。
【０００９】特に、材料研究は、Ｓｉ基板上にモノリシ
ックに電子デバイスと光デバイスとを作成することがで
きる為、大変魅力的である。然しながら、ＳｉやＳｉＧ
ｅは間接遷移半導体であり、一般に発光強度が極めて低
く、また、作製する場合、手間が掛かる旨の問題もあ
る。
ックに電子デバイスと光デバイスとを作成することがで
きる為、大変魅力的である。然しながら、ＳｉやＳｉＧ
ｅは間接遷移半導体であり、一般に発光強度が極めて低
く、また、作製する場合、手間が掛かる旨の問題もあ
る。
【００１０】最近の研究の中で注目されるのは、希土類
元素であるエルビウム（Ｅｒ）などのイオンをＳｉにド
ーピングしてダイオードを作製すると、Ｅｒイオンの内
殻遷移に起因した発光が観測されることである。
元素であるエルビウム（Ｅｒ）などのイオンをＳｉにド
ーピングしてダイオードを作製すると、Ｅｒイオンの内
殻遷移に起因した発光が観測されることである。
【００１１】この場合の発光波長は約１．５４〔μｍ〕
であり、高純度石英光ファイバの吸収が最少になる波長
であることも一因となって、Ｓｉ系発光素子に適用可能
な物理現象として多くの研究が行われている。
であり、高純度石英光ファイバの吸収が最少になる波長
であることも一因となって、Ｓｉ系発光素子に適用可能
な物理現象として多くの研究が行われている。
【００１２】更に、詳細なメカニズム解明には至ってい
ないが、現象論的には、Ｅｒと共に酸素原子をドーピン
グした場合、Ｅｒイオンの内殻遷移に起因する発光が極
めて強くなる旨の報告がなされている。
ないが、現象論的には、Ｅｒと共に酸素原子をドーピン
グした場合、Ｅｒイオンの内殻遷移に起因する発光が極
めて強くなる旨の報告がなされている。
【００１３】前記ＳｉにドーピングしたＥｒからの発光
に関する研究は、材料研究が行われていること、或い
は、簡単な縦型ダイオード試作に関する報告がなされた
ことに留まっていて、それを越える進展は見られない現
状にある。
に関する研究は、材料研究が行われていること、或い
は、簡単な縦型ダイオード試作に関する報告がなされた
ことに留まっていて、それを越える進展は見られない現
状にある。
【００１４】
【発明が解決しようとする課題】本発明は、Ｅｒ元素な
どの微細発光要素を添加したＳｉ系材料を用い、従来の
Ｓｉ−ＭＯＳトランジスタ構造と整合性が良好な半導体
発光装置を実現し、光インターコネクトに利用可能であ
るようにし、ＬＳＩに於ける配線に起因する信号伝播遅
延の問題を解消しようとする。
どの微細発光要素を添加したＳｉ系材料を用い、従来の
Ｓｉ−ＭＯＳトランジスタ構造と整合性が良好な半導体
発光装置を実現し、光インターコネクトに利用可能であ
るようにし、ＬＳＩに於ける配線に起因する信号伝播遅
延の問題を解消しようとする。
【００１５】
【課題を解決するための手段】図１は本発明の原理を説
明する為の半導体発光装置を表す要部切断側面図であ
り、図に於いて、１はｐ型Ｓｉ基板、２はゲート絶縁
膜、３はゲート電極、４はｎ+ −ソース領域、５はｎ+
−ドレイン領域、６はソース電極、７はドレイン電極、
８は基板接地電極、９はＥｒ元素などの微細発光要素添
加領域をそれぞれ示している。
明する為の半導体発光装置を表す要部切断側面図であ
り、図に於いて、１はｐ型Ｓｉ基板、２はゲート絶縁
膜、３はゲート電極、４はｎ+ −ソース領域、５はｎ+
−ドレイン領域、６はソース電極、７はドレイン電極、
８は基板接地電極、９はＥｒ元素などの微細発光要素添
加領域をそれぞれ示している。
【００１６】図から明らかなように、本発明に依る半導
体発光装置は、通常のＳｉ−ＭＯＳＦＥＴ（ｆｉｅｌｄ
ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）と同様、ソー
ス、ドレイン、ゲートの３端子デバイス構造になってい
るが、ドレイン領域５のチャネル側エッジ近傍にＥｒな
どの微細発光要素添加領域９を備えている点で相違して
いる。
体発光装置は、通常のＳｉ−ＭＯＳＦＥＴ（ｆｉｅｌｄ
ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）と同様、ソー
ス、ドレイン、ゲートの３端子デバイス構造になってい
るが、ドレイン領域５のチャネル側エッジ近傍にＥｒな
どの微細発光要素添加領域９を備えている点で相違して
いる。
【００１７】具体的には、例えばＥｒをイオンにしてド
ーピングするのであるが、その他にＥｕなどの希土類元
素、或いは、Ｍｎなどをイオン化してドーピングするこ
とが基本になっている。
ーピングするのであるが、その他にＥｕなどの希土類元
素、或いは、Ｍｎなどをイオン化してドーピングするこ
とが基本になっている。
【００１８】ドーピング手段は、イオン注入法が最も簡
単であるが、結晶成長と同時にドーピングしたり、拡散
に依ってドーピングすることもできる。また、基礎とな
るＭＯＳトランジスタは図示のようなｎチャネル型、或
いは、ｐチャネル型の何れであっても良い。
単であるが、結晶成長と同時にドーピングしたり、拡散
に依ってドーピングすることもできる。また、基礎とな
るＭＯＳトランジスタは図示のようなｎチャネル型、或
いは、ｐチャネル型の何れであっても良い。
【００１９】本発明に依る半導体発光装置で利用する発
光のメカニズムは、前記ドーピングした微細発光要素、
即ち、発光中心に半導体中のホット・キャリアを衝突電
離させることに依存しているので、伝導キャリアが熱平
衡状態よりも高いエネルギ分布をとることが必要であ
る。
光のメカニズムは、前記ドーピングした微細発光要素、
即ち、発光中心に半導体中のホット・キャリアを衝突電
離させることに依存しているので、伝導キャリアが熱平
衡状態よりも高いエネルギ分布をとることが必要であ
る。
【００２０】この為、ホット・キャリア生成の容易性、
或いは、発光中心との衝突断面積などが発光中心の電離
し易さ、即ち、発光強度を決定することになる。従っ
て、これ等を考慮の上、ｎチャネル型、ｐチャネル型の
別を選択する。
或いは、発光中心との衝突断面積などが発光中心の電離
し易さ、即ち、発光強度を決定することになる。従っ
て、これ等を考慮の上、ｎチャネル型、ｐチャネル型の
別を選択する。
【００２１】図２はｎチャネル型ＭＯＳトランジスタに
本発明を適用した半導体発光装置の動作原理を説明する
為の図であり、（Ａ）はエネルギ・バンド・ダイヤグラ
ム、（Ｂ）はＥｒ3+の準位説明図であり、図１に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
本発明を適用した半導体発光装置の動作原理を説明する
為の図であり、（Ａ）はエネルギ・バンド・ダイヤグラ
ム、（Ｂ）はＥｒ3+の準位説明図であり、図１に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
【００２２】図に於いて、ＥV は価電子帯の上端、ＥC
は伝導帯の下端、ｅH1〜ｅH3は要所々を走行するホット
・エレクトロン、９は微細発光要素であるＥｒの添加領
域、Ｅｒ3+はＥｒイオン、 4Ｉ1 5/2 ， 4Ｉ1 3/2 ， 4
Ｉ1 1/2 はＥｒ3+のエネルギ準位をそれぞれ示してい
る。
は伝導帯の下端、ｅH1〜ｅH3は要所々を走行するホット
・エレクトロン、９は微細発光要素であるＥｒの添加領
域、Ｅｒ3+はＥｒイオン、 4Ｉ1 5/2 ， 4Ｉ1 3/2 ， 4
Ｉ1 1/2 はＥｒ3+のエネルギ準位をそれぞれ示してい
る。
【００２３】図２（Ａ）には、ドレインに向かって走行
してきたホット・エレクトロンｅH3がＥｒ3+と衝突する
様子が表され、そして 、図２（Ｂ）には、エネルギ準
位が 4Ｉ1 5/2 に在ったＥｒ3+がホット・エレクトロン
の衝突を受けてエネルギ準位が 4Ｉ1 1/2 に上昇し、再
度、 4Ｉ1 5/2 に落ち着く際に１．５４〔μｍ〕の光を
放射する現象を説明している。
してきたホット・エレクトロンｅH3がＥｒ3+と衝突する
様子が表され、そして 、図２（Ｂ）には、エネルギ準
位が 4Ｉ1 5/2 に在ったＥｒ3+がホット・エレクトロン
の衝突を受けてエネルギ準位が 4Ｉ1 1/2 に上昇し、再
度、 4Ｉ1 5/2 に落ち着く際に１．５４〔μｍ〕の光を
放射する現象を説明している。
【００２４】例えばｎチャネル型ＭＯＳトランジスタを
例に採って動作原理を更に詳細に説明すると、トランジ
スタのソース・ドレイン間に大きな電界をかけることが
できるようにチャネル長及びソース・ドレイン間の印加
電圧を設定すれば、チャネルの伝導電子は電界に依って
運動エネルギを得て高いエネルギをもったものが存在す
るようになり、この状態に在る伝導電子がホット・エレ
クトロンと呼ばれている。
例に採って動作原理を更に詳細に説明すると、トランジ
スタのソース・ドレイン間に大きな電界をかけることが
できるようにチャネル長及びソース・ドレイン間の印加
電圧を設定すれば、チャネルの伝導電子は電界に依って
運動エネルギを得て高いエネルギをもったものが存在す
るようになり、この状態に在る伝導電子がホット・エレ
クトロンと呼ばれている。
【００２５】このような状況の下では、チャネルの伝導
電子の一部は、ドレイン近傍に予めドーピングしてある
Ｅｒ3+に衝突し、内殻電子である４ｆ電子が基底エネル
ギ準位（ 4Ｉ1 5/2 ）から第２励起準位（ 4Ｉ1 1/2 ）
に励起される。
電子の一部は、ドレイン近傍に予めドーピングしてある
Ｅｒ3+に衝突し、内殻電子である４ｆ電子が基底エネル
ギ準位（ 4Ｉ1 5/2 ）から第２励起準位（ 4Ｉ1 1/2 ）
に励起される。
【００２６】その後、励起された電子は非輻射遷移で第
１励起準位である 4Ｉ1 3/2 に遷移し、この第１励起準
位 4Ｉ1 3/2 にある電子が基底準位 4Ｉ1 5/2 に戻る際
に波長１．５４〔μｍ〕の光を発生する。
１励起準位である 4Ｉ1 3/2 に遷移し、この第１励起準
位 4Ｉ1 3/2 にある電子が基底準位 4Ｉ1 5/2 に戻る際
に波長１．５４〔μｍ〕の光を発生する。
【００２７】Ｅｒをドレイン近傍にドーピングした場
合、チャネルとドレインには逆バイアス電圧が印加さ
れ、その状態に在るＳｉ中のｐｎ接合に於いて、Ｅｒか
らの強い発光が観測される旨、Ｇ．Ｆｒａｎｚｏらの文
献（前者）（要すれば、「Ｊｏｕｒｎａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８１，ｐｐ．２
７８４−２７９３（１９９７）」、を参照）、或いは、
Ｍ．Ｓ．Ｂｒｅｓｌｅｒらの文献（後者）（要すれば、
「Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，
Ｖｏｌ．７５，ｐｐ．２６１７−２６１９（１９９
９）」、を参照）に報告されている。
合、チャネルとドレインには逆バイアス電圧が印加さ
れ、その状態に在るＳｉ中のｐｎ接合に於いて、Ｅｒか
らの強い発光が観測される旨、Ｇ．Ｆｒａｎｚｏらの文
献（前者）（要すれば、「Ｊｏｕｒｎａｌ ｏｆ Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．８１，ｐｐ．２
７８４−２７９３（１９９７）」、を参照）、或いは、
Ｍ．Ｓ．Ｂｒｅｓｌｅｒらの文献（後者）（要すれば、
「Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，
Ｖｏｌ．７５，ｐｐ．２６１７−２６１９（１９９
９）」、を参照）に報告されている。
【００２８】また、前者の文献には、Ｅｒと酸素（Ｏ）
を共存させてドープした場合には発光強度が増大するこ
とも記述され、このような発光強度の増大現象は、Ｍ．
Ｍａｒｋｍａｎｎらの文献（要すれば、「Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７５，
ｐｐ．２５８４−２５８６（１９９９）」、を参照）中
にも報告されていて、酸素の他にカーボン（Ｃ）やフッ
素（Ｆ）を添加しても効果があるとされている。
を共存させてドープした場合には発光強度が増大するこ
とも記述され、このような発光強度の増大現象は、Ｍ．
Ｍａｒｋｍａｎｎらの文献（要すれば、「Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．７５，
ｐｐ．２５８４−２５８６（１９９９）」、を参照）中
にも報告されていて、酸素の他にカーボン（Ｃ）やフッ
素（Ｆ）を添加しても効果があるとされている。
【００２９】本発明の半導体発光装置に於いても、Ｅｒ
などの微細発光要素と共にＯ或いはＦ或いはＣを添加し
て実験を行なったところ、ドレイン領域近傍に於ける発
光が増強されることを確認している。
などの微細発光要素と共にＯ或いはＦ或いはＣを添加し
て実験を行なったところ、ドレイン領域近傍に於ける発
光が増強されることを確認している。
【００３０】前記説明した本発明に依る半導体発光装置
は、Ｓｉ−ＭＯＳトランジスタと整合性が良好な構造を
もつ為、Ｓｉ基板上に発光デバイスをＭＯＳトランジス
タなどと共に作り込むことが容易であり、その発光デバ
イスは、光インターコネクションに必要なＳｉ基板上の
モノリシック発光デバイスとして利用できる為、高集積
化に依るＬＳＩの性能向上を阻む一因になっている配線
遅延の問題を解消するのに寄与することができ、また、
サイズを大きくした発光デバイスをアレイ化することで
固体表示デバイスとしてディスプレイを構成することも
できる。
は、Ｓｉ−ＭＯＳトランジスタと整合性が良好な構造を
もつ為、Ｓｉ基板上に発光デバイスをＭＯＳトランジス
タなどと共に作り込むことが容易であり、その発光デバ
イスは、光インターコネクションに必要なＳｉ基板上の
モノリシック発光デバイスとして利用できる為、高集積
化に依るＬＳＩの性能向上を阻む一因になっている配線
遅延の問題を解消するのに寄与することができ、また、
サイズを大きくした発光デバイスをアレイ化することで
固体表示デバイスとしてディスプレイを構成することも
できる。
【００３１】
【発明の実施の形態】本発明の原理を説明するのに用い
た図１の半導体発光装置は、充分に具体的であり、その
まま実施の形態１とすることができるので、以下、実施
の形態２から説明することにする。
た図１の半導体発光装置は、充分に具体的であり、その
まま実施の形態１とすることができるので、以下、実施
の形態２から説明することにする。
【００３２】図３は本発明の実施の形態２である半導体
発光装置を表す要部切断側面図であり、図１に於いて用
いた記号と同記号は同部分を表すか或いは同じ意味を持
つものとする。尚、図１及び図２について説明した半導
体発光装置は実施の形態１とする。
発光装置を表す要部切断側面図であり、図１に於いて用
いた記号と同記号は同部分を表すか或いは同じ意味を持
つものとする。尚、図１及び図２について説明した半導
体発光装置は実施の形態１とする。
【００３３】実施の形態２が実施の形態１と相違すると
ころは、ドレイン領域５が形成される近傍の領域をＳ
ｉ、ＳｉＧｅ、ＳｉＧｅＣなどのナノサイズの微結晶か
らなる微細発光要素を含んだ材料で構成したナノクリス
タル領域１０とし、ここにチャネルで加速した電子を注
入して発光させるようになっている。
ころは、ドレイン領域５が形成される近傍の領域をＳ
ｉ、ＳｉＧｅ、ＳｉＧｅＣなどのナノサイズの微結晶か
らなる微細発光要素を含んだ材料で構成したナノクリス
タル領域１０とし、ここにチャネルで加速した電子を注
入して発光させるようになっている。
【００３４】このナノクリスタル領域１０に微細発光要
素、即ち、Ｅｒなどの発光センタをドープした場合に
は、前記した場合と同様、波長１．５４〔μｍ〕の光を
発生するが、Ｅｒなどの発光センタをドープしない場合
にも、ナノクリスタルのサイズ効果に依って発光するの
で、全体として発光の強度は大きくなる。尚、ナノクリ
スタルのサイズ効果に依存する場合、発光波長はナノク
リスタルの大きさで決まり、大きいと発光波長は短くな
る。
素、即ち、Ｅｒなどの発光センタをドープした場合に
は、前記した場合と同様、波長１．５４〔μｍ〕の光を
発生するが、Ｅｒなどの発光センタをドープしない場合
にも、ナノクリスタルのサイズ効果に依って発光するの
で、全体として発光の強度は大きくなる。尚、ナノクリ
スタルのサイズ効果に依存する場合、発光波長はナノク
リスタルの大きさで決まり、大きいと発光波長は短くな
る。
【００３５】Ｅｒをドープした場合の発光メカニズム
は、イオンの衝突電離と考えることができるのである
が、Ｅｒのドープがない場合には、ナノクリスタル自体
の衝突電離や雪崩れ現象に依って電子正孔対が生成さ
れ、それ等がナノクリスタル内で再結合するという発光
メカニズムになる。
は、イオンの衝突電離と考えることができるのである
が、Ｅｒのドープがない場合には、ナノクリスタル自体
の衝突電離や雪崩れ現象に依って電子正孔対が生成さ
れ、それ等がナノクリスタル内で再結合するという発光
メカニズムになる。
【００３６】図４は本発明の実施の形態３である半導体
発光装置を表す要部切断側面図であり、図３に於いて用
いた記号と同記号は同部分を表すか或いは同じ意味を持
つものとする。
発光装置を表す要部切断側面図であり、図３に於いて用
いた記号と同記号は同部分を表すか或いは同じ意味を持
つものとする。
【００３７】実施の形態３に於いては、ドレイン領域５
の主としてチャネル側にＳｉ系ナノクリスタルや例えば
ＭｎなどをドーピングしたＺｎＳからなる蛍光体などの
微細発光要素１１を配置するのであるが、それ等微細発
光要素１１をＳｉ基板１と物理的な整合性を良くした
り、或いは、化学的な反応性がないようにする為、微細
発光要素１１をＳｉＯx 、ＳｉＮx 、Ａｌ酸化物などの
絶縁層１２でバインドしてドレイン領域５の近傍に埋め
込んである。
の主としてチャネル側にＳｉ系ナノクリスタルや例えば
ＭｎなどをドーピングしたＺｎＳからなる蛍光体などの
微細発光要素１１を配置するのであるが、それ等微細発
光要素１１をＳｉ基板１と物理的な整合性を良くした
り、或いは、化学的な反応性がないようにする為、微細
発光要素１１をＳｉＯx 、ＳｉＮx 、Ａｌ酸化物などの
絶縁層１２でバインドしてドレイン領域５の近傍に埋め
込んである。
【００３８】図５は実施の形態３である半導体発光装置
のエネルギ・バンド・ダイヤグラムであり、図２に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
のエネルギ・バンド・ダイヤグラムであり、図２に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
【００３９】図５から明らかであるが、実施の形態３に
於いては、微細発光要素１１をバインドした絶縁層１２
が存在している為、それがキャリア、即ち、電子や正孔
を注入する際のエネルギ障壁を高めているので、キャリ
アを更にホットな状態にしなければならない。
於いては、微細発光要素１１をバインドした絶縁層１２
が存在している為、それがキャリア、即ち、電子や正孔
を注入する際のエネルギ障壁を高めているので、キャリ
アを更にホットな状態にしなければならない。
【００４０】図６は本発明の実施の形態４である半導体
発光装置を表す要部切断側面図であり、図１乃至図５に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとし、３Ａは金属ゲート電極、１３は微
細発光要素１１を含む屈折率が大きい領域、１４はＩｎ
Ｏx などからなる光取り出し用窓部をそれぞれ示してい
る。
発光装置を表す要部切断側面図であり、図１乃至図５に
於いて用いた記号と同記号は同部分を表すか或いは同じ
意味を持つものとし、３Ａは金属ゲート電極、１３は微
細発光要素１１を含む屈折率が大きい領域、１４はＩｎ
Ｏx などからなる光取り出し用窓部をそれぞれ示してい
る。
【００４１】図示されているように光取り出し用窓部１
４をＩｎＯx などの透明導電材料で形成しておけば、ゲ
ート電極３Ａの機能には何等の問題もなく、また、屈折
率が大きい領域１３に於ける屈折率の大きさとしては、
Ｓｉ基板１に比較して大きければ良く、そのようにする
ことで、微細発光要素１１の発光がＳｉ基板１側への漏
光は少なくなって、光取り出し用窓部１４から、より大
きな光を取り出すことが可能である。
４をＩｎＯx などの透明導電材料で形成しておけば、ゲ
ート電極３Ａの機能には何等の問題もなく、また、屈折
率が大きい領域１３に於ける屈折率の大きさとしては、
Ｓｉ基板１に比較して大きければ良く、そのようにする
ことで、微細発光要素１１の発光がＳｉ基板１側への漏
光は少なくなって、光取り出し用窓部１４から、より大
きな光を取り出すことが可能である。
【００４２】ゲート絶縁膜２がＳｉＯ2 などの透明材料
で構成され、且つ、ゲート電極３Ａが多結晶Ｓｉなどの
透明材料で構成されている場合には、光取り出し用窓部
１４を別設することは不要であるが、半導体発光装置が
発生する光の波長に対応して透過率が高い材料で光取り
出し用窓部を形成することは有効である。
で構成され、且つ、ゲート電極３Ａが多結晶Ｓｉなどの
透明材料で構成されている場合には、光取り出し用窓部
１４を別設することは不要であるが、半導体発光装置が
発生する光の波長に対応して透過率が高い材料で光取り
出し用窓部を形成することは有効である。
【００４３】また、金属ゲート電極３Ａを設けた場合で
あっても、発光領域、即ち、微細発光要素１１が存在す
る領域の上方部分にスリットを形成したり、金属ゲート
電極３Ａを櫛状に形成すれば光取り出し用窓部１４の形
成は不要である。
あっても、発光領域、即ち、微細発光要素１１が存在す
る領域の上方部分にスリットを形成したり、金属ゲート
電極３Ａを櫛状に形成すれば光取り出し用窓部１４の形
成は不要である。
【００４４】図示していないが、光を取り出す領域に誘
電体ミラーを付設したり、カラー・フィルタを設けてお
くことで、例えば、ナノクリスタルに依るブロードな発
光スペクトルから任意の波長の光を取り出すことができ
る。
電体ミラーを付設したり、カラー・フィルタを設けてお
くことで、例えば、ナノクリスタルに依るブロードな発
光スペクトルから任意の波長の光を取り出すことができ
る。
【００４５】前記説明した光取り出し用窓部、或いは、
発光領域から導波路を用いて他の領域まで光を導くこと
は容易であるから、光検知器をアレイ化して別の場所に
配置し、同一導波路に多波長の光を伝播させるようにす
れば、配線数を低減させることが可能になる。
発光領域から導波路を用いて他の領域まで光を導くこと
は容易であるから、光検知器をアレイ化して別の場所に
配置し、同一導波路に多波長の光を伝播させるようにす
れば、配線数を低減させることが可能になる。
【００４６】図７は本発明の実施の形態５である半導体
発光装置を表す要部切断側面図、図８は図７に示した半
導体発光装置の要部切断平面図であり、（Ａ）は導光プ
ラグ及びその近傍を、また、（Ｂ）は光導波路及びその
近傍をそれぞれ示している。尚、図１乃至図６に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとし、また、この半導体発光装置のドレイン領
域５に於けるチャネル側近傍にも微細発光要素の添加領
域が設けられているのであるが、図では省略してある。
発光装置を表す要部切断側面図、図８は図７に示した半
導体発光装置の要部切断平面図であり、（Ａ）は導光プ
ラグ及びその近傍を、また、（Ｂ）は光導波路及びその
近傍をそれぞれ示している。尚、図１乃至図６に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとし、また、この半導体発光装置のドレイン領
域５に於けるチャネル側近傍にも微細発光要素の添加領
域が設けられているのであるが、図では省略してある。
【００４７】実施の形態５が他の実施の形態と相違する
ところは、Ｓｉ基板１内に光導波路１５が形成され、そ
の光導波路１５とドレイン領域５の特にチャネル側近傍
とが導光プラグ１６で結ばれている構成にある。
ところは、Ｓｉ基板１内に光導波路１５が形成され、そ
の光導波路１５とドレイン領域５の特にチャネル側近傍
とが導光プラグ１６で結ばれている構成にある。
【００４８】従って、ドレイン領域５のチャネル側で発
生した光は導光プラグ１６及び光導波路１５を介して所
望の位置まで伝播させることができ、従って、光インタ
コネクトされた集積回路装置を容易に光集積回路を構成
するのに有効である。
生した光は導光プラグ１６及び光導波路１５を介して所
望の位置まで伝播させることができ、従って、光インタ
コネクトされた集積回路装置を容易に光集積回路を構成
するのに有効である。
【００４９】実施の形態５を作製するには、Ｓｉ基板１
に於ける光導波路形成予定部分に例えばＧｅをイオン注
入法或いは拡散法で導入することで、Ｓｉ基板１に比較
して屈折率が高いＳｉＧｅからなる光導波路１５を形成
し、また、導光プラグ形成予定部分に同じくＳｉＧｅか
らなる導光プラグ１６を埋め込むか、或いは、Ｇｅイオ
ンを注入してＳｉＧｅからなる導光プラグ１６を形成
し、この後、図１について説明したＳｉ−ＭＯＳＦＥＴ
と同様にしてドレイン領域５のチャネル側に微細発光要
素を導入したＭＯＳＦＥＴを形成することで完成する。
尚、ＳＯＩ基板の場合には、ＳｉＯ2 からなる埋め込み
酸化膜にＧｅをドーピングすると屈折率が大きくなるの
で、それを光導波路として用いることが可能になる。
に於ける光導波路形成予定部分に例えばＧｅをイオン注
入法或いは拡散法で導入することで、Ｓｉ基板１に比較
して屈折率が高いＳｉＧｅからなる光導波路１５を形成
し、また、導光プラグ形成予定部分に同じくＳｉＧｅか
らなる導光プラグ１６を埋め込むか、或いは、Ｇｅイオ
ンを注入してＳｉＧｅからなる導光プラグ１６を形成
し、この後、図１について説明したＳｉ−ＭＯＳＦＥＴ
と同様にしてドレイン領域５のチャネル側に微細発光要
素を導入したＭＯＳＦＥＴを形成することで完成する。
尚、ＳＯＩ基板の場合には、ＳｉＯ2 からなる埋め込み
酸化膜にＧｅをドーピングすると屈折率が大きくなるの
で、それを光導波路として用いることが可能になる。
【００５０】前記説明した各実施の形態に見られる半導
体発光装置では、ゲートに電気信号を与えてチャネルが
開いた場合に発光が起こる構成になっているので、例え
ば、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃ
ｅｓｓ ｍｅｍｏｒｙ）に於いて、電荷蓄積用キャパシ
タに於ける電荷の有無を検索する際、ゲートを開いてキ
ャパシタに電荷があれば発光が起こり、電荷がなければ
発光が起きない旨の構成にしたり、また、そのような使
い方をすることができる。
体発光装置では、ゲートに電気信号を与えてチャネルが
開いた場合に発光が起こる構成になっているので、例え
ば、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃ
ｅｓｓ ｍｅｍｏｒｙ）に於いて、電荷蓄積用キャパシ
タに於ける電荷の有無を検索する際、ゲートを開いてキ
ャパシタに電荷があれば発光が起こり、電荷がなければ
発光が起きない旨の構成にしたり、また、そのような使
い方をすることができる。
【００５１】更に、単に発光させることのみが目的であ
れば、ゲートは不要であって、基板表面の不純物濃度を
調節してチャネルをノーマリ・オンの状態としておけ
ば、ソース・ドレイン間に電圧を印加すれば発光する２
端子素子として動作させることができる。
れば、ゲートは不要であって、基板表面の不純物濃度を
調節してチャネルをノーマリ・オンの状態としておけ
ば、ソース・ドレイン間に電圧を印加すれば発光する２
端子素子として動作させることができる。
【００５２】本発明に於いては、前記説明した実施の形
態を含め、多くの形態で実施するこ１ができ、以下、そ
れを付記として例示する。
態を含め、多くの形態で実施するこ１ができ、以下、そ
れを付記として例示する。
【００５３】（付記１）基板（例えばｐ型Ｓｉ基板１）
に設けられたＭＩＳ型トランジスタのチャネル領域を挟
んで対向する不純物領域（例えばｎ+ −ソース領域４及
びｎ+ −ドレイン領域５）に於ける何れか一方の近傍の
少なくともチャネル側に形成された微細発光要素添加領
域（例えば微細発光要素添加領域９）を備えてなること
を特徴とする半導体発光装置。 （付記２）ＭＩＳ型トランジスタのチャネル領域に於け
る不純物濃度をノーマリ・オンの状態に調節すると共に
ゲート電極を除去しダイオード構造（二端子素子：ダイ
オード）としてなることを特徴とする半導体発光装置。 （付記３）光を取り出す窓（例えば光取り出し用窓部１
４）が発光領域である微細発光要素添加領域の近傍に形
成されてなることを特徴とする（付記１）或いは（付記
２）記載の半導体発光装置。 （付記４）表面に誘電体からなる多層膜を形成した光を
取り出す窓が発光領域である微細発光要素添加領域の近
傍に形成されてなることを特徴とする（付記１）或いは
（付記２）記載の半導体発光装置。 （付記５）不純物領域のチャネル側近傍に在る発光領域
である微細発光要素添加領域の母材（例えば屈折率が大
きい領域１３）に於ける屈折率が該母材の周囲に在る材
料の屈折率に比較して大きい材料からなることを特徴と
する（付記１）或いは（付記２）記載の半導体発光装
置。 （付記６）発光領域である微細発光要素電荷領域で発生
される光を同一基板上或いは別基板上に形成された光検
出素子に導く光導波路を備えてなることを特徴とする
（付記１）或いは（付記２）記載の半導体発光装置。 （付記７）基板内に埋め込み形成された光導波路（例え
ば光導波路１５）及び該光導波路と発光領域である微細
発光要素添加領域とを結ぶ光導波路（例えば導光プラグ
１６）を備えてなることを特徴とする（付記１）或いは
（付記２）記載の半導体発光装置。 （付記８）微細発光要素がＥｒ3+，Ｎｄ2+，Ｅｕ3+，Ｍ
ｎ2+，Ｓｂ3+，Ｔｂ3+から選択されたものであることを
特徴とする（付記１）或いは（付記２）記載の半導体発
光装置。 （付記９）微細発光要素添加領域にＯ，Ｃ，Ｆのうち少
なくとも１種類の元素を添加してなることを特徴とする
（付記１）或いは（付記２）記載の半導体発光装置。 （付記１０）微細発光要素がＳｉ，ＳｉＧｅ，ＳｉＧｅ
Ｃのうち少なくとも１種類からなるナノクリスタルであ
ることを特徴とする（付記１）或いは（付記２）記載の
半導体発光装置。 （付記１１）微細発光要素がＭｎ，Ｃｕ，Ａｌ，Ａｕ，
Ａｇから選択された元素を添加した蛍光体であることを
特徴とする（付記１）或いは（付記２）記載の半導体発
光装置。 （付記１２）ナノクリスタルにＥｒ3+が添加されてなる
ことを特徴とする（付記１０）記載の半導体発光装置。 （付記１３）蛍光体がＺｎＳであることを特徴とする
（付記１１）記載の半導体発光装置。 （付記１４）微細発光要素をＳｉＯx ，ＳｉＮx ，Ａｌ
Ｏx から選択された絶縁層に添加して不純物領域のチャ
ネル側近傍に配設してなることを特徴とする（付記１
０）或いは（付記１１）記載の半導体発光装置。
に設けられたＭＩＳ型トランジスタのチャネル領域を挟
んで対向する不純物領域（例えばｎ+ −ソース領域４及
びｎ+ −ドレイン領域５）に於ける何れか一方の近傍の
少なくともチャネル側に形成された微細発光要素添加領
域（例えば微細発光要素添加領域９）を備えてなること
を特徴とする半導体発光装置。 （付記２）ＭＩＳ型トランジスタのチャネル領域に於け
る不純物濃度をノーマリ・オンの状態に調節すると共に
ゲート電極を除去しダイオード構造（二端子素子：ダイ
オード）としてなることを特徴とする半導体発光装置。 （付記３）光を取り出す窓（例えば光取り出し用窓部１
４）が発光領域である微細発光要素添加領域の近傍に形
成されてなることを特徴とする（付記１）或いは（付記
２）記載の半導体発光装置。 （付記４）表面に誘電体からなる多層膜を形成した光を
取り出す窓が発光領域である微細発光要素添加領域の近
傍に形成されてなることを特徴とする（付記１）或いは
（付記２）記載の半導体発光装置。 （付記５）不純物領域のチャネル側近傍に在る発光領域
である微細発光要素添加領域の母材（例えば屈折率が大
きい領域１３）に於ける屈折率が該母材の周囲に在る材
料の屈折率に比較して大きい材料からなることを特徴と
する（付記１）或いは（付記２）記載の半導体発光装
置。 （付記６）発光領域である微細発光要素電荷領域で発生
される光を同一基板上或いは別基板上に形成された光検
出素子に導く光導波路を備えてなることを特徴とする
（付記１）或いは（付記２）記載の半導体発光装置。 （付記７）基板内に埋め込み形成された光導波路（例え
ば光導波路１５）及び該光導波路と発光領域である微細
発光要素添加領域とを結ぶ光導波路（例えば導光プラグ
１６）を備えてなることを特徴とする（付記１）或いは
（付記２）記載の半導体発光装置。 （付記８）微細発光要素がＥｒ3+，Ｎｄ2+，Ｅｕ3+，Ｍ
ｎ2+，Ｓｂ3+，Ｔｂ3+から選択されたものであることを
特徴とする（付記１）或いは（付記２）記載の半導体発
光装置。 （付記９）微細発光要素添加領域にＯ，Ｃ，Ｆのうち少
なくとも１種類の元素を添加してなることを特徴とする
（付記１）或いは（付記２）記載の半導体発光装置。 （付記１０）微細発光要素がＳｉ，ＳｉＧｅ，ＳｉＧｅ
Ｃのうち少なくとも１種類からなるナノクリスタルであ
ることを特徴とする（付記１）或いは（付記２）記載の
半導体発光装置。 （付記１１）微細発光要素がＭｎ，Ｃｕ，Ａｌ，Ａｕ，
Ａｇから選択された元素を添加した蛍光体であることを
特徴とする（付記１）或いは（付記２）記載の半導体発
光装置。 （付記１２）ナノクリスタルにＥｒ3+が添加されてなる
ことを特徴とする（付記１０）記載の半導体発光装置。 （付記１３）蛍光体がＺｎＳであることを特徴とする
（付記１１）記載の半導体発光装置。 （付記１４）微細発光要素をＳｉＯx ，ＳｉＮx ，Ａｌ
Ｏx から選択された絶縁層に添加して不純物領域のチャ
ネル側近傍に配設してなることを特徴とする（付記１
０）或いは（付記１１）記載の半導体発光装置。
【００５４】
【発明の効果】本発明に依る半導体発光装置に於いて
は、基板に設けられたＭＩＳ型トランジスタのチャネル
生成領域を挟んで対向する不純物領域に於ける何れか一
方の近傍の少なくともチャネル側に形成された微細発光
要素添加領域を備えてなることが基本になっている。
は、基板に設けられたＭＩＳ型トランジスタのチャネル
生成領域を挟んで対向する不純物領域に於ける何れか一
方の近傍の少なくともチャネル側に形成された微細発光
要素添加領域を備えてなることが基本になっている。
【００５５】前記構成を採ることから、本発明の半導体
発光装置はＳｉ−ＭＯＳトランジスタとの整合性が良好
であり、従って、Ｓｉ基板上にＭＯＳトランジスタなど
と共存させることは容易であり、光インターコネクショ
ンに必要なＳｉ基板上のモノリシック発光デバイスとし
て利用できる為、高集積化に依るＬＳＩの性能向上を阻
む一因になっている配線遅延の問題を解消するのに有効
であり、また、サイズを大きくした発光デバイスをアレ
イ化することで固体表示デバイスとしてディスプレイを
構成することもできる。
発光装置はＳｉ−ＭＯＳトランジスタとの整合性が良好
であり、従って、Ｓｉ基板上にＭＯＳトランジスタなど
と共存させることは容易であり、光インターコネクショ
ンに必要なＳｉ基板上のモノリシック発光デバイスとし
て利用できる為、高集積化に依るＬＳＩの性能向上を阻
む一因になっている配線遅延の問題を解消するのに有効
であり、また、サイズを大きくした発光デバイスをアレ
イ化することで固体表示デバイスとしてディスプレイを
構成することもできる。
【図１】本発明の原理を説明する為の半導体発光装置を
表す要部切断側面図である。
表す要部切断側面図である。
【図２】ｎチャネル型ＭＯＳトランジスタに本発明を適
用した半導体発光装置の動作原理を説明する為の図であ
る。
用した半導体発光装置の動作原理を説明する為の図であ
る。
【図３】本発明の実施の形態２である半導体発光装置を
表す要部切断側面図である。
表す要部切断側面図である。
【図４】本発明の実施の形態３である半導体発光装置を
表す要部切断側面図である。
表す要部切断側面図である。
【図５】図５は実施の形態３である半導体発光装置のエ
ネルギ・バンド・ダイヤグラムである。
ネルギ・バンド・ダイヤグラムである。
【図６】本発明の実施の形態４である半導体発光装置を
表す要部切断側面図である。
表す要部切断側面図である。
【図７】本発明の実施の形態５である半導体発光装置を
表す要部切断側面図である。
表す要部切断側面図である。
【図８】図７に示した半導体発光装置の要部切断平面図
である。
である。
１ ｐ型Ｓｉ基板 ２ ゲート絶縁膜 ３ ゲート電極 ４ ｎ+ −ソース領域 ５ ｎ+ −ドレイン領域 ６ ソース電極 ７ ドレイン電極 ８ 基板接地電極 ９ Ｅｒ元素などの微細発光要素添加領域
Claims (7)
- 【請求項１】基板に設けられたＭＩＳ型トランジスタの
チャネル領域を挟んで対向するソース領域及びドレイン
領域に於ける何れか一方の近傍の少なくともチャネル側
に形成された微細発光要素添加領域を備えてなることを
特徴とする半導体発光装置。 - 【請求項２】ＭＩＳ型トランジスタのチャネル領域に於
ける不純物濃度をノーマリ・オンの状態に調節すると共
にゲート電極を除去しダイオード構造としてなることを
特徴とする請求項１記載の半導体発光装置。 - 【請求項３】光を取り出す窓が発光領域である微細発光
要素添加領域の近傍に形成されてなることを特徴とする
請求項１或いは２記載の半導体発光装置。 - 【請求項４】表面に誘電体からなる多層膜を形成した光
を取り出す窓が発光領域である微細発光要素添加領域の
近傍に形成されてなることを特徴とする請求項１或いは
２記載記載の半導体発光装置。 - 【請求項５】不純物領域のチャネル側近傍に在る発光領
域である微細発光要素添加領域の母材に於ける屈折率が
該母材の周囲に在る材料の屈折率に比較して大きい材料
からなることを特徴とする請求項１或いは２記載の半導
体発光装置。 - 【請求項６】発光領域である微細発光要素電荷領域で発
生される光を同一基板上或いは別基板上に形成された光
検出素子に導く光導波路を備えてなることを特徴とする
請求項１或いは２記載の半導体発光装置。 - 【請求項７】基板内に埋め込み形成された光導波路及び
該光導波路と発光領域である微細発光要素添加領域とを
結ぶ光導波路を備えてなることを特徴とする請求項１或
いは２記載の半導体発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043898A JP2002246639A (ja) | 2001-02-20 | 2001-02-20 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001043898A JP2002246639A (ja) | 2001-02-20 | 2001-02-20 | 半導体発光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002246639A true JP2002246639A (ja) | 2002-08-30 |
Family
ID=18905989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001043898A Pending JP2002246639A (ja) | 2001-02-20 | 2001-02-20 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002246639A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10313727A1 (de) * | 2003-03-27 | 2004-10-21 | Forschungszentrum Rossendorf E.V. | Verfahren zur Behandlung Silizium-basierter Lichtemitter |
| JP2006332490A (ja) * | 2005-05-30 | 2006-12-07 | Sony Corp | 発光素子及び発光装置 |
| US7574090B2 (en) | 2006-05-12 | 2009-08-11 | Toshiba America Electronic Components, Inc. | Semiconductor device using buried oxide layer as optical wave guides |
| JP2011510511A (ja) * | 2008-01-21 | 2011-03-31 | インシアヴァ （ピーテーワイ） リミテッド | パンチスルー効果を利用した半導体発光デバイス |
| USD789363S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789367S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789366S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789365S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789364S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD805130S1 (en) | 2016-05-13 | 2017-12-12 | Microsoft Corporation | Electronic console for gaming and/or entertainment purposes |
| USD826334S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826337S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826336S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826335S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD827032S1 (en) | 2017-06-09 | 2018-08-28 | Microsoft Corporation | Electronic housing |
| USD839353S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD839355S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing |
| USD839354S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD845278S1 (en) | 2017-06-09 | 2019-04-09 | Microsoft Corporation | Support stand for an electronic housing |
| USD924335S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Console with illumination |
| USD924334S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Gaming console |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590640A (ja) * | 1991-09-27 | 1993-04-09 | Olympus Optical Co Ltd | 半導体装置 |
| JPH11233814A (ja) * | 1998-02-12 | 1999-08-27 | Sanyo Electric Co Ltd | 半導体発光素子 |
| JP2001203382A (ja) * | 2000-01-21 | 2001-07-27 | Fujitsu Ltd | 半導体装置 |
-
2001
- 2001-02-20 JP JP2001043898A patent/JP2002246639A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590640A (ja) * | 1991-09-27 | 1993-04-09 | Olympus Optical Co Ltd | 半導体装置 |
| JPH11233814A (ja) * | 1998-02-12 | 1999-08-27 | Sanyo Electric Co Ltd | 半導体発光素子 |
| JP2001203382A (ja) * | 2000-01-21 | 2001-07-27 | Fujitsu Ltd | 半導体装置 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10313727A1 (de) * | 2003-03-27 | 2004-10-21 | Forschungszentrum Rossendorf E.V. | Verfahren zur Behandlung Silizium-basierter Lichtemitter |
| DE10313727B4 (de) * | 2003-03-27 | 2005-11-24 | Forschungszentrum Rossendorf E.V. | Verfahren zur Behandlung Silizium-basierter Lichtemitter |
| JP2006332490A (ja) * | 2005-05-30 | 2006-12-07 | Sony Corp | 発光素子及び発光装置 |
| US7574090B2 (en) | 2006-05-12 | 2009-08-11 | Toshiba America Electronic Components, Inc. | Semiconductor device using buried oxide layer as optical wave guides |
| US8867875B2 (en) | 2006-05-12 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor device using buried oxide layer as optical wave guides |
| JP2011510511A (ja) * | 2008-01-21 | 2011-03-31 | インシアヴァ （ピーテーワイ） リミテッド | パンチスルー効果を利用した半導体発光デバイス |
| USD789364S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789367S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789366S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789365S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789363S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD805130S1 (en) | 2016-05-13 | 2017-12-12 | Microsoft Corporation | Electronic console for gaming and/or entertainment purposes |
| USD826335S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826337S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826336S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826334S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD827032S1 (en) | 2017-06-09 | 2018-08-28 | Microsoft Corporation | Electronic housing |
| USD839353S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD839355S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing |
| USD839354S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD845278S1 (en) | 2017-06-09 | 2019-04-09 | Microsoft Corporation | Support stand for an electronic housing |
| USD924335S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Console with illumination |
| USD924334S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Gaming console |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002246639A (ja) | 半導体発光装置 | |
| CN100514688C (zh) | 发光器件和磷光体 | |
| US7301206B2 (en) | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors | |
| US9640616B2 (en) | Superlattice materials and applications | |
| US5349225A (en) | Field effect transistor with a lightly doped drain | |
| US7888201B2 (en) | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors | |
| US6812103B2 (en) | Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects | |
| TW569428B (en) | Semiconductor memory cell and semiconductor memory device | |
| US20150348968A1 (en) | Methods and Apparatus for Artificial Exciton in CMOS Processes | |
| KR100558803B1 (ko) | 느린 광 캐리어를 저지하거나 제거하기 위한 배리어층을 갖는 고속 광다이오드 및 상기 광다이오드를 형성하기 위한 방법 | |
| JP4410894B2 (ja) | 半導体装置 | |
| JP2006505948A (ja) | ワン・トランジスタｄｒａｍセル構造および製造方法 | |
| US7989867B2 (en) | Semiconductor memory device having a semiconductor layer disposed between first and second gate electrodes | |
| TWI228684B (en) | IC card | |
| US8742485B2 (en) | Inversion mode varactor | |
| US8981474B2 (en) | Semiconductor device | |
| KR102032221B1 (ko) | 터널링 전계효과 트랜지스터를 이용한 1t 디램 셀 소자와 그 제조방법 및 이를 이용한 메모리 어레이 | |
| US9000505B2 (en) | Quantum electro-optical device using CMOS transistor with reverse polarity drain implant | |
| JP4517144B2 (ja) | Ｍｏｓ電界効果トランジスタ型量子ドット発光素子の製造方法 | |
| CN106653934A (zh) | 一种基于标准cmos工艺的混合光互连系统 | |
| US7419883B2 (en) | Method for fabricating a semiconductor structure having selective dopant regions | |
| JP4488870B2 (ja) | 半導体素子と半導体装置 | |
| US6815757B2 (en) | Single-poly EEPROM on a negatively biased substrate | |
| JP2003031790A (ja) | 半導体装置およびその製造方法 | |
| US6545333B1 (en) | Light controlled silicon on insulator device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101124 |