JP3797398B2 - 演算装置および演算方法 - Google Patents
演算装置および演算方法 Download PDFInfo
- Publication number
- JP3797398B2 JP3797398B2 JP11471597A JP11471597A JP3797398B2 JP 3797398 B2 JP3797398 B2 JP 3797398B2 JP 11471597 A JP11471597 A JP 11471597A JP 11471597 A JP11471597 A JP 11471597A JP 3797398 B2 JP3797398 B2 JP 3797398B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- conversion
- imaginary
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、演算装置および演算方法に関し、特に、逆正接演算を行う演算装置および演算方法に関する。
【０００２】
【従来の技術】
近年、デジタル信号を伝送する方法として、直交周波数分割多重方式（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が提案されている。このＯＦＤＭ方式は伝送帯域内に多数の直交する副搬送波を設け、それぞれの副搬送波の振幅および位相にデータを割り当て、ＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりディジタル変調する方式である。この方法では、多数の副搬送波で伝送帯域を分割するため、副搬送波１波あたりの帯域は狭くなり、変調速度は遅くなるが、搬送波の数が多数あるので総合の伝送速度は従来の変調方式と変わらない。
【０００３】
このＯＦＤＭ方式では多数の副搬送波が並列に伝送されるためにシンボル速度が遅くなるので、いわゆるマルチパス妨害の存在する伝送路ではシンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害に対して強い方式であることが期待できる。
【０００４】
以上の様な特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波によるディジタル信号の伝送に対して特に注目されている。このような地上波によるディジタル信号の伝送としては、例えば、ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）などが有名である。
【０００５】
また最近の半導体技術の進歩により離散的フ−リエ変換（以下ＦＦＴ（Fast Fourier Transform）と記述する）や離散的フ−リエ逆変換（以下ＩＦＦＴ（Invert Fast Fourier Transform）と記述する）をハ−ドウェアで実現することが可能となり、これらを用いてＯＦＤＭ方式に基づく変調を行ったり、また逆に復調する事が簡単にできる様になった事もＯＦＤＭ方式が注目されてきた理由の一つである。
【０００６】
図８はＯＦＤＭ受信装置の構成例を示すブロック図である。この図において、受信アンテナ２は、ＯＦＤＭ変調波１を捕捉する。ＩＦコンバータ３は、受信したＲＦ信号をＩＦ（中間帯域周波数）に変換する。直交復調回路４は、ＩＦ帯域に変換された信号に対して、局部発振回路５より出力される周波数ｆ1の信号を乗算して直交復調を施し、同相（Ｉ）成分と直交（Ｑ）成分を抽出する。
【０００７】
ＬＰＦ６，７は、直交復調回路４から出力された同相成分と直交成分に含まれている不要な高周波成分をそれぞれ除去する。Ａ／Ｄ（Analog to Digital）変換回路８，９は、ＬＰＦ６，７から出力された信号を対応するディジタル信号に変換する。
【０００８】
離散フーリエ変換（ＤＦＴ）回路１０は、Ａ／Ｄ変換回路８，９から出力されたディジタル信号を周波数領域の信号（ＯＦＤＭ周波数信号）に変換する。位相補正回路１１は、位相誤差検出回路１４から出力される位相誤差信号を参照して、フーリエ変換のウィンドウ位置などに起因して生じるＯＦＤＭ周波数信号の位相回転を補正する。
【０００９】
図９に示すように、ＯＦＤＭ信号には所定の周波数位置（この例では、第０，５，１０，１５，２０番目の位置）にパイロット搬送波が挿入されているので、位相誤差検出回路１４は、そのようなパイロット搬送波を仲介として、送信位相と受信位相とを比較し、位相誤差を検出する。デマッピング回路１２は、位相補正回路１１により位相が補正されたＯＦＤＭ周波数信号の受信点を識別し、受信信号１３を出力する。
【００１０】
次に、以上の例の動作について簡単に説明し、続いて、位相誤差検出回路１４の構成と動作について説明する。
【００１１】
受信アンテナ２により捕捉されたＯＦＤＭ変調波１は、ＩＦコンバータ３に入力され、ＩＦ帯域の信号に変換される。直交復調回路４は、ＩＦコンバータ３から出力されたＩＦ帯域の信号に対して局部発振回路５から出力された周波数ｆ1の信号を乗算して直交復調し、同相成分と直交成分の信号を抽出する。
【００１２】
ＬＰＦ６，７は、直交復調回路４から出力された同相成分と直交成分の信号に含まれている不要な高周波成分を除去してＡ／Ｄ変換回路８，９に出力する。Ａ／Ｄ変換回路８，９は、ＬＰＦ６，７により高周波成分が除去された同相成分と直交成分の信号をそれぞれ対応するディジタル信号に変換する。
【００１３】
離散フーリエ変換回路１０は、ディジタル信号に変換された同相成分と直交成分の信号を入力し、周波数領域の信号に変換してＯＦＤＭ周波数信号として、位相補正回路１１に出力する。
【００１４】
位相補正回路１１は、位相誤差検出回路１４によって検出された位相誤差に応じて、離散フーリエ変換回路１０から出力されるＯＦＤＭ周波数信号の位相を補正し、デマッピング回路１２に出力する。
【００１５】
デマッピング回路１２は、位相補正回路１１の出力信号の受信点を識別し、受信信号１３を再生する。
【００１６】
図１０は、位相誤差検出回路１４の詳細な構成例を示している。この図において、複素乗算回路２３は位相補正回路１１から出力された同相成分と直交成分と、基準位相発生回路２４から出力されるパイロット信号の複素共役信号とを乗算し、これらの位相差を求める。
【００１７】
ＲＯＭ（Read Only Memory）２５は、逆正接データを格納しており、複素乗算回路２３から出力された直交座標値を曲座標値に変換して補間回路２６に出力する。補間回路２６は、ＲＯＭ２５から出力される曲座標値（角度）と、各パイロット信号を参照して、データ搬送波の位相誤差を求める。
【００１８】
加算回路２７は、遅延回路２８により１ＯＦＤＭシンボル分遅延された加算回路２７の出力と補間回路２６の出力とを加算して新たな位相補正量を出力する。加算回路２７の出力は、位相補正量として直交座標変換回路２９に入力される。
【００１９】
直交座標変換回路２９は、加算回路２７から出力される位相補正量を直交座標値に変換して、同相および直交位相補正量として出力する。
【００２０】
図１１は、ＲＯＭ２５に格納されているデータの一例を説明する図である。この図に示すように、ＲＯＭ２５のアドレスは、実数アドレス（横軸）と虚数アドレス（縦軸）により構成されており、それぞれ、８ビットの２の補数により表現されている。
【００２１】
また、ＲＯＭ２５の各アドレスには、以下の式に対応するデータが格納されており、実数アドレスと虚数アドレスがそれぞれ同相入力Ｘおよび直交入力Ｙとして与えられると、これらのアドレスにより指定されるデータが読み出される。
【００２２】
ｚ＝ａｒｃｔａｎ（Ｙ／Ｘ） ・・・（１）
【００２３】
なお、ＲＯＭに格納されているデータは、−π≦ｚ≦πの範囲を８ビットで量子化したものである。
【００２４】
次に、以上の従来例の動作について説明する。
【００２５】
複素乗算回路２３に入力された同相成分と直交成分は、基準位相発生回路２４から出力された所定の基準位置を示すデータの複素共役値と乗算され、受信信号の送信信号からのずれ量（位相誤差）が算出される。
【００２６】
ＲＯＭ２５は、複素乗算回路２３から出力された位相誤差を対応する曲座標系のデータに変換して出力する。補間回路２６は、各パイロット搬送波の位相誤差を求め、それに基づいて、データ搬送波の位相誤差を求める。
【００２７】
加算回路２７は、補間回路２６から新たに出力されたデータ搬送波の位相誤差と、遅延回路２８から出力された１ＯＦＤＭシンボル前の位相誤差を加算し、新たな位相補正量を求め、直交座標変換回路２９に出力する。
【００２８】
直交座標変換回路２９は、加算回路２７から出力された位相補正量を直交座標系のデータに変換し、同相位相補正量３０および直交位相補正量３１として出力する。
【００２９】
【発明が解決しようとする課題】
ところで、図１０に示す逆正接を求めるためのＲＯＭ２５には、前述のように−π≦ｚ≦πの範囲の逆正接の値が８ビットに量子化されて格納されている。仮に、同相入力と直交入力をそれぞれ８ビットとし、また、出力を８ビットとすると、合計６４Ｋワード（５１２Ｋｂｉｔ）の容量が必要となり、そのような大量のデータを含むＲＯＭをＬＳＩ化（モノリシックＩＣ上に形成）することは困難であるという課題があった。
【００３０】
本発明は、以上のような状況に鑑みてなされたものであり、逆正接データが格納されたＲＯＭの容量を削減することを目的とする。
【００３１】
【課題を解決するための手段】
請求項１に記載の演算装置は、実数データが入力される第１の入力手段と、虚数データが入力される第２の入力手段と、第１の入力手段から入力された実数データに対して所定のデータ変換を施す第１の変換手段と、第２の入力手段から入力された虚数データに対して所定のデータ変換を施す第２の変換手段と、逆正接データを記憶している記憶手段と、第１および第２の変換手段により変換された実数データと虚数データをアドレスデータとして、記憶手段から対応する逆正接データを読み出す読み出し手段とを備え、第１の変換手段により得られたデータのビット数は、第２の変換手段により得られたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっていることを特徴とする。
【００３２】
請求項５に記載の演算方法は、実数データが入力される第１の入力ステップと、虚数データが入力される第２の入力ステップと、第１の入力ステップから入力された実数データに対して所定のデータ変換を施す第１の変換ステップと、第２の入力ステップから入力された虚数データに対して所定のデータ変換を施す第２の変換ステップと、逆正接データを記憶している記憶ステップと、第１および第２の変換ステップにより変換された実数データと虚数データをアドレスデータとして、記憶ステップから対応する逆正接データを読み出す読み出しステップとを含み、第１の変換ステップの処理により得られたデータのビット数は、第２の変換ステップの処理により得られたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっていることを特徴とする。
【００３３】
請求項１に記載の演算装置においては、入力された実数データに対して所定のデータ変換が施されたデータのビット数が、入力された虚数データに対して所定のデータ変換が施されたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている。そして、所定のデータ変換が施された実数データと虚数データをアドレスデータとして、記憶手段から対応する逆正接データが読み出される。
【００３４】
請求項５に記載の演算方法においては、入力された実数データに対して所定のデータ変換が施されたデータのビット数が、入力された虚数データに対して所定のデータ変換が施されたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている。そして、所定のデータ変換が施された実数データと虚数データをアドレスデータとして、記憶手段から対応する逆正接データが読み出される。
【００３５】
【発明の実施の形態】
図１は、本発明の実施の形態の構成例を示すブロック図である。この図において図１０と対応する部分には同一の符号が付してあるのでその説明は省略する。
【００３６】
この図においては、図１０に示すＲＯＭ２５が逆正接発生回路４１に置換されている。なお、その他の構成は図１０における場合と同様である。
【００３７】
図２は、図１に示す逆正接発生回路４１の詳細な構成例を示している。
【００３８】
この図において、ビットシフト回路５３（第１の入力手段、第２の入力手段、第１の変換手段、第２の変換手段）は、複素乗算回路２３から出力された複素データの実数部（８ビット）と虚数部（８ビット）をそれぞれ読み込み、虚数部の大きさに応じて実数部と虚数部に対してビットシフトを施し、後段のＲＯＭ５５（記憶手段）のアドレスの範囲を超過しないように調節する。そして、実数部のデータは、符号ビットを除いた７ビットの自然バイナリで出力され、また、虚数部のデータは５ビットの２の補数で出力される。
【００３９】
ＲＯＭ５５は、ビットシフト回路５３から出力された実数部と虚数部により指定される逆正接データを読み出してセレクタ５７（読み出し手段）に供給するようになされている。なお、ＲＯＭ５５には、複素平面上の第１象限と第４象限の逆正接データが格納されている。
【００４０】
ビットシフト回路５４（第１の入力手段、第２の入力手段、第１の変換手段、第２の変換手段）は、複素乗算回路２３から出力された複素データの実数部（８ビット）と虚数部（８ビット）を読み込み、実数部または虚数部のうちで大きい方の値に応じて、実数部と虚数部のデータに対して所定のビットシフトを施し、後段のＲＯＭ５６（記憶手段）のアドレスの範囲を超過しないように調節する。そして、実数部のデータは符号ビットを除外した４ビットの２の補数データとして出力され、また、虚数部は、５ビットの２の補数として出力される。
【００４１】
ＲＯＭ５６は、ビットシフト回路５４から出力された実数部と虚数部のデータにより指定される逆正接データを読み出して、セレクタ５７に供給するようになされている。なお、ＲＯＭ５６には、複素平面上の第２象限と第３象限のデータが格納されている。
【００４２】
次に、以上の実施の形態の動作原理について簡単に説明した後、図３乃至図５を参照して以上の実施の形態の動作を説明する。
【００４３】
図３に示すように、受信装置に電源を投入した直後の同期引き込み過程では、位相誤差検出回路１４により検出される誤差はかなり大きな値となるので、直交座標から曲座標に変換する際には、複素平面上の第２または第３象限の逆正接データが読み出されることになる。しかしながら、受信装置が定常状態になってくると、位相誤差は次第に小さくなるので、第１象限または第４象限の実軸付近の逆正接データが主に読み出されることになる。
【００４４】
従って、電源投入時などの特別な場合のみに使用されるデータの量子化ステップは粗くし、また、引き込み終了後の定常状態におけるデータは、それよりも細かい量子化ステップとすることにより、データの総量を削減することができる。
【００４５】
次に、図８、図１、および、図２を参照して、本実施の形態の動作について説明する。
【００４６】
受信アンテナ２（受信手段）により受信されたＯＦＤＭ変調信号は、ＩＦコンバータ３（受信手段）により中間周波数帯域の信号に変換された後、直交復調回路４により同相成分と直交成分が抽出され、ＬＰＦ６，７により高周波成分が除去される。そして、同相成分と直交成分はＡ／Ｄ変換回路８，９によりそれぞれディジタル信号に変換された後、離散フーリエ変換回路１０（復調手段）によりＯＦＤＭ周波数領域の信号に変換され、位相補正回路１１に供給される。
【００４７】
位相誤差検出回路１４（検出手段）の出力に応じて位相補正回路１１により所定の位相補正が施されて出力されたデータは、図１に示す複素乗算回路２３に入力され、基準位相発生回路２４から供給される基準位相データと複素乗算された後、８ビットのデータとして、図２に示すビットシフト回路５３，５４にそれぞれ入力される。
【００４８】
ビットシフト回路５３では、入力された虚数部Ｘの値に応じて、実数部Ｘと虚数部Ｙのデータに対して所定のビットシフトが施される。表１は、ビットシフト回路５３の入出力関係を示す表である。
【００４９】
【表１】
【００５０】
この表に示すように、虚数部Ｙの値が小さい場合には、Ｘ，Ｙともにビットシフトが施されずにそのまま出力される。また、虚数部Ｙの値が大きくなるにつれて、Ｘ，Ｙともに１／２，１／４，１／８（それぞれ、１ビット、２ビット、３ビット）という具合にビットシフトの割合が大きくなる。従って、虚数部Ｙの値が小さい程、精度の高い結果を得る。そして、以上のようにビットシフトが施されて得られた実数部Ｘは、符号ビットが除かれた７ビットの自然バイナリデータとして出力され、また、虚数部Ｙは、２の補数表現をとる５ビットのデータとして出力される。
【００５１】
ビットシフト回路５３により所定のビットシフトが施された実数部Ｘと虚数部ＹのデータはＲＯＭ５５に供給され、Ｘ，Ｙによって指定されるアドレスに格納されている逆正接のデータが読み出される。図４は、ＲＯＭ５５の実数アドレスと虚数アドレスの関係を示している。この図に示すように、ＲＯＭ５５の実数アドレス（横軸）は、７ビット（００乃至７ｆ）によって表現され、また、虚数アドレス（縦軸）は、５ビット（１００００乃至０１１１０）によって表現されている。そして、ＲＯＭ５５から読み出されたデータは、セレクタ５７に供給される。
【００５２】
一方、ビットシフト回路５４では、入力された実数部Ｘまたは虚数部Ｙのうちで絶対値が大きい方をＺとするとき、Ｚの大きさに応じて実数部Ｘと虚数部Ｙに対して所定のビットシフトが施される。表２は、ビットシフト回路５４の入出力の関係を示す表である。
【００５３】
【表２】
【００５４】
ビットシフト回路５４も、ビットシフト回路５３の場合と同様に、Ｚの絶対値（実数部または虚数部のうち、絶対値が大きい方の値）が大きくなるにつれて、ビットシフトの割合が大きくなる。従って、前述の場合と同様に、Ｚの絶対値が小さい程、精度が高い結果を得る。そして、以上のようにして得られた実数部Ｘのデータは、符号ビットを除いて４ビットで表現された２の補数データとして出力され、また、虚数部Ｙのデータは、２の補数表現をとる５ビットのデータとして出力される。
【００５５】
ビットシフト回路５４により所定のビットシフトが施された実数部Ｘと虚数部ＹのデータはＲＯＭ５６に供給され、Ｘ，Ｙによって指定されるアドレスに格納されている逆正接のデータが読み出される。図５は、ＲＯＭ５６の実数アドレスと虚数アドレスの関係を示している。この図に示すように、ＲＯＭ５６の負実数アドレス（横軸）は、４ビット（００００乃至１１１１）によって表現され、また、虚数アドレス（縦軸）は、５ビット（１００００乃至０１１１０）によって表現されている。そして、ＲＯＭ５６から読み出されたデータは、セレクタ５７に供給される。
【００５６】
セレクタ５７は、実数部Ｘの値が０≦Ｘの場合には、ＲＯＭ５５の出力を選択し、また、０＞Ｘの場合には、ＲＯＭ５６の出力を選択して、出力データ５８として出力する。
【００５７】
以上のようにして出力された角度データは、補間回路２６に入力され、前述の場合と同様の処理が施されて、位相の引き込みが実行されることになる。
【００５８】
以上の実施の形態によれば、表３に示すように、最も多用される部分（実軸の近傍）の逆正接データは高い精度で与えられ、また、その他の部分は、それなりの精度で与えられるので、ＲＯＭに格納するデータ量を少なくすることができ、その結果、逆正接データが格納されたＲＯＭを含む回路をＬＳＩ化することが可能となる。
【００５９】
【表３】
【００６０】
次に、本発明の実施の第２の実施の形態について説明する。
【００６１】
図６は、本発明の第２の実施の形態の構成例を示すブロック図である。この図において、絶対値回路６３（第１の入力手段、第１の変換手段）と絶対値回路６４（第２の入力手段、第２の変換手段）は、複素乗算回路２３から入力された実数部Ｘと虚数部Ｙの絶対値を演算するようになされている。
【００６２】
セレクタ６５（写像手段）は、実数部Ｘの値が負の場合には、実数部Ｘと虚数部Ｙとを交換して出力し、また、実数部Ｘの値が正の場合には、そのまま出力するようになされている。
【００６３】
ビットシフト回路６６（第１の変換手段、第２の変換手段）は、虚数部Ｙの値に応じて、実数部Ｘと虚数部Ｙのデータに対して所定のビットシフトを施し、得られたデータのうち、実数部Ｘは符号を除いた７ビットの自然バイナリデータとして出力し、また、虚数部Ｙは符号を除いた４ビットの自然バイナリデータとして出力する。
【００６４】
ＲＯＭ６７（記憶手段）は、第１象限に対応する逆正接データを格納しており、ビットシフト回路６６から出力される実数部Ｘと虚数部Ｙのデータにより指定されるアドレスに格納されている逆正接データを読み出して象限拡張回路６８（読み出し手段、復元手段）に出力するようになされている。
【００６５】
象限拡張回路６８は、実数部Ｘの値が負の場合には、ＲＯＭ６７から出力される角度データに対してπ／２（１００００００）を加算し、また、虚数部Ｙの値が負の場合には、符号ビットを付加して２の補数形式で表現された８ビットの逆正接出力６９を出力する。
【００６６】
次に、以上の実施の形態の動作について説明する。
【００６７】
複素乗算回路２３から出力された実数部Ｘと虚数部Ｙのデータは、それぞれ、絶対値回路６３，６４に供給される。絶対値回路６３，６４は、入力された実数部Ｘまたは虚数部Ｙのデータの符号ビットを除去し、７ビットの自然バイナリデータに変換してセレクタ６５に供給する。
【００６８】
セレクタ６５は、実数部Ｘが正の場合（入力されたデータが第１または第４象限に属する場合）には、実数部Ｘと虚数部Ｙをそのままビットシフト回路６６に出力する。また、実数部Ｘが負の場合（入力されたデータが第２または第３象限に属する場合）には、実数部Ｘと虚数部Ｙを入れ替えて（即ち、実数部をＹとし、虚数部をＸとして）ビットシフト回路６６に出力する。
【００６９】
ビットシフト回路６６は、次の表４に示すように、虚数部Ｙの値に応じて実数部Ｘおよび虚数部Ｙのデータに対して所定のビットシフトを施し、得られたデータのうち、実数部Ｘは符号を除いた７ビットの自然バイナリデータとしてＲＯＭ６７に出力する。また、虚数部Ｙは、符号を除いた４ビットの自然バイナリデータとして同様にＲＯＭ６７に供給する。
【００７０】
【表４】
【００７１】
ＲＯＭ６７は、図７に示すように、第１象限に対応するデータを格納している。なお、この図に示すように、実数アドレス（横軸）は、７ビットによって表現されているので０乃至７ｆの範囲であり、また、虚数アドレス（縦軸）は、４ビットによって表現されているので０乃至ｆの範囲となっている。ビットシフト回路６６より出力された実数部Ｘと虚数部Ｙのデータにより指定されるアドレスに格納されている６ビットの角度データは、読み出されて、象限拡張回路６８に供給される。
【００７２】
象限拡張回路６８は、実数部Ｘの値が負の場合には、ＲＯＭ６７から出力される角度データに対してπ／２（１００００００）を加算し、また、虚数部Ｙの値が負の場合には、符号ビットを付加して２の補数形式で表現された８ビットの逆正接出力６９を出力する。
【００７３】
以上の実施の形態によれば、最も頻繁に使用される正の実軸近傍のデータの精度を高くするとともに、第１象限のみのデータから第２乃至第４象限のデータを生成するようにしたので、回路規模を縮小することが可能となり、その結果、ＲＯＭ６７を含む回路を容易にＬＳＩ化することが可能となる。
【００７４】
【発明の効果】
請求項１に記載の演算装置および請求項５に記載の演算方法によれば、実数データが入力され、虚数データが入力され、所定のデータ変換を施し、入力された虚数データに対して所定のデータ変換を施す。このとき、入力された実数データに対して所定のデータ変換が施されたデータのビット数が、入力された虚数データに対して所定のデータ変換が施されたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている。このようにして、所定のデータ変換が施された実数データと虚数データをアドレスデータとして、対応する逆正接データを読み出すようにしたので、記憶する逆正接データのデータ量を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成例を示すブロック図である。
【図２】図１に示す逆正接発生回路４１の詳細な構成例を示すブロック図である。
【図３】図１に示す実施の形態の初期状態における位相誤差の推移を示す図である。
【図４】図２に示すＲＯＭ５５の構成例を示す図である。
【図５】図２に示すＲＯＭ５６の構成例を示す図である。
【図６】本発明の第２の実施の形態の構成例を示すブロック図である。
【図７】図６に示すＲＯＭ６７の構成例を示す図である。
【図８】ＯＦＤＭ受信装置の構成例を示すブロック図である。
【図９】データ搬送波とパイロット搬送波の配置状態を説明する図である。
【図１０】図８に示す位相誤差検出回路１４の詳細な構成例を示す図である。
【図１１】図１０に示すＲＯＭ２５の構成例を示す図である。
【符号の説明】
２ 受信アンテナ（受信手段）， ３ ＩＦコンバータ（受信手段）， １０離散フーリエ変換回路（復調手段）， １４ 位相誤差検出回路（位相誤差検出手段）， ５３，５４ ビットシフト回路（第１の入力手段、第２の入力手段、第１の変換手段、第２の変換手段）， ５５，５６，６７ ＲＯＭ（記憶手段）， ５７ セレクタ（読み出し手段）， ６５ セレクタ（写像手段）， ６８ 象限拡張回路（復元手段）
【発明の属する技術分野】
本発明は、演算装置および演算方法に関し、特に、逆正接演算を行う演算装置および演算方法に関する。
【０００２】
【従来の技術】
近年、デジタル信号を伝送する方法として、直交周波数分割多重方式（ＯＦＤＭ：Orthogonal Frequency Division Multiplexing）と呼ばれる変調方式が提案されている。このＯＦＤＭ方式は伝送帯域内に多数の直交する副搬送波を設け、それぞれの副搬送波の振幅および位相にデータを割り当て、ＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）によりディジタル変調する方式である。この方法では、多数の副搬送波で伝送帯域を分割するため、副搬送波１波あたりの帯域は狭くなり、変調速度は遅くなるが、搬送波の数が多数あるので総合の伝送速度は従来の変調方式と変わらない。
【０００３】
このＯＦＤＭ方式では多数の副搬送波が並列に伝送されるためにシンボル速度が遅くなるので、いわゆるマルチパス妨害の存在する伝送路ではシンボルの時間長に対する相対的なマルチパスの時間長を短くすることができ、マルチパス妨害に対して強い方式であることが期待できる。
【０００４】
以上の様な特徴からＯＦＤＭ方式は、マルチパス妨害の影響を強く受ける地上波によるディジタル信号の伝送に対して特に注目されている。このような地上波によるディジタル信号の伝送としては、例えば、ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）などが有名である。
【０００５】
また最近の半導体技術の進歩により離散的フ−リエ変換（以下ＦＦＴ（Fast Fourier Transform）と記述する）や離散的フ−リエ逆変換（以下ＩＦＦＴ（Invert Fast Fourier Transform）と記述する）をハ−ドウェアで実現することが可能となり、これらを用いてＯＦＤＭ方式に基づく変調を行ったり、また逆に復調する事が簡単にできる様になった事もＯＦＤＭ方式が注目されてきた理由の一つである。
【０００６】
図８はＯＦＤＭ受信装置の構成例を示すブロック図である。この図において、受信アンテナ２は、ＯＦＤＭ変調波１を捕捉する。ＩＦコンバータ３は、受信したＲＦ信号をＩＦ（中間帯域周波数）に変換する。直交復調回路４は、ＩＦ帯域に変換された信号に対して、局部発振回路５より出力される周波数ｆ1の信号を乗算して直交復調を施し、同相（Ｉ）成分と直交（Ｑ）成分を抽出する。
【０００７】
ＬＰＦ６，７は、直交復調回路４から出力された同相成分と直交成分に含まれている不要な高周波成分をそれぞれ除去する。Ａ／Ｄ（Analog to Digital）変換回路８，９は、ＬＰＦ６，７から出力された信号を対応するディジタル信号に変換する。
【０００８】
離散フーリエ変換（ＤＦＴ）回路１０は、Ａ／Ｄ変換回路８，９から出力されたディジタル信号を周波数領域の信号（ＯＦＤＭ周波数信号）に変換する。位相補正回路１１は、位相誤差検出回路１４から出力される位相誤差信号を参照して、フーリエ変換のウィンドウ位置などに起因して生じるＯＦＤＭ周波数信号の位相回転を補正する。
【０００９】
図９に示すように、ＯＦＤＭ信号には所定の周波数位置（この例では、第０，５，１０，１５，２０番目の位置）にパイロット搬送波が挿入されているので、位相誤差検出回路１４は、そのようなパイロット搬送波を仲介として、送信位相と受信位相とを比較し、位相誤差を検出する。デマッピング回路１２は、位相補正回路１１により位相が補正されたＯＦＤＭ周波数信号の受信点を識別し、受信信号１３を出力する。
【００１０】
次に、以上の例の動作について簡単に説明し、続いて、位相誤差検出回路１４の構成と動作について説明する。
【００１１】
受信アンテナ２により捕捉されたＯＦＤＭ変調波１は、ＩＦコンバータ３に入力され、ＩＦ帯域の信号に変換される。直交復調回路４は、ＩＦコンバータ３から出力されたＩＦ帯域の信号に対して局部発振回路５から出力された周波数ｆ1の信号を乗算して直交復調し、同相成分と直交成分の信号を抽出する。
【００１２】
ＬＰＦ６，７は、直交復調回路４から出力された同相成分と直交成分の信号に含まれている不要な高周波成分を除去してＡ／Ｄ変換回路８，９に出力する。Ａ／Ｄ変換回路８，９は、ＬＰＦ６，７により高周波成分が除去された同相成分と直交成分の信号をそれぞれ対応するディジタル信号に変換する。
【００１３】
離散フーリエ変換回路１０は、ディジタル信号に変換された同相成分と直交成分の信号を入力し、周波数領域の信号に変換してＯＦＤＭ周波数信号として、位相補正回路１１に出力する。
【００１４】
位相補正回路１１は、位相誤差検出回路１４によって検出された位相誤差に応じて、離散フーリエ変換回路１０から出力されるＯＦＤＭ周波数信号の位相を補正し、デマッピング回路１２に出力する。
【００１５】
デマッピング回路１２は、位相補正回路１１の出力信号の受信点を識別し、受信信号１３を再生する。
【００１６】
図１０は、位相誤差検出回路１４の詳細な構成例を示している。この図において、複素乗算回路２３は位相補正回路１１から出力された同相成分と直交成分と、基準位相発生回路２４から出力されるパイロット信号の複素共役信号とを乗算し、これらの位相差を求める。
【００１７】
ＲＯＭ（Read Only Memory）２５は、逆正接データを格納しており、複素乗算回路２３から出力された直交座標値を曲座標値に変換して補間回路２６に出力する。補間回路２６は、ＲＯＭ２５から出力される曲座標値（角度）と、各パイロット信号を参照して、データ搬送波の位相誤差を求める。
【００１８】
加算回路２７は、遅延回路２８により１ＯＦＤＭシンボル分遅延された加算回路２７の出力と補間回路２６の出力とを加算して新たな位相補正量を出力する。加算回路２７の出力は、位相補正量として直交座標変換回路２９に入力される。
【００１９】
直交座標変換回路２９は、加算回路２７から出力される位相補正量を直交座標値に変換して、同相および直交位相補正量として出力する。
【００２０】
図１１は、ＲＯＭ２５に格納されているデータの一例を説明する図である。この図に示すように、ＲＯＭ２５のアドレスは、実数アドレス（横軸）と虚数アドレス（縦軸）により構成されており、それぞれ、８ビットの２の補数により表現されている。
【００２１】
また、ＲＯＭ２５の各アドレスには、以下の式に対応するデータが格納されており、実数アドレスと虚数アドレスがそれぞれ同相入力Ｘおよび直交入力Ｙとして与えられると、これらのアドレスにより指定されるデータが読み出される。
【００２２】
ｚ＝ａｒｃｔａｎ（Ｙ／Ｘ） ・・・（１）
【００２３】
なお、ＲＯＭに格納されているデータは、−π≦ｚ≦πの範囲を８ビットで量子化したものである。
【００２４】
次に、以上の従来例の動作について説明する。
【００２５】
複素乗算回路２３に入力された同相成分と直交成分は、基準位相発生回路２４から出力された所定の基準位置を示すデータの複素共役値と乗算され、受信信号の送信信号からのずれ量（位相誤差）が算出される。
【００２６】
ＲＯＭ２５は、複素乗算回路２３から出力された位相誤差を対応する曲座標系のデータに変換して出力する。補間回路２６は、各パイロット搬送波の位相誤差を求め、それに基づいて、データ搬送波の位相誤差を求める。
【００２７】
加算回路２７は、補間回路２６から新たに出力されたデータ搬送波の位相誤差と、遅延回路２８から出力された１ＯＦＤＭシンボル前の位相誤差を加算し、新たな位相補正量を求め、直交座標変換回路２９に出力する。
【００２８】
直交座標変換回路２９は、加算回路２７から出力された位相補正量を直交座標系のデータに変換し、同相位相補正量３０および直交位相補正量３１として出力する。
【００２９】
【発明が解決しようとする課題】
ところで、図１０に示す逆正接を求めるためのＲＯＭ２５には、前述のように−π≦ｚ≦πの範囲の逆正接の値が８ビットに量子化されて格納されている。仮に、同相入力と直交入力をそれぞれ８ビットとし、また、出力を８ビットとすると、合計６４Ｋワード（５１２Ｋｂｉｔ）の容量が必要となり、そのような大量のデータを含むＲＯＭをＬＳＩ化（モノリシックＩＣ上に形成）することは困難であるという課題があった。
【００３０】
本発明は、以上のような状況に鑑みてなされたものであり、逆正接データが格納されたＲＯＭの容量を削減することを目的とする。
【００３１】
【課題を解決するための手段】
請求項１に記載の演算装置は、実数データが入力される第１の入力手段と、虚数データが入力される第２の入力手段と、第１の入力手段から入力された実数データに対して所定のデータ変換を施す第１の変換手段と、第２の入力手段から入力された虚数データに対して所定のデータ変換を施す第２の変換手段と、逆正接データを記憶している記憶手段と、第１および第２の変換手段により変換された実数データと虚数データをアドレスデータとして、記憶手段から対応する逆正接データを読み出す読み出し手段とを備え、第１の変換手段により得られたデータのビット数は、第２の変換手段により得られたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっていることを特徴とする。
【００３２】
請求項５に記載の演算方法は、実数データが入力される第１の入力ステップと、虚数データが入力される第２の入力ステップと、第１の入力ステップから入力された実数データに対して所定のデータ変換を施す第１の変換ステップと、第２の入力ステップから入力された虚数データに対して所定のデータ変換を施す第２の変換ステップと、逆正接データを記憶している記憶ステップと、第１および第２の変換ステップにより変換された実数データと虚数データをアドレスデータとして、記憶ステップから対応する逆正接データを読み出す読み出しステップとを含み、第１の変換ステップの処理により得られたデータのビット数は、第２の変換ステップの処理により得られたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっていることを特徴とする。
【００３３】
請求項１に記載の演算装置においては、入力された実数データに対して所定のデータ変換が施されたデータのビット数が、入力された虚数データに対して所定のデータ変換が施されたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている。そして、所定のデータ変換が施された実数データと虚数データをアドレスデータとして、記憶手段から対応する逆正接データが読み出される。
【００３４】
請求項５に記載の演算方法においては、入力された実数データに対して所定のデータ変換が施されたデータのビット数が、入力された虚数データに対して所定のデータ変換が施されたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている。そして、所定のデータ変換が施された実数データと虚数データをアドレスデータとして、記憶手段から対応する逆正接データが読み出される。
【００３５】
【発明の実施の形態】
図１は、本発明の実施の形態の構成例を示すブロック図である。この図において図１０と対応する部分には同一の符号が付してあるのでその説明は省略する。
【００３６】
この図においては、図１０に示すＲＯＭ２５が逆正接発生回路４１に置換されている。なお、その他の構成は図１０における場合と同様である。
【００３７】
図２は、図１に示す逆正接発生回路４１の詳細な構成例を示している。
【００３８】
この図において、ビットシフト回路５３（第１の入力手段、第２の入力手段、第１の変換手段、第２の変換手段）は、複素乗算回路２３から出力された複素データの実数部（８ビット）と虚数部（８ビット）をそれぞれ読み込み、虚数部の大きさに応じて実数部と虚数部に対してビットシフトを施し、後段のＲＯＭ５５（記憶手段）のアドレスの範囲を超過しないように調節する。そして、実数部のデータは、符号ビットを除いた７ビットの自然バイナリで出力され、また、虚数部のデータは５ビットの２の補数で出力される。
【００３９】
ＲＯＭ５５は、ビットシフト回路５３から出力された実数部と虚数部により指定される逆正接データを読み出してセレクタ５７（読み出し手段）に供給するようになされている。なお、ＲＯＭ５５には、複素平面上の第１象限と第４象限の逆正接データが格納されている。
【００４０】
ビットシフト回路５４（第１の入力手段、第２の入力手段、第１の変換手段、第２の変換手段）は、複素乗算回路２３から出力された複素データの実数部（８ビット）と虚数部（８ビット）を読み込み、実数部または虚数部のうちで大きい方の値に応じて、実数部と虚数部のデータに対して所定のビットシフトを施し、後段のＲＯＭ５６（記憶手段）のアドレスの範囲を超過しないように調節する。そして、実数部のデータは符号ビットを除外した４ビットの２の補数データとして出力され、また、虚数部は、５ビットの２の補数として出力される。
【００４１】
ＲＯＭ５６は、ビットシフト回路５４から出力された実数部と虚数部のデータにより指定される逆正接データを読み出して、セレクタ５７に供給するようになされている。なお、ＲＯＭ５６には、複素平面上の第２象限と第３象限のデータが格納されている。
【００４２】
次に、以上の実施の形態の動作原理について簡単に説明した後、図３乃至図５を参照して以上の実施の形態の動作を説明する。
【００４３】
図３に示すように、受信装置に電源を投入した直後の同期引き込み過程では、位相誤差検出回路１４により検出される誤差はかなり大きな値となるので、直交座標から曲座標に変換する際には、複素平面上の第２または第３象限の逆正接データが読み出されることになる。しかしながら、受信装置が定常状態になってくると、位相誤差は次第に小さくなるので、第１象限または第４象限の実軸付近の逆正接データが主に読み出されることになる。
【００４４】
従って、電源投入時などの特別な場合のみに使用されるデータの量子化ステップは粗くし、また、引き込み終了後の定常状態におけるデータは、それよりも細かい量子化ステップとすることにより、データの総量を削減することができる。
【００４５】
次に、図８、図１、および、図２を参照して、本実施の形態の動作について説明する。
【００４６】
受信アンテナ２（受信手段）により受信されたＯＦＤＭ変調信号は、ＩＦコンバータ３（受信手段）により中間周波数帯域の信号に変換された後、直交復調回路４により同相成分と直交成分が抽出され、ＬＰＦ６，７により高周波成分が除去される。そして、同相成分と直交成分はＡ／Ｄ変換回路８，９によりそれぞれディジタル信号に変換された後、離散フーリエ変換回路１０（復調手段）によりＯＦＤＭ周波数領域の信号に変換され、位相補正回路１１に供給される。
【００４７】
位相誤差検出回路１４（検出手段）の出力に応じて位相補正回路１１により所定の位相補正が施されて出力されたデータは、図１に示す複素乗算回路２３に入力され、基準位相発生回路２４から供給される基準位相データと複素乗算された後、８ビットのデータとして、図２に示すビットシフト回路５３，５４にそれぞれ入力される。
【００４８】
ビットシフト回路５３では、入力された虚数部Ｘの値に応じて、実数部Ｘと虚数部Ｙのデータに対して所定のビットシフトが施される。表１は、ビットシフト回路５３の入出力関係を示す表である。
【００４９】
【表１】
この表に示すように、虚数部Ｙの値が小さい場合には、Ｘ，Ｙともにビットシフトが施されずにそのまま出力される。また、虚数部Ｙの値が大きくなるにつれて、Ｘ，Ｙともに１／２，１／４，１／８（それぞれ、１ビット、２ビット、３ビット）という具合にビットシフトの割合が大きくなる。従って、虚数部Ｙの値が小さい程、精度の高い結果を得る。そして、以上のようにビットシフトが施されて得られた実数部Ｘは、符号ビットが除かれた７ビットの自然バイナリデータとして出力され、また、虚数部Ｙは、２の補数表現をとる５ビットのデータとして出力される。
【００５１】
ビットシフト回路５３により所定のビットシフトが施された実数部Ｘと虚数部ＹのデータはＲＯＭ５５に供給され、Ｘ，Ｙによって指定されるアドレスに格納されている逆正接のデータが読み出される。図４は、ＲＯＭ５５の実数アドレスと虚数アドレスの関係を示している。この図に示すように、ＲＯＭ５５の実数アドレス（横軸）は、７ビット（００乃至７ｆ）によって表現され、また、虚数アドレス（縦軸）は、５ビット（１００００乃至０１１１０）によって表現されている。そして、ＲＯＭ５５から読み出されたデータは、セレクタ５７に供給される。
【００５２】
一方、ビットシフト回路５４では、入力された実数部Ｘまたは虚数部Ｙのうちで絶対値が大きい方をＺとするとき、Ｚの大きさに応じて実数部Ｘと虚数部Ｙに対して所定のビットシフトが施される。表２は、ビットシフト回路５４の入出力の関係を示す表である。
【００５３】
【表２】
ビットシフト回路５４も、ビットシフト回路５３の場合と同様に、Ｚの絶対値（実数部または虚数部のうち、絶対値が大きい方の値）が大きくなるにつれて、ビットシフトの割合が大きくなる。従って、前述の場合と同様に、Ｚの絶対値が小さい程、精度が高い結果を得る。そして、以上のようにして得られた実数部Ｘのデータは、符号ビットを除いて４ビットで表現された２の補数データとして出力され、また、虚数部Ｙのデータは、２の補数表現をとる５ビットのデータとして出力される。
【００５５】
ビットシフト回路５４により所定のビットシフトが施された実数部Ｘと虚数部ＹのデータはＲＯＭ５６に供給され、Ｘ，Ｙによって指定されるアドレスに格納されている逆正接のデータが読み出される。図５は、ＲＯＭ５６の実数アドレスと虚数アドレスの関係を示している。この図に示すように、ＲＯＭ５６の負実数アドレス（横軸）は、４ビット（００００乃至１１１１）によって表現され、また、虚数アドレス（縦軸）は、５ビット（１００００乃至０１１１０）によって表現されている。そして、ＲＯＭ５６から読み出されたデータは、セレクタ５７に供給される。
【００５６】
セレクタ５７は、実数部Ｘの値が０≦Ｘの場合には、ＲＯＭ５５の出力を選択し、また、０＞Ｘの場合には、ＲＯＭ５６の出力を選択して、出力データ５８として出力する。
【００５７】
以上のようにして出力された角度データは、補間回路２６に入力され、前述の場合と同様の処理が施されて、位相の引き込みが実行されることになる。
【００５８】
以上の実施の形態によれば、表３に示すように、最も多用される部分（実軸の近傍）の逆正接データは高い精度で与えられ、また、その他の部分は、それなりの精度で与えられるので、ＲＯＭに格納するデータ量を少なくすることができ、その結果、逆正接データが格納されたＲＯＭを含む回路をＬＳＩ化することが可能となる。
【００５９】
【表３】
次に、本発明の実施の第２の実施の形態について説明する。
【００６１】
図６は、本発明の第２の実施の形態の構成例を示すブロック図である。この図において、絶対値回路６３（第１の入力手段、第１の変換手段）と絶対値回路６４（第２の入力手段、第２の変換手段）は、複素乗算回路２３から入力された実数部Ｘと虚数部Ｙの絶対値を演算するようになされている。
【００６２】
セレクタ６５（写像手段）は、実数部Ｘの値が負の場合には、実数部Ｘと虚数部Ｙとを交換して出力し、また、実数部Ｘの値が正の場合には、そのまま出力するようになされている。
【００６３】
ビットシフト回路６６（第１の変換手段、第２の変換手段）は、虚数部Ｙの値に応じて、実数部Ｘと虚数部Ｙのデータに対して所定のビットシフトを施し、得られたデータのうち、実数部Ｘは符号を除いた７ビットの自然バイナリデータとして出力し、また、虚数部Ｙは符号を除いた４ビットの自然バイナリデータとして出力する。
【００６４】
ＲＯＭ６７（記憶手段）は、第１象限に対応する逆正接データを格納しており、ビットシフト回路６６から出力される実数部Ｘと虚数部Ｙのデータにより指定されるアドレスに格納されている逆正接データを読み出して象限拡張回路６８（読み出し手段、復元手段）に出力するようになされている。
【００６５】
象限拡張回路６８は、実数部Ｘの値が負の場合には、ＲＯＭ６７から出力される角度データに対してπ／２（１００００００）を加算し、また、虚数部Ｙの値が負の場合には、符号ビットを付加して２の補数形式で表現された８ビットの逆正接出力６９を出力する。
【００６６】
次に、以上の実施の形態の動作について説明する。
【００６７】
複素乗算回路２３から出力された実数部Ｘと虚数部Ｙのデータは、それぞれ、絶対値回路６３，６４に供給される。絶対値回路６３，６４は、入力された実数部Ｘまたは虚数部Ｙのデータの符号ビットを除去し、７ビットの自然バイナリデータに変換してセレクタ６５に供給する。
【００６８】
セレクタ６５は、実数部Ｘが正の場合（入力されたデータが第１または第４象限に属する場合）には、実数部Ｘと虚数部Ｙをそのままビットシフト回路６６に出力する。また、実数部Ｘが負の場合（入力されたデータが第２または第３象限に属する場合）には、実数部Ｘと虚数部Ｙを入れ替えて（即ち、実数部をＹとし、虚数部をＸとして）ビットシフト回路６６に出力する。
【００６９】
ビットシフト回路６６は、次の表４に示すように、虚数部Ｙの値に応じて実数部Ｘおよび虚数部Ｙのデータに対して所定のビットシフトを施し、得られたデータのうち、実数部Ｘは符号を除いた７ビットの自然バイナリデータとしてＲＯＭ６７に出力する。また、虚数部Ｙは、符号を除いた４ビットの自然バイナリデータとして同様にＲＯＭ６７に供給する。
【００７０】
【表４】
ＲＯＭ６７は、図７に示すように、第１象限に対応するデータを格納している。なお、この図に示すように、実数アドレス（横軸）は、７ビットによって表現されているので０乃至７ｆの範囲であり、また、虚数アドレス（縦軸）は、４ビットによって表現されているので０乃至ｆの範囲となっている。ビットシフト回路６６より出力された実数部Ｘと虚数部Ｙのデータにより指定されるアドレスに格納されている６ビットの角度データは、読み出されて、象限拡張回路６８に供給される。
【００７２】
象限拡張回路６８は、実数部Ｘの値が負の場合には、ＲＯＭ６７から出力される角度データに対してπ／２（１００００００）を加算し、また、虚数部Ｙの値が負の場合には、符号ビットを付加して２の補数形式で表現された８ビットの逆正接出力６９を出力する。
【００７３】
以上の実施の形態によれば、最も頻繁に使用される正の実軸近傍のデータの精度を高くするとともに、第１象限のみのデータから第２乃至第４象限のデータを生成するようにしたので、回路規模を縮小することが可能となり、その結果、ＲＯＭ６７を含む回路を容易にＬＳＩ化することが可能となる。
【００７４】
【発明の効果】
請求項１に記載の演算装置および請求項５に記載の演算方法によれば、実数データが入力され、虚数データが入力され、所定のデータ変換を施し、入力された虚数データに対して所定のデータ変換を施す。このとき、入力された実数データに対して所定のデータ変換が施されたデータのビット数が、入力された虚数データに対して所定のデータ変換が施されたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている。このようにして、所定のデータ変換が施された実数データと虚数データをアドレスデータとして、対応する逆正接データを読み出すようにしたので、記憶する逆正接データのデータ量を削減することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態の構成例を示すブロック図である。
【図２】図１に示す逆正接発生回路４１の詳細な構成例を示すブロック図である。
【図３】図１に示す実施の形態の初期状態における位相誤差の推移を示す図である。
【図４】図２に示すＲＯＭ５５の構成例を示す図である。
【図５】図２に示すＲＯＭ５６の構成例を示す図である。
【図６】本発明の第２の実施の形態の構成例を示すブロック図である。
【図７】図６に示すＲＯＭ６７の構成例を示す図である。
【図８】ＯＦＤＭ受信装置の構成例を示すブロック図である。
【図９】データ搬送波とパイロット搬送波の配置状態を説明する図である。
【図１０】図８に示す位相誤差検出回路１４の詳細な構成例を示す図である。
【図１１】図１０に示すＲＯＭ２５の構成例を示す図である。
【符号の説明】
２ 受信アンテナ（受信手段）， ３ ＩＦコンバータ（受信手段）， １０離散フーリエ変換回路（復調手段）， １４ 位相誤差検出回路（位相誤差検出手段）， ５３，５４ ビットシフト回路（第１の入力手段、第２の入力手段、第１の変換手段、第２の変換手段）， ５５，５６，６７ ＲＯＭ（記憶手段）， ５７ セレクタ（読み出し手段）， ６５ セレクタ（写像手段）， ６８ 象限拡張回路（復元手段）
Claims (5)
- 実数データと虚数データとが入力され、対応する逆正接データを与える演算装置において、
前記実数データが入力される第１の入力手段と、
前記虚数データが入力される第２の入力手段と、
前記第１の入力手段から入力された前記実数データに対して所定のデータ変換を施す第１の変換手段と、
前記第２の入力手段から入力された前記虚数データに対して所定のデータ変換を施す第２の変換手段と、
前記逆正接データを記憶している記憶手段と、
前記第１および第２の変換手段により変換された前記実数データと前記虚数データをアドレスデータとして、前記記憶手段から対応する前記逆正接データを読み出す読み出し手段と
を備え、
前記第１の変換手段により得られたデータのビット数は、前記第２の変換手段により得られたデータのビット数よりも大きくなるように設定されており、実数軸近傍のデータの解像度が他の領域に比較して高くなっている
ことを特徴とする演算装置。 - 前記第１および第２の変換手段は、前記実数データまたは前記虚数データに対応する所定の値により前記実数データまたは前記虚数データをそれぞれ除算する
ことを特徴とする請求項１に記載の演算装置。 - 前記第１および第２の入力手段から入力された前記実数データと前記虚数データが第２象限乃至第４象限に属する場合には、第１象限に写像させる写像手段と、
前記写像手段により写像処理が施されて得られた前記逆正接データを、もとの象限のデータに復元させる復元手段と
を更に備えることを特徴とする請求項１に記載の演算装置。 - ＯＦＤＭ変調信号を受信する受信手段と、
前記受信手段により受信された前記ＯＦＤＭ変調信号をＯＦＤＭ周波数信号に復調する復調手段と、
前記復調手段により得られた前記ＯＦＤＭ周波数信号の基準位置からのずれを検出する検出手段とを更に備え、
前記第１および第２の変換手段は、各々、前記検出手段により検出された前記基準位置からのずれを対応する角度に変換する
ことを特徴とする請求項１に記載の演算装置。 - 実数データと虚数データとが入力され、対応する逆正接データを与える演算方法において、
前記実数データが入力される第１の入力ステップと、
前記虚数データが入力される第２の入力ステップと、
前記第１の入力ステップから入力された前記実数データに対して所定のデータ変換を施す第１の変換ステップと、
前記第２の入力ステップから入力された前記虚数データに対して所定のデータ変換を施す第２の変換ステップと、
前記逆正接データを記憶している記憶ステップと、
前記第１および第２の変換ステップにより変換された前記実数データと前記虚数データをアドレスデータとして、前記記憶ステップから対応する前記逆正接データを読み出す読み出しステップと
を含み、
前記第１の変換ステップの処理により得られたデータのビット数は、前記第２の変換ステップの処理により得られたデータのビット数よりも大きくなるように設定されており、 実数軸近傍のデータの解像度が他の領域に比較して高くなっている
ことを特徴とする演算方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11471597A JP3797398B2 (ja) | 1997-05-02 | 1997-05-02 | 演算装置および演算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11471597A JP3797398B2 (ja) | 1997-05-02 | 1997-05-02 | 演算装置および演算方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10308714A JPH10308714A (ja) | 1998-11-17 |
| JP3797398B2 true JP3797398B2 (ja) | 2006-07-19 |
Family
ID=14644815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11471597A Expired - Fee Related JP3797398B2 (ja) | 1997-05-02 | 1997-05-02 | 演算装置および演算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3797398B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4757328B2 (ja) | 2009-07-03 | 2011-08-24 | 富士通株式会社 | 逆正接演算装置及び逆正接演算プログラム |
-
1997
- 1997-05-02 JP JP11471597A patent/JP3797398B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10308714A (ja) | 1998-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3726857B2 (ja) | 受信装置および受信方法 | |
| US5787123A (en) | Receiver for orthogonal frequency division multiplexed signals | |
| JPH09130444A (ja) | 信号処理装置 | |
| JPH11112460A (ja) | 直交周波数分割多重信号復調装置 | |
| WO2010093012A1 (ja) | 受信装置、通信システム、受信方法及び通信方法 | |
| US7158476B2 (en) | OFDM receiver using polar coordinate system and method thereof | |
| US5504453A (en) | Method and device for estimating phase error | |
| JP3797398B2 (ja) | 演算装置および演算方法 | |
| WO1997020417A1 (fr) | Demodulateur numerique | |
| JP2000307531A (ja) | 周波数偏移復調回路 | |
| JP3342967B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JP2818148B2 (ja) | Ｏｆｄｍ復調装置 | |
| JP2000059332A (ja) | 遅延プロファイル検出回路及び検出方法 | |
| JP3148090B2 (ja) | Ｏｆｄｍ信号同期復調器 | |
| JP3943228B2 (ja) | 搬送波周波数同期回路 | |
| EP0822689B1 (en) | Carrier recovery in a PSK receiver | |
| JP2000188580A (ja) | Ｏｆｄｍ受信装置 | |
| JP3250728B2 (ja) | 等化器 | |
| JP3541653B2 (ja) | 受信信号補正方式及び直交周波数分割多重信号伝送装置 | |
| JP4031221B2 (ja) | 直交周波数分割多重信号復調装置及び直交周波数分割多重信号復調方法 | |
| JP3582138B2 (ja) | 直交周波数分割多重方式による変調装置、復調装置、変復調装置、および、変復調方法 | |
| JP3394276B2 (ja) | Ａｆｃ回路 | |
| JP2000151545A (ja) | 復調装置および方法、並びに提供媒体 | |
| JP2003152817A (ja) | 受信機及びその搬送波再生方法 | |
| JP2002314501A (ja) | Ｏｆｄｍ送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060411 |
|
| LAPS | Cancellation because of no payment of annual fees |