JPH10308714A

JPH10308714A - 演算装置および演算方法

Info

Publication number: JPH10308714A
Application number: JP9114715A
Authority: JP
Inventors: Takahiro Okada; 隆宏岡田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-05-02
Filing date: 1997-05-02
Publication date: 1998-11-17
Anticipated expiration: 2017-05-02
Also published as: JP3797398B2

Abstract

(57)【要約】【課題】位相誤差を検出する際に使用される逆正接デ
ータの量を削減する。【解決手段】直交座標で表現された位相誤差データの
実数部５１と虚数部５２は、それぞれビットシフト回路
５３，５４に供給される。ビットシフト回路５３は、第
１象限と第４象限に対応するデータに対して、実軸から
遠ざかる程、粗い量子化ステップになるように入力デー
タにビットシフトを施し、得られたデータをＲＯＭ５５
に供給する。ＲＯＭ５５は、ビットシフト回路５３から
出力されたデータによって指定されるアドレスに格納さ
れているデータを読み出してセレクタ５７に供給する。
ビットシフト回路５４は、第２象限と第３象限に対応す
るデータに対して前述の場合と同様のビットシフトを施
し、ＲＯＭ５６から対応するデータを読み出させてセレ
クタ５７に供給させる。セレクタ５７は、実数部Ｘの値
に応じて、ＲＯＭ５５またはＲＯＭ５６の出力を選択す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、演算装置および演
算方法に関し、特に、逆正接演算を行う演算装置および
演算方法に関する。

【０００２】

【従来の技術】近年、デジタル信号を伝送する方法とし
て、直交周波数分割多重方式（ＯＦＤＭ：Orthogonal F
requency Division Multiplexing）と呼ばれる変調方式
が提案されている。このＯＦＤＭ方式は伝送帯域内に多
数の直交する副搬送波を設け、それぞれの副搬送波の振
幅および位相にデータを割り当て、ＰＳＫ（Phase Shif
t Keying）やＱＡＭ（Quadrature Amplitude Modulatio
n）によりディジタル変調する方式である。この方法で
は、多数の副搬送波で伝送帯域を分割するため、副搬送
波１波あたりの帯域は狭くなり、変調速度は遅くなる
が、搬送波の数が多数あるので総合の伝送速度は従来の
変調方式と変わらない。

【０００３】このＯＦＤＭ方式では多数の副搬送波が並
列に伝送されるためにシンボル速度が遅くなるので、い
わゆるマルチパス妨害の存在する伝送路ではシンボルの
時間長に対する相対的なマルチパスの時間長を短くする
ことができ、マルチパス妨害に対して強い方式であるこ
とが期待できる。

【０００４】以上の様な特徴からＯＦＤＭ方式は、マル
チパス妨害の影響を強く受ける地上波によるディジタル
信号の伝送に対して特に注目されている。このような地
上波によるディジタル信号の伝送としては、例えば、Ｄ
ＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）
などが有名である。

【０００５】また最近の半導体技術の進歩により離散的
フ−リエ変換（以下ＦＦＴ（Fast Fourier Transform）
と記述する）や離散的フ−リエ逆変換（以下ＩＦＦＴ
（Invert Fast Fourier Transform）と記述する）をハ
−ドウェアで実現することが可能となり、これらを用い
てＯＦＤＭ方式に基づく変調を行ったり、また逆に復調
する事が簡単にできる様になった事もＯＦＤＭ方式が注
目されてきた理由の一つである。

【０００６】図８はＯＦＤＭ受信装置の構成例を示すブ
ロック図である。この図において、受信アンテナ２は、
ＯＦＤＭ変調波１を捕捉する。ＩＦコンバータ３は、受
信したＲＦ信号をＩＦ（中間帯域周波数）に変換する。
直交復調回路４は、ＩＦ帯域に変換された信号に対し
て、局部発振回路５より出力される周波数ｆ₁の信号を
乗算して直交復調を施し、同相（Ｉ）成分と直交（Ｑ）
成分を抽出する。

【０００７】ＬＰＦ６，７は、直交復調回路４から出力
された同相成分と直交成分に含まれている不要な高周波
成分をそれぞれ除去する。Ａ／Ｄ（Analog to Digita
l）変換回路８，９は、ＬＰＦ６，７から出力された信
号を対応するディジタル信号に変換する。

【０００８】離散フーリエ変換（ＤＦＴ）回路１０は、
Ａ／Ｄ変換回路８，９から出力されたディジタル信号を
周波数領域の信号（ＯＦＤＭ周波数信号）に変換する。
位相補正回路１１は、位相誤差検出回路１４から出力さ
れる位相誤差信号を参照して、フーリエ変換のウィンド
ウ位置などに起因して生じるＯＦＤＭ周波数信号の位相
回転を補正する。

【０００９】図９に示すように、ＯＦＤＭ信号には所定
の周波数位置（この例では、第０，５，１０，１５，２
０番目の位置）にパイロット搬送波が挿入されているの
で、位相誤差検出回路１４は、そのようなパイロット搬
送波を仲介として、送信位相と受信位相とを比較し、位
相誤差を検出する。デマッピング回路１２は、位相補正
回路１１により位相が補正されたＯＦＤＭ周波数信号の
受信点を識別し、受信信号１３を出力する。

【００１０】次に、以上の例の動作について簡単に説明
し、続いて、位相誤差検出回路１４の構成と動作につい
て説明する。

【００１１】受信アンテナ２により捕捉されたＯＦＤＭ
変調波１は、ＩＦコンバータ３に入力され、ＩＦ帯域の
信号に変換される。直交復調回路４は、ＩＦコンバータ
３から出力されたＩＦ帯域の信号に対して局部発振回路
５から出力された周波数ｆ_１の信号を乗算して直交復調
し、同相成分と直交成分の信号を抽出する。

【００１２】ＬＰＦ６，７は、直交復調回路４から出力
された同相成分と直交成分の信号に含まれている不要な
高周波成分を除去してＡ／Ｄ変換回路８，９に出力す
る。Ａ／Ｄ変換回路８，９は、ＬＰＦ６，７により高周
波成分が除去された同相成分と直交成分の信号をそれぞ
れ対応するディジタル信号に変換する。

【００１３】離散フーリエ変換回路１０は、ディジタル
信号に変換された同相成分と直交成分の信号を入力し、
周波数領域の信号に変換してＯＦＤＭ周波数信号とし
て、位相補正回路１１に出力する。

【００１４】位相補正回路１１は、位相誤差検出回路１
４によって検出された位相誤差に応じて、離散フーリエ
変換回路１０から出力されるＯＦＤＭ周波数信号の位相
を補正し、デマッピング回路１２に出力する。

【００１５】デマッピング回路１２は、位相補正回路１
１の出力信号の受信点を識別し、受信信号１３を再生す
る。

【００１６】図１０は、位相誤差検出回路１４の詳細な
構成例を示している。この図において、複素乗算回路２
３は位相補正回路１１から出力された同相成分と直交成
分と、基準位相発生回路２４から出力されるパイロット
信号の複素共役信号とを乗算し、これらの位相差を求め
る。

【００１７】ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒ
ｙ）２５は、逆正接データを格納しており、複素乗算回
路２３から出力された直交座標値を曲座標値に変換して
補間回路２６に出力する。補間回路２６は、ＲＯＭ２５
から出力される曲座標値（角度）と、各パイロット信号
を参照して、データ搬送波の位相誤差を求める。

【００１８】加算回路２７は、遅延回路２８により１Ｏ
ＦＤＭシンボル分遅延された加算回路２７の出力と補間
回路２６の出力とを加算して新たな位相補正量を出力す
る。加算回路２７の出力は、位相補正量として直交座標
変換回路２９に入力される。

【００１９】直交座標変換回路２９は、加算回路２７か
ら出力される位相補正量を直交座標値に変換して、同相
および直交位相補正量として出力する。

【００２０】図１１は、ＲＯＭ２５に格納されているデ
ータの一例を説明する図である。この図に示すように、
ＲＯＭ２５のアドレスは、実数アドレス（横軸）と虚数
アドレス（縦軸）により構成されており、それぞれ、８
ビットの２の補数により表現されている。

【００２１】また、ＲＯＭ２５の各アドレスには、以下
の式に対応するデータが格納されており、実数アドレス
と虚数アドレスがそれぞれ同相入力Ｘおよび直交入力Ｙ
として与えられると、これらのアドレスにより指定され
るデータが読み出される。

【００２２】ｚ＝ａｒｃｔａｎ（Ｙ／Ｘ）・・・（１）

【００２３】なお、ＲＯＭに格納されているデータは、
−π≦ｚ≦πの範囲を８ビットで量子化したものであ
る。

【００２４】次に、以上の従来例の動作について説明す
る。

【００２５】複素乗算回路２３に入力された同相成分と
直交成分は、基準位相発生回路２４から出力された所定
の基準位置を示すデータの複素共役値と乗算され、受信
信号の送信信号からのずれ量（位相誤差）が算出され
る。

【００２６】ＲＯＭ２５は、複素乗算回路２３から出力
された位相誤差を対応する曲座標系のデータに変換して
出力する。補間回路２６は、各パイロット搬送波の位相
誤差を求め、それに基づいて、データ搬送波の位相誤差
を求める。

【００２７】加算回路２７は、補間回路２６から新たに
出力されたデータ搬送波の位相誤差と、遅延回路２８か
ら出力された１ＯＦＤＭシンボル前の位相誤差を加算
し、新たな位相補正量を求め、直交座標変換回路２９に
出力する。

【００２８】直交座標変換回路２９は、加算回路２７か
ら出力された位相補正量を直交座標系のデータに変換
し、同相位相補正量３０および直交位相補正量３１とし
て出力する。

【００２９】

【発明が解決しようとする課題】ところで、図１０に示
す逆正接を求めるためのＲＯＭ２５には、前述のように
−π≦ｚ≦πの範囲の逆正接の値が８ビットに量子化さ
れて格納されている。仮に、同相入力と直交入力をそれ
ぞれ８ビットとし、また、出力を８ビットとすると、合
計６４Ｋワード（５１２Ｋｂｉｔ）の容量が必要とな
り、そのような大量のデータを含むＲＯＭをＬＳＩ化
（モノリシックＩＣ上に形成）することは困難であると
いう課題があった。

【００３０】本発明は、以上のような状況に鑑みてなさ
れたものであり、逆正接データが格納されたＲＯＭの容
量を削減することを目的とする。

【００３１】

【課題を解決するための手段】請求項１に記載の演算装
置は、実数データが入力される第１の入力手段と、虚数
データが入力される第２の入力手段と、第１の入力手段
から入力された実数データに対して所定のデータ変換を
施す第１の変換手段と、第２の入力手段から入力された
虚数データに対して所定のデータ変換を施す第２の変換
手段と、逆正接データを記憶している記憶手段と、第１
および第２の変換手段により変換された実数データと虚
数データをアドレスデータとして、記憶手段から対応す
る逆正接データを読み出す読み出し手段とを備えること
を特徴とする。

【００３２】請求項６に記載の演算方法は、実数データ
が入力される第１の入力ステップと、虚数データが入力
される第２の入力ステップと、第１の入力ステップから
入力された実数データに対して所定のデータ変換を施す
第１の変換ステップと、第２の入力ステップから入力さ
れた虚数データに対して所定のデータ変換を施す第２の
変換ステップと、逆正接データを記憶している記憶ステ
ップと、第１および第２の変換ステップにより変換され
た実数データと虚数データをアドレスデータとして、記
憶ステップから対応する逆正接データを読み出す読み出
しステップとを備えることを特徴とする。

【００３３】請求項１に記載の演算装置においては、実
数データが第１の入力手段から入力され、虚数データが
第２の入力手段から入力され、第１の入力手段から入力
された実数データに対して第１の変換手段が所定のデー
タ変換を施し、第２の入力手段から入力された虚数デー
タに対して第２の変換手段が所定のデータ変換を施し、
逆正接データを記憶手段が記憶し、第１および第２の変
換手段により変換された実数データと虚数データをアド
レスデータとして、記憶手段から対応する逆正接データ
を読み出し手段が読み出す。例えば、実数データが第１
の入力手段から入力され、虚数データが第２の入力手段
から入力され、第１の入力手段から入力された実数デー
タに対して第１の変換手段が所定の値により除算し、第
２の入力手段から入力された虚数データに対して第２の
変換手段が所定の値により除算し、逆正接データを記憶
手段が記憶し、第１および第２の変換手段により変換さ
れた実数データと虚数データをアドレスデータとして、
記憶手段から対応する逆正接データを読み出し手段が読
み出す。

【００３４】請求項６に記載の演算方法においては、実
数データが第１の入力ステップから入力され、虚数デー
タが第２の入力ステップから入力され、第１の入力ステ
ップから入力された実数データに対して第１の変換ステ
ップが所定のデータ変換を施し、第２の入力ステップか
ら入力された虚数データに対して第２の変換ステップが
所定のデータ変換を施し、逆正接データを記憶ステップ
が記憶し、第１および第２の変換ステップにより変換さ
れた実数データと虚数データをアドレスデータとして、
記憶ステップから対応する逆正接データを読み出しステ
ップが読み出す。例えば、実数データが第１の入力ステ
ップから入力され、虚数データが第２の入力ステップか
ら入力され、第１の入力ステップから入力された実数デ
ータに対して第１の変換ステップが所定の値により除算
し、第２の入力ステップから入力された虚数データに対
して第２の変換ステップが所定の値により除算し、逆正
接データを記憶ステップが記憶し、第１および第２の変
換ステップにより変換された実数データと虚数データを
アドレスデータとして、記憶ステップから対応する逆正
接データを読み出しステップが読み出す。

【００３５】

【発明の実施の形態】図１は、本発明の実施の形態の構
成例を示すブロック図である。この図において図１０と
対応する部分には同一の符号が付してあるのでその説明
は省略する。

【００３６】この図においては、図１０に示すＲＯＭ２
５が逆正接発生回路４１に置換されている。なお、その
他の構成は図１０における場合と同様である。

【００３７】図２は、図１に示す逆正接発生回路４１の
詳細な構成例を示している。

【００３８】この図において、ビットシフト回路５３
（第１の入力手段、第２の入力手段、第１の変換手段、
第２の変換手段）は、複素乗算回路２３から出力された
複素データの実数部（８ビット）と虚数部（８ビット）
をそれぞれ読み込み、虚数部の大きさに応じて実数部と
虚数部に対してビットシフトを施し、後段のＲＯＭ５５
（記憶手段）のアドレスの範囲を超過しないように調節
する。そして、実数部のデータは、符号ビットを除いた
７ビットの自然バイナリで出力され、また、虚数部のデ
ータは５ビットの２の補数で出力される。

【００３９】ＲＯＭ５５は、ビットシフト回路５３から
出力された実数部と虚数部により指定される逆正接デー
タを読み出してセレクタ５７（読み出し手段）に供給す
るようになされている。なお、ＲＯＭ５５には、複素平
面上の第１象限と第４象限の逆正接データが格納されて
いる。

【００４０】ビットシフト回路５４（第１の入力手段、
第２の入力手段、第１の変換手段、第２の変換手段）
は、複素乗算回路２３から出力された複素データの実数
部（８ビット）と虚数部（８ビット）を読み込み、実数
部または虚数部のうちで大きい方の値に応じて、実数部
と虚数部のデータに対して所定のビットシフトを施し、
後段のＲＯＭ５６（記憶手段）のアドレスの範囲を超過
しないように調節する。そして、実数部のデータは符号
ビットを除外した４ビットの２の補数データとして出力
され、また、虚数部は、５ビットの２の補数として出力
される。

【００４１】ＲＯＭ５６は、ビットシフト回路５４から
出力された実数部と虚数部のデータにより指定される逆
正接データを読み出して、セレクタ５７に供給するよう
になされている。なお、ＲＯＭ５６には、複素平面上の
第２象限と第３象限のデータが格納されている。

【００４２】次に、以上の実施の形態の動作原理につい
て簡単に説明した後、図３乃至図５を参照して以上の実
施の形態の動作を説明する。

【００４３】図３に示すように、受信装置に電源を投入
した直後の同期引き込み過程では、位相誤差検出回路１
４により検出される誤差はかなり大きな値となるので、
直交座標から曲座標に変換する際には、複素平面上の第
２または第３象限の逆正接データが読み出されることに
なる。しかしながら、受信装置が定常状態になってくる
と、位相誤差は次第に小さくなるので、第１象限または
第４象限の実軸付近の逆正接データが主に読み出される
ことになる。

【００４４】従って、電源投入時などの特別な場合のみ
に使用されるデータの量子化ステップは粗くし、また、
引き込み終了後の定常状態におけるデータは、それより
も細かい量子化ステップとすることにより、データの総
量を削減することができる。

【００４５】次に、図８、図１、および、図２を参照し
て、本実施の形態の動作について説明する。

【００４６】受信アンテナ２（受信手段）により受信さ
れたＯＦＤＭ変調信号は、ＩＦコンバータ３（受信手
段）により中間周波数帯域の信号に変換された後、直交
復調回路４により同相成分と直交成分が抽出され、ＬＰ
Ｆ６，７により高周波成分が除去される。そして、同相
成分と直交成分はＡ／Ｄ変換回路８，９によりそれぞれ
ディジタル信号に変換された後、離散フーリエ変換回路
１０（復調手段）によりＯＦＤＭ周波数領域の信号に変
換され、位相補正回路１１に供給される。

【００４７】位相誤差検出回路１４（検出手段）の出力
に応じて位相補正回路１１により所定の位相補正が施さ
れて出力されたデータは、図１に示す複素乗算回路２３
に入力され、基準位相発生回路２４から供給される基準
位相データと複素乗算された後、８ビットのデータとし
て、図２に示すビットシフト回路５３，５４にそれぞれ
入力される。

【００４８】ビットシフト回路５３では、入力された虚
数部Ｘの値に応じて、実数部Ｘと虚数部Ｙのデータに対
して所定のビットシフトが施される。表１は、ビットシ
フト回路５３の入出力関係を示す表である。

【００４９】

【表１】

【００５０】この表に示すように、虚数部Ｙの値が小さ
い場合には、Ｘ，Ｙともにビットシフトが施されずにそ
のまま出力される。また、虚数部Ｙの値が大きくなるに
つれて、Ｘ，Ｙともに１／２，１／４，１／８（それぞ
れ、１ビット、２ビット、３ビット）という具合にビッ
トシフトの割合が大きくなる。従って、虚数部Ｙの値が
小さい程、精度の高い結果を得る。そして、以上のよう
にビットシフトが施されて得られた実数部Ｘは、符号ビ
ットが除かれた７ビットの自然バイナリデータとして出
力され、また、虚数部Ｙは、２の補数表現をとる５ビッ
トのデータとして出力される。

【００５１】ビットシフト回路５３により所定のビット
シフトが施された実数部Ｘと虚数部ＹのデータはＲＯＭ
５５に供給され、Ｘ，Ｙによって指定されるアドレスに
格納されている逆正接のデータが読み出される。図４
は、ＲＯＭ５５の実数アドレスと虚数アドレスの関係を
示している。この図に示すように、ＲＯＭ５５の実数ア
ドレス（横軸）は、７ビット（００乃至７ｆ）によって
表現され、また、虚数アドレス（縦軸）は、５ビット
（１００００乃至０１１１０）によって表現されてい
る。そして、ＲＯＭ５５から読み出されたデータは、セ
レクタ５７に供給される。

【００５２】一方、ビットシフト回路５４では、入力さ
れた実数部Ｘまたは虚数部Ｙのうちで絶対値が大きい方
をＺとするとき、Ｚの大きさに応じて実数部Ｘと虚数部
Ｙに対して所定のビットシフトが施される。表２は、ビ
ットシフト回路５４の入出力の関係を示す表である。

【００５３】

【表２】

【００５４】ビットシフト回路５４も、ビットシフト回
路５３の場合と同様に、Ｚの絶対値（実数部または虚数
部のうち、絶対値が大きい方の値）が大きくなるにつれ
て、ビットシフトの割合が大きくなる。従って、前述の
場合と同様に、Ｚの絶対値が小さい程、精度が高い結果
を得る。そして、以上のようにして得られた実数部Ｘの
データは、符号ビットを除いて４ビットで表現された２
の補数データとして出力され、また、虚数部Ｙのデータ
は、２の補数表現をとる５ビットのデータとして出力さ
れる。

【００５５】ビットシフト回路５４により所定のビット
シフトが施された実数部Ｘと虚数部ＹのデータはＲＯＭ
５６に供給され、Ｘ，Ｙによって指定されるアドレスに
格納されている逆正接のデータが読み出される。図５
は、ＲＯＭ５６の実数アドレスと虚数アドレスの関係を
示している。この図に示すように、ＲＯＭ５６の負実数
アドレス（横軸）は、４ビット（００００乃至１１１
１）によって表現され、また、虚数アドレス（縦軸）
は、５ビット（１００００乃至０１１１０）によって表
現されている。そして、ＲＯＭ５６から読み出されたデ
ータは、セレクタ５７に供給される。

【００５６】セレクタ５７は、実数部Ｘの値が０≦Ｘの
場合には、ＲＯＭ５５の出力を選択し、また、０＞Ｘの
場合には、ＲＯＭ５６の出力を選択して、出力データ５
８として出力する。

【００５７】以上のようにして出力された角度データ
は、補間回路２６に入力され、前述の場合と同様の処理
が施されて、位相の引き込みが実行されることになる。

【００５８】以上の実施の形態によれば、表３に示すよ
うに、最も多用される部分（実軸の近傍）の逆正接デー
タは高い精度で与えられ、また、その他の部分は、それ
なりの精度で与えられるので、ＲＯＭに格納するデータ
量を少なくすることができ、その結果、逆正接データが
格納されたＲＯＭを含む回路をＬＳＩ化することが可能
となる。

【００５９】

【表３】

【００６０】次に、本発明の実施の第２の実施の形態に
ついて説明する。

【００６１】図６は、本発明の第２の実施の形態の構成
例を示すブロック図である。この図において、絶対値回
路６３（第１の入力手段、第１の変換手段）と絶対値回
路６４（第２の入力手段、第２の変換手段）は、複素乗
算回路２３から入力された実数部Ｘと虚数部Ｙの絶対値
を演算するようになされている。

【００６２】セレクタ６５（写像手段）は、実数部Ｘの
値が負の場合には、実数部Ｘと虚数部Ｙとを交換して出
力し、また、実数部Ｘの値が正の場合には、そのまま出
力するようになされている。

【００６３】ビットシフト回路６６（第１の変換手段、
第２の変換手段）は、虚数部Ｙの値に応じて、実数部Ｘ
と虚数部Ｙのデータに対して所定のビットシフトを施
し、得られたデータのうち、実数部Ｘは符号を除いた７
ビットの自然バイナリデータとして出力し、また、虚数
部Ｙは符号を除いた４ビットの自然バイナリデータとし
て出力する。

【００６４】ＲＯＭ６７（記憶手段）は、第１象限に対
応する逆正接データを格納しており、ビットシフト回路
６６から出力される実数部Ｘと虚数部Ｙのデータにより
指定されるアドレスに格納されている逆正接データを読
み出して象限拡張回路６８（読み出し手段、復元手段）
に出力するようになされている。

【００６５】象限拡張回路６８は、実数部Ｘの値が負の
場合には、ＲＯＭ６７から出力される角度データに対し
てπ／２（１００００００）を加算し、また、虚数部Ｙ
の値が負の場合には、符号ビットを付加して２の補数形
式で表現された８ビットの逆正接出力６９を出力する。

【００６６】次に、以上の実施の形態の動作について説
明する。

【００６７】複素乗算回路２３から出力された実数部Ｘ
と虚数部Ｙのデータは、それぞれ、絶対値回路６３，６
４に供給される。絶対値回路６３，６４は、入力された
実数部Ｘまたは虚数部Ｙのデータの符号ビットを除去
し、７ビットの自然バイナリデータに変換してセレクタ
６５に供給する。

【００６８】セレクタ６５は、実数部Ｘが正の場合（入
力されたデータが第１または第４象限に属する場合）に
は、実数部Ｘと虚数部Ｙをそのままビットシフト回路６
６に出力する。また、実数部Ｘが負の場合（入力された
データが第２または第３象限に属する場合）には、実数
部Ｘと虚数部Ｙを入れ替えて（即ち、実数部をＹとし、
虚数部をＸとして）ビットシフト回路６６に出力する。

【００６９】ビットシフト回路６６は、次の表４に示す
ように、虚数部Ｙの値に応じて実数部Ｘおよび虚数部Ｙ
のデータに対して所定のビットシフトを施し、得られた
データのうち、実数部Ｘは符号を除いた７ビットの自然
バイナリデータとしてＲＯＭ６７に出力する。また、虚
数部Ｙは、符号を除いた４ビットの自然バイナリデータ
として同様にＲＯＭ６７に供給する。

【００７０】

【表４】

【００７１】ＲＯＭ６７は、図７に示すように、第１象
限に対応するデータを格納している。なお、この図に示
すように、実数アドレス（横軸）は、７ビットによって
表現されているので０乃至７ｆの範囲であり、また、虚
数アドレス（縦軸）は、４ビットによって表現されてい
るので０乃至ｆの範囲となっている。ビットシフト回路
６６より出力された実数部Ｘと虚数部Ｙのデータにより
指定されるアドレスに格納されている６ビットの角度デ
ータは、読み出されて、象限拡張回路６８に供給され
る。

【００７２】象限拡張回路６８は、実数部Ｘの値が負の
場合には、ＲＯＭ６７から出力される角度データに対し
てπ／２（１００００００）を加算し、また、虚数部Ｙ
の値が負の場合には、符号ビットを付加して２の補数形
式で表現された８ビットの逆正接出力６９を出力する。

【００７３】以上の実施の形態によれば、最も頻繁に使
用される正の実軸近傍のデータの精度を高くするととも
に、第１象限のみのデータから第２乃至第４象限のデー
タを生成するようにしたので、回路規模を縮小すること
が可能となり、その結果、ＲＯＭ６７を含む回路を容易
にＬＳＩ化することが可能となる。

【００７４】

【発明の効果】請求項１に記載の演算装置および請求項
６に記載の演算方法によれば、実数データが入力され、
虚数データが入力され、入力された実数データに対して
所定のデータ変換を施し、入力された虚数データに対し
て所定のデータ変換を施し、逆正接データを記憶し、変
換された実数データと虚数データをアドレスデータとし
て、対応する逆正接データを読み出すようにしたので、
記憶する逆正接データのデータ量を削減することが可能
となる。

【図面の簡単な説明】

【図１】本発明の実施の形態の構成例を示すブロック図
である。

【図２】図１に示す逆正接発生回路４１の詳細な構成例
を示すブロック図である。

【図３】図１に示す実施の形態の初期状態における位相
誤差の推移を示す図である。

【図４】図２に示すＲＯＭ５５の構成例を示す図であ
る。

【図５】図２に示すＲＯＭ５６の構成例を示す図であ
る。

【図６】本発明の第２の実施の形態の構成例を示すブロ
ック図である。

【図７】図６に示すＲＯＭ６７の構成例を示す図であ
る。

【図８】ＯＦＤＭ受信装置の構成例を示すブロック図で
ある。

【図９】データ搬送波とパイロット搬送波の配置状態を
説明する図である。

【図１０】図８に示す位相誤差検出回路１４の詳細な構
成例を示す図である。

【図１１】図１０に示すＲＯＭ２５の構成例を示す図で
ある。

【符号の説明】

２受信アンテナ（受信手段），３ＩＦコンバータ
（受信手段），１０離散フーリエ変換回路（復調手
段），１４位相誤差検出回路（位相誤差検出手
段），５３，５４ビットシフト回路（第１の入力手
段、第２の入力手段、第１の変換手段、第２の変換手
段），５５，５６，６７ＲＯＭ（記憶手段），５
７セレクタ（読み出し手段），６５セレクタ（写
像手段），６８象限拡張回路（復元手段）

Claims

【特許請求の範囲】

【請求項１】実数データと虚数データとが入力され、
対応する逆正接データを与える演算装置において、前記実数データが入力される第１の入力手段と、前記虚数データが入力される第２の入力手段と、前記第１の入力手段から入力された前記実数データに対
して所定のデータ変換を施す第１の変換手段と、前記第２の入力手段から入力された前記虚数データに対
して所定のデータ変換を施す第２の変換手段と、前記逆正接データを記憶している記憶手段と、前記第１および第２の変換手段により変換された前記実
数データと前記虚数データをアドレスデータとして、前
記記憶手段から対応する前記逆正接データを読み出す読
み出し手段とを備えることを特徴とする演算装置。
【請求項２】前記第１および第２の変換手段は、前記
実数データまたは前記虚数データに対応する所定の値に
より前記実数データまたは前記虚数データをそれぞれ除
算することを特徴とする請求項１に記載の演算装置。
【請求項３】前記第１の変換手段により得られたデー
タのビット数は、前記第２の変換手段により得られたデ
ータのビット数よりも大きくなるように設定されてお
り、実数軸近傍のデータの解像度が他の領域に比較して
高くなっていることを特徴とする請求項１に記載の演算
装置。
【請求項４】前記第１および第２の入力手段から入力
された前記実数データと前記虚数データが第２象限乃至
第４象限に属する場合には、第１象限に写像させる写像
手段と、前記写像手段により写像処理が施されて得られた前記逆
正接データを、もとの象限のデータに復元させる復元手
段と、を備えることを特徴とする請求項１に記載の演算装置。
【請求項５】ＯＦＤＭ変調信号を受信する受信手段
と、前記受信手段により受信された前記ＯＦＤＭ変調信号を
ＯＦＤＭ周波数信号に復調する復調手段と、前記復調手段により得られた前記ＯＦＤＭ周波数信号の
基準位置からのずれを検出する検出手段とを更に備え、前記検出手段により検出された前記基準位置からのずれ
を対応する角度に変換することを特徴とする請求項１に
記載の演算装置。
【請求項６】実数データと虚数データとが入力され、
対応する逆正接データを与える演算方法において、前記実数データが入力される第１の入力ステップと、前記虚数データが入力される第２の入力ステップと、前記第１の入力ステップから入力された前記実数データ
に対して所定のデータ変換を施す第１の変換ステップ
と、前記第２の入力ステップから入力された前記虚数データ
に対して所定のデータ変換を施す第２の変換ステップ
と、前記逆正接データを記憶している記憶ステップと、前記第１および第２の変換ステップにより変換された前
記実数データと前記虚数データをアドレスデータとし
て、前記記憶ステップから対応する前記逆正接データを
読み出す読み出しステップとを備えることを特徴とする
演算方法。