JP3791660B2 - 導体パタ−ンの形成方法及び電子部品 - Google Patents
導体パタ−ンの形成方法及び電子部品 Download PDFInfo
- Publication number
- JP3791660B2 JP3791660B2 JP25827699A JP25827699A JP3791660B2 JP 3791660 B2 JP3791660 B2 JP 3791660B2 JP 25827699 A JP25827699 A JP 25827699A JP 25827699 A JP25827699 A JP 25827699A JP 3791660 B2 JP3791660 B2 JP 3791660B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- copper plating
- layer
- glass ceramic
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明は導体パタ−ンの形成方法及び電子部品に関し、より詳細にはセラミック基板上にセミアディティブ法により、微細な導体パタ−ンを形成する導体パタ−ンの形成方法、及びセラミック基板上に微細な導体パタ−ンが形成された電子部品に関する。
【0002】
【従来の技術】
今日、LSIチップ等のチップ部品は、該チップ部品を外部環境から保護し、かつ配線基板への実装を容易にする等の目的のため、種々の材料を用いて構成されたパッケージに収納される。
【0003】
このパッケージには、LSIチップ上に形成されたパッドと配線基板に形成された端子とを接続するために多数の配線が形成されている。近年、LSIの高集積化に伴い、パッケージにおいて必要とされる外部接続端子の数も急激に増加してきており、それに伴い500個以上の外部接続端子が形成されたパッケージも現われてきている。
【0004】
また、電子機器は小型化の傾向にあり、配線基板も小型のものが求められているため、配線基板に形成する配線の高密度化も進んできており、これに対処するため配線の幅は次第に狭くなってきている。また、セラミック製の配線基板は耐熱性、耐久性、信頼性等に優れるという特徴を有しており、セラミック配線基板、特に比較的安価なアルミナ製のセラミック配線基板は現在盛んに使用されている。
【0005】
図3はセラミック配線基板を製造する際、セラミック基板上にセミアディティブ法により、微細な銅の導体パタ−ンを形成する場合の概略工程を示したフロ−チャ−トである。
セラミック基板への無電解銅めっきの付着力をアンカ−効果により高めるために、まず、第1工程では、セラミック基板表面にフッ化水素アンモニウムを用いた粗化処理を施す。次にセラミック基板表面の全面に無電解銅めっき処理を施し、さらにこの処理により形成された無電解銅めっき層の上からフォトレジストを塗布し、次いでフォトレジストのネガパタ−ンを形成すべく露光・現像処理を施す。次に露光・現像処理により形成されたフォトレジストのネガパタ−ンをめっきマスクとして電解銅めっき処理を施し、フォトレジストで覆われていない前記無電解銅めっき層上に電解銅めっき層を形成する。次いで前記フォトレジストを除去した後、前記電解銅めっき層で覆われていない部分に形成されている前記無電解銅めっき層を除去するために過硫酸ソ−ダ系エッチング液を用いたソフトエッチング処理を施す。以上の工程によりセミアディティブ法による微細な導体パタ−ンがセラミック基板上に形成される。
【0006】
上記工程によりセラミック基板上に銅の導体パタ−ンが形成された状態を図4に示す。セラミック基板11の表面には粗化領域11aが形成され、この粗化領域11aを介して、無電解銅めっき層13aと電解銅めっき層13bとからなる導体パタ−ン13が形成されている。
【0007】
【発明が解決しようとする課題】
上記したセミアディティブ法により、セラミック基板11上に微細な導体パタ−ン13を形成する場合、セラミック基板11への無電解銅めっきの付着力をアンカ−効果により高めるために、セラミック基板11表面には粗化処理を施して粗化領域11aを形成しており、この粗化領域11aには無電解銅めっき処理の際、無電解銅めっきが入り込んでおり、後の無電解銅めっき除去のためのソフトエッチング処理によっても前記無電解銅めっきを導体パタ−ン13の形成部分以外において完全に除去するといったことはかなり困難であった。このため、特に導体パタ−ン13が微細化され、ライン/スペ−スが小さくなるほど、導体パタ−ン13のライン間に絶縁不良が発生し易くなってきている。
【0008】
また、セラミック基板11の表面には図5に示したように、欠陥(窪み)11bが存在していることがあり、この欠陥11bに導体パタ−ン13がかかると図5に示したようにフォトレジスト14の型崩れを介して導体パタ−ン13の一部に欠陥13dが形成されてしまうことがあり、パタ−ンの欠けや断線等を引き起こし、不良品発生の一因になっていた。
【0009】
本発明は上記課題に鑑みなされたものであって、セラミック基板上に形成される導体パタ−ンのライン/スペ−スが小さくなってもライン間に絶縁不良を生じることがなく、またセラミック基板の表面に欠陥(窪み)が存在していたとしても、導体パタ−ンに欠陥を生じさせない導体パタ−ンの形成方法、及び導体パタ−ンのライン間に絶縁不良がなく導体パタ−ンに欠陥が生じていない電子部品を提供することを目的としている。
【0010】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る導体パタ−ンの形成方法(1)は、セラミック基板の表面全面にガラスセラミック層を形成する工程と、前記ガラスセラミック層に粗化領域を形成する工程と、前記ガラスセラミック基板表面全面に無電解銅めっき処理を施す工程と、形成された無電解銅めっき層の上からフォトレジストを塗布する工程と、フォトレジストのネガパターンを形成すべく露光・現像処理を施す工程と、形成されたフォトレジストのネガパターンをめっきマスクとして電解銅めっき処理を施し、前記フォトレジストで覆われていない前記無電解銅めっき層上に電解銅めっき層を形成する工程と、前記フォトレジストを除去する工程と、 前記電解銅めっき層で覆われていない部分に形成されている前記無電解銅めっき層を除去するためのソフトエッチング処理を施す工程とを含んでいる導体パターンを形成する導体パターン形成方法であって、前記ソフトエッチング処理工程において、前記無電解銅めっき層を前記ガラスセラミック層の粗化処理部分から根刮ぎ除去することを特徴としている(1)。
【0011】
上記導体パタ−ンの形成方法(1)によれば、前記ガラスセラミック層を形成するための工程、前記導体パターンを形成するための工程及び前記無電解銅めっき層を前記ガラスセラミック層の粗化処理部分から根刮ぎ除去するための工程を含んでいるので、ガラスセラミック層の粗化処理部分に無電解めっき成分が入り込んでいたとしても、この無電解めっき成分は後のソフトエッチング処理工程において、前記ガラスセラミック層の粗化処理部分から根刮ぎ除去されることとなる。従って、粗化処理部分に無電解めっき成分が残り、前記導体パタ−ンのライン間に絶縁不良が生じるといったことは発生しなくなり、また、前記セラミック基板の表面にたとえ欠陥(窪み)が存在していたとしても、この欠陥は前記ガラスセラミック層により埋め込まれ、該ガラスセラミック層表面の平坦性は容易に確保されるため、前記セラミック基板の表面に存在する欠陥(窪み)が前記導体パタ−ンの形状に反映されることがなくなり、前記導体パタ−ンに前記セラミック基板の表面に存在する欠陥に起因した欠陥が生じることを阻止することができる。
【0012】
また、本発明に係る導体パタ−ンの形成方法(2)は、上記導体パタ−ンの形成方法(1)において、無電解めっき層及び前記ガラスセラミック層の粗化領域の不要部分を過硫酸ソ−ダ系エッチング液を用いたソフトエッチング処理により除去することを特徴としている。
上記導体パタ−ンの形成方法(2)によれば、前記無電解めっき層及び前記ガラスセラミック層の粗化領域の不要部分を過硫酸ソ−ダ系エッチング液を用いてエッチング・除去するので、前記無電解めっき層及び前記ガラスセラミック層の粗化領域の不要部分を確実に短時間で除去することができ、導体パタ−ン形成の製造プロセスを簡略化することができる。
【0013】
また、本発明に係る電子部品(1)は、セラミック基板上にガラスセラミック層が形成され、該ガラスセラミック層の表面側には粗化領域が形成され、該粗化領域を介して、無電解銅めっき層と電解銅めっき層からなる導体パターンが形成され、前記導体パターン間のスペース部分における前記粗化領域が除去されていることを特徴としている。
上記電子部品(1)によれば、ガラスセラミック層にめっきの付きをよくするための粗化処理が施され、この粗化処理部分に前記導体パタ−ンを構成する無電解めっき成分が入り込んでいたとしても、この無電解めっき成分は後の無電解めっきの不要部分を除去するためのソフトエッチング処理工程において、前記ガラスセラミック層の粗化処理部分から根刮ぎ除去されることとなる。従って、該粗化処理部分に無電解銅めっき成分が残り、前記導体パタ−ンのライン間に絶縁不良が発生するといった事態は生ぜず、また、前記セラミック基板の表面にたとえ欠陥(窪み)が存在していたとしても、この欠陥は前記ガラスセラミック層により埋め込まれ、該ガラスセラミック層表面の平坦性は容易に確保されるため、前記セラミック基板の表面に存在する欠陥(窪み)が前記導体パタ−ンに反映されることがなくなり、前記導体パタ−ンに前記セラミック基板の表面に存在する欠陥に起因した欠陥が生じることを阻止することができる。
【0015】
【発明の実施の形態】
以下、本発明に係る導体パタ−ンの形成方法及び電子部品の実施の形態を図面に基づいて説明する。
図1は実施の形態に係る電子部品の要部を示す断面図であり、図中1は積層タイプのセラミック基板を示しており、このセラミック基板1の各層1a、1b、…には導体パタ−ン2やビアホ−ル3等が形成されている。このセラミック基板1の構成材料は特に限定されるものではなく、セラミック基板1の構成材料としては、例えばアルミナ等の酸化物系セラミック、窒化アルミニウム等の非酸化物系セラミック、ガラスセラミック等を挙げることができる。また導体パタ−ン2の構成材料も特に限定されるものではないが、セラミック基板1と同時焼成により形成する場合にはセラミック基板1の焼成温度を考慮して決定する必要があり、セラミック基板1の構成材料が例えばアルミナ等の酸化物系セラミックである場合には、タングステン、モリブデン等の金属材料を挙げることができ、セラミック基板1の構成材料が例えば窒化アルミニウム等の非酸化物系セラミックで高温焼成を必要とするものの場合には、タングステン、モリブデン等の金属材料を挙げることができ、またセラミック基板1の構成材料がガラスセラミック等の比較的低温焼成可能な材料からなる場合には、銀、銅、金、白金等の金属材料を挙げることができる。
【0016】
セラミック基板1上にはガラスセラミック層4が形成されており、このガラスセラミック層4の表面側にはフッ化水素アンモニウムを用いた粗化処理が施されて形成された粗化領域4aが存在している。この、ガラスセラミック層4に形成された粗化領域4aを介して、無電解めっき層5aと電解めっき層5bとの2層構造からなる導体パタ−ン5が形成されている。
【0017】
このガラスセラミック層4の構成材料としては、SiO2 、CaO、MgO、B2 O3 、Al2 O3 、PbO、K2 O系のガラスセラミック等を挙げることができるが、製造プロセスの簡略化の観点からは、後の導体パタ−ン5形成部分以外の無電解めっき層5aの除去工程であるソフトエッチング処理工程における溶解除去が容易で、かつ低温焼成可能な材料であることが望ましい。ソフトエッチング処理工程における溶解除去が容易で、かつ低温焼成可能なガラスセラミック材料としては、SiO2 、Al2 O3 、CaO、PbO、B2 O3 系のガラスセラミック等を挙げることができる。
【0018】
ガラスセラミック層4の表面側には、上記したように、無電解めっき層5aと電解めっき層5bとの2層構造からなる導体パタ−ン5が形成されており、導体パタ−ン5間のスペ−ス部分のガラスセラミック層4表面の粗化領域はソフトエッチング処理工程により根刮ぎ除去されており、導体パタ−ン5間のスペ−ス部分のガラスセラミック層4表面の粗化領域に無電解めっき層5aが残存する余地はないように構成されている。
【0019】
図2は、電子部品としてのセラミック配線基板を製造する際、セラミック基板上にセミアディティブ法により、微細な導体パタ−ンを形成する場合の、実施の形態に係る概略工程を示すフロ−チャ−トである。
まず、第1工程では、導体パタ−ン2やビアホ−ル3が形成されて焼成されたセラミック基板1の表面全面に、SiO2 、Al2 O3 、CaO、PbO、B2 O3 系のガラスセラミックからなるガラスセラミック層4を形成するための感光性の絶縁性ガラスペ−ストを塗布する。70〜90℃の温度範囲で20分程度乾燥させた後、ビアホ−ル4b形成のための露光・現像処理を施し、その後、大気雰囲気下、800〜900℃の温度範囲で10分程度焼成する。
【0020】
次に、ガラスセラミック層4に対する無電解めっき層5aの付着力をアンカ−効果により高めるために、ガラスセラミック層4の表面にフッ化水素アンモニウムによる粗化処理を20〜30℃の温度範囲で施し、粗化領域4aを形成する。次に、ガラスセラミック層4表面の全面に無電解めっき処理を施し、さらにこの無電解めっき層5aの上からフォトレジストを塗布し、次いでフォトレジストのネガパタ−ンを形成すべく露光・現像処理を施す。次に前記露光・現像処理により形成されたフォトレジストのネガパタ−ンをめっきマスクとして電解めっき処理を施し、フォトレジストで覆われていない無電解めっき層5a上に電解めっき層5bを形成する。
【0021】
次いでNaOH液を用いて前記フォトレジストを溶解・除去した後、電解めっき層5bで覆われていない部分に形成されている無電解めっき層5aを除去するために過硫酸ソ−ダ系エッチング液を用いて、20〜30℃の温度範囲で10分程度、の条件下でソフトエッチング処理を施す。以上の工程により、図1に示したセミアディティブ法による微細な導体パタ−ン5がガラスセラミック層4上に形成された電子部品としてのセラミック配線基板が製造される。
【0022】
上記電子部品によれば、セラミック基板1と導体パタ−ン5との間にガラスセラミック層4が介装され、このガラスセラミック層4にめっきの付きをよくするための粗化処理が施され、粗化領域4aが形成されている。この粗化領域4a部分は後のソフトエッチング処理工程において使用される過硫酸ソ−ダ系エッチング液に容易に溶解し、除去されるため、粗化領域4a部分に導体パタ−ン5を構成する無電解めっき成分が入り込んでいたとしても、この無電解めっき成分は後の無電解めっき層5aの不要部分を除去するための前記ソフトエッチング処理工程において、ガラスセラミック層4の粗化領域4a部分から根刮ぎ除去されることとなる。従って、粗化領域4aに無電解銅めっき成分が残り、導体パタ−ン5のライン間に絶縁不良が発生するといった事態は生じない。
【0023】
また、セラミック基板1の表面に欠陥(窪み)1dがたとえ存在していたとしても、この欠陥1dは流動性が高いガラスセラミックペ−スト層により埋め込まれ、ガラスセラミックペ−スト層表面の平坦性は容易に確保されるため、焼成・形成されたガラスセラミック層4表面の平坦性も容易に確保され、セラミック基板1の表面に存在する欠陥1dが導体パタ−ン5形状に反映されることがなくなり、導体パタ−ン5にセラミック基板1の表面に存在する欠陥1dに起因した欠陥が生じることを阻止することができる。
【0024】
また、実施の形態に係る電子部品は、ガラスセラミック層4が、LFCであるSiO2 、Al2 O3 、CaO、PbO、B2 O3 系のガラスセラミックからなるので、ガラスセラミック層4の焼成形成が容易であり、電子部品製造プロセスの簡略化を図ることができる。
【0025】
【実施例及び比較例】
以下、本発明に係る導体パタ−ンの形成方法を実施して電子部品を作製し、ライン間の絶縁不良の発生状況、及び導体パタ−ン不良の発生状況を調査した。
また併せて従来の方法による比較例に係る導体パタ−ンの形成方法を実施して電子部品を作製し、同様にライン間の絶縁不良の発生状況、及び導体パタ−ン不良の発生状況を調査した。
【0026】
<実施例>
(i) セラミック基板1の作製
スラリ−の構成材料: アルミナ粉末、樹脂(アクリル樹脂)、溶剤(キシレン)、可塑剤(ジブチルフタレート(DBP))
成形方法: ドクタブレード法
外形: 100mm×100mmの正方形
厚さ: 250μm
(ii) ガラスセラミック層4の形成
ガラスセラミック層の組成:SiO2 、Al2 O3 、CaO、PbO、B2 O3 系のガラスセラミック
ガラスセラミック層の焼成温度:800〜 900℃
(iii) 導体パタ−ン5の形成
導体の組成: Cu
導体パタ−ンの形状: 種々の間隔を有するライン/スペ−ス
ソフトエッチング処理液:過硫酸ソ−ダ系エッチング液
ソフトエッチング処理温度: 25℃
ソフトエッチング処理時間: 1分
(iv) 絶縁不良発生状況のテスト: ライン間の絶縁抵抗値を測定
パタ−ン不良発生状況の観察: ライン/スペ−スが50/50μmのパタ−ンにおいて光学顕微鏡を用いた目視観察
断線の発生状況: テスタ−を用いた抵抗値の測定
【0027】
<比較例>
(i) セラミック基板11の作製
スラリ−の構成材料: アルミナ粉末、樹脂(アクリル樹脂)、溶剤(キシレン)、可塑剤(ジブチルフタレート(DBP))
成形方法: ドクタブレード法
外形: 100mm×100mmの正方形
厚さ: 250μm
(ii) 導体パタ−ン13の形成
導体の組成: Cu
導体パタ−ン13の形状: 種々の間隔を有するライン/スペ−ス
ソフトエッチング処理液: 過硫酸ソ−ダ系エッチング液
ソフトエッチング処理温度: 25℃
ソフトエッチング処理時間: 1分
(iii) 絶縁不良発生状況のテスト: ライン間の絶縁抵抗値を測定
パタ−ン不良発生状況の観察: ライン/スペ−スが50/50μmのパタ−ンにおいて光学顕微鏡を用いた目視観察
断線の発生状況: テスタ−を用いた抵抗値の測定
<評価結果> 実施例及び比較例に係るそれぞれ10枚及び12枚のセラミック基板1、11における、絶縁不良発生状況、パタ−ン不良発生状況の結果を下記の表1及び表2に示す。
【0028】
【表1】
【0029】
【表2】
上記表1に示した結果より明らかなように、実施例の場合には、ライン/スペ−スが50/50μmの場合にも、絶縁抵抗値は1010オ−ム以上と極めて高い値を確保することができ、比較例の場合における絶縁抵抗値1オ−ムに比べて、絶縁抵抗値を格段に改善することができた。
【0030】
上記表2に示した結果より明らかなように、実施例においては、ライン/スペ−スが50/50μmの場合にも導体パタ−ン5の欠け及び断線は発生しておらず、これに対し比較例の場合には導体パタ−ン13の欠けが12個のうち7個に生じ、また断線は12個のうち3個に生じてしまっていた。
このように、実施例に係る電子部品では、高密度の導体パタ−ン5を形成しても、絶縁不良、及びパタ−ン不良の発生をほとんどなくすことができた。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る電子部品の要部を模式的に示した断面図である。
【図2】実施の形態に係る導体パタ−ンの形成方法における工程の概略を示したフロ−チャ−トである。
【図3】従来の導体パタ−ンの形成方法における工程の概略を示したフロ−チャ−トである。
【図4】従来の電子部品の要部を模式的に示した断面図である。
【図5】導体パタ−ンに欠陥を生じる場合の態様を模式的に示した断面図である。
【符号の説明】
1 セラミック基板
4 ガラスセラミック層
4a 粗化領域
5 導体パタ−ン
5a 無電解めっき層
5b 電解めっき層
Claims (3)
- セラミック基板の表面全面にガラスセラミック層を形成する工程と、
前記ガラスセラミック層に粗化領域を形成する工程と、
前記ガラスセラミック基板表面全面に無電解銅めっき処理を施す工程と、
形成された無電解銅めっき層の上からフォトレジストを塗布する工程と、
フォトレジストのネガパターンを形成すべく露光・現像処理を施す工程と、
形成されたフォトレジストのネガパターンをめっきマスクとして電解銅めっき処理を施し、前記フォトレジストで覆われていない前記無電解銅めっき層上に電解銅めっき層を形成する工程と、
前記フォトレジストを除去する工程と、
前記電解銅めっき層で覆われていない部分に形成されている前記無電解銅めっき層を除去するためのソフトエッチング処理を施す工程とを含んでいる導体パターンを形成する導体パターン形成方法であって、
前記ソフトエッチング処理工程において、前記無電解銅めっき層を前記ガラスセラミック層の粗化処理部分から根刮ぎ除去することを特徴とする導体パターンの形成方法。 - 前記無電解銅めっき層及び前記ガラスセラミック層の粗化領域の不要部分を過硫酸ソ−ダ系エッチング液を用いたソフトエッチング処理により除去することを特徴とする請求項1記載の導体パタ−ンの形成方法。
- セラミック基板上にガラスセラミック層が形成され、
該ガラスセラミック層の表面側には粗化領域が形成され、
該粗化領域を介して、無電解銅めっき層と電解銅めっき層からなる導体パターンが形成され、
前記導体パターン間のスペース部分における前記粗化領域が除去されていることを特徴とする電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25827699A JP3791660B2 (ja) | 1999-09-13 | 1999-09-13 | 導体パタ−ンの形成方法及び電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25827699A JP3791660B2 (ja) | 1999-09-13 | 1999-09-13 | 導体パタ−ンの形成方法及び電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001085573A JP2001085573A (ja) | 2001-03-30 |
JP3791660B2 true JP3791660B2 (ja) | 2006-06-28 |
Family
ID=17318007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25827699A Expired - Fee Related JP3791660B2 (ja) | 1999-09-13 | 1999-09-13 | 導体パタ−ンの形成方法及び電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3791660B2 (ja) |
-
1999
- 1999-09-13 JP JP25827699A patent/JP3791660B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001085573A (ja) | 2001-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100941691B1 (ko) | 감광성 유리 기판, 이의 제조 방법 및 반도체 프로브 칩 | |
JP4133560B2 (ja) | プリント配線基板の製造方法およびプリント配線基板 | |
WO2009131346A9 (ko) | Mems 프로브 카드 및 그의 제조 방법 | |
KR20030097673A (ko) | 실리콘 기판의 스루홀 플러깅 방법 | |
JPH0226392B2 (ja) | ||
KR100503940B1 (ko) | 반도체장치 및 그 제조방법 | |
CN106664795B (zh) | 结构体及其制造方法 | |
JPH0213949B2 (ja) | ||
JP3791660B2 (ja) | 導体パタ−ンの形成方法及び電子部品 | |
JPH0794865A (ja) | 多層配線板の製造方法 | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
JP3886791B2 (ja) | 多層配線基板の製造方法 | |
JPH0726205B2 (ja) | 窒化アルミセラミック配線基板の製法 | |
JPH06224538A (ja) | セラミックス回路基板の製造方法 | |
JPH0575255A (ja) | 混成基板とこれを搭載する回路モジユールおよびその製造方法 | |
CN100573847C (zh) | 铜和树脂的复合体的制造方法 | |
JP4264091B2 (ja) | 配線基板の製造方法 | |
JPH06204645A (ja) | セラミックス回路基板の製造方法 | |
JPH10107394A (ja) | セラミック配線基板 | |
WO2023090197A1 (ja) | 配線基板及びその製造方法 | |
WO2024070319A1 (ja) | ガラス基板、多層配線基板、およびガラス基板の製造方法 | |
JP2004319529A (ja) | セラミック多層配線基板の製造方法 | |
JPH0348489A (ja) | 回路基板の製造方法 | |
CN117222122A (zh) | 一种局部镀厚金的线路板的制作方法 | |
JPH08153949A (ja) | セラミック配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |