JP3788900B2 - レーダ装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、受信信号をディジタル変換したのち演算処理によりビーム形成を行うＤＢＦ（Digital Beam Forming）レーダ装置に関する。
【０００２】
【従来の技術】
ＤＢＦレーダ装置は、アンテナ素子を複数備え、各アンテナ素子の受信信号をディジタル変換したのち演算処理によりビーム形成を行う。
ところで、この種の従来のレーダ装置にあって複数の受信ビームを形成するには、形成するビームごとに異なるビーム形成回路を使用するようにしていた。図３、図４を参照してこのことを説明する。図３のレーダ装置は複数のアンテナ素子Ａ１〜Ａ３の受信信号から和ビーム出力（ＰΣ）および差ビーム出力（ＰΔ）を得るもので、それぞれ和ビーム用、差ビーム用の２系統の処理回路を備えている。
【０００３】
アンテナ素子Ａ１〜Ａ３の受信信号はそれぞれアナログ／ディジタル変換器（Ａ／Ｄ）１でディジタル信号に変換されたのち、２系統に分けられてそれぞれ乗算器４に与えられる。各アンテナ素子Ａ１〜Ａ３に対応する２つの乗算器４には、それぞれ和ビーム係数（ＷΣ）、差ビーム係数（ＷΔ）が与えられる。各係数ＷΣ、ＷΔはそれぞれ係数発生器２，３で生成される。
【０００４】
そして、乗算器４による乗算結果はそれぞれのビームごとに加算器５で加算され、和ビーム出力ＰΣ、差ビーム出力ＰΔが出力される。以上の構成で、和ビームＰΣ、差ビームＰΔを形成するためにそれぞれ３つの係数発生器２，３、乗算器４、二つの加算器５からなるビーム形成回路が必要となる。
【０００５】
図４のタイムチャートに示すように、信号の受信からビームの形成までのプロセスは演算クロックに沿って行なわれる。すなわちｔ１，ｔ２，ｔ３，…の一つのサンプリング期間ごとに一つの演算クロックパルスが与えられ、和ビーム出力ＰΣ、差ビーム出力ＰΔが一つずつ形成される。
【０００６】
このような構成であるから、形成すべきビームの数を増やそうとすると、それに応じてビーム形成回路の数が増えることになる。すなわち従来のＤＢＦレーダ装置では、ビームの数を増やすことと装置構成の繁雑さとの間にトレードオフの関係が有り、手軽にビームの数を増やすことが難しかった。特に近年のレーダ装置では数多くの受信ビームを形成したいというニーズが大きく、これに応えるためには装置の規模が大きくなるという不具合が有った。
【０００７】
【発明が解決しようとする課題】
以上のように従来のＤＢＦ装置では、複数のビームを形成する場合に、形成ビーム数分のビーム形成回路を必要とした。このため受信ビームの数を増やすには装置の規模が大きくなるという不具合が有った。
【０００８】
本発明は上記事情によりなされたもので、その目的は、複数のビームを簡易に形成でき、装置規模の縮小を図ったレーダ装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために本発明は、シストリックアレイ方式により複数の受信ビームを形成するレーダ装置において、複数のアンテナ素子と、所定のサンプリング期間ごとに、各アンテナ素子に到来したレーダエコーをそれぞれディジタル信号に変換する複数のアナログ／ディジタル変換手段と、これらの複数のアナログ／ディジタル変換手段から出力される前記ディジタル信号にそれぞれビーム形成係数を乗算する複数の乗算器、およびこれらの乗算器の出力を順次加算する加算器とを備え、前記ビーム形成係数に応じた複数の受信ビームを形成するビーム形成回路とを具備し、前記アナログ／ディジタル変換手段のサンプリング期間内に各受信ビームごとのビーム形成係数を前記複数の乗算器にそれぞれ与えることにより、前記複数の乗算器および加算器を前記複数のビーム間で共用するようにしたことを特徴とする。
【００１０】
このような手段を講じることにより、一つのサンプリング期間内に複数のビーム形成係数に基づく複数の受信ビームが、時分割的に形成される。これによりビーム形成のための回路を各ビームごとに専用に設ける必要が無く、一つのビーム形成回路を複数のビーム間で時分割的に共用できるようになる。これにより複数のビームを簡易に形成できるようになり、装置規模の縮小を図ることが可能になる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１２】
図１は、本実施形態に係わるレーダ装置の構成を示すブロック図である。なお図１において図３と共通する部分には同一の符号を付し、ここでは異なる部分についてのみ説明する。
【００１３】
図１においてアンテナ素子Ａ１〜Ａ３の受信信号は、それぞれアナログ／ディジタル変換器（Ａ／Ｄ）１でディジタル信号に変換されたのち乗算器４に与えられる。各アンテナ素子Ａ１〜Ａ３に対する一つの乗算器４には、それぞれ和ビーム係数（ＷΣ）、差ビーム係数（ＷΔ）が時分割的に与えられる。
【００１４】
そして、乗算器４による乗算結果は加算器５で加算され、和ビーム出力ＰΣ、差ビーム出力ＰΔが出力される。以上の構成では、和ビームＰΣ、差ビームＰΔを形成するためにそれぞれ３つの係数発生器２，３が必要であるが、乗算器４は合計で３つ、加算器５は２つで済む。
【００１５】
図２のタイムチャートを参照して上記構成の動作を説明する。本実施形態では、図４に比して演算クロックを２倍にし、一つのサンプリング期間（ｔ１，ｔ２，ｔ３，…）ごとに二つの演算パルスを与えるようにしている。このようにすると、各サンプリング期間ごとに和ビーム出力ＰΣ、差ビーム出力ＰΔを時分割的に得ることができる。
【００１６】
このように本実施形態では、各アンテナ素子Ａ１〜Ａ３からの受信信号をＡ／Ｄ変換器でディジタル信号に変換したのち、ディジタルの各受信信号を乗算器４に入力する。そして、受信入力信号のクロックに対して２倍に多重化した演算クロックを与え、一つのサンプリング期間内に係数をＷΣ，ＷΔに切り換えつつ、時間方向に多重化した複数の受信ビームＰΣ，ＰΔを形成するようにしている。
【００１７】
このように演算クロックを多重化し、一つのビーム形成回路を時分割的に多重して使用することにより、一つのサンプリング期間ごとに和ビーム出力ＰΣと差ビーム出力ＰΔとを得ることができる。すなわち、装置の規模を大きくすること無く、複数のビームを簡易に形成できるようになる。またその結果、装置規模の縮小を図ったレーダ装置を提供することが可能になる。
【００１８】
なお、本発明は上記実施の形態に限定されるものではなく、例えばビーム形成の数は２つに限らず、更に多くのビームを形成できる。このような場合にもハードウェア的な構成は図１と変わることなく、主として演算クロックの倍率を上げることで対処可能であるのでメリットは更に大きくなる。このほか、本発明の要旨を逸脱しない範囲で種々の変形実施を行うことができる。
【００１９】
【発明の効果】
以上詳述したように本発明によれば、複数のビームを簡易に形成でき、装置規模の縮小を図ったレーダ装置を提供することが可能になる。
【図面の簡単な説明】
【図１】 本発明に係わるレーダ装置の構成を示すブロック図。
【図２】 図１のレーダ装置の動作を説明するためのタイムチャート。
【図３】 従来のレーダ装置の構成を示すブロック図。
【図４】 図３のレーダ装置の動作を説明するためのタイムチャート。
【符号の説明】
Ａ１，Ａ２，Ａ３…アンテナ素子
１…Ａ／Ｄ（アナログ／ディジタル）変換器
２…係数発生器（Σビーム用）
３…係数発生器（Δビーム用）
４…乗算器
５…加算器

Claims (1)

1. シストリックアレイ方式により複数の受信ビームを形成するレーダ装置において、
   複数のアンテナ素子と、
   所定のサンプリング期間ごとに、各アンテナ素子に到来したレーダエコーをそれぞれディジタル信号に変換する複数のアナログ／ディジタル変換手段と、
   これらの複数のアナログ／ディジタル変換手段から出力される前記ディジタル信号にそれぞれビーム形成係数を乗算する複数の乗算器、およびこれらの乗算器の出力を順次加算する加算器とを備え、前記ビーム形成係数に応じた複数の受信ビームを形成するビーム形成回路とを具備し、
   前記アナログ／ディジタル変換手段のサンプリング期間内に各受信ビームごとのビーム形成係数を前記複数の乗算器にそれぞれ与えることにより、前記複数の乗算器および加算器を前記複数のビーム間で共用するようにし、時間方向に多重化された複数のビームを生成することを特徴とするレーダ装置。

Images