JP4119429B2

JP4119429B2 - アレイアンテナのビーム制御のための方法及びユニット

Info

Publication number: JP4119429B2
Application number: JP2004539686A
Authority: JP
Inventors: ケントファルク，; イニマルカールッソン，; ハンスリント，; トマスリッデルストロレ，; モルガンアンデルッソン，
Original assignee: テレフオンアクチーボラゲットエルエムエリクソン（パブル）
Priority date: 2002-09-30
Filing date: 2002-09-30
Publication date: 2008-07-16
Anticipated expiration: 2022-09-30
Also published as: US7277051B2; ATE457534T1; EP1550177A1; CN1669183A; EP1550177B1; CN100438211C; US20060164301A1; AU2002343293A1; DE60235329D1; JP2006501719A; UA80725C2; WO2004030145A1

Description

本発明は通信或いはセンサアレイアンテナに関するものであり、特に、アレイアンテナの１つ以上のアンテナビームを動的に制御する方法及び装置に関するものである。

先進的な通信システムやレーダのようなセンサシステムにおいてカバレッジと周波数バンド幅との少なくともいずれかに関し、所望の柔軟性を得るために、制御可能なビーム形成を行う大きなアレイアンテナが必要である。多数のアンテナ要素をもつアレイアンテナは、アナログビーム形成が関与するか或いはデジタルビーム形成が関与するかに係らず、各アンテナ要素がその値をビーム形成器に配信しなければならないので、扱いにくい大量の情報転送が必要となる。柔軟性とリーズナブルな価格効率を可能にするため、今日の全てのビーム形成は実際にはデジタル信号処理によってなされている。

今日用いられているデジタルビーム形成を伴うアレイアンテナシステムはたいていは高度に複雑なため、その結果、価格が高く、高い電力を消費するものとなっている。第１の例は、各アンテナ要素がその無線周波数（ＲＦ）信号をアナログ−デジタル変換（Ａ／Ｄ）とこれに続くデジタル信号処理とを実行する集中型ビーム形成器にフィードする構成のシステムである。この第１の例に従うシステムでは、アンテナ要素の数が増すにつれて、即座にやっかいな大量のＲＦ結合ネットワークが必要な結果となる。そのようなシステムはまた、非常に先進的な信号プロセッサをも要求する。

第２の例では、各アンテナ要素は何らかの必要なアナログ前処理とＡ／Ｄ変換とを実行する。各アンテナ要素からのデジタル信号値はそれから、中央デジタルビーム形成器に直接接続されて非常に多くのケーブルとコネクタとが必要な結果とならねばならないか、或いは、非常に広域の大容量のデータバスを必要とし、そして高価な、デジタルデータバスにより中央デジタルビーム形成器に接続しなければならないであろう。第２の例に従うシステムはまた、所望のビーム或いは複数のビームを計算するために非常に先進的な中央信号処理装置も必要とする。

第３の例は、データビーム形成とアナログビーム形成との両方を行うハイブリッドシステムである。アレイアンテナは、夫々がより管理可能な数のアンテナ要素を有した複数のサブユニットに分割される。各サブユニットのアンテナ要素は、Ａ／Ｄ変換がなされ、中央デジタルビーム形成ユニットに転送される前に、アナログ的に結合されてビーム形成される。第３の例はしばしば、適切な妥協と考えられているが、デジタルビーム形成の利点の全てを提供している訳ではない。従って、非常に多くの数のアンテナ要素をもったアレイアンテナにおけるデジタルビーム形成の分野では、更なる改良の余地があると思われる。

本発明の目的は、上述の欠点を克服する方法及びアレイアンテナユニットを定義することにある。

本発明の更なる目的は、費用効率のよい方法で製造可能な方法及びアレイアンテナ装置を定義することにある。

上述の目的は、本発明によれば、数多くの類似のアンテナモジュールによりデジタルビーム形成信号を生成する方法により、そして、その方法を実施するシステムを提供することにより達成される。このことは、各アンテナモジュールに信号処理を導入し、アンテナモジュールを通して非同期シリアル加算チェインを創成して少なくとも部分的にデジタルビーム形成信号を計算することにより達成される。本発明に従う有利な実施例では、時間的に空間的に信号処理の多重化を実行して付加的なデジタルビーム形成信号を計算する。

上述の目的はまた、電磁波の受信に応答して複数のアンテナ要素のアレイにより生成される出力信号を用いてデジタルビーム形成信号を生成する方法によって達成される。各アンテナ要素はアンテナモジュールに直接関係し、各アンテナモジュールは対応するアンテナ要素により生成される出力信号を処理する。本発明によれば、この方法は、いくつかの工程を有している。第１の工程では、各アンテナモジュールが対応する関係したアンテナ要素により生成された出力信号からの動作周波数信号を提供する。第２の工程では、各アンテナモジュールがその動作周波数信号を第１のデータ率で複素デジタルアンテナ信号に変換する。第３の工程では、各アンテナモジュールがその複素デジタルアンテナ信号を複素ビーム係数で乗算し、第２のデータ率で複素ビーム要素信号を生成する。その複素ビーム係数は、最も一般的には複数のアンテナモジュールの全てにおいて同じではないが、所望のビームに依存するものであり、そのアレイのアンテナ要素はアンテナモジュールに関係している。第４の工程では、その生成された複素ビーム要素信号は、少なくとも２つのアンテナモジュールを有するグループにおいて、非同期的に加算される。従って、複素ビーム信号は、シリアル非同期複素数加算チェインを形成するために内部結合された各アンテナモジュールにおける複素数加算器により形成される。最後に、第５の工程では、デジタルビーム形成信号が形成／生成された複素ビーム信号から提供される。

ある変形例では、前記第１のデータ率と第２のデータ率とは同じである。別の例では、前記第２のデータ率は第１のデータ率の倍数であり、その方法はさらに、各アンテナモジュールにおいて、複素ビーム係数を第２のデータ率の速度に合わせて変化させ、これにより、第１のデータ率で、夫々が所定のビームを表現する多数の複素ビーム信号を生成する工程を有することが適切である。

ある変形例では、前記多数の複素ビーム信号はシリアル非同期複素数加算チェインで時間的多重化がなされる。別の例では、各アンテナモジュールはさらに、各アンテナモジュールに関係した多数のシリアル非同期複素数加算チェインを形成する複数の複素数加算器をさらに有する。この時、多数の複素ビーム信号は、多数のシリアル非同期複素数加算チェインで空間的に多重化される。さらに別の例では、各アンテナモジュールはさらに、各アンテナモジュールに関係した多数のシリアル非同期複素数加算チェインを形成する複数の加算器を有するが、その時、多数の複素ビーム信号は、多数のシリアル非同期複素数加算チェインで空間的にも時間的にも多重化される。

前記生成された複素ビーム要素信号を非同期に加算する工程において、ある例では、加算は全てのアンテナモジュールを有するグループにおいて実行されるが、別の例では、複数のアンテナモジュールは少なくとも２つのグループに分割され、前記複素ビーム信号からデジタルビーム形成信号を提供する工程は、付加的に、各グループのシリアル非同期複素数加算チェインのデジタルビーム形成信号から複素ビーム信号を決定する。

本発明に従う上記異なる方法の１つ以上の特徴は、複数の特徴が矛盾しない限り、如何様にも組み合わせることができる。

上記目的はまた、本発明に従って、電磁波の受信用に構成された少なくとも２つのアンテナ要素を有するアレイアンテナにより達成される。そのアレイアンテナは、少なくとも１つの受信ビームを形成するために構成されたビーム形成器を有する。本発明によれば、そのビーム形成器の少なくとも一部が各アンテナ要素に直接関係している。アンテナ要素に直接関係するビーム形成器の各部は、そのアンテナ要素のアンテナ要素モジュールを形成する。アンテナ要素モジュールは、受信器と、アナログ−デジタル変換器とＩ／Ｑスプリッタと、乗算器と、要素ラッチと、非同期複素数加算器とを有する。その受信器は、動作周波数信号を提供するために構成されている。アナログ−デジタル変換器とＩ／Ｑスプリッタとは、その受信器からの動作周波数信号をＩ及びＱデジタル複素信号に第１のデータ率で変換するように構成されている。乗算器は、複素デジタルＩ及びＱ信号を複素ビーム係数で乗算して、第２のデータ率で複素ビーム要素信号を形成するように構成されている。要素ラッチは、複素ビーム要素信号をクロック信号でフリーズしてラッチされた複素ビーム要素信号を形成するように構成されている。非同期複素数加算器は、ラッチされた複素ビーム要素信号を入力複素部ビーム信号で加算し、出力複素部ビーム信号を形成するように構成されている。さらに、１つのアンテナ要素モジュールの出力部ビーム信号は、さらなるアンテナ要素モジュールの入力複素部ビーム信号に結合され、従って、複素ビーム信号を生成するアンテナ要素モジュールのラッチされた複素ビーム要素信号のシリアル非同期総計経路を形成する。シリアル非同期総計経路における第１のアンテナモジュールは、その入力複素部ビーム信号としてフィード値を加算するが、フィード値はテスト値或いは初期値、例えば、方程式における定数で良い。シリアル非同期総計経路における最後のアンテナモジュールは、その出力部ビーム信号として、所定のビームを表現する複素ビーム信号か、或いは所定のビームを表現するための付加的な処理を必要とする複素ビーム信号を配信する。後者の場合は、問題とするシリアル非同期総計経路がただ、アレイアンテナのアンテナ要素全てのサブセットを含む場合である。

そのアンテナはさらに、クロック信号によって複素ビーム信号を格納するように構成されたビームラッチを有すると都合が良い。その要素ラッチとビームラッチとは両方とも同時にクロックされる。ある実施例では、その要素ラッチとビームラッチとは第１のデータ率でクロックされる。別の実施例では、その要素ラッチとビームラッチとは第２のデータ率でクロックされる。その第２のデータ率は第１のデータ率の倍数であり、その時、複素ビーム係数は、第２のデータ率の速度に合わせて変更され、これにより、第１のデータ率で、夫々が所定のビームを表現する多数の複素ビーム信号を生成する。その時、多数の複素ビーム信号はシリアル非同期総計経路で時間的多重化がなされると都合が良い。さらに別の実施例では、第２のデータ率は第１のデータ率の倍数である。その時、その複素ビーム係数は、第２のデータ率の速度に合わせて変更され、これにより、第１のデータ率で、多数の複素ビーム要素信号を生成する。これら複素ビーム要素信号夫々は所定のビームを表現する。そのような実施例において、アンテナ要素モジュール各々はさらに、１つ以上の付加的な要素ラッチと、１つ以上の付加的な非同期複素数加算器とを有することが適当である。１つ以上の付加的な要素ラッチは、複素ビーム要素信号をクロック信号でフリーズして、１つ以上の付加的なラッチされた複素ビーム要素信号を第３のデータ率で形成するように構成される。１つ以上の付加的な非同期複素数加算器は夫々、１つ以上の付加的なラッチされた複素ビーム要素信号の１つを入力複素部ビーム信号で加算し、夫々が付加的な出力複素部ビーム信号を形成するように構成される。その時、１つのアンテナ要素モジュールの付加的出力部ビーム信号各々がさらなるアンテナ要素モジュールの対応する付加入力複素部ビーム信号に結合され、従って、１つ以上の付加的複素ビーム信号を生成するアンテナ要素モジュールの１つ以上の付加的なラッチされた複素ビーム要素信号の１つ以上の付加的なシリアル非同期総計経路を形成する。

そのアンテナはさらに、付加的なシリアル非同期総計経路各々のための１つの付加的なビームラッチを有することが適切である。各付加的なビームラッチは、クロック信号により付加的な複素ビーム信号を格納するように構成される。１つ以上の付加的な要素ラッチと１つ以上の要素ラッチとは同時にクロックされる。ある実施例では、第３のデータ率は第１のデータ率と同じである。各対応する要素ラッチとビームラッチとは、従って、第１のデータ率でクロックされ、複素ビーム信号全ては、シリアル非同期総計経路と１つ以上の付加的なシリアル非同期総計経路で空間的に多重化される。また、別の実施例では、第３のデータ率は第２のデータ率の倍数であり、要素ラッチとビームラッチとは、第３のデータ率でクロックされる。その時、多数の複素ビーム信号全ては、従って、シリアル非同期総計経路全てで空間的にも時間的にも多重化される。

アレイアンテナの全てのアンテナ要素モジュールは、シリアル非同期総計経路全てに含まれているか、或いは、夫々が分離したシリアル非同期総計経路を有する少なくとも２つのグループに分割されることが都合が良い。その時、複数のビーム信号は対応するビームの最終計算のために中央ビーム形成器部へとフィードされる。

本発明に従うアレイアンテナシステムの上記異なる実施例の特徴は、矛盾が生じない限り、如何様にも組み合わせることができる。

本発明に従うデジタルビーム形成信号を得る方法とアレイアンテナシステムとを提供することにより、従来の方法やシステムを越える複数の利点が得られる。本発明の主要な目的は、アンテナ要素の数が数１００から数万の範囲において、非常に大規模なアレイアンテナの構築を可能にすることである。本発明に従えば、信号処理の実質的な部分を各アンテナ要素と直接に関係／接続するアンテナモジュールへと移転させることにより、このことがまず可能になる。さらに、アンテナモジュールを簡単で類似なものに保ち、シリアル非同期複素数加算チェインにより達成するのであるが異なる多数のクロック信号の必要を取り除くことで、アンテナモジュールは交換可能となり、大量にコスト効率よく生産可能である。本発明の他の利点は、詳細な説明から明らかになるであろう。

本発明を説明するために図面を参照してより詳細に述べるが、これは限定する目的があるのではない。

本発明に従う方法と機器を明瞭にするために、いくつかの例を用い、図１〜図８との関連で説明する。

図１は中央信号処理ユニット１０９を備えたアレイアンテナシステムの例を図示している。そのアレイアンテナシステムはアンテナ要素１１０、１１１、１１２、１１３を有しており、それらは直接、１０２、１０４、１０６、１０８により中央信号処理ユニット１０９に接続されるか、或いは、１０２、１０４、１０６、１０８によりアンテナ要素１１０、１１１、１１２、１１３に或いは近くに構成される各受信器１０１、１０３、１０５、１０７を介して接続される。そのようなアレイアンテナは非常に限定された数のアンテナ要素しかもたない構成、例えば、そのアンテナ要素の最大数が数１０の範囲にあるものには受け入れられるものである。もし、アンテナ要素の数が多くなるなら、必要な接続１０２、１０４、１０６、１０８の数は管理不能になり、中央信号処理ユニット１０９に必要な計算能力は非常に大きなものになる。もし、各アンテナ要素に関係する受信器やＡ／Ｄ変換器があるなら、アンテナ要素の受け入れ可能な上限値はより大きなものになり、これにより受信値をデジタル的に転送することができる。これらの理由、そしてたぶんそうであろうが提供される柔軟性は、焦点をアナログ信号処理からは離し、その代わりにデジタル信号処理へと移すものである。より高速で、より安価で、より正確なＡ／Ｄ変換器とデジタル信号プロセッサのこれまでにはない利用可能性は、研究所の外に大きなアレイアンテナシステムを実現するのに重要な役割を果たしている。

数１００から数万の範囲にわたるアンテナ要素を有した大きなアレイアンテナシステムを実現することが可能であるために本発明に従う重要な側面は、デジタル信号処理を分散化すること、即ち、受信信号を各アンテナ要素で或いはその近くで少なくとも部分的にはデジタル的に処理することである。必要とされるデジタル計算それ自身は、相対的な単純であり、本発明に従えば、分散が可能である。ビームＬ、特定のアンテナ要素ｎと関係する異なる複素係数ａ_n、Ｎ個のアンテナ要素の複素（Ｉ／Ｑ）受信信号Ｖ_n、複素数乗算器、及び複素数加算器が必要である。数学的に、Ｌ＝Σａ_nＶ_n、ｎ＝１〜Ｎと表現する。分散型デジタル信号処理はまた、アンテナ要素の数が決定される所望のビーム数よりも大きくなるとき、複数のアンテナ要素と中央処理ユニットとの間の必要なバンド幅、即ち、転送能力を小さくすることによっても動機付けられる。このことはおそらく、１００以上のアンテナ要素をもつアレイアンテナに対して生じるであろう。それ故に、本発明に従えば、本発明に従うアレイアンテナのビーム形成器が少なくとも部分的にアンテナ要素各々に分散され、局所的に少なくとも部分的に所望のビームを計算する。

図２Ａは分離したアンテナ要素２１０、２１１、２１２、２１３と直接に関係して少なくとも部分的に信号処理を行うそのようなアレイアンテナの例を図示している。図２Ｂも参照されるが、図２Ｂは図２Ａに従うアレイアンテナシステムについてのタイムチャートを図示している。各アンテナ要素２１０、２１１、２１２、２１３はそれに関係したアンテナモジュール２９０、２９１、２９２、２９３をもっている。即ち、アンテナモジュール２９０、２９１、２９２、２９３は夫々に対応するアンテナ要素２１０、２１１、２１２、２１３の位置にあるか、或いは非常に近接したところにある。各アンテナモジュール２９０、２９１、２９２、２９３は典型的には、Ａ／Ｄ変換器とＩ／Ｑスプリッタとを有し、複素アンテナ信号２７１とＩ／Ｑアンテナ信号とを配信する受信器２０１を有している。Ｉ／Ｑアンテナ信号２７１は、ビーム形成デジタル信号処理へと入力される。それはまず、ビーム固有のＩ／Ｑアンテナ信号２７１を、アンテナモジュール２９０、２９１、２９２、２９３固有の複素重み係数Ｗ₁、Ｗ₂、Ｗ₃、Ｗ₄で乗算し、複素ビーム要素信号２７３を生成する複素数乗算器２２５を有している。各アンテナモジュール２９０、２９１、２９２、２９３の複素ビーム要素信号２７３は、乗算器２２５が準備完了であるとみなされ、最終的に決定した出力値２７３をもつとき、ラッチクロックＣＬＫＬの正側のクロックエッジ２５０、２５９で対応する乗算ラッチ２３０、２３１、２３２、２３３へとラッチされる。本願ではラッチは正側のクロックエッジで値を入力すると仮定する。

第１のサイクルでは、乗算器ラッチ２３０、２３１、２３２、２３３は全て、そのクロック信号ＣＬＫＬの正側のエッジ２５０でロードされる。第１のアンテナモジュール２９０の加算器２４０は、それが加算チェインにおける最初であるので、乗算器ラッチ２３０においてラッチされた複素ビーム要素信号にデフォルト値２２７を加算する。加算器２４０が出力値を決定したとみなされたとき、即ち、加算が終了したとき、加算器のラッチクロック信号ＣＬＫＡ１の正側のエッジ２５２により第１のアンテナモジュール２９０の結果をその加算器ラッチ２２０へとラッチする。第２のアンテナモジュール２９１の加算器２４１はその時、その加算器ラッチ２３１の値に第１のアンテナモジュール２９０の結果を加算する。加算器２４１が出力値を決定したとみなされたとき、加算器ラッチクロック信号ＣＬＫＡ２の正側のエッジ２５４により第２のアンテナモジュール２９１の結果をその加算器ラッチ２２１へとラッチする。

第３のアンテナモジュール２９２の加算器２４２はその時、ラッチされた複素ビーム要素信号をもった乗算器ラッチ２３２の値に第２のアンテナモジュール２９１の結果を加算する。加算器２４２が出力値を決定したとき、加算器ラッチクロック信号ＣＬＫＡ３の正側のエッジ２５６により第３のアンテナモジュール２９２の結果をその加算器ラッチ２２２へとラッチする。最後に、この例はわずかに４つのアンテナモジュール２９０、２９１、２９２、２９３を有しているだけなので、第４のアンテナモジュール２９３の加算器２４３は、第３のアンテナモジュール２９２により与えられた計算値にその加算器ラッチ２３３にラッチされた複素ビーム要素信号を加算する。所定の時間後、加算器２４３が出力値を決定したとみなされたとき、加算器ラッチクロック信号ＣＬＫＡ３の正側のエッジ２５８により、第４のアンテナモジュール２９３の結果をその加算器ラッチ２２３にラッチして、所望のビーム形成がなされた複素ビーム信号２２９を与えることになる。

上記のことから明らかなように、アンテナモジュール２９０、２９１、２９２、２９３の全ては、異なるクロック信号ＣＬＫＡ１、ＣＬＫＡ２、ＣＬＫＡ３、ＣＬＫＡ４を必要とする。クロック信号ＣＬＫＡ１、ＣＬＫＡ２、ＣＬＫＡ３、ＣＬＫＡ４はさらにアンテナモジュール２９０、２９１、２９２、２９３の数だけあり、配信される複素ビーム信号２２９の速度よりも周波数においてより高い倍数である。加算をインタリーブすることにより、スループットは各固有のアンテナモジュール２９０、２９１，２９２、２９３についての異なるクロック信号という犠牲を払っても改善する。加算チェインにおいて５０以上のアンテナモジュールをもつアレイアンテナシステムは構築することが非常に難しい。

本発明に従えば、これらの不利益は、シリアル非同期複素数加算チェインの導入により克服される。図３Ａは、分離したアンテナ要素３１０、３１１、３１２、３１３各々に直接関係した改善された信号処理を行うそのようなアレイアンテナを図示している。図３Ａは完全に開発された発明の基本的な概念を図示している。図３Ｂも参照するが、図３Ｂは図３Ａのアレイアンテナシステムの信号処理についてのタイムチャートを図示している。前に説明したアンテナモジュールのように、図３Ａに従う各アンテナモジュール３９０、３９１、３９２、３９３はそれに関係したアンテナ要素３１０、３１１、３１２、３１３をもっており、さらにＡ／Ｄ変換のための手段とＩ／Ｑスプリッティングのための手段とを有した受信器３０１を有している。各アンテナモジュール３８０、３８１、３８２、３８３はさらに、Ｉ／Ｑアンテナ信号を各ビーム係数Ｗ１、Ｗ２、Ｗ３、Ｗ４で乗算する複素数乗算器３２５を有している。その乗算結果は、クロック信号ＣＬＫの正側のエッジ３５０、３５９で、乗算器ラッチ３３０、３３１、３３２、３３３へとラッチ／格納される。

ラッチされた複素ビーム要素信号は従って、正のエッジ３５０により、シリアル非同期複素数加算チェインに対して利用可能となる。そのシリアル非同期複素数加算チェインは、各アンテナモジュール３８０、３８１、３８２、３８３の１つの複素数加算器３４０、３４１、３４２、３４３を有している。複素数加算器３４０、３４１、３４２、３４３は、中間的な結果のための何らかの中間的なクロックされたラッチを用いることなく直接的に互いに結合される。そのラッチされた複素ビーム要素信号とデフォルト値３２７が加算器３４０、３４１、３４２、３４３に対して利用可能とされるとき、各加算器はその入力値を加算して決定出力値を提供する。その出力値の決定は加算器を介して波及する。即ち、そのチェインの最初の加算器３４０はその出力を決定するや否や、そのチェインの次の加算器３４１がすぐにこれに続くなどである。それから、最後の加算器３４３の決定が終わったと判断されたなら、即ち、シリアル非同期複素数加算チェインの決定時刻の後、最後の加算器３４３の結果は複素ビーム信号ラッチ３２８へとラッチされ、これにより、クロック信号ＣＬＫの正のエッジ３５９により複素ビーム信号を提供し、それと同時に新しい値を乗算器ラッチ３３０、３３１、３３２、３３３へとラッチする。

アンテナモジュールは特別なラッチクロック信号をもたねばならないラッチをもつ必要がないことにより複雑さがより少なくなる。最大の利点はおそらく、固有のアンテナモジュールに対して異なる多相クロック信号を避けることができることであろう。本発明に従えば、複数アンテナモジュールは同じものであり、同じクロック信号を必要とする。この例では、ただ１つのクロック信号ＣＬＫが必要とされ、即ち、それは受信器３０１からの情報フィードと同じ周波数のものであり、即ち、Ａ／Ｄ変換器の変換率である。シリアル非同期複素数加算チェインの決定時間は、図２Ａと図２Ｂとに関係して説明したのと同じ数のアンテナモジュールを介して複素ビーム信号をクロックするのに要する時間よりも短いので、スループットが向上する。そのアンテナモジュールを単純にそして同じにすることにより、信頼性が向上する。

しばしば、いくつかのビームを同時に計算／決定することが望ましい。決定される各付加的なビームに対して複数のアンテナモジュール全てを二重化しなければならないのは望ましいことではない。しかしながら、専用の複素数乗算器と加算器とは、所望のフィード／サンプル率、即ち、解像度レンジと比較して、速度に関しては非常に高速のものが利用可能である。また、Ａ／Ｄ変換器の解像度に関係したＡ／Ｄ変換速度においても制限があり、アンテナモジュールの可能なフィード／サンプル率を制限する。

図４Ａは、Ａ／Ｄ変換器からの各サンプルに関して時間多重化で４つの異なるビームを計算する能力をもつ改良された信号処理を行うアレイアンテナの例を図示している。図４Ｂも参照されるが、図４Ｂは図４Ａのアレイアンテナシステムの信号処理についてのタイムチャートを図示している。図３Ａに従うアンテナモジュールのように、図４Ａに従うアンテナモジュール４８０、４８１、４８２、４８３は、関係するアンテナ要素４１０、４１１、４１２、４１３、Ａ／Ｄ変換器とＩ／Ｑスプリッタとを有する受信器４０１、乗算器４２５、乗算器ラッチ４３０、４３１、４３２、４３３、及びシリアル非同期複素数加算チェインの複素数加算器４４０、４４１、４４２、４４３をもっている。

図４Ａに従うアンテナモジュール４８０、４８１、４８２、４８３は、クロック信号制御の係数セレクタ４１５を有しており、それは各クロック信号についての新しいビームについて１つの新しい係数を選択する。異なる係数を備えるこの方法は、どのようにそれがなされるのかの例に過ぎない。さらに、この例に従えば、４つの異なるビームが計算され、異なるアンテナモジュール４８０、４８１、４８２、４８３に対して、夫々には、異なる係数Ｗ１Ａ、Ｗ１Ｂ、Ｗ１Ｃ、Ｗ１Ｄ、Ｗ２Ａ、Ｗ２Ｂ、Ｗ２Ｃ、Ｗ２Ｄ、Ｗ３Ａ、Ｗ３Ｂ、Ｗ３Ｃ、Ｗ３Ｄ、Ｗ４Ａ、Ｗ４Ｂ、Ｗ４Ｃ、Ｗ４Ｄがある。これらの係数はメモリへと適切にロードされる。獲得された４つの異なる複素ビーム信号４２９は、Ｉ／Ｑアンテナ信号のサンプル率ＦＥＥＤの４倍のクロック信号を用いて１つのシリアル非同期複素数加算チェインで時間多重化される。サンプル率ＦＥＥＤの立ち上がりエッジ４５０と一致するクロック信号ＣＬＫの最初の立ち上がりエッジ４５１で、第１のビームに対する係数Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、Ｗ４Ａが選択されて、以前のＩ／Ｑアンテナ信号と乗算される４番目のビームについての係数Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、Ｗ４Ｄの結果を乗算器ラッチ４３０、４３１、４３２、４３３にラッチする。そして、以前のＩ／Ｑアンテナ信号の第３のビームの複素ビーム信号が複素ビーム信号ラッチ４２８へとラッチされる。クロック信号ＣＬＫの２番目の立ち上がりエッジ４５２で、第２のビームに対する係数Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、Ｗ４Ｂが選択されて、現在のＩ／Ｑアンテナ信号と乗算される１番目のビームについての係数Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、Ｗ４Ａの結果を乗算器ラッチ４３０、４３１、４３２、４３３にラッチする。そして、以前のＩ／Ｑアンテナ信号の第４のビームの複素ビーム信号が複素ビーム信号ラッチ４２８へとラッチされる。クロック信号ＣＬＫの３番目の立ち上がりエッジ４５３で、第３のビームに対する係数Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、Ｗ４Ｃが選択されて、現在のＩ／Ｑアンテナ信号と乗算される２番目のビームについての係数Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、Ｗ４Ｂの結果を乗算器ラッチ４３０、４３１、４３２、４３３にラッチする。そして、現在のＩ／Ｑアンテナ信号の第１のビームの複素ビーム信号が複素ビーム信号ラッチ４２８へとラッチされる。クロック信号ＣＬＫの４番目の立ち上がりエッジ４５４で、第４のビームに対する係数Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、Ｗ４Ｄが選択されて、現在のＩ／Ｑアンテナ信号と乗算される３番目のビームについての係数Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、Ｗ４Ｃの結果を乗算器ラッチ４３０、４３１、４３２、４３３にラッチする。そして、現在のＩ／Ｑアンテナ信号の第２のビームの複素ビーム信号が複素ビーム信号ラッチ４２８へとラッチされる。クロック信号の５番目の立ち上がりエッジ４５５は、新しいサイクルが始まることを示すサンプル率ＦＥＥＤの新しい立ち上がりエッジと一致する。このようにして、４つの異なるビームは単一のサンプル率ＦＥＥＤ期間内で時間多重化される。

なお、複数のアンテナモジュール全ては依然として１つのクロック信号がその信号処理に必要なだけであり、そのクロック信号は全てのアンテナモジュールに対して同じであり、計算されたビームの率に対応する周波数をもっている。

関係するデータ率と、複素数加算器と複素数乗算器との速度とに依存して、所望のアプリケーションに対しては十分には高速とはいえない複素数加算器や複素数乗算器しか利用可能ではないために、ボトルネックが存在するかもしれない。図５は信号処理に用いられる複素数加算器に関係して用いられる複素数乗算器の相対的な遅さを克服するための代替的乗算器構成を図示している。図５では、アンテナ要素５１０に関係したアンテナモジュールの一部のみを図示している。Ａ／Ｄ変換器とＩ／Ｑスプリッタとを有する受信器５０１は、アンテナ要素により受信した電磁波信号を後に続く信号処理のために前処理を行う。受信器５０１からのＩ／Ｑアンテナ信号は、この例では、２つの複素数乗算器５２４、５２５にフィードされる。各乗算器５２４、５２５はＩ／Ｑアンテナ信号を異なるビーム係数Ｗ_a、Ｗ_bで乗算する。その乗算結果、２つの異なるビーム要素信号が、夫々のクロック信号ＣＬＫａ、ＣＬＫｂで夫々の乗算器ラッチ５３４、５３５へとラッチされる。たいていのアプリケーションでは、これらは同じクロック信号である。ラッチされた複素ビーム要素信号５０３は、図４Ａに関係して説明したように、乗算器ラッチ５３４、５３５を交互に動作可能とすることにより、１つのシリアル非同期複素数加算チェインにフィードするか、或いは、図６Ａに関係して説明される種類の分離型シリアル非同期複素数加算チェインにフィードする。

図６Ａは、空間多重化、即ち、多数のシリアル非同期複素数加算チェインをもつ改良された信号処理を行うアレイアンテナの例を図示している。そのようなアンテナモジュール６８０、６８１、６８２、６８３は、例えば、シリアル非同期複素数加算チェインの速度が、サンプル間隔当たり計算される数多くの所望のビームの要求に合致できないときに、用いられる。アンテナモジュール６８０、６８１、６８２、６８３は夫々、対応する関係したアンテナ要素６１０、６１１、６１２、６１３から信号を受信する。この例では、アンテナモジュール６８０、６８１、６８２、６８３はさらに図４Ａに従うものと類似の複素数乗算器６２５と係数セレクタ６１５とが備えられる。アンテナモジュール６８０、６８１、６８２、６８３は、その代わりに４つの複素数乗算器が備えられる。それらのクロック信号はもちろん異なっている。

アンテナモジュール６８０、６８１、６８２、６８３各々はさらに、４つの乗算器ラッチ６３０、６３１、６３２、６３３を有しており、これらは夫々、複素数加算器６４０、６４１、６４２、６４３に接続される。各アンテナモジュール６８０、６８１、６８２、６８３の４つの複素数加算器６４０、６４１、６４２、６４３は分離したシリアル非同期複素数加算チェインに属しており、各チェインにはそれ自身の初期フィード値Ａ₀、Ｂ₀、Ｃ₀、Ｄ₀、夫々の複素ビーム信号ラッチ６６０、６６１、６６２、６６３でラッチされるそれ自身の複素ビーム信号出力Ａ₁、Ｂ₂、Ｃ₃、Ｄ₄がある。

さて、図６Ｂも参照するが、図６Ｂは図６Ａのアレイアンテナシステムの信号処理についてのタイムチャートを図示している。係数クロック信号ＣＬＫＷの立ち上がりエッジ６５０は、第１の非同期加算チェインに関し、現在のＩ／Ｑアンテナ信号により乗算される第１のビームについての係数Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、Ｗ４Ａを選択する。係数クロック信号ＣＬＫＷの２番目の立ち上がりエッジ６５１は、第２の非同期加算チェインに関し、現在のＩ／Ｑアンテナ信号により乗算される第２のビームについての係数Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、Ｗ４Ｂを選択する。係数クロック信号ＣＬＫＷの３番目の立ち上がりエッジ６５２は、第３の非同期加算チェインに関し、現在のＩ／Ｑアンテナ信号により乗算される第３のビームについての係数Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、Ｗ４Ｃを選択する。係数クロック信号ＣＬＫＷの４番目の立ち上がりエッジ６５３は、第４の非同期加算チェインに関し、現在のＩ／Ｑアンテナ信号により乗算される第４のビームについての係数Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、Ｗ４Ｄを選択する。係数クロック信号ＣＬＫＷの５番目の立ち上がりエッジ６５９は、第１の非同期加算チェインに関し、次のＩ／Ｑアンテナ信号により乗算される第１のビームについての係数Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、Ｗ４Ａを選択する。従って、そのサイクルは繰り返す。第１の非同期加算チェインの係数クロック信号ＣＬＫＡの立ち上がりエッジ６５５により、現在のＩ／Ｑアンテナ信号で乗算された第１のビーム係数Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、Ｗ４Ａの結果を、第１の非同期加算チェインの乗算器ラッチ６３０夫々へとラッチする。また、第１の非同期加算チェインの係数クロック信号ＣＬＫＡの立ち上がりエッジ６５５により、以前のＩ／Ｑアンテナ信号の第１のビーム複素ビーム信号を、第１の非同期加算チェインの複素ビーム信号ラッチ６６０へとラッチする。第２の非同期加算チェインの係数クロック信号ＣＬＫＢの立ち上がりエッジ６５６により、現在のＩ／Ｑアンテナ信号で乗算された第２のビーム係数Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、Ｗ４Ｂの結果を、第２の非同期加算チェインの乗算器ラッチ６３１夫々へとラッチする。また、第２の非同期加算チェインの係数クロック信号ＣＬＫＢの立ち上がりエッジ６５６により、以前のＩ／Ｑアンテナ信号の第２のビーム複素ビーム信号を、第２の非同期加算チェインの複素ビーム信号ラッチ６６１へとラッチする。第３の非同期加算チェインの係数クロック信号ＣＬＫＣの立ち上がりエッジ６５７により、現在のＩ／Ｑアンテナ信号で乗算された第３のビーム係数Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、Ｗ４Ｃの結果を、第３の非同期加算チェインの乗算器ラッチ６３２夫々へとラッチする。また、第３の非同期加算チェインの係数クロック信号ＣＬＫＣの立ち上がりエッジ６５７により、以前のＩ／Ｑアンテナ信号の第３のビーム複素ビーム信号を、第３の非同期加算チェインの複素ビーム信号ラッチ６６２へとラッチする。第４の非同期加算チェインの係数クロック信号ＣＬＫＤの立ち上がりエッジ６５８により、現在のＩ／Ｑアンテナ信号で乗算された第４のビーム係数Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、Ｗ４Ｄの結果を、第４の非同期加算チェインの乗算器ラッチ６３３夫々へとラッチする。また、第４の非同期加算チェインの係数クロック信号ＣＬＫＤの立ち上がりエッジ６５８により、以前のＩ／Ｑアンテナ信号の第４のビーム複素ビーム信号を、第４の非同期加算チェインの複素ビーム信号ラッチ６６３へとラッチする。

なお、複数のアンテナモジュール全ては、この種の実施例ではいくつかのクロック信号を必要とするにも係らず、依然として信号処理に関して同じクロック信号ＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣ、ＣＬＫＤを必要とするだけである。たいていのクロック信号ＣＬＫＡ、ＣＬＫＢ、ＣＬＫＣ、ＣＬＫＤは、サンプル率ＦＥＥＤと同じ率である。

図６Ａに従って説明したような空間多重化と図４Ａに従って説明したような時間多重化を行うビーム形成は、もちろん結合できる。図７は、空間多重化と時間多重化の両方を行うビーム形成を有する、夫々が分離したアンテナ要素に直接関係する改良した信号処理を行うそのようなアレイアンテナシステムのブロック図を図示している。アンテナモジュール７８０、７８１、７８３の夫々は、関連するアンテナ要素７１０、７１１、７１３によって受信された電磁波信号を、所望の、後続のＡ／Ｄ変換器とＩ／Ｑスプリッタ７７５に適した振幅と周波数に変換する受信器７０１を有している。アンテナモジュール７８０、７８１、７８３はさらに、１つ以上の複素数乗算器７２５、異なる所望のビームに対して１つ以上の複素係数７１５を備えるストレージ、シリアル非同期複素数加算チェインに対して１つ以上の複素数加算器７４０を有している。アレイアンテナシステムは、そのシリアル非同期加算チェインについての初期値Ａ₀、Ｂ₀、Ｃ₀、Ｄ₀、Ｅ₀を備え、シリアル非同期加算チェインの結果に対する複素ビーム信号ラッチ７２８と、複数の時間的空間的に多重化された複素ビーム信号Ａ₁−Ａ_m、Ｂ₁−Ｂ_m、Ｃ₁−Ｃ_m、Ｄ₁−Ｄ_m、Ｅ₁−Ｅ_mをもつ。

アレイアンテナにおけるアンテナ要素の数が非常に多くなると、シリアル非同期複素数加算チェインはあまりにも長くなるかもしれない。そのような場合、シリアル非同期複素数加算チェインは分割され、分割されたサブ的な結果が最終処理のために中央信号処理ユニットにフィードされる。図８は、分割されたシリアル非同期複素数加算チェインを備えた分離したアンテナ要素各々に直接関係した改良された信号処理を行う拡張型アレイアンテナシステムのブロック図を図示している。図示されているのは、３つのアレイアンテナのサブモジュール８８５、８８６、８８７であり、それらは夫々アンテナ要素８１０、８１１、８１２と、関係したアンテナモジュール８８０、８８１、８８２を有している。アレイアンテナのサブモジュール８８５、８８６、８８７のシリアル非同期複素数加算チェインは、複素ビーム信号ラッチ８０２、８０４、８０６で終了する。これらラッチの値はそれから、最後の処理のために中央信号処理ユニット８０９へと８０３、８０５、８０７でフィードされる。

要約すると、本発明は基本的には方法とシステムとにより説明される。それは、各々がアンテナモジュールと直接関係している複数のアンテナ要素を有するアレイアンテナから１つ以上のビーム形成信号を、そのアンテナモジュール間に分散されたシリアル非同期複素数加算チェインを使用することで創成する効率的な方法を提供している。本発明は上述した実施例によって限定されるものではなく、添付した請求の範囲内では変形が許されても良い。

図１は中央信号処理ユニットをもつアレイアンテナシステムの例を図示している。
１０１対応する第１のアンテナ要素における第１の可能性のある受信機
１０２受信機を伴うか或いは伴わない第１のアンテナ要素と中央信号処理ユニットとの間の第１の接続／ケーブル
１０３対応する第２のアンテナ要素における第２の可能性のある受信機
１０４受信機を伴うか或いは伴わない第２のアンテナ要素と中央信号処理ユニットとの間の第２の接続／ケーブル
１０５対応する第３のアンテナ要素における第３の可能性のある受信機
１０６受信機を伴うか或いは伴わない第３のアンテナ要素と中央信号処理ユニットとの間の第３の接続／ケーブル
１０７対応する第４のアンテナ要素における第４の可能性のある受信機
１０８受信機を伴うか或いは伴わない第４のアンテナ要素と中央信号処理ユニットとの間の第４の接続／ケーブル
１０９中央信号処理ユニット
１１０アレイアンテナの第１のアンテナ要素
１１１アレイアンテナの第２のアンテナ要素
１１２アレイアンテナの第３のアンテナ要素
１１３アレイアンテナの第４のアンテナ要素。

図２Ａは分離したアンテナ要素各々と直接関連した少なくとも部分的な信号処理を行うアレイアンテナの例を図示している。
２０１受信機、第１のアンテナモジュールのＡ／Ｄ変換器及びＩ／Ｑスプリッタ
２１０アレイアンテナの第１のアンテナ要素
２１１アレイアンテナの第２のアンテナ要素
２１２アレイアンテナの第３のアンテナ要素
２１３アレイアンテナの第４のアンテナ要素
２２０第１のアンテナモジュールの加算器ラッチ
２２１第２のアンテナモジュールの加算器ラッチ
２２２第３のアンテナモジュールの加算器ラッチ
２２３第４のアンテナモジュールの加算器ラッチ
２２５受信アンテナ値に係数Ｗ１を乗算する第１のアンテナ要素の乗算器
２２７加算器チェインのデフォルト／テストエントリ
２２９加算器チェインの結果、複素ビーム信号
２３０第１のアンテナモジュールの乗算器ラッチ
２３１第２のアンテナモジュールの乗算器ラッチ
２３２第３のアンテナモジュールの乗算器ラッチ
２３３第４のアンテナモジュールの乗算器ラッチ
２４０デフォルト値に乗算器でラッチされた値を加算する第１のアンテナモジュールの加算器で、その結果は第１のアンテナモジュールの加算器ラッチに格納される
２４１第１のアンテナモジュールの加算器ラッチの値に乗算器でラッチされた値を加算する第２のアンテナモジュールの加算器で、その結果は第２のアンテナモジュールの加算器ラッチに格納される
２４２第２のアンテナモジュールの加算器ラッチの値に乗算器でラッチされた値を加算する第３のアンテナモジュールの加算器で、その結果は第３のアンテナモジュールの加算器ラッチに格納される
２４３第３のアンテナモジュールの加算器ラッチの値に乗算器でラッチされた値を加算する第４のアンテナモジュールの加算器で、その結果は第４のアンテナモジュールの加算器ラッチに格納される
２７１Ｉ／Ｑアンテナ信号
２７３係数Ｗ１で乗算されたＩ／Ｑアンテナ信号
２９０第１のアンテナモジュール
２９１第２のアンテナモジュール
２９２第３のアンテナモジュール
２９３第４のアンテナモジュール
ＣＬＫＡ１第１のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＡ２第２のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＡ３第３のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＡ４第４のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＬ全てのアンテナモジュールの乗算器ラッチをロードするためのクロック信号
Ｗ１所望のビームのための第１のアンテナモジュールの係数値
Ｗ２所望のビームのための第２のアンテナモジュールの係数値
Ｗ３所望のビームのための第３のアンテナモジュールの係数値
Ｗ４所望のビームのための第４のアンテナモジュールの係数値。

図２Ｂは図２Ａに従うアレイアンテナシステムのタイムチャートを図示している。
２５０乗算器ラッチのクロック信号の立ち上がりエッジであり、これで係数で乗算されたＩ／Ｑアンテナ信号を対応する乗算器ラッチにロードする
２５２第１のアンテナモジュールの加算器ラッチをロードするためのクロック信号の立ち上がりエッジであり、これにより第１のアンテナモジュールの加算器は加算を終了する
２５４第２のアンテナモジュールの加算器ラッチをロードするためのクロック信号の立ち上がりエッジであり、これにより第２のアンテナモジュールの加算器は加算を終了する
２５６第３のアンテナモジュールの加算器ラッチをロードするためのクロック信号の立ち上がりエッジであり、これにより第３のアンテナモジュールの加算器は加算を終了する
２５８第４のアンテナモジュールの加算器ラッチをロードするためのクロック信号の立ち上がりエッジであり、これにより第４のアンテナモジュールの加算器は加算を終了する
２５９加算器ラッチのクロック信号の立ち上がりエッジであり、新しいサイクルの始まりを示す
ＣＬＫＡ１第１のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＡ２第２のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＡ３第３のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＡ４第４のアンテナモジュールの加算器ラッチをロードするためのクロック信号
ＣＬＫＬ全てのアンテナモジュールの乗算器ラッチをロードするためのクロック信号。

図３Ａは分離したアンテナ要素各々に直接関係した改良された信号処理を行うアレイアンテナを図示している。
３０１受信機、第１のアンテナモジュールのＡ／Ｄ変換器及びＩ／Ｑスプリッタ
３１０アレイアンテナの第１のアンテナ要素
３１１アレイアンテナの第２のアンテナ要素
３１２アレイアンテナの第３のアンテナ要素
３１３アレイアンテナの第４のアンテナ要素
３２５受信アンテナ値に係数Ｗ１を乗算する第１のアンテナ要素の乗算器
３２７加算器チェインのデフォルト／テストエントリ
３２８複素ビーム信号ラッチ
３２９加算器チェインの結果、複素ビーム信号
３３０第１のアンテナモジュールの乗算器ラッチ
３３１第２のアンテナモジュールの乗算器ラッチ
３３２第３のアンテナモジュールの乗算器ラッチ
３３３第４のアンテナモジュールの乗算器ラッチ
３４０デフォルト値に乗算器でラッチされた値を加算する第１のアンテナモジュールの加算器で、その結果は第２のアンテナモジュールの加算器にフィードされる
３４１第１のアンテナモジュールの加算器の値に乗算器でラッチされた値を加算する第２のアンテナモジュールの加算器で、その結果は第３のアンテナモジュールの加算器にフィードされる
３４２第２のアンテナモジュールの加算器の値に乗算器でラッチされた値を加算する第３のアンテナモジュールの加算器で、その結果は第４のアンテナモジュールの加算器にフィードされる
３４３第３のアンテナモジュールの加算器の値に乗算器でラッチされた値を加算する第４のアンテナモジュールの加算器で、その結果は複素ビーム信号ラッチにフィードされる
３８０第１のアンテナモジュール
３８１第２のアンテナモジュール
３８２第３のアンテナモジュール
３８３第４のアンテナモジュール
ＣＬＫ全てのアンテナモジュールの乗算器ラッチをロードし、完全な加算器チェインから複素ビーム信号をロードするためのクロック信号
Ｗ１所望のビームのための第１のアンテナモジュールの係数値
Ｗ２所望のビームのための第２のアンテナモジュールの係数値
Ｗ３所望のビームのための第３のアンテナモジュールの係数値
Ｗ４所望のビームのための第４のアンテナモジュールの係数値。

図３Ｂは図３Ａに従うアレイアンテナシステムの信号処理のタイムチャートを図示している。
３５０乗算器ラッチのクロック信号の立ち上がりエッジであり、これで係数で乗算されたＩ／Ｑアンテナ信号を対応する乗算器ラッチにロードし、複素ビーム信号を非同期の加算チェインからのラッチにロードする
３５９新しいサイクルの始まりを示すクロック信号の立ち上がりエッジ
ＣＬＫ全てのアンテナモジュールの乗算器ラッチをロードし、複素ビーム信号を完全な非同期加算チェインからロードするためのクロック信号。

図４Ａは時間多重化を行う改良された信号処理を行うアレイアンテナの例を図示している。
４０１受信機、第１のアンテナモジュールのＡ／Ｄ変換器及びＩ／Ｑスプリッタ
４１０アレイアンテナの第１のアンテナ要素
４１１アレイアンテナの第２のアンテナ要素
４１２アレイアンテナの第３のアンテナ要素
４１３アレイアンテナの第４のアンテナ要素
４１５クロック信号制御の係数セレクタ
４２５受信アンテナ値に係数Ｗ１を乗算する第１のアンテナ要素の乗算器
４２７加算器チェインのデフォルト／テストエントリ
４２８複素ビーム信号ラッチ
４２９加算器チェインの結果、複素ビーム信号
４３０第１のアンテナモジュールの乗算器ラッチ
４３１第２のアンテナモジュールの乗算器ラッチ
４３２第３のアンテナモジュールの乗算器ラッチ
４３３第４のアンテナモジュールの乗算器ラッチ
４４０デフォルト値に乗算器でラッチされた値を加算する第１のアンテナモジュールの加算器で、その結果は第２のアンテナモジュールの加算器にフィードされる
４４１第１のアンテナモジュールの加算器の値に乗算器でラッチされた値を加算する第２のアンテナモジュールの加算器で、その結果は第３のアンテナモジュールの加算器にフィードされる
４４２第２のアンテナモジュールの加算器の値に乗算器でラッチされた値を加算する第３のアンテナモジュールの加算器で、その結果は第４のアンテナモジュールの加算器にフィードされる
４４３第３のアンテナモジュールの加算器の値に乗算器でラッチされた値を加算する第４のアンテナモジュールの加算器で、その結果は複素ビーム信号ラッチにフィードされる
４８０第１のアンテナモジュール
４８１第２のアンテナモジュール
４８２第３のアンテナモジュール
４８３第４のアンテナモジュール
ＣＬＫ全てのアンテナモジュールの乗算器ラッチをロードし、完全な加算器チェインから複素ビーム信号をロードするためのクロック信号
Ｗ１Ａ第１の所望のビームのための第１のアンテナモジュールの係数値
Ｗ１Ｂ第２の所望のビームのための第１のアンテナモジュールの係数値
Ｗ１Ｃ第３の所望のビームのための第１のアンテナモジュールの係数値
Ｗ１Ｄ第４の所望のビームのための第１のアンテナモジュールの係数値
Ｗ２Ａ第１の所望のビームのための第２のアンテナモジュールの係数値
Ｗ２Ｂ第２の所望のビームのための第２のアンテナモジュールの係数値
Ｗ２Ｃ第３の所望のビームのための第２のアンテナモジュールの係数値
Ｗ２Ｄ第４の所望のビームのための第２のアンテナモジュールの係数値
Ｗ３Ａ第１の所望のビームのための第３のアンテナモジュールの係数値
Ｗ３Ｂ第２の所望のビームのための第３のアンテナモジュールの係数値
Ｗ３Ｃ第３の所望のビームのための第３のアンテナモジュールの係数値
Ｗ３Ｄ第４の所望のビームのための第３のアンテナモジュールの係数値
Ｗ４Ａ第１の所望のビームのための第４のアンテナモジュールの係数値
Ｗ４Ｂ第２の所望のビームのための第４のアンテナモジュールの係数値
Ｗ４Ｃ第３の所望のビームのための第４のアンテナモジュールの係数値
Ｗ４Ｄ第４の所望のビームのための第４のアンテナモジュールの係数値。

図４Ｂは図４Ａのアレイアンテナシステムの信号処理タイムチャートを図示している。
４５０現在のアンテナ信号値フィード供給の立ち上がりエッジ
４５１クロック信号の立ち上がりエッジであり、これで係数で乗算されたＩ／Ｑアンテナ信号を対応する乗算器ラッチにロードし、複素ビーム信号を非同期の加算チェインからのラッチにロードし、新しいビームに対して新しい係数を選択する。即ち、Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、及びＷ４Ａが選択され、Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、及びＷ４Ｄが以前のＩ／Ｑアンテナ信号に乗算されて各乗算器ラッチにロードされ、以前のＩ／Ｑアンテナ信号の複素ビーム信号Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、及びＷ４Ｃがラッチにロードされる
４５２Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、及びＷ４Ｂが選択され、Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、及びＷ４Ａが現在のＩ／Ｑアンテナ信号に乗算されて各乗算器ラッチにロードされ、以前のＩ／Ｑアンテナ信号の複素ビーム信号Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、及びＷ４Ｄがラッチにロードされる
４５３Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、及びＷ４Ｃが選択され、Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、及びＷ４Ｂが現在のＩ／Ｑアンテナ信号に乗算されて各乗算器ラッチにロードされ、現在のＩ／Ｑアンテナ信号の複素ビーム信号Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、及びＷ４Ａがラッチにロードされる
４５４Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、及びＷ４Ｄが選択され、Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、及びＷ４Ｃが現在のＩ／Ｑアンテナ信号に乗算されて各乗算器ラッチにロードされ、現在のＩ／Ｑアンテナ信号の複素ビーム信号Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、及びＷ４Ｂがラッチにロードされる
４５５Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、及びＷ４Ａが選択され、Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、及びＷ４Ｄが現在のＩ／Ｑアンテナ信号に乗算されて各乗算器ラッチにロードされ、現在のＩ／Ｑアンテナ信号の複素ビーム信号Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、及びＷ４Ｃがラッチにロードされる
４５９新しいサイクルの始まりを示し、次の新しい信号値を供給するクロック信号の立ち上がりエッジ
ＣＬＫ全てのアンテナモジュールの乗算器ラッチをロードし、完全な非同期加算器チェインからの複素ビーム信号、多数のフィード率をロードし、従っていくつかのビームを計算するためのクロック信号
ＦＥＥＤＡ／Ｄ変換器のフィード率／更新率。

図５は信号処理において用いられる加算器に関係して用いられる乗算器の相対的な遅さを克服するための代替的乗算器構成を図示している。
５０１受信機、Ａ／Ｄ変換器、及びＩ／Ｑスプリッタ
５０３非同期加算器チェインへの信号
５１０アンテナ要素
５２４受信アンテナ値に係数Ｗ_bを乗算する第１の乗算器
５２５受信アンテナ値に係数Ｗ_aを乗算する第２の乗算器
５３４第１の乗算器に関係した第１の乗算器ラッチ
５３５第２の乗算器に関係した第２の乗算器ラッチ
ＣＬＫａ第１のクロック信号
ＣＬＫｂ第２のクロック信号
Ｗａ第１の係数
Ｗｂ第２の係数。

図６Ａは空間的多重化を伴う改良された信号処理を行う、即ち、多重非同期加算器チェインをもつアレイアンテナの例を図示している。
６０１受信機、第１のアンテナモジュールのＡ／Ｄ変換器及びＩ／Ｑスプリッタ
６１０アレイアンテナの第１のアンテナ要素
６１１アレイアンテナの第２のアンテナ要素
６１２アレイアンテナの第３のアンテナ要素
６１３アレイアンテナの第４のアンテナ要素
６１５クロック信号制御の係数セレクタ
６２５受信アンテナ値に係数を乗算する第１のアンテナ要素の乗算器
６３０第１のアンテナモジュールの、第１の非同期加算器チェインの乗算器ラッチ
６３１第１のアンテナモジュールの、第２の非同期加算器チェインの乗算器ラッチ
６３２第１のアンテナモジュールの、第３の非同期加算器チェインの乗算器ラッチ
６３３第１のアンテナモジュールの、第４の非同期加算器チェインの乗算器ラッチ
６４０デフォルト値に第１の非同期加算器チェインの乗算器でラッチされた値を加算する第１のアンテナモジュールの第１の非同期加算器チェインの加算器で、その結果は第２のアンテナモジュールの第１の非同期加算器チェインの加算器にフィードされる
６４１デフォルト値に第２の非同期加算器チェインの乗算器でラッチされた値を加算する第１のアンテナモジュールの第２の非同期加算器チェインの加算器で、その結果は第２のアンテナモジュールの第２の非同期加算器チェインの加算器にフィードされる
６４２デフォルト値に第３の非同期加算器チェインの乗算器でラッチされた値を加算する第１のアンテナモジュールの第３の非同期加算器チェインの加算器で、その結果は第２のアンテナモジュールの第３の非同期加算器チェインの加算器にフィードされる
６４３デフォルト値に第４の非同期加算器チェインの乗算器でラッチされた値を加算する第１のアンテナモジュールの第４の非同期加算器チェインの加算器で、その結果は第２のアンテナモジュールの第４の非同期加算器チェインの加算器にフィードされる
６６０第１の非同期加算器チェインの複素ビーム信号のラッチ
６６１第２の非同期加算器チェインの複素ビーム信号のラッチ
６６２第３の非同期加算器チェインの複素ビーム信号のラッチ
６６３第４の非同期加算器チェインの複素ビーム信号のラッチ
６８０第１のアンテナモジュール
６８１第２のアンテナモジュール
６８２第３のアンテナモジュール
６８３第４のアンテナモジュール
Ａ₀ 第１の非同期加算器チェインのデフォルト／テストエントリ
Ａ₁ 第１の非同期加算器チェインの結果、第１の複素ビーム信号
Ｂ₀ 第２の非同期加算器チェインのデフォルト／テストエントリ
Ｂ₁ 第２の非同期加算器チェインの結果、第２の複素ビーム信号
Ｃ₀ 第３の非同期加算器チェインのデフォルト／テストエントリ
Ｃ₁ 第３の非同期加算器チェインの結果、第３の複素ビーム信号
Ｄ₀ 第４の非同期加算器チェインのデフォルト／テストエントリ
Ｄ₁ 第４の非同期加算器チェインの結果、第４の複素ビーム信号
ＣＬＫＡ全てのアンテナモジュールの第１の非同期加算器チェインの乗算器のラッチをロードし、完全な第１の非同期加算器チェインからの第１の複素ビーム信号をロードするためのクロック信号
ＣＬＫＢ全てのアンテナモジュールの第２の非同期加算器チェインの乗算器のラッチをロードし、完全な第２の非同期加算器チェインからの第２の複素ビーム信号をロードするためのクロック信号
ＣＬＫＣ全てのアンテナモジュールの第３の非同期加算器チェインの乗算器のラッチをロードし、完全な第３の非同期加算器チェインからの第３の複素ビーム信号をロードするためのクロック信号
ＣＬＫＤ全てのアンテナモジュールの第４の非同期加算器チェインの乗算器のラッチをロードし、完全な第４の非同期加算器チェインからの第４の複素ビーム信号をロードするためのクロック信号
ＣＬＫＷ係数セレクタのためのクロック信号
Ｗ１Ａ第１の所望のビームのための第１のアンテナモジュールの係数値
Ｗ１Ｂ第２の所望のビームのための第１のアンテナモジュールの係数値
Ｗ１Ｃ第３の所望のビームのための第１のアンテナモジュールの係数値
Ｗ１Ｄ第４の所望のビームのための第１のアンテナモジュールの係数値
Ｗ２Ａ第１の所望のビームのための第２のアンテナモジュールの係数値
Ｗ２Ｂ第２の所望のビームのための第２のアンテナモジュールの係数値
Ｗ２Ｃ第３の所望のビームのための第２のアンテナモジュールの係数値
Ｗ２Ｄ第４の所望のビームのための第２のアンテナモジュールの係数値
Ｗ３Ａ第１の所望のビームのための第３のアンテナモジュールの係数値
Ｗ３Ｂ第２の所望のビームのための第３のアンテナモジュールの係数値
Ｗ３Ｃ第３の所望のビームのための第３のアンテナモジュールの係数値
Ｗ３Ｄ第４の所望のビームのための第３のアンテナモジュールの係数値
Ｗ４Ａ第１の所望のビームのための第４のアンテナモジュールの係数値
Ｗ４Ｂ第２の所望のビームのための第４のアンテナモジュールの係数値
Ｗ４Ｃ第３の所望のビームのための第４のアンテナモジュールの係数値
Ｗ４Ｄ第４の所望のビームのための第４のアンテナモジュールの係数値。

図６Ｂは図６Ａのアレイアンテナシステムの信号処理のためのタイムチャートを図示している。
６５０係数クロック信号の立ち上がりエッジであり、これで新しいビームのための新しい係数、現在のＩ／Ｑアンテナ信号により乗算されるために選択された第１の非同期加算チェインのためのＷ１Ａ、Ｗ２Ａ、Ｗ３Ａ、及びＷ４Ａを選択する。
６５１現在のＩ／Ｑアンテナ信号により乗算されるために選択された第２の非同期加算チェインのためのＷ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、及びＷ４Ｂ
６５２現在のＩ／Ｑアンテナ信号により乗算されるために選択された第３の非同期加算チェインのためのＷ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、及びＷ４Ｃ
６５３現在のＩ／Ｑアンテナ信号により乗算されるために選択された第４の非同期加算チェインのためのＷ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、及びＷ４Ｄ
６５５Ｗ１Ａ、Ｗ２Ａ、Ｗ３Ａ、及びＷ４Ａが現在のＩ／Ｑアンテナ信号に乗算されて第１の非同期加算器チェインの各乗算器ラッチにロードされ、以前のＩ／Ｑアンテナ信号の第１の複素ビーム信号がラッチにロードされる
６５６Ｗ１Ｂ、Ｗ２Ｂ、Ｗ３Ｂ、及びＷ４Ｂが現在のＩ／Ｑアンテナ信号に乗算されて第２の非同期加算器チェインの各乗算器ラッチにロードされ、以前のＩ／Ｑアンテナ信号の第２の複素ビーム信号がラッチにロードされる
６５７Ｗ１Ｃ、Ｗ２Ｃ、Ｗ３Ｃ、及びＷ４Ｃが現在のＩ／Ｑアンテナ信号に乗算されて第３の非同期加算器チェインの各乗算器ラッチにロードされ、以前のＩ／Ｑアンテナ信号の第３の複素ビーム信号がラッチにロードされる
６５８Ｗ１Ｄ、Ｗ２Ｄ、Ｗ３Ｄ、及びＷ４Ｄが現在のＩ／Ｑアンテナ信号に乗算されて第４の非同期加算器チェインの各乗算器ラッチにロードされ、以前のＩ／Ｑアンテナ信号の第４の複素ビーム信号がラッチにロードされる
６５９次のＩ／Ｑアンテナ信号により乗算されるために選択されたＷ１Ａ、Ｗ２Ｂ、Ｗ３Ａ、及びＷ４Ａ
ＣＬＫＡ全てのアンテナモジュールの第１の非同期加算器チェインの乗算器のラッチをロードし、完全な第１の非同期加算器チェインからの第１の複素ビーム信号をロードするためのクロック信号
ＣＬＫＢ全てのアンテナモジュールの第２の非同期加算器チェインの乗算器のラッチをロードし、完全な第２の非同期加算器チェインからの第２の複素ビーム信号をロードするためのクロック信号
ＣＬＫＣ全てのアンテナモジュールの第３の非同期加算器チェインの乗算器のラッチをロードし、完全な第３の非同期加算器チェインからの第３の複素ビーム信号をロードするためのクロック信号
ＣＬＫＤ全てのアンテナモジュールの第４の非同期加算器チェインの乗算器のラッチをロードし、完全な第４の非同期加算器チェインからの第４の複素ビーム信号をロードするためのクロック信号
ＣＬＫＷ係数セレクタのためのクロック信号
ＦＥＥＤＡ／Ｄ変換器のフィード率／更新率、現在のＩ／Ｑアンテナ信号値をフィード供給する立ち上がりエッジ。

図７は分離したアンテナ要素各々に直接関係した改良された信号処理を行うアレイアンテナシステムのブロック図を図示している。
７０１第１のアンテナモジュールの受信機
７１０アレイアンテナの第１のアンテナ要素
７１１アレイアンテナの第２のアンテナ要素
７１２アレイアンテナの第３のアンテナ要素
７１３アレイアンテナの第４のアンテナ要素
７１５係数供給
７２５受信アンテナ値に係数を乗算する第１のアンテナモジュールの乗算器
７２８複素ビーム信号ラッチ
７４０デフォルト値に各非同期加算器チェインの乗算器でラッチされた値を加算する第１のアンテナモジュールの第１の非同期加算器チェインの加算器で、その結果は第２のアンテナモジュールの各非同期加算器チェインの加算器にフィードされる
７７５第１のアンテナモジュールのＡ／Ｄ変換器及びＩ／Ｑスプリッタ
７８０第１のアンテナモジュール
７８１第２のアンテナモジュール
７８３第ｎのアンテナモジュール
Ａ₀ 第１の非同期加算器チェインのデフォルト／テストエントリ
Ａ₁−Ａ_m 第１の非同期加算器チェインの結果、複数の時間多重化された複素ビーム信号
Ｂ₀ 第２の非同期加算器チェインのデフォルト／テストエントリ
Ｂ₁−Ｂ_m 第２の非同期加算器チェインの結果、複数の時間多重化された複素ビーム信号
Ｃ₀ 第３の非同期加算器チェインのデフォルト／テストエントリ
Ｃ₁−Ｃ_m 第３の非同期加算器チェインの結果、複数の時間多重化された複素ビーム信号
Ｄ₀ 第４の非同期加算器チェインのデフォルト／テストエントリ
Ｄ₁−Ｄ_m 第４の非同期加算器チェインの結果、複数の時間多重化された複素ビーム信号
Ｅ₀ 第５の非同期加算器チェインのデフォルト／テストエントリ
Ｅ₁−Ｅ_m 第５の非同期加算器チェインの結果、複数の時間多重化された複素ビーム信号。

図８は分離したアンテナ要素各々に直接関係した改良された信号処理を行う拡張アレイアンテナのブロック図を図示している。
８０２第１のアレイアンテナのサブモジュールの複素ビーム信号ラッチ
８０３第１のアレイアンテナのサブモジュールと中央処理ユニットとの間の接続／ケーブル
８０４第２のアレイアンテナのサブモジュールの複素ビーム信号ラッチ
８０５第２のアレイアンテナのサブモジュールと中央処理ユニットとの間の接続／ケーブル
８０６第ｎのアレイアンテナのサブモジュールの複素ビーム信号ラッチ
８０７第ｎのアレイアンテナのサブモジュールと中央処理ユニットとの間の接続／ケーブル
８０９中央処理ユニット
８１０第１のアレイアンテナのサブモジュールのアンテナ要素
８１１第２のアレイアンテナのサブモジュールのアンテナ要素
８１２第ｎのアレイアンテナのサブモジュールのアンテナ要素
８８０第１のアレイアンテナのサブモジュールのアンテナモジュール
８８１第２のアレイアンテナのサブモジュールのアンテナモジュール
８８２第ｎのアレイアンテナのサブモジュールのアンテナモジュール
８８５第１のアレイアンテナのサブモジュール
８８６第２のアレイアンテナのサブモジュール
８８７第ｎのアレイアンテナのサブモジュール。

中央信号処理ユニットを伴うアレイアンテナシステムの例を図示している。分離したアンテナ要素各々と直接関連した少なくとも部分的な信号処理を行うアレイアンテナの例を図示している。図２Ａに従うアレイアンテナシステムのタイムチャートを図示している。分離したアンテナ要素各々に直接関係した改良された信号処理を行うアレイアンテナを図示している。図３Ａのアレイアンテナシステムの信号処理タイムチャートを図示している。時間多重化を伴う改良された信号処理を行うアレイアンテナの例を図示している。図４Ａのアレイアンテナシステムの信号処理タイムチャートを図示している。信号処理において用いられる加算器に関係して用いられる乗算器の相対的な遅さを克服するための代替的乗算器構成を図示している。空間的多重化を伴う改良された信号処理を行う、即ち、多重非同期加算器チェインをもつアレイアンテナの例を図示している。図６Ａのアレイアンテナシステムの信号処理のためのタイムチャートを図示している。分離したアンテナ要素各々に直接関係した改良された信号処理を行うアレイアンテナシステムのブロック図を図示している。分離したアンテナ要素各々に直接関係した改良された信号処理を行う拡張アレイアンテナのブロック図を図示している。

Claims

電磁波の受信に応答して複数のアンテナ要素のアレイにより生成される出力信号を用いてデジタルビーム形成信号を生成する方法であって、各アンテナ要素はアンテナモジュールに直接関係し、各アンテナモジュールは対応するアンテナ要素により生成される出力信号を処理するものであり、
前記方法は、
各アンテナモジュールが前記対応する関係したアンテナ要素により生成された前記出力信号からの動作周波数信号を提供する工程と、
各アンテナモジュールが前記動作周波数信号を第１のデータ率で複素デジタルアンテナ信号に変換する工程と、
各アンテナモジュールが、該各アンテナモジュールの複素乗算器ごとに、前記複素デジタルアンテナ信号を複素ビーム係数で乗算し、受信器からの情報フィードと同じ周波数であり、全てのアンテナモジュールに対して単一のクロック信号を用いて第２のデータ率で複素ビーム要素信号を生成する工程と、
直接に内部結合された各アンテナモジュールにおける複素数加算器により複素ビーム信号を形成する少なくとも２つのアンテナモジュールを有するグループにおいて、前記生成された複素ビーム要素信号を非同期的に加算し、夫々のシリアル非同期複素数加算チェインを形成する工程と、
前記複素ビーム信号から前記デジタルビーム形成信号を提供する工程を有することを特徴とする方法。
前記第１のデータ率と前記第２のデータ率とは同じであることを特徴とする請求項１に記載の方法。
前記第２のデータ率は前記第１のデータ率の倍数であり、
前記方法はさらに、
各アンテナモジュールにおいて、前記複素ビーム係数を前記第２のデータ率の速度に合わせて変化させ、これにより、前記第１のデータ率で、夫々が所定のビームを表現する多数の複素ビーム信号を生成することを特徴とする請求項１に記載の方法。
前記多数の複素ビーム信号は前記シリアル非同期複素数加算チェインで時間的多重化がなされることを特徴とする請求項３に記載の方法。
各アンテナモジュールはさらに、各アンテナモジュールに関係した多数のシリアル非同期複素数加算チェインを形成する複数の複素数加算器を有し、
前記多数の複素ビーム信号は、前記多数のシリアル非同期複素数加算チェインで空間的に多重化されることを特徴とする請求項３に記載の方法。
各アンテナモジュールはさらに、各アンテナモジュールに関係した多数のシリアル非同期複素数加算チェインを形成する複数の加算器を有し、
前記多数の複素ビーム信号は、前記多数のシリアル非同期複素数加算チェインで空間的にも時間的にも多重化されることを特徴とする請求項３に記載の方法。
前記非同期に前記生成された複素ビーム要素信号を加算する工程において、加算は全てのアンテナモジュールを有するグループにおいて実行されることを特徴とする請求項１乃至６のいずれかに記載の方法。
前記非同期に前記生成された複素ビーム要素信号を複数のグループで加算する工程において、前記複数のアンテナモジュールは少なくとも２つのグループに分割され、
前記複素ビーム信号から前記デジタルビーム形成信号を提供する工程において、付加的に、各グループのシリアル非同期複素数加算チェインのデジタルビーム形成信号から前記複素ビーム信号を決定することを特徴とする請求項１乃至６のいずれかに記載の方法。
電磁波の受信用に構成された少なくとも２つのアンテナ要素を有し、少なくとも１つの受信ビームを形成するために構成されたビーム形成器を有するアレイアンテナであって、
前記ビーム形成器の少なくとも一部が各アンテナ要素に直接関係し、アンテナ要素に直接関係する前記ビーム形成器の各部がそのアンテナ要素のアンテナ要素モジュールを形成するものであり、
アンテナ要素モジュールは、
動作周波数信号を提供するために構成された受信器と、
前記受信器からの前記動作周波数信号をＩ及びＱデジタル複素信号に第１のデータ率で変換するように構成されたアナログ−デジタル変換器とＩ／Ｑスプリッタと、
前記複素デジタルＩ及びＱ信号を複素ビーム係数で乗算して、前記受信器からの情報のフィードと同じ周波数であり、全てのアンテナ要素モジュールに対して用いられる単一のクロック信号を用いて第２のデータ率で複素ビーム要素信号を形成するように構成された複素乗算器と、
前記複素ビーム要素信号をクロック信号でフリーズしてラッチされた複素ビーム要素信号を形成するように構成された要素ラッチと、
前記ラッチされた複素ビーム要素信号を入力複素部ビーム信号で加算し、出力複素部ビーム信号を形成するように構成された非同期複素数加算器とを有し、
各アンテナ要素モジュールの前記非同期複素数加算器は直接ともに結合され、
１つのアンテナ要素モジュールの出力部ビーム信号がさらなるアンテナ要素モジュールの入力複素部ビーム信号に結合され、従って、複素ビーム信号を生成する前記アンテナ要素モジュールの前記ラッチされた複素ビーム要素信号のシリアル非同期総計経路を形成することを特徴とするアレイアンテナ。
前記アンテナはさらに、前記クロック信号によって前記複素ビーム信号を格納するように構成されたビームラッチを有し、
前記要素ラッチと前記ビームラッチとは両方とも同時にクロックされることを特徴とする請求項９に記載のアレイアンテナ。
前記要素ラッチと前記ビームラッチとは前記第１のデータ率でクロックされることを特徴とする請求項１０に記載のアレイアンテナ。
前記要素ラッチと前記ビームラッチとは前記第２のデータ率でクロックされ、
前記第２のデータ率は前記第１のデータ率の倍数であり、
前記複素ビーム係数は、前記第２のデータ率の速度に合わせて変更され、これにより、前記第１のデータ率で、夫々が所定のビームを表現する多数の複素ビーム信号を生成することを特徴とする請求項１０に記載のアレイアンテナ。
前記多数の複素ビーム信号は前記シリアル非同期総計経路で時間的多重化がなされることを特徴とする請求項１２に記載のアレイアンテナ。
前記第２のデータ率は前記第１のデータ率の倍数であり、
前記複素ビーム係数は、前記第２のデータ率の速度に合わせて変更され、これにより、前記第１のデータ率で、夫々が所定のビームを表現する多数の複素ビーム信号を生成し、
前記アンテナ要素モジュールの各々はさらに、
複素ビーム要素信号をクロック信号でフリーズして、１つ以上の付加的なラッチされた複素ビーム要素信号を第３のデータ率で形成するように構成された１つ以上の付加的な要素ラッチと、
前記１つ以上の付加的なラッチされた複素ビーム要素信号の１つを入力複素部ビーム信号で加算し、夫々が付加的な出力複素部ビーム信号を形成するように構成された１つ以上の付加的な非同期複素数加算器とを有し、
１つのアンテナ要素モジュールの付加的出力部ビーム信号各々がさらなるアンテナ要素モジュールの対応する付加的な入力複素部ビーム信号に結合され、従って、１つ以上の付加的複素ビーム信号を生成する前記アンテナ要素モジュールの前記１つ以上の付加的なラッチされた複素ビーム要素信号の１つ以上の付加的なシリアル非同期総計経路を形成し、
前記アンテナはさらに、各付加的なシリアル非同期総計経路のための１つの付加的なビームラッチを有し、
各付加的なビームラッチは前記クロック信号により前記付加的な複素ビーム信号を格納するように構成され、
前記１つ以上の付加的な要素ラッチと前記１つ以上の要素ラッチとは同時にクロックされることを特徴とする請求項１０に記載のアレイアンテナ。
前記第３のデータ率は前記第１のデータ率と同じであり、
従って、各対応する要素ラッチとビームラッチとは、前記第１のデータ率でクロックされ、
前記複素ビーム信号全ては、前記シリアル非同期総計経路と前記１つ以上の付加的なシリアル非同期総計経路で空間的に多重化されることを特徴とする請求項１４に記載のアレイアンテナ。
前記第３のデータ率は前記第２のデータ率の倍数であり、
前記要素ラッチと前記ビームラッチとは、前記第３のデータ率でクロックされ、
前記多数の複素ビーム信号全ては、従って、前記シリアル非同期総計経路全てで空間的にも時間的にも多重化されることを特徴とする請求項１４に記載のアレイアンテナ。
前記アレイアンテナの全てのアンテナ要素モジュールは、前記シリアル非同期総計経路全てに含まれていることを特徴とする請求項９乃至１６のいずれかに記載のアレイアンテナ。
前記アレイアンテナの複数のアンテナ要素モジュールは少なくとも２つのグループに分割され、
各グループは分離したシリアル非同期総計経路を有し、
前記複数のビーム信号は前記対応するビームの最終計算のために中央ビーム形成器部へとフィードされることを特徴とする請求項９乃至１６のいずれかに記載のアレイアンテナ。