JPH11216138A

JPH11216138A - 超音波診断装置のビームフォーマ

Info

Publication number: JPH11216138A
Application number: JP10024272A
Authority: JP
Inventors: Morio Nishigaki; 垣森雄西; Hiroshi Fukukita; 喜多博福; Takashi Hagiwara; 原尚萩
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-02-05
Filing date: 1998-02-05
Publication date: 1999-08-10

Abstract

(57)【要約】（修正有）【課題】超音波の受信信号をＡ／Ｄ変換し、受信指向
性の合成を行う超音波診断装置のディジタルビームフォ
ーマにおいて、少ない回路物量で並列受信を実現する。【解決手段】サンプリング周期をさらに１／４に分割
し、遅延加算を行なう多相加算器３３０において、４相
の加算器３３３を２相ごとに２つに分けて使用すること
で、並列処理を可能にする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、超音波の受信信号をＡ
／Ｄ変換し、受信指向性の合成を行なう超音波診断装置
のディジタルビームフォーマに関する。

【０００２】

【従来の技術】最近、超音波の受信信号をＡ／Ｄ変換
し、受信指向性の合成を行なうディジタルビームフォー
マがＪ．Ａｃｏｕｓｔ．Ｓｏｃ．Ａｍ．６３（２）に記
載されている文献Ａｎｏｖｅｌａｐｐｒｏａｃｈ
ｔｏｄｉｇｉｔａｌｂｅａｍｆｏｒｍｉｎｇ（以下
引用文献（１）と略す）などによりに知られている。そ
の動作原理は、ナイキストレート以上のサンプリング速
度で離散化された受信信号のデータ列に対して、零パッ
ド（以下零挿入という）とローパスフィルタによる補間
演算により、データレートをサンプリング速度の整数倍
に高め、データに与える遅延時間を細かく変えられるよ
うにしたものである。

【０００３】以下、図面を参照して、引用文献（１）の
方式を用いた超音波診断装置のディジタルビームフォー
マについてこれを第１の従来例として説明する。図１０
は電子セクタ走査型超音波診断装置の概略ブロック図で
ある。図１０において、１は電子セクタ型探触子であ
り、振動子Ｔ１〜Ｔ６４を内蔵する。２は超音波診断装
置全体の動作制御を行なう主制御部、１０１〜１６４は
駆動パルスの発生と受信エコーの増幅を行なうパルサレ
シーバ、２０１〜２６４はパルサレシーバ１０１〜１６
４の信号をディジタル信号に変換するＡ／Ｄ変換器、１
０〜２５はＡ／Ｄ変換器２０１〜２６４の出力を遅延加
算するビームフォーマ、２６は遅延加算された信号を平
滑化する補間器、２７は補間された信号を検波する検波
器、２８はディジタルスキャンコンバータ（以下ＤＳＣ
と略す）、２９は表示部である。

【０００４】次に図１０における従来例の動作について
説明する。主制御部２は、ビーム集束されるようなタイ
ミングでトリガパルスをパルサレシーバ１０１〜１６４
に出力し、パルスレシーバ１０１〜１６４は、トリガパ
ルスをもとに探触子１に送信パルスを出力する。送信パ
ルスは、探触子１の振動子Ｔ１〜Ｔ６４で超音波に変換
され、体内の組織などで反射し、振動子Ｔ１〜Ｔ６４で
受信された後、パルサレシーバ１０１〜１６４で増幅さ
れ、Ａ／Ｄ変換器２０１〜２６４でディジタル信号に変
換される。ディジタル信号は、ビームフォーマ１０〜２
５に入力する。ビームフォーマ部分は、回路物量が多い
ため、全チャンネル分の回路を１つの集積回路にまとめ
ることは現状の技術では難しく、数から数十に分けられ
るのが通常である。この例では４チャンネル分を１つの
集積回路に収めた場合である。ビームフォーマ１０〜２
５は、複数のチャンネルのＡ／Ｄ変換器の出力と前段の
ビームフォーマの出力の遅延加算を行なう。例えばビー
ムフォーマ１１（不図示）は、ビームフォーマ１０の出
力とＡ／Ｄ変換器２０５〜２０８（不図示）の信号を遅
延加算し、ビームフォーマ１２（不図示）に送るという
ように、４チャンネル分のＡ／Ｄ変換器の出力と他のビ
ームフォーマ１つの信号を遅延加算し、次段のビームフ
ォーマに出力する。先頭段のビームフォーマ１０には他
のビームフォーマからの入力はない。最後段のビームフ
ォーマ２５の出力は、補間器２６により平滑化され、検
波器２７により検波され、ＤＳＣ２８に記憶され、順次
読み出されて表示器２９に表示される。

【０００５】ビームフォーマ１０〜２５の内部構成につ
いて図１１を用いて説明する。図１１において、１５は
ビームフォーマであり、ビームフォーマ１０〜２５を代
表して示しており、これらは全て同じ構成である。３４
〜３７は乗算器、４０〜４３は零挿入器、３０〜３３は
メモリ、３８は並列加算器である。

【０００６】次に動作について説明する。Ａ／Ｄ変換さ
れたエコー信号４チャンネル分がビームフォーマ１５の
左端より入力し、まず、乗算器３４〜３７において、重
み付けがなされる。重み付けの係数は図示されない制御
装置あるいは記憶装置により決められ、通常はアパチャ
ーの中央ほど大きな係数が与えられる。乗算器３４〜３
７により重み付けされたエコー信号は、零挿入器４０〜
４３において、零挿入がなされる。これにより見かけの
サンプリング速度が向上し、細かな遅延時間の設定が可
能になる。零挿入されたデータは、メモリ３０〜３３で
遅延される。遅延量は図示されない制御装置あるいは記
憶装置によりビームが集束するような値が選択される。
メモリ３０〜３３の出力は、並列加算器３８に入力す
る。並列加算器３８には前段にあるビームフォーマのデ
ータが入力し、メモリ３０〜３３の出力と加算される。
最前段にあるビームフォーマ１０は、他の並列加算器か
らの入力はなく、代わりに零を入力する。並列加算器３
８の出力は、次段のビームフォーマに入力する。こうし
て最後段のビームフォーマ２５からはすべてのチャンネ
ルのデータが遅延加算された結果が出力される。

【０００７】図１１に示したビームフォーマにおいて
は、零挿入器以降で信号処理周波数が高速になるという
問題が生ずる。例えばＡ／Ｄ変換器のサンプリング速度
を４０ＭＨｚ、データ−データ間に零を３つ挿入したと
すると、零挿入器以降のデータレートは１６０ＭＨｚと
なってしまう。

【０００８】この問題を解決するために、特開平５−１
８４５６７号公報（以下引用文献（２）と称す）のよう
な方式が考案されている。この方式を図１２を用いて説
明する。図１２において、２５はビームフォーマ、３４
〜３７は乗算器、３０〜３３はメモリ、５０〜５３は多
相加算器、５４は補間器である。入力信号が乗算器３４
〜３７により重み付けされるところまでは第１の従来例
と同様であるが、この例では零挿入器は用いず、そのま
まメモリに入力し、遅延を行なう。したがって、メモリ
の入出力のサンプリング速度は、Ａ／Ｄ変換器のそれと
同一である。メモリ３０〜３３から出力されたデータ
は、多相加算器５０〜５３に入力する。

【０００９】図１３は多相加算器の内部構成を示したも
のであり、５１は多相加算器、５５はデマルチプレク
サ、５６〜５９は加算器である。図１４は多相加算器出
力データの構成、図１５は図１４のデータを平滑化する
ための補間器を示したものであり、７０は補間器、７１
〜７９は乗算器、８０〜８７は加算器である。

【００１０】次に図１３の多相加算器の内部構成につい
て説明する。各チャンネルの多相加算器の構成は全く同
一であり、ここでは多相加算器５１を代表例として示
す。メモリ出力は多相加算器５１に入力し、デマルチプ
レクサ５５によりＰ０〜Ｐ３の４相のうち１相に振り分
けられる。この４相はサンプリング周期をさらに４分割
したものと等価であり、Ｐ０、Ｐ１、Ｐ２、Ｐ３の順に
時相がそれぞれサンプリング周期の１／４ずつ異なって
いる。

【００１１】今、デマルチプレクサ５５によりＰ１が選
択されたとすると、メモリ出力は多相加算器５０（図１
２参照）のＰ１の出力と加算され、結果を次段の多相加
算器５２（図１２参照）に出力する。Ｐ０、Ｐ２、Ｐ３
は前段の多相加算器５０の出力をそのまま次段の多相加
算器５２に出力する。このようにして６４ｃｈのエコー
信号は４相のうちどれかに加算され、最後段の多相加算
器から出力される。

【００１２】この作業を繰り返すと図１４の表のように
加算結果が並ぶ。この表において、縦はサンプリング周
期、横はさらにその周期の１／４を示している。例えば
２−Ｐ０は１−Ｐ３よりもサンプリング周期の１／４だ
け位相が遅れている。この結果を図１５のように並べ、
重み付け加算を行なう。この重み付け加算はディジタル
ＦＩＲフィルタと等価であり、第１の従来例に示した零
挿入とローパスフィルタによるものと同様な出力が得ら
れる。

【００１３】ところで、ディジタルビームフォーマでは
２本あるいはそれ以上の受信ビームを同時に形成するこ
とで走査の高速化を図る、並列受信という手法がよく用
いられている。図１６は並列受信のためのビームフォー
マの一例であり、第１の従来例のビームフォーマを２並
列化したものである。図１６において、３４ａ〜３７ａ
および３４ｂ〜３７ｂは重み付けのための乗算器、４０
ａ〜４３ａおよび４０ｂ〜４３ｂは零挿入器、３０ａ〜
３３ａおよび３０ｂ〜３３ｂはメモリ、３８ａおよび３
８ｂは並列加算器である。このように回路を２倍にする
ことにより同一のアパチャーから別のビームを構成する
ことにより、同時２方向の受信を実現する。

【００１４】図１７は並列受信のためのビームフォーマ
の別の例であり、第２の従来例を２並列化したものであ
る。図１７において、３４〜３７は重み付けのための乗
算器、３０〜３３はメモリ、５０ａ〜５３ａおよび５０
ｂ〜５３ｂは多相加算器、５４ａおよび５４ｂは補間器
である。メモリ３０〜３３には１入力２出力のＦＩＦＯ
メモリが用いられ、１つの入力信号に対し２つの異なっ
た遅延時間が設定できる。その他の構成については第２
の従来例を単純に並列化したものである。

【００１５】

【発明が解決しようとする課題】しかしながら、並列受
信を行なうためには、従来例に示したように、入出力デ
ータの本数が増加するため、集積化する場合にパッケー
ジからの線の引き出しが困難になるという問題を生ず
る。また、ビームフォーマ内の殆どの部分が並列する数
倍だけ必要となるため、物量の増加が問題となる。

【００１６】本発明は、このような問題を解決し、簡単
な構成でデータ入出力本数の低減、あるいは回路物量を
低減できる優れた超音波診断装置のビームフォーマを提
供することを目的とするものである。

【００１７】

【課題を解決するための手段】本発明は、ビームフォー
マ内での時分割処理あるいは時相分割処理を行なうこと
で、入出力のデータ本数の増加、あるいは回路物量の増
加という問題を解消するようにしたものである。

【００１８】

【発明の実施の形態】請求項１に記載の発明は、配列振
動子からの受信エコーを離散化／量子化したディジタル
信号に零挿入を行なうことで見かけ上のサンプリングレ
ートを上げる零挿入器と、零挿入されたデータを遅延す
るためのメモリと、メモリ出力を前記配列振動子の他の
チャンネルと加算するための並列加算器とを各配列振動
子に対して２組以上有し、上記構成の複数個の振動子対
応分を１つのパッケージに納めた回路において、回路の
入力部に並列加算器入力を選択するスイッチ、回路の出
力部に並列加算器出力を選択するスイッチを持つことを
特徴とする超音波診断装置のビームフォーマであり、エ
コーの中心周波数の低い場合において、前後段のビーム
フォーマの集積回路から並列加算器への入出力線をスイ
ッチを用いて切り換えることで時分割処理を実現し、少
ない入出力データ線での並列処理を実現できるという作
用を有する。

【００１９】請求項２に記載の発明は、配列振動子から
の受信エコーを離散化／量子化したディジタル信号を遅
延させるためのメモリと、メモリの出力を加算するため
の多相加算器と、メモリ出力を前記多相加算器のどの相
に入力するかを切り換えるスイッチとを各配列振動子に
対し２組以上有し、上記構成の複数個の振動子対応分を
１つのパッケージに納めた回路において、回路の入力部
に多相加算器入力を選択するスイッチ、回路の出力部に
多相加算器出力を選択するスイッチを持つことを特徴と
する超音波診断装置のビームフォーマであり、エコーの
中心周波数の低い場合において、前後段のビームフォー
マから多相加算器への入出力線をスイッチを用いて切り
換えることで時分割処理を実現し、少ない入出力データ
線での並列処理を実現できるという作用を有する。

【００２０】請求項３に記載の発明は、配列振動子から
の受信エコーの離散化／量子化されたディジタル信号を
遅延させるためのメモリと、各メモリの出力を加算する
ための多相加算器と、メモリ出力を前記多相加算器のど
の相に入力するかを切り換えるスイッチとを有し、多相
加算器を２つまたはそれ以上に時分割することで同時並
列受信に対応させたことを特徴とする超音波診断装置の
ビームフォーマであり、多相加算器の入力を時分割して
並列処理することで時分割処理を実現し、少ない物量お
よび少ない入出力データ線での並列処理を実現できると
いう作用を有する。

【００２１】請求項４に記載の発明は、配列振動子から
の受信エコーの離散化／量子化されたディジタル信号を
遅延させるためのメモリと、各チャンネルの出力を加算
するための多相加算器と、メモリ出力を前記多相加算器
のどの相に入力するかを切り換えるスイッチとを有し、
各振動子に対応する複数の多相加算器を２つまたはそれ
以上に分割して用いることで同時並列受信に対応させた
ことを特徴とする超音波診断装置のビームフォーマであ
り、多相加算器の相を分割して並列処理することで時分
割処理を実現し、少ない物量および少ない入出力データ
線での並列処理を実現できるという作用を有する。

【００２２】請求項５に記載の発明は、エコー信号のサ
ンプリング速度をエコー信号の４倍に設定し、回路入出
力部のスイッチを２サンプリングごとに切り換えること
で直交検波と等価な信号処理を行なうことを特徴とする
請求項１に記載の超音波診断装置のビームフォーマであ
り、折り返し限界周波数を低くすることなく並列受信に
対応できるという作用を有する。

【００２３】請求項６に記載の発明は、エコー信号のサ
ンプリング速度をエコー信号の４倍に設定し、回路入出
力部のスイッチを２サンプリングごとに切り換えること
で直交検波と等価な信号処理を行なうことを特徴とする
請求項２に記載の超音波診断装置のビームフォーマであ
り、折り返し限界周波数を低くすることなく並列受信に
対応できるという作用を有する。

【００２４】以下、本発明の実施について、図面を用い
て説明する。（実施の形態１）図１は本発明の第１の実施の形態にお
ける２並列受信のためのビームフォーマの説明図であ
る。図１において、１５はビームフォーマ、３４ａ〜３
７ａおよび３４ｂ〜３７ｂは乗算器、４０ａ〜４３ａお
よび４０ｂ〜４３ｂは零挿入器、３０ａ〜３３ａおよび
３０ｂ〜３３ｂはメモリ、３８ａおよび３８ｂは並列加
算器、６０はデマルチプレクサ、６１はマルチプレクサ
である。４は検波部であり、６３はデマルチプレクサ、
５４ａおよび５４ｂは補間器、２６ａおよび２６ｂは検
波器である。

【００２５】以下、上記構成の動作について説明する。
ビームフォーマ１５の左端の４つの線より入力したエコ
ー信号は、乗算器３４ａ〜３７ａおよび３４ｂ〜３７ｂ
により図示されない制御器あるいは記憶装置のデータに
より重み付けされる。乗算器３４ａ〜３７ａおよび３４
ｂ〜３７ｂにより重み付けされたデータは、零挿入器４
０ａ〜４３ａおよび４０ｂ〜４３ｂにより零挿入され、
見かけのサンプリング速度が増大する。これらのデータ
はメモリ３０ａ〜３３ａおよび３０ｂ〜３３ｂにより遅
延がかけられた後、並列加算器３８ａおよび３８ｂによ
り加算される。

【００２６】ディジタルビームフォーマにおけるサンプ
リング速度は、その装置で使用される探触子のうち、最
も中心周波数が高いものに対応して決定され、たとえば
中心周波数１０ＭＨｚを最大とするならば、サンプリン
グ速度は４０ＭＨｚ程度に設定される。しかし、実際に
はこれより低い周波数の探触子、例えば５ＭＨｚや３．
５ＭＨｚのものがよく使用される傾向にあり、これらの
探触子では、もっと低いサンプリング速度で対応でき
る。そこで、本実施の形態では、並列加算器の動作周波
数を通常の１／２に落とし、２本のビームのデータをデ
マルチプレクサ６０により切り換えて交互に入力、ある
いはマルチプレクサ６１で切り換えて交互に出力するこ
とで、ビームフォーマ１５の入出力本数を半分に低減す
ることができる。

【００２７】マルチプレクサ６１の出力は、次段のビー
ムフォーマのデマルチプレクサに入力するが、最後段の
ビームフォーマの出力は検波部４に入力し、デマルチプ
レクサ６３により２つのビームに分けられた後、補間器
５４ａ、５４ｂで平滑化され、検波器２６ａ、２６ｂに
より検波される。

【００２８】本実施の形態では、２並列について説明し
たが、３並列以上についても全く同様に実施が可能であ
る。ただし、入力周波数の上限は低くなる。

【００２９】（実施の形態２）図２は本発明の第２の実
施の形態における２並列受信のためのビームフォーマの
説明図である。図２において、１５はビームフォーマ、
３４〜３７は乗算器、３０〜３３はメモリで１入力２出
力のＦＩＦＯメモリが用いられる。５０ａ〜５３ａおよ
び５０ｂ〜５３ｂは多相加算器、６４はデマルチプレク
サ、６５はマルチプレクサである。４は検波部であり、
６６はデマルチプレクサ、５４ａおよび５４ｂは補間
器、２６ａおよび２６ｂは検波器である。

【００３０】以下、上記構成の動作について説明する。
乗算器３４〜３７により重み付けされ、多相加算器５０
ａ〜５３ａおよび５０ｂ〜５３ｂで遅延加算されるとこ
ろまでは従来例２と同様である。ディジタルビームフォ
ーマにおけるサンプリング速度は、その装置で使用され
る探触子のうち、最も中心周波数が高いものに対応して
決定され、たとえば中心周波数１０ＭＨｚを最大とする
ならば、サンプリング速度は４０ＭＨｚ程度に設定され
る。しかし、実際にはこれより低い周波数の探触子、例
えば５ＭＨｚや３．５ＭＨｚのものがよく使用される傾
向にあり、これらの探触子にはもっと低いサンプリング
速度で対応できる。そこで、本実施の形態では、多相加
算器の動作周波数を通常の１／２に落とし、２本のビー
ムのデータをデマルチプレクサ６４により切り換えて交
互に入力、あるいはマルチプレクサ６５で切り換えて交
互に出力することで、ビームフォーマ１５の入出力本数
を半分に低減することができる。

【００３１】最後段のビームフォーマの出力データは、
検波器４に入力し、デマルチプレクサ６６で２つに分け
られ、補間器５４ａおよび５４ｂにより平滑化、検波器
２６ａ、２６ｂで検波される。

【００３２】本実施の形態では、２並列について説明し
たが、３並列以上についても全く同様に実施が可能であ
る。ただし、入力周波数の上限は低くなる。

【００３３】（実施の形態３）図３は本発明の第３の実
施の形態における２並列受信のための多相加算器の説明
図である。この実施例のビームフォーマの構成は従来例
２と同様であるため、差異のある多相加算器の内部構成
についてのみ説明する。この実施の形態もまた、入力信
号周波数が低い場合にサンプリング速度を下げられるこ
とを利用したものである。図３は多相加算器の内部構成
を示したものであり、３００は多相加算器、３０１、３
０２はデマルチプレクサ、３０３〜３０６は加算器であ
る。図４は多相加算器出力データの構成、図５は図４の
データを平滑化するための補間器を示したものであり、
３０７は補間器、３０８〜３１５は乗算器、３１６〜３
２２は加算器、３２３はデマルチプレクサである。

【００３４】以下、上記構成の動作について説明する。
図３の構成において、２出力ＦＩＦＯメモリより出力さ
れた２つの信号は、デマルチプレクサ３０１あるいは３
０２によりＰ０〜Ｐ３相に振り分けられる。デマルチプ
レクサ３０１と３０２は、交互にＯＮし、ビームａの処
理ではデマルチプレクサ３０１が、ビームｂの処理では
デマルチプレクサ３０２が接続される。片方が用いられ
ている場合、他方はどの相にも繋がらないＯＦＦ状態と
なる。

【００３５】このような動作により、多相加算器３００
はビームａ、ビームｂの信号を交互に遅延加算すること
になり、図４のような出力が得られる。この表におい
て、例えば１−Ｐ０ａはサンプリングクロック１番目の
０度相のビームａのデータを意味する。最後段のビーム
フォーマの出力データは補間器３０７の入力に図５のよ
うに配置される。この結果ビームａのデータとビームｂ
のデータが交互に出力され、デマルチプレクサ３２２に
よりビームａとビームｂに分配される。

【００３６】（実施の形態４）図６は本発明の第４の実
施の形態における２並列受信のための多相加算器の内部
構成を示したものであり、３３０は多相加算器、３３
１、３３２はデマルチプレクサ、３３３〜３３６は加算
器である。図７は多相加算器出力データの構成、図８は
図７のデータを平滑化するための補間器を示したもので
あり、３３７は補間器、３３８〜３４５は乗算器、３４
６〜３５３は加算器である。

【００３７】以下、上記構成の動作について説明する。
本実施の形態のビームフォーマの構成は従来例２と同様
であるため、差異のある多相加算器の内部構成について
のみ説明する。２出力ＦＩＦＯメモリから出力された２
つの信号は、デマルチプレクサ３３１あるいは３３２に
よりＰ０、Ｐ２相に振り分けられる。この実施の形態で
は、サンプリング速度はそのままでサンプリング周期の
分割数を２とする。したがって、選択できる位相はＰ０
とＰ２の２つとなる。並列ビームａの位相の選択にはデ
マルチプレクサ３３１が、ビームｂの位相の選択にはデ
マルチプレクサ３３２が用いられる。実施の形態３と異
なり２つのデマルチプレクサは同時に動作する。並列で
なく単一のビームフォーマとして用いる際には、ＦＩＦ
Ｏメモリから読み出す２出力を同一とし、デマルチプレ
クサ３３１と３３２を１：４の１つのデマルチプレクサ
として動作させる。

【００３８】並列処理の場合には、上記のようにデマル
チプレクサ３３１および３３２が独立に動作した結果、
図７のような出力が得られる。この表において例えば１
−Ｐ０ａはサンプリングクロック１番目の０度相のビー
ムａのデータを意味する。最後段のビームフォーマの出
力データは、補間器３３７の入力に図８のように配置さ
れる。この結果、ビームａのデータとビームｂのデータ
は、出力レートの低下なしに同時に出力される。また、
通常の単一ビームフォーマ動作では、２つの遅延加算出
力が加算器３５３により加算され、出力される。

【００３９】（実施の形態５）図９は本発明の第５の実
施の形態における２並列受信のためのビームフォーマの
説明図である。図９において、１５はビームフォーマ、
３４ａ〜３７ａおよび３４ｂ〜３７ｂは乗算器、４０ａ
〜４３ａおよび４０ｂ〜４３ｂは零挿入器、３０ａ〜３
３ａおよび３０ｂ〜３３ｂはメモリ、３８ａおよび３８
ｂは並列加算器、７１ａ〜７１ｂは補間器、７２ａ〜７
２ｂは加算器、６０はデマルチプレクサ、６１はマルチ
プレクサである。４は検波部であり、６３はデマルチプ
レクサ、６７はクロック発生器、６８ａおよび６８ｂは
デマルチプレクサ、６９ａおよび６９ｂは積分器、７０
ａおよび７０ｂは検波器である。

【００４０】以下、上記構成の動作について説明する。
本実施の形態では、サンプリング速度が入力するエコー
の中心周波数の４倍になるように設定する。ビームフォ
ーマ１５の左端の４つの線より入力したエコー信号は、
乗算器３４ａ〜３７ａおよび３４ｂ〜３７ｂにおいて、
図示されない制御器あるいは記憶装置のデータにより重
み付けされる。

【００４１】乗算器３４ａ〜３７ａおよび３４ｂ〜３７
ｂにより重み付けされたデータは、零挿入器４０ａ〜４
３ａおよび４０ｂ〜４３ｂにより零挿入され、見かけの
サンプリング速度が増大する。これらのデータは、メモ
リ３０ａ〜３３ａおよび３０ｂ〜３３ｂにより遅延がか
けられた後、並列加算器３８ａおよび３８ｂにより加算
される。補間器７１ａ〜７１ｂは、従来例の図１２の補
間器５４と同様のもので、補間を行ったのち、間引きを
行ない、サンプリング速度に等しいデータレートで出力
する。補間器７１ａ〜７１ｂの出力は、デマルチプレク
サ６０を通ってきた前段の出力と加算される。デマルチ
プレクサの切替えは、サンプリング周期の４倍の周期で
切り換えられるため、ビーム１のデータとビーム２のデ
ータが２つずつ入力する。マルチプレクサ６１も同様な
切替えが行なわれるため、マルチプレクサ６１の出力
は、前段のデータにビームフォーマ１５によるデータを
加算されて、２個ずつ出力される。

【００４２】ビームフォーマ１５が最終段でない場合
は、次段のビームフォーマに入力し、同様な演算が行な
われる。ビームフォーマ１５が最終段の場合は、その出
力は検波部４に入力し、デマルチプレクサ６３により、
２つずつ並んだ２本のビームの信号に分けられる。さら
にこれらの信号は、デマルチプレクサ６８ａ、６８ｂに
入力するが、デマルチプレクサ６８ａ、６８ｂはクロッ
ク発生器６７からのサンプリング周期の１回ごとに切替
えられるので、それぞれのビームの２つずつ並んだうち
の前のデータと後ろのデータに分けられることになる。

【００４３】このデータをそれぞれ積分器６９ａ、６９
ｂにより積分する。積分器６９ａ、６９ｂはローパスフ
ィルタに置き換えてもよい。以上のような信号処理は、
２つのビームのそれぞれに対し直交検波を行なったのに
等しい。すなわちビーム１に対する直交検波出力がＩ
１、Ｑ１であり、ビーム２に対する直交検波出力がＩ
２、Ｑ２である。これらの信号は、検波器７０ａ、７０
ｂに入力する。検波器ではそれぞれのＩ成分Ｑ成分を２
乗し、その平方根を出力することで、従来例や実施の形
態１〜４と同様な検波出力を得ることができる。

【００４４】本実施の形態では、並列加算器を用いた例
について説明したが、多相加算器を用いても行なうこと
が可能である。また、同じ方向に複数回ビームを送信
し、異なる開口で受信した信号を加算する開口合成技術
とも組み合わせて用いることが可能である。

【００４５】

【発明の効果】本発明は、上記実施の形態から明らかな
ように、ビームフォーマの入出力をデマルチプレクサ・
マルチプレクサで切り替え、時分割にすることで、並列
受信時におけるデータ線の本数の増加の問題を解決する
という効果を有する。

【００４６】また、並列加算器または多相加算器を時分
割して使用することで、並列加算部の物量のわずかな付
加により、並列受信に対応できるという効果を有する。

【００４７】また、多相加算器の相を分割することで、
多相加算部の物量のわずかな増加により、データレート
を下げることなく並列受信に対応できるという効果を有
する。

【００４８】また、入力信号周波数の４倍の速度でサン
プリングし、直交検波と同様な方式を用いた時分割処理
を行なうことで、折り返し限界周波数を低くすることな
く並列受信に対応できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における並列受信の
可能なビームフォーマの構成を示すブロック図

【図２】本発明の第２の実施の形態における並列受信の
可能なビームフォーマの構成を示すブロック図

【図３】本発明の第３の実施の形態における並列受信の
可能なビームフォーマにおける多相加算器の構成を示す
ブロック図

【図４】本発明の第２の実施の形態における多相加算機
の出力データの構成を示す一覧図

【図５】本発明の第２の実施の形態における補間器の構
成を示すブロック図

【図６】本発明の第４の実施の形態における並列受信の
可能なビームフォーマにおける多相加算器の構成を示す
ブロック図

【図７】本発明の第２の実施の形態における多相加算機
の出力データの構成を示す一覧図

【図８】本発明の第２の実施の形態における補間器の構
成を示すブロック図

【図９】本発明の第５の実施の形態における並列受信の
可能なビームフォーマの構成を示すブロック図

【図１０】本発明の第１の従来例におけるディジタルビ
ームフォーマを用いた超音波診断装置の構成を示すブロ
ック図

【図１１】本発明の第１の従来例におけるディジタルビ
ームフォーマの構成を示すブロック図

【図１２】本発明の第２の従来例におけるディジタルビ
ームフォーマの内部構成を示すブロック図

【図１３】本発明の第２の従来例における多相加算器の
構成を示すブロック図

【図１４】本発明の第２の従来例における多相加算機の
出力データの構成を示す一覧図

【図１５】本発明の第２の従来例における補間器の構成
を示すブロック図

【図１６】本発明の第３の従来例における並列受信の可
能なビームフォーマの構成を示すブロック図

【図１７】本発明の第４の従来例における並列受信の可
能なビームフォーマの構成を示すブロック図

【符号の説明】

１探触子Ｔ１〜Ｔ６４振動子２主制御器４検波部１０〜２５ビームフォーマ２６検波器２６ａ、２６ｂ検波器２７ＤＳＣ２８表示器３０〜３３メモリ３０ａ〜３３ａ、３０ｂ〜３３ｂメモリ３４〜３７乗算器３４ａ〜３７ａ、３４ｂ〜３７ｂ乗算器３８並列加算器３８ａ、３８ｂ並列加算器４０〜４３零挿入器４０ａ〜４３ａ、４０ｂ〜４３ｂ零挿入器５０〜５３多相加算器５０ａ〜５３ａ、５０ｂ〜５３ｂ多相加算器５４補間器５４ａ、５４ｂ補間器５５デマルチプレクサ５６〜５９加算器６０デマルチプレクサ６１マルチプレクサ６３デマルチプレクサ６４デマルチプレクサ６５マルチプレクサ６６デマルチプレクサ６７クロック発生器６８ａ〜６８ｂデマルチプレクサ６９ａ〜６９ｂ積分器７０ａ〜７０ｂ検波器７１ａ〜７１ｂ補間器７２ａ〜７２ｂ加算器１０１〜１６４パルサレシーバ２０１〜２６４Ａ／Ｄ変換器３００多相加算器３０１、３０２デマルチプレクサ３０３〜３０６加算器３０７補間器３０８〜３１５乗算器３１６〜３２２加算器３２３デマルチプレクサ３３０多相加算器３３１、３３２デマルチプレクサ３３３〜３３６加算器３３７補間器３３８〜３４５乗算器３４６〜３５３加算器

Claims

【特許請求の範囲】

【請求項１】配列振動子からの受信エコーを離散化／
量子化したディジタル信号に零挿入を行なうことで見か
け上のサンプリングレートを上げる零挿入器と、零挿入
されたデータを遅延するためのメモリと、メモリ出力を
前記配列振動子の他のチャンネルと加算するための並列
加算器とを各配列振動子に対して２組以上有し、上記構
成の複数個の振動子対応分を１つのパッケージに納めた
回路において、回路の入力部に並列加算器入力を選択す
るスイッチ、回路の出力部に並列加算器出力を選択する
スイッチを持つことを特徴とする超音波診断装置のビー
ムフォーマ。
【請求項２】配列振動子からの受信エコーを離散化／
量子化したディジタル信号を遅延させるためのメモリ
と、メモリの出力を加算するための多相加算器と、メモ
リ出力を前記多相加算器のどの相に入力するかを切り換
えるスイッチとを各配列振動子に対し２組以上有し、上
記構成の複数個の振動子対応分を１つのパッケージに納
めた回路において、回路の入力部に多相加算器入力を選
択するスイッチ、回路の出力部に多相加算器出力を選択
するスイッチを持つことを特徴とする超音波診断装置の
ビームフォーマ。
【請求項３】配列振動子からの受信エコーの離散化／
量子化されたディジタル信号を遅延させるためのメモリ
と、各メモリの出力を加算するための多相加算器と、メ
モリ出力を前記多相加算器のどの相に入力するかを切り
換えるスイッチとを有し、多相加算器を２つまたはそれ
以上に時分割することで同時並列受信に対応させたこと
を特徴とする超音波診断装置のビームフォーマ。
【請求項４】配列振動子からの受信エコーの離散化／
量子化されたディジタル信号を遅延させるためのメモリ
と、各チャンネルの出力を加算するための多相加算器
と、メモリ出力を前記多相加算器のどの相に入力するか
を切り換えるスイッチとを有し、各振動子に対応する複
数の多相加算器を２つまたはそれ以上に分割して用いる
ことで同時並列受信に対応させたことを特徴とする超音
波診断装置のビームフォーマ。
【請求項５】エコー信号のサンプリング速度をエコー
信号の４倍に設定し、回路入出力部のスイッチを２サン
プリングごとに切り換えることで直交検波と等価な信号
処理を行なうことを特徴とする請求項１に記載の超音波
診断装置のビームフォーマ。
【請求項６】エコー信号のサンプリング速度をエコー
信号の４倍に設定し、回路入出力部のスイッチを２サン
プリングごとに切り換えることで直交検波と等価な信号
処理を行なうことを特徴とする請求項２に記載の超音波
診断装置のビームフォーマ。