JP3788433B2 - クランプ回路およびそれを用いた撮像装置 - Google Patents
クランプ回路およびそれを用いた撮像装置 Download PDFInfo
- Publication number
- JP3788433B2 JP3788433B2 JP2003038662A JP2003038662A JP3788433B2 JP 3788433 B2 JP3788433 B2 JP 3788433B2 JP 2003038662 A JP2003038662 A JP 2003038662A JP 2003038662 A JP2003038662 A JP 2003038662A JP 3788433 B2 JP3788433 B2 JP 3788433B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- adjustment mode
- error
- fine adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、クランプ回路およびそれを用いた撮像装置に関する。詳しくは、目標値を示す基準信号と例えば撮像信号の信号レベルの誤差を検出し、この誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、制御信号の生成を行い、この制御信号によってアナログの撮像信号の信号レベルを制御することで、精度良く線形フィードバッククランプ処理を行うものである。
【０００２】
【従来の技術】
従来、例えば撮像装置においては、撮像素子から得られる撮像信号の信号レベルがフィードバッククランプ回路で所定のレベルに制御されたのち、リニアマトリクス処理や、ガンマ補正、およびニー補正等の処理がなされて映像信号が生成される。
【０００３】
このフィードバッククランプ回路では、撮像素子から得られるアナログ撮像信号がディジタル化されて、ディジタル化された撮像信号と基準レベルを示すディジタルコード信号とが減算されて誤差信号が生成される。この誤差信号がアナログ化されると共に積分されてアナログ撮像信号に供給されることにより、撮像信号の信号レベルが所定の信号レベルに制御される。
【０００４】
【発明が解決しようとする課題】
ところで、フィードバッククランプ回路で精度良く線形フィードバッククランプを行うものとした場合、誤差信号は例えば８〜１２ビット程度の語長が必要とされるので、集積回路化したときに端子数が多くなることから実現が困難であった。
【０００５】
このため、ディジタル化された撮像信号と基準レベルを比較して、撮像信号が基準レベルを上回るか下回るかを示すフラグ信号を設定し、このフラグ信号を用いてフィードバッククランプ処理が行われる。しかし、このようなフィードバッククランプ処理では、フラグ信号に基づき例えばディジタルの撮像信号の最下位ビット（ＬＳＢ）が変動されて撮像信号の信号レベルが収束されない。
【０００６】
また、フラグ信号に基づく撮像信号の信号レベルの変動を抑えて信号レベルを収束させるものとすると、収束に時間を要することから電源投入時の動作の立ち上がりに時間を要してしまう。また、撮影動作中に撮像信号の信号レベルが基準レベルよりも大きく異なった場合には、収束に時間を要するので所望の撮像画像が得られるまで長い時間が必要とされてしまう。
【０００７】
そこで、この発明では、安定して精度の良好な線形フィードバッククランプ処理を行うことができるクランプ回路およびそれを用いた撮像装置を提供するものである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、この発明に係るクランプ回路およびそれを用いた撮像装置では、撮像信号等のアナログ入力信号の信号レベルを可変するレベル可変部と、レベル可変部の出力信号をディジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、目標値を示すディジタルの基準信号とレベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、制御手段で生成された制御信号をレベル可変部に供給して、レベル可変部から出力される信号を制御信号に基づいてクランプされた信号レベルに制御するクランプ回路や撮像装置において、制御手段では、誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを誤差信号の信号レベルに基づいて切り替えて、制御信号を生成するものである。
【０００９】
この発明においては、目標値を示すディジタルの基準信号と例えばディジタル信号に変換された撮像信号の所定区間の信号レベルの誤差が検出される。ここで、誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいてアナログの制御信号を生成する粗調モードと下位側の所定数ビットに基づいてアナログの制御信号を生成する微調モードが誤差の大きさに応じて切り替えられる。粗調モードから微調モードの切り替えは、例えば三原色の誤差信号が全て第１の信号レベルよりも所定期間小さいものとされたときに行われ、微調モードから粗調モードへの切り替えは三原色の誤差信号のいずれか１つが第２の信号レベルよりも大きいものとされたときに直ちに行われる。ここで、第２の信号レベルは第１の信号レベルよりと等しいかあるいは第１の信号レベルよりも大きいものとされる。また、微調モード時に例えばフラッシュ等によって誤差信号が第３の信号レベルよりも大きくされた場合、例えば誤差信号の信号レベルが飽和した場合には、誤差信号が大きくされる前の制御信号の信号レベルが所定期間保持される。このようにして生成されたアナログ制御信号に基づきディジタル変換前のアナログの撮像信号の信号レベルが可変されてクランプ処理が行われる。
【００１０】
【発明の実施の形態】
この発明の一実施態様を図面を参照して詳細に説明する。図１は撮像装置の構成を示している。この撮像装置では、３個の固体撮像素子（以下はＣＣＤイメージセンサ）１０Ｒ，１０Ｂ，１０Ｇが使用され、それらより三原色信号の撮像信号ＳＲ，ＳＧ，ＳＢが得られるようになされている。この三原色撮像信号ＳＲ，ＳＧ，ＳＢは、クランプ部２０に供給されて所定の信号レベルにクランプされると共にディジタルの三原色撮像データ信号ＤＲ，ＤＧ，ＤＢとされる。この三原色撮像データ信号ＤＲ，ＤＧ，ＤＢはディジタル信号処理部２５に供給される。
【００１１】
ディジタル信号処理部２５では、三原色撮像データ信号ＤＲ，ＤＧ，ＤＢを用いてリニアマトリクス処理やγ補正、ニー補正等が行われたのち、Ｙ／Ｃマトリクス処理によって輝度信号Ｙや色差信号Ｃｒ，Ｃｂ等が生成されて出力される。
【００１２】
ここで、図２を用いてクランプ部２０について説明する。なお図２において、三原色撮像信号ＳＲ，ＳＧ，ＳＢはクランプ部２０で同様に処理されて三原色撮像データ信号ＤＲ，ＤＧ，ＤＢとされることから、赤色撮像信号ＳＲの処理について説明を行い、緑色撮像信号ＳＧおよび青色撮像信号ＳＢについての説明は省略する。
【００１３】
赤色撮像信号ＳＲはレベル可変部３０Ｒに供給される。レベル可変部３０Ｒには、後述する制御信号生成部７０Ｒより制御信号ＳＲＣが供給されており、この制御信号ＳＲＣに応じて赤色撮像信号ＳＲの信号レベルが可変される。例えば、赤色撮像信号ＳＲから制御信号ＳＲＣが減算されて赤色撮像信号ＳＲの信号レベルが可変される。レベル可変部３０Ｒで信号レベルが可変された赤色撮像信号ＳＲは、Ａ／Ｄ変換部３５Ｒによってディジタルの赤色撮像データ信号ＤＲとされてレベル検出部４０Ｒに供給される。また、赤色撮像データ信号ＤＲは図１に示すディジタル信号処理部２５に供給される。
【００１４】
レベル検出部４０Ｒでは、赤色撮像データ信号ＤＲからＣＣＤイメージセンサ１０Ｒの光学的黒レベルの画素区間に対応する信号がサンプリングされると共にサンプリングされた信号の平均値が算出されて平均値信号ＤＲＢが生成される。
【００１５】
ここで、赤色撮像データ信号ＤＲは、例えば図３Ａに示すように８ビットで量子化された信号Ｄｒのビット数が追加されて、図３Ｂに示すようにダイナミックレンジの拡張と分解能の改善が行われた（２，８，２）ビット変換後の１２ビットのデータ信号であるものとする。この場合、信号Ｄｒが図４Ａに示すように０％の信号が（１６）10とされ１００％の信号が（２３５）10とされる信号であるときには、赤色撮像データ信号ＤＲは、図４Ｂに示すように０％の信号が（６４）10とされ１００％の信号が（３５６８）10とされる。
【００１６】
この赤色撮像データ信号ＤＲから算出された平均値信号ＤＲＢは、図３Ｃに示すように小数点以下のデータを示す３ビットの信号が付加されて、（１，８，５）ビット変換されたデータ信号とされる。なお、平均値信号ＤＲＢは黒レベルの平均値を示すことから、ビット数を削減するためにダイナミックレンジの拡張のための最上位ビット（ＭＳＢ）がクリップされる。この平均値信号ＤＲＢは制御手段を構成する誤差検出部５０Ｒに供給される。なお、赤色撮像信号ＳＲと赤色撮像データ信号ＤＲに対する制御手段は、誤差検出部５０Ｒと後述する制御信号生成部７０Ｒ、検出動作制御部９０およびクランプ動作設定部１１０で構成される。
【００１７】
次に誤差検出部５０Ｒの構成を図５に示す。レベル検出部４０Ｒで得られた平均値信号ＤＲＢは、データ演算部５１に供給される。また誤差検出部５０Ｒには、図２に示すクランプ動作設定部１１０から基準信号ＲＦが供給される。この基準信号ＲＦは、例えば黒レベルの基準を示す１１ビットのデータであり、図３Ｄに示すようにデータ値が（０１００００００１００）2とされる。この基準信号ＲＦでは、平均値信号ＤＲＢと対応させて下位３ビットで小数点以下のデータを示すものとされる。ここで、基準信号ＲＦの下位３ビットは（１００）であるので、小数点以下のデータは（０．５）10を示している。また下位３ビットを除く８ビットのデータは（６４）10を示している。
【００１８】
このように、基準信号ＲＦは（６４．５）10に設定されることから、この基準信号ＲＦと平均値信号ＤＲＢが一致するように制御することにより、小数点以内の誤差での追従動作を行うことができる。このため、小数点以下のデータを用いることなく基準信号ＲＦに平均値信号ＤＲＢの信号レベルが一致するように制御した場合、整数部の最下位ビットが変動されて制御動作が収束しないような問題を生ずることを防止できる。
【００１９】
この基準信号ＲＦは、インバータ５２を介してデータ演算部５１に供給される。このとき、インバータ５２で論理反転された基準信号ＲＦにビット付加部５３から３ビットのデータ（１１１）2が最上位ビット側に付加されて、平均値信号ＤＲＢのビット数と等しい１４ビットのデータ信号とされる。この１４ビットのデータ信号とされた基準信号ＲＦはデータ演算部５１に供給される。
【００２０】
データ演算部５１では、平均値信号ＤＲＢと符号反転された基準信号が加算されると共に１ビットが付加されて、オフセットバイナリーの１５ビットの誤差信号ＤＥＲが算出される。この誤差信号ＤＥＲは、データ切出部５４に供給される。また、誤差信号ＤＥＲの上位８ビットのデータは、Ｅxclusive−ＮＯＲゲート（以下「ＥＸ−ＮＯＲゲート」という）５５に供給されて絶対値を示すデータ信号が生成される。すなわち、ＥＸ−ＮＯＲゲート５５では、符号を示す最上位ビットと他の７ビットの信号の排他論理和が算出されると共に論理反転されて絶対値データ信号ＡＢＲが生成される。
【００２１】
ＥＸ−ＮＯＲゲート５５の絶対値データ信号ＡＢＲは粗調モード切替判定部５６と微調モード切替判定部５７に供給されると共に、絶対値データ信号ＡＢＲの上位２ビットの信号はＡＮＤゲート５８に供給される。ここで、絶対値データ信号ＡＢＲの信号レベルが大きい場合には、ＡＮＤゲート５８の出力は論理レベル「１」とされる。すなわち、被写体等に例えばフラッシュが照射されて誤差信号ＤＥＲの信号レベルが大きくされた場合には、フラッシュ検出信号ＨＵＲの論理レベルが「１」とされる。このＡＮＤゲート５８の出力信号はフラッシュ検出信号ＨＵＲとして図２に示す検出動作制御部９０に供給される。
【００２２】
この検出動作制御部９０からは、例えば９ビットのモード切替条件信号ＭＤが供給される。このモード切替条件信号ＭＤの最上位ビットは、フィードバッククランプ処理動作が正しく行われるように、後述する制御信号生成部７０Ｒを調整するための調整モード設定用のビットとされている。この最上位ビットの信号はセレクタ５９に供給される。また最上位ビットを除く上位４ビットの信号は粗調モード切替判定部５６に供給されると共に、下位４ビットの信号は微調モード切替判定部５７に供給される。
【００２３】
ここで、検出動作制御部９０の構成を図６に示す。図６において、図２のクランプ動作設定部１１０からは、４ビットのモード制御信号ＭＤＣがモードエンコーダ１０１に供給される。このモードエンコーダ１０１では、図７に示すようにモード制御信号ＭＤＣが８ビットのモード切替条件信号ＭＤに変換されて出力される。例えばモード制御信号ＭＤＣが（０）16のときにはモード切替条件信号ＭＤは（００００００００）2とされる。またモード制御信号ＭＤＣが（Ｅ）16のときにはモード切替条件信号ＭＤは（１１１１１１１１）2とされる。なお、モード制御信号ＭＤＣが（Ｆ）16のときには（Ｅ）16と同様にモード切替条件信号ＭＤは（１１１１１１１１）2とされる。このモード切替条件信号ＭＤには、調整モード設定用のビット信号ＡＤＪが最上位ビット側に付加されて９ビットのモード切替条件信号ＭＤとされる。
【００２４】
クランプ部２０ではフィードバッククランプ処理動作が粗調モードと微調モードで切り替えて行われるものであり、微調モードから粗調モードへの切替は、粗調モード切替判定部５６の判定結果を利用して行われる。また粗調モードから微調モードへの切替は、微調モード切替判定部５７の判定結果を利用して行われる。
【００２５】
この粗調モード切替判定部５６は図８に示す構成とされる。絶対値データ信号ＡＢＲの下位側から４ビットのデータ信号が順にＡＮＤゲート５６１〜５６４に供給されると共に、上位３ビットの信号はＯＲゲート５６５に供給される。またＡＮＤゲート５６１〜５６４には、モード切替条件信号ＭＤの上位４ビットの下位側からデータ信号が順にＡＮＤゲート５６１〜５６４に供給される。ＡＮＤゲート５６１〜５６４からは、絶対値データ信号ＡＢＲとモード切替条件信号ＭＤの論理積信号がＯＲゲート５６５に出力される。また、ＯＲゲート５６５からは、絶対値データ信号ＡＢＲの上位３ビットのデータ信号とＡＮＤゲート５６１〜５６４の出力信号との論理和信号が粗調モード切替信号ＦＣＲとして出力される。
【００２６】
微調モード切替判定部５７も粗調モード切替判定部５６と同様に構成されており、絶対値データ信号ＡＢＲとモード切替条件信号ＭＤの下位４ビットのデータ信号に基づき微調モード切替信号ＣＦＲが生成されて出力される。
【００２７】
このため、モード切替条件信号ＭＤのビットが論理レベル「０」であるときには、対応する絶対値データ信号ＡＢＲがマスキングされて、絶対値データ信号ＡＢＲの上位３ビットとモード切替条件信号ＭＤによってマスキングされていないビットの論理和から粗調モード切替信号ＦＣＲおよび微調モード切替信号ＣＦＲが生成される。
【００２８】
ここで、絶対値データ信号ＡＢＲが信号レベルが大きく、粗調モード切替判定部５６で絶対値データ信号ＡＢＲの上位３ビットとマスキングされていないビットに「１」が生じたときには、粗調モード切替信号ＦＣＲの論理レベルが「１」とされて、微調モードから粗調モードへの切り替えが必要と判定される。
【００２９】
また、絶対値データ信号ＡＢＲが信号レベルが小さく、微調モード切替判定部５７で絶対値データ信号ＡＢＲの上位３ビットとマスキングされていないビットが全て「０」とされたときには、微調モード切替信号ＣＦＲの論理レベルが「０」とされて、粗調モードから微調モードへの切り替えが可能と判定される。
【００３０】
さらに、微調モードから粗調モードへの切り替え、および粗調モードから微調モードへの切り替えの判定条件は、クランプ動作設定部１１０から供給されたモード制御信号ＭＤＣに基づくモード切替条件信号ＭＤによって図９に示すように設定される。
【００３１】
例えば図９Ａに示すようにモード切替条件信号ＭＤが（００００００００）2であるときには、粗調モード切替判定部５６および微調モード切替判定部５７では、図の斜線で示すように絶対値データ信号ＡＢＲの下位４ビットがマスキングされて、上位３ビットに基づき粗調モード切替信号ＦＣＲおよび微調モード切替信号ＣＦＲが生成される。またモード切替条件信号ＭＤが（００００１０００）2であるときには、粗調モード切替判定部５６で絶対値データ信号ＡＢＲの下位４ビットおよび微調モード切替判定部５７で絶対値データ信号ＡＢＲの下位３ビットがマスキングされる。このため、絶対値データ信号ＡＢＲの上位３ビットの信号に基づき粗調モード切替信号ＦＣＲが生成されると共に、絶対値データ信号ＡＢＲの上位４ビットの信号に基づき微調モード切替信号ＣＦＲが生成される。以下同様にモード切替条件信号ＭＤによって、絶対値データ信号ＡＢＲのマスキングされるビットが制御される。
【００３２】
ここで、粗調モード切替判定部５６と微調モード切替判定部５７では、マスキングされるビットが等しいか、あるいは微調モード切替判定部５７でマスキングされるビットが粗調モード切替判定部５６でマスキングされるビットよりも小さいものとされる。
【００３３】
このため、粗調モードから微調モードへの切り替えが行われる絶対値データ信号ＡＢＲの信号レベルは微調モードから粗調モードへの切り替えが行われる絶対値データ信号ＡＢＲの信号レベルよりも信号レベルが等しいかあるいは小さいときに行われるので、例えば図９Ｊに示すようにモード切り替えにヒステリシス特性を持たせることができることから、安定したモード切替動作を行うことができる。
【００３４】
このように、誤差検出部５０Ｒで生成された粗調モード切替信号ＦＣＲと微調モード切替信号ＣＦＲおよびフラッシュ検出信号ＨＵＲは、図６に示す検出動作制御部９０のＯＲゲート９１，９２，９３に供給される。また図２に示す誤差検出部５０Ｇ，５０Ｂでも誤差検出部５０Ｒと同様にして粗調モード切替信号ＦＣＧ，ＦＣＢと微調モード切替信号ＣＦＧ，ＣＦＢおよびフラッシュ検出信号ＨＵＧ，ＨＵＢが生成されて、図６に示す検出動作制御部９０のＯＲゲート９１，９２，９３に供給される。
【００３５】
このＯＲゲート９１，９２，９３での論理和信号は、粗調モード切替信号ＦＣＴ，微調モード切替信号ＣＦＴ，フラッシュ検出信号ＨＵＴとしてモード切替制御部９４に供給される。
【００３６】
モード切替制御部９４には、図２に示すクランプ動作設定部１１０から１垂直走査期間中に１回だけ１クロック幅のパルスを生ずる垂直期間信号ＤＶＤと、フラッシュ等により光量が急激に増加した場合にクランプ動作を一時停止させるフラッシュ対策モードを有効とするか否かを示すフラッシュイネーブル信号ＦＬＥＮが供給される。なお、１クロックは三原色撮像データ信号ＤＲ，ＤＧ，ＤＢのクロック信号ＣＫの１周期期間である。また、撮像信号の光学的黒レベルの画素区間の終了を示すストローブ信号ＳＴＢがレジスタ９５，９６を介してスタート信号ＳＴＲとして供給される。なお、スタート信号ＳＴＲは、レジスタ９７を介してカウンタ部９８にも供給される。またレジスタ９５，９６，９７はクロック信号ＣＫに基づいて駆動される。さらに、モード切替制御部９４には電源投入時に動作を初期状態にリセットするためのリセット信号ＲＳＴが供給される。このリセット信号ＲＳＴは、カウンタ部９８にも供給される。
【００３７】
ここで、モード切替制御部９４の構成を図１０に示す。粗調モード切替信号ＦＣＴはＯＲゲート９４１に供給される。このＯＲゲート９４１には、リセット信号ＲＳＴが供給されており、ＯＲゲート９４１の出力信号は、ＲＳフリップフロップ９４２のＳ入力端子に供給される。
【００３８】
このため、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからの粗調モード切替信号ＦＣＲ，ＦＣＧ，ＦＣＢのいずれかの論理レベルが「１」とされたとき、あるいはリセット動作が行われてリセット信号ＲＳＴが論理レベル「１」とされたときには、ＲＳフリップフロップ９４２のＱ出力端子から出力されるモード切替制御信号ＣＦＣは論理レベル「１」とされる。なお、後述するようにモード切替制御信号ＣＦＣが論理レベル「１」とされたときには粗調モード動作が選択され、「０」とされたときには微調モード動作が選択される。
【００３９】
微調モード切替信号ＣＦＴはＯＲゲート９４３に供給される。このＯＲゲート９４３には、リセット信号ＲＳＴが供給されており、ＯＲゲート９４３の出力信号は、カウンタ９４４のＣＬＲ（クリア）端子に供給される。また垂直期間信号ＤＶＤは、ＡＮＤゲート９４６，９４８に供給される。ＡＮＤゲート９４６にはカウンタ９４４のＱ出力端子から出力される信号が論理反転されて供給される。このＡＮＤゲート９４６の出力信号はカウンタ９４４のＥＮ（イネーブル）端子に供給される。
【００４０】
カウンタ９４４のＱ出力端子から出力される信号はＡＮＤゲート９４５に供給される。またＡＮＤゲート９４５にはスタート信号ＳＴＲが供給されており、ＡＮＤゲート９４５の出力信号は、フリップフロップ９４２のＲ入力端子に供給される。
【００４１】
このカウンタ９４４では、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからの微調モード切替信号ＣＦＲ，ＣＦＧ，ＣＦＢが全て論理レベル「０」とされると共に、リセット動作が終了されてリセット信号ＲＳＴの論理レベルが「０」とされて、ＥＮ端子が論理レベル「１」とされたときに、図示しないクロック信号ＣＫに基づいてカウントが行われる。なお、ＥＮ端子の論理レベルが「０」とされたときにはカウント値が保持される。
【００４２】
ここで、Ｑ出力端子から出力される２ビットの出力信号の上位ビット信号が論理反転されてＡＮＤゲート９４６に供給されるので、微調モード切替信号ＣＦＲ，ＣＦＧ，ＣＦＢが全て論理レベル「０」とされて、微調モード切替信号ＣＦＴが論理レベル「０」とされたときに垂直期間信号ＤＶＤによってＥＮ端子が制御されて、１垂直走査期間毎にカウンタ９４４のカウント値が増加される。ここで、２垂直走査期間経過したときに、Ｑ出力端子から出力される２ビットの出力信号の上位ビット信号が論理レベル「１」とされるので、ＥＮ端子が論理レベル「０」されてカウントが停止される。また、このときスタート信号ＳＴＲの論理レベルが「１」とされるとＲＳフリップフロップ９４２のＲ入力端子の論理レベルが「１」とされて、ＲＳフリップフロップ９４２のＱ出力端子から出力されるモード切替制御信号ＣＦＣの論理レベルは「０」とされる。
【００４３】
このように、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからの粗調モード切替信号ＦＣＲ，ＦＣＧ，ＦＣＢのいずれかの論理レベルが「１」とされたとき、あるいはリセット動作が行われてリセット信号ＲＳＴが論理レベル「１」とされたときには、直ちにモード切替制御信号ＣＦＣが論理レベル「１」とされる。また、微調モード切替信号ＣＦＲ，ＣＦＧ，ＣＦＢが全て論理レベル「０」とされる期間が２垂直走査期間経過したときには、次の垂直走査期間でモード切替制御信号ＣＦＣの論理レベルは「０」とされる。なお、後述するように、モード切替制御信号ＣＦＣの論理レベルが「１」とされたときには粗調モードに設定され、「０」とされたときには微調モードに設定される。
【００４４】
フラッシュ検出信号ＨＵＴは、ＡＮＤゲート９４８に供給されると共に、ＡＮＤゲート９４８にはＲＳフリップフロップ９４２のＱバー出力端子された信号が供給されて、ＡＮＤゲート９４８の出力信号は、カウンタ９５１のＣＬＲ（クリア）端子に供給される。フラッシュイネーブル信号ＦＬＥＮは論理反転されてＯＲゲート９４７に供給される。このＯＲゲート９４７にはリセット信号ＲＳＴが供給される。ＯＲゲート９４７の出力信号はカウンタ９５１のＬＤ（ロード）端子に供給される。垂直期間信号ＤＶＤはＡＮＤゲート９４９に供給される。このＡＮＤゲート９４９には後述するＡＮＤゲート９５２の出力信号が論理反転されて供給される。ＡＮＤゲート９４９の出力信号はカウンタ９５１のＥＮ（イネーブル）端子に供給される。またカウンタ９５１のＤＩＮ（データ入力）端子には固定データ発生部９５０から固定データ（１１）2が供給される。
【００４５】
カウンタ９５１のＱ出力端子から出力される２ビットの出力信号は、ＡＮＤゲート９５２に供給されて、上位ビットと下位ビットの信号の論理積信号が生成される。この論理積信号であるＡＮＤゲート９５２の出力信号は、論理反転されてＡＮＤゲート９４９に供給される。またインバータ９５３で論理反転されてフラッシュ信号ＦＬＳとして出力される。
【００４６】
ここで、フラッシュイネーブル信号ＦＬＥＮの論理レベルが「０」とされているとき、あるいはリセット動作が行われてリセット信号ＲＳＴの論理レベルが「１」とされているときには、ＬＤ端子の論理レベルは「１」とされる。この場合、カウンタ９５１では固定データ発生部９５０から供給された固定データがＱ出力端子から出力される。ここで、固定データが（１１）2であるので、フラッシュ信号ＦＬＳの論理レベルは「０」とされる。
【００４７】
次に、フラッシュイネーブル信号ＦＬＥＮの論理レベルが「１」とされると共に、リセット動作が終了されてリセット信号ＲＳＴの論理レベルが「０」とされたとき、すなわちＬＤ端子の論理レベルが「０」とされている場合について説明する。
【００４８】
ＲＳフリップフロップ９４２のＱ出力端子から出力されるモード切替制御信号ＣＦＣの論理レベルが「０」とされて微調モードが選択されるときには、Ｑバー出力端子の論理レベルは「１」とされる。このとき、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからのフラッシュ検出信号ＨＵＲ，ＨＵＧ，ＨＵＢの論理レベルがいずれか「１」とされてフラッシュ検出信号ＨＵＴの論理レベルが「１」とされると、カウンタ９５１のＣＬＲ端子の論理レベルが「１」とされて、Ｑ出力端子から出力される出力信号の論理レベルは「０」とされる。このためＡＮＤゲート９５２の出力信号の論理レベルが「０」とされると共に、この出力信号が論理反転されてＡＮＤゲート９４９に供給される。このとき、垂直期間信号ＤＶＤの論理レベルが「１」とされてＥＮ端子の論理レベルが「１」とされると、カウンタ９５１でカウントが行われ、ＥＮ端子の論理レベルが「０」とされるとカウント値が保持される。なお、このカウンタ９５１のカウント動作は図示しないクロック信号ＣＫに基づいて行われる。
【００４９】
ここで、カウント値が（３）10、すなわち３垂直走査期間が経過したときには、Ｑ出力端子から出力される信号が（１１）2とされる。このため、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからのフラッシュ検出信号ＨＵＲ，ＨＵＧ，ＨＵＢの論理レベルがいずれか「１」とされてフラッシュ検出信号ＨＵＴの論理レベルが「１」とされると、フラッシュ信号ＦＬＳの論理レベルが「１」とされると共に、３垂直走査期間が経過すると、フラッシュ信号ＦＬＳの論理レベルが「０」とされる。
【００５０】
このモード切替制御部９４で得られたモード切替制御信号ＣＦＣは図２に示す誤差検出部５０Ｒ，５０Ｇ，５０Ｂに供給される。またフラッシュ信号ＦＬＳは図６に示す検出動作制御部９０のＯＲゲート９９に供給される。
【００５１】
次に、図６に示すカウンタ部９８について図１１を使用して説明する。このカウンタ部９８には、レジスタ９７を介してスタート信号ＳＴＲが供給されており、このスタート信号ＳＴＲは、ＯＲゲート９８１に供給される。また、ＯＲゲート９８１には後述するデータ比較部９８７から比較結果を示すフラグ信号ＦＬＧが論理反転されて供給される。このＯＲゲート９８１の出力信号はカウンタ９８３のＥＮ（イネーブル）端子に供給される。またクランプ動作設定部１１０から供給されたリセット信号ＲＳＴはＯＲゲート９８２に供給される。ＯＲゲート９８２にはＡＮＤゲート９８８の出力信号が供給されており、ＯＲゲート９８２の出力信号は、カウンタ９８３，９８９のＣＬＲ（クリア）端子に供給される。
【００５２】
カウンタ９８３には、固定データ発生部９８４，９８５が接続されており、固定データ発生部９８４で生成された固定データがカウンタ９８３のＤＬ（データ入力）端子に供給される。固定データ発生部９８５で生成された固定データはカウンタ９８３のＤＣ（データ入力）端子に供給される。
【００５３】
カウンタ９８３のＱ出力端子から出力される７ビットの出力信号はカウント信号ＣＮＴとして誤差検出部５０Ｒ，５０Ｇ，５０Ｂに供給される。またカウント信号ＣＮＴはデータ比較部９８６，９８７に供給されてデータ比較部９８６，９８７で保持する保持データと比較される。データ比較部９８６での比較結果を示す信号は、カウンタ９８９のＥＮ（イネーブル）端子とカウンタ９８３のＬＤ（ロード）端子およびＡＮＤゲート９８８に供給される。またデータ比較部９８７での比較結果を示す信号は、論理反転されてＡＮＤゲート９８１に供給されると共に、フラグ信号ＦＬＧとして図６に示す検出動作制御部９０に供給される。
【００５４】
また、カウンタ９８９のＱ出力端子から出力される３ビットの出力信号は、データ比較部９９０に供給されると共にカウント信号ＳＥＣとして誤差検出部５０Ｒ，５０Ｇ，５０Ｂに供給される。データ比較部９９０ではＱ出力端子からの出力信号とデータ比較部９９０で保持する保持データが比較されて、比較結果を示す信号がＡＮＤゲート９８８に供給される。
【００５５】
ここで、例えばＣＣＤイメージセンサ１０Ｒ，１０Ｇ，１０Ｂは、水平方向の画素が９０８クロックであるＣＣＤイメージセンサであって、１２クロックで光学的黒レベルの画素区間の撮像データ信号と基準信号ＲＦとの誤差量を検出し、８９６クロックでフィードバッククランプ処理を行うものとした場合、８９６クロックで１サイクルのフィードバッククランプ処理を行うものとすると、フィードバッククランプ処理の基本周波数が低いため、クランプ処理による影響が撮像データ信号で顕著とされる。このため、８９６クロックで例えば撮像信号の信号レベルを８回制御することにより、フィードバッククランプ処理の基本周波数を見かけ上、高いものとされて、クランプ処理の影響が軽減される。
【００５６】
このとき、１１２クロックで１回の制御が行われることから、カウンタ９８３を用いて１１２クロックのカウントが行われると共に、カウンタ９８９を用いて８回のカウントが行われるように、固定データ発生部９８４の固定データとデータ比較部９８６，９９０の保持データが設定される。また、固定データ発生部９８５の固定データとデータ比較部９８７の保持データが、固定データ発生部９８４の固定データに関係付けられて設定される。
【００５７】
カウンタ９８３では、リセット動作が行われてリセット信号ＲＳＴの論理レベルが「１」とされたとき、あるいはデータ比較部９８６の保持データとカウント信号ＣＮＴが一致すると共にデータ比較部９９０の保持データとカウント信号ＳＥＣが一致して、ＡＮＤゲート９８８の出力信号が論理レベル「１」とされたとき、ＣＬＲ（クリア）端子が論理レベル「１」とされる。このとき、固定データ発生部９８５で生成された固定データ、例えば固定データ発生部９８４で生成された固定データが（０８）16ときには、このデータよりも１つ小さい（０７）16が固定データとしてＱ出力端子から出力される。
【００５８】
データ比較部９８７では、固定データ発生部９８５で生成される固定データと等しいデータが保持されており、この保持データ、すなわち（０７）16とＱ出力端子から出力されるカウント信号ＣＮＴが比較される。このとき、保持データとカウント信号ＣＮＴのデータ値が一致することからフラグ信号ＦＬＧの論理レベルは「１」とされる。
【００５９】
次に、リセット動作が終了すると共に、データ比較部９８６，９９０でデータ値が一致せずＡＮＤゲート９８８の出力信号の論理レベルが「０」とされる。ここで、スタート信号ＳＴＲの論理レベルが「１」とされると、カウンタ９８３のＥＮ端子の論理レベルが「１」とされて、カウンタ９８３は７ビットのカウンタとして図示しないクロック信号ＣＫに基づいてカウント動作が開始される。このため、Ｑ出力信号のデータ値は（０７）16から順次増加すると共に、データ比較部９８７ではデータ値が一致しないことからフラグ信号ＦＬＧの論理レベルは「０」とされる。なお、ＯＲゲート９８１の出力信号の論理レベルは「１」とされるのでＥＮ端子の論理レベルは「１」の状態が保持される。
【００６０】
カウンタ９８３でカウントが行われて、Ｑ出力信号のデータ値がデータ比較部９８６の保持データ（７７）16と等しくなると、データ比較部９８６の出力信号の論理レベルは「１」とされる。この出力信号によってカウンタ９８３のＬＤ端子の論理レベルが「１」とされることにより、再び固定データ発生部９８４で生成されたデータ（０８）16が取り込まれて、データ（０８）16からカウントが継続される。
【００６１】
また、データ比較部９８６の出力信号の論理レベルが「１」とされることによりカウンタ９８９でカウントが行われる。このカウンタ９８９は３ビットのカウンタとして動作されて、Ｑ出力端子から出力されるカウント信号ＳＥＣのデータ値が増加する。なおカウンタ９８３のカウント動作もクロック信号ＣＫに基づいて行われる。
【００６２】
カウンタ９８３でのカウントが繰り返し行われると共にカウンタ９８９のカウント値が増加し、カウント信号ＣＮＴのデータ値がデータ比較部９８６で保持データ（７７）16と一致すると共にカウント信号ＳＥＣのデータ値がデータ比較部９９０で保持データ（７）16と一致すると、カウンタ９８３，９８９のクリアＣＬＲ端子の論理レベルが「１」とされて、カウンタ９８９から出力されるカウント信号ＳＥＣのデータ値は（０）16とされる。またフラグ信号ＦＬＧの論理レベルも「１」とされる。
【００６３】
このため、図１２Ａに示すようにカウント信号ＣＮＴのカウント値は図１２Ａに示すように（０８）16〜（７７）16で繰り返されると共に、カウント信号ＳＥＣのカウント値は図１２Ｂに示すように（０）16〜（７）16とされる。さらに図１２Ｃに示すフラグ信号ＦＬＧは、カウンタ９８３でカウントが行われているときには論理レベルが「０」とされ、カウントが行われていないときには「１」とされる。
【００６４】
このカウンタ９８で生成されたフラグ信号ＦＬＧは、図６に示す検出動作制御部９０のＯＲゲート９９に供給される。またＯＲゲート９９には、フラッシュ信号ＦＬＳが供給されており、フラグ信号ＦＬＧおよびフラッシュ信号ＦＬＳの論理和信号がレジスタ１００を介してホールド信号ＣＨＬＤとして図２に示す制御信号生成部７０Ｒ，７０Ｇ，７０Ｂに供給される。
【００６５】
このホールド信号ＣＨＬＤは、カウンタ９８３でカウントが行われていない場合、あるいは誤差検出部５０Ｒ，５０Ｇ，５０Ｂからのフラッシュ検出信号ＨＵＲ，ＨＵＧ，ＨＵＢのいずれかが論理レベル「１」とされてフラッシュ検出信号ＨＵＴの論理レベルが「１」とされて３垂直走査期間が経過するまで、論理レベルが「１」とされる。
【００６６】
次に、モード切替制御信号ＣＦＣ、カウント信号ＣＮＴ，ＳＥＣが供給された誤差検出部５０Ｒでのパルス幅変調信号ＰＷＭの生成動作について図５を使用して説明する。
【００６７】
データ演算部５１から誤差信号ＤＥＲが供給されたデータ切出部５４では、検出動作制御部９０から供給されたモード切替制御信号ＣＦＣに基づいて１５ビットの誤差信号ＤＥＲから１０ビットの信号が切り出されて制御用誤差信号ＤＥＲＣとしてセレクタ５９に供給される。
【００６８】
ここで、データ切出部５４の構成を図１３に示す。データ演算部５１から供給された誤差信号ＤＥＲの上位１０ビットの信号はセレクタ５４７に供給される。誤差信号ＤＥＲの最上位ビットの信号はセレクタ５４３，５４４に供給される。誤差信号ＤＥＲの最上位ビットを除く上位５ビットの信号は、ＯＲゲート５４１とＮＡＮＤゲート５４２に供給される。このＯＲゲート５４１とＮＡＮＤゲート５４２の出力はセレクタ５４３に供給される。セレクタ５４３では、誤差信号ＤＥＲの最上位ビットの信号に基づいてＯＲゲート５４１とＮＡＮＤゲート５４２のいずれかの信号が選択されてセレクタ５４４に供給される。
【００６９】
セレクタ５４４には、固定データ発生部５４５，５４６が接続されており、固定データ発生部５４５，５４６で生成された９ビットの固定データがセレクタ５４４に供給される。またセレクタ５４４には、誤差信号ＤＥＲの下位９ビットの信号が供給される。このセレクタ５４４では、誤差信号ＤＥＲの最上位ビット信号とセレクタ５４３で選択された信号に基づき固定データ発生部５４５，５４６で生成された９ビットの固定データ、あるいは誤差信号ＤＥＲの下位９ビットの信号が選択されてセレクタ５４７に供給される。なお、セレクタ５４４で選択された信号には、誤差信号ＤＥＲの符号を示す最上位ビット信号が付加されて１０ビットのデータ信号ＤＴＦとしてセレクタ５４７に供給される。
【００７０】
このセレクタ５４７ではデータ切替制御信号ＣＦＣに基づいて誤差信号ＤＥＲの上位１０ビットのデータ信号ＤＴＣ、あるいはセレクタ５４４からのデータ信号ＤＴＦのいずれかの信号が選択されて、制御用誤差信号ＤＥＲＣとして出力される。
【００７１】
例えば、固定データ発生部５４５では９ビットの固定データ（０）16が生成されると共に、固定データ発生部５４６では９ビットの固定データ（１ＦＦ）16が生成される。ここで、誤差信号ＤＥＲは図１４Ａに示すように最上位ビットが符号Ｓを示す１５ビットのデータ信号である。
【００７２】
ここで、図１４Ｂに示すように誤差信号ＤＥＲのデータ値が負の値であり符号Ｓが「０」とされているときには、図１３のセレクタ５４３では、ＮＡＮＤゲート５４２の出力信号が選択される。ここで、誤差信号ＤＥＲの符号ビットを除く上位５ビットＤ１３〜Ｄ９のいずれかのビットの論理レベルが「０」とされたときには、ＮＡＮＤゲート５４２の出力信号の論理レベルが「１」とされてセレクタ５４４では、固定データ発生部５４５からの９ビットの固定データ（０）16が選択される。またＮＡＮＤゲート５４２の出力信号の論理レベルが「０」のときには、セレクタ５４４では誤差信号ＤＥＲの下位９ビットの信号が選択される。
【００７３】
また、図１４Ｃに示すように誤差信号ＤＥＲのデータ値が正の値であり符号Ｓが「１」とされているときには、図１３のセレクタ５４３では、ＯＲゲート５４１の出力信号が選択される。ここで、誤差信号ＤＥＲの符号ビットを除く上位５ビットＤ１３〜Ｄ９のいずれかのビットの論理レベルが「１」とされたときには、ＯＲゲート５４１の出力信号の論理レベルが「１」とされてセレクタ５４４では、固定データ発生部５４６からの９ビットの固定データ（１ＦＦ）16が選択される。またＯＲゲート５４２の出力信号の論理レベルが「０」のときには、セレクタ５４４では誤差信号ＤＥＲの下位９ビットの信号が選択される。
【００７４】
このようにして、セレクタ５４４で選択された信号には符号ビットが付加されて、図１４Ｄに示すように１０ビットのデータ信号ＤＴＦとされてセレクタ５４７に供給される。またセレクタ５４７には図１４Ｅに示すデータ信号ＤＴＣが供給されており、データ信号ＤＴＣ、ＤＴＦのいずれかの信号が選択されて制御用誤差信号ＤＥＲＣとされる。
【００７５】
データ切出部５４で得られた制御用誤差信号ＤＥＲＣは、図５に示すようにセレクタ５９に供給される。またセレクタ５９には固定データ発生部６０が接続されており、調整モード時に誤差が「０」であることを示す調整データ信号（２００）16が生成されてセレクタ５９に供給される。このセレクタ５９には、モード切替条件信号ＭＤの最上位ビット、すなわち調整モードに設定するための信号が供給されており、調整モードが選択されているときには固定データ発生部６０で生成された信号が選択される。また調整モードが選択されていないときには、データ切出部５４から供給されたデータ信号が選択される。
【００７６】
セレクタ５９で選択された１０ビットのデータ信号の上位７ビットは比較部６１に供給されると共に、下位３ビットはビット調整部６２に供給される。この下位３ビットの信号は、微調モードであるときに小数点以下の値を示すものである。この比較部６１には検出動作制御部９０からカウント信号ＣＮＴが供給されると共に、ビット調整部６２には検出動作制御部９０からカウント信号ＳＥＣが供給される。
【００７７】
比較部６１では、セレクタ５９で選択されたデータ信号とカウント信号ＣＮＴが比較されて、カウント信号ＣＮＴよりもセレクタ５９で選択されたデータ信号が大きい場合には、出力信号の論理レベルは「１」とされる。この出力信号はＯＲゲート６３に供給されると共にレジスタ６４を介してＡＮＤゲート６５に供給される。
【００７８】
ここで、カウント信号ＣＮＴのカウント値は（０８）16〜（７７）16とされていることから、５７カウント目でカウント信号ＣＮＴのカウント値が（４０）16とされる。また、調整モード時に誤差が「０」であることを示す調整データ信号（２００）16であるときには、調整データ信号（２００）16の下位３ビットは小数点以下を示すものとされるので、整数部のデータ値は（４０）16とされる。
【００７９】
このため、比較部６１の出力信号は５６カウントまで論理レベルが「１」とされると共に、５７カウントからは論理レベルが「０」とされるので、誤差が「０」であるときには、比較部６１の出力信号の論理レベルが「０」の期間と「１」の期間が等しいものとされる。
【００８０】
またビット調整部６２では、セレクタ５９で選択された１０ビットのデータ信号の下位３ビットとカウント信号ＳＥＣに基づいて、図１５で示すように付加信号ＰＵＬが生成される。例えば、微調モードであって１０ビットのデータ信号の小数点以下の値を示す下位３ビットのデータ値が（３）16であるときには、カウント信号ＳＥＣのデータ値が（０）16，（２）16，（５）16とされたときに付加信号ＰＵＬの論理レベルが「１」とされ、その他の場合には「０」とされる。
【００８１】
この付加信号ＰＵＬはＡＮＤゲート６５に供給される。このＡＮＤゲート６５では、レジスタ６４を介して供給された比較部６１の出力信号と付加信号ＰＵＬの論理積を示す信号が生成されてＯＲゲート６３に供給される。ＯＲゲート６３では、比較部６１の出力信号とＡＮＤゲート６５の出力信号の論理和を示す信号が生成されてレジスタ６６を介してパルス幅変調信号ＰＷＭＲとして出力される。このレジスタ６４および６６はクロック信号ＣＫに基づいて駆動されており、付加信号ＰＵＬの論理レベルが「１」とされたときには比較部６１の出力信号の論理レベルが「１」とされる期間が１クロック分長いものとされてパルス幅変調信号ＰＷＭＲが生成される。
【００８２】
このように、微調モードとされてセレクタ５９でデータ信号ＤＴＦが選択されたときには、データ信号ＤＴＦの下位３ビットの信号が誤差信号ＤＥＲの小数点以下の値を示すことから、小数点以下の値に応じて付加信号ＰＵＬの論理レベルが「１」とされる状態が８回のパルス幅変調信号ＰＷＭＲの生成動作に分散される。このため、論理レベルが「１」とされる期間が１クロック分だけ長いものとされたパルス幅変調信号ＰＷＭＲが分散して生成されて、小数点以下のデータを有効に活用することができる。
【００８３】
このようにして生成されたパルス幅変調信号ＰＷＭＲは、制御信号生成部７０Ｒに供給される。ここで、制御信号生成部７０Ｒの構成を図１６に示す。誤差検出部５０Ｒで生成されたパルス幅変調信号ＰＷＭＲは、スイッチ切替制御信号としてスイッチ７０５に供給される。このスイッチ７０５の端子７０５ａは電源供給端子７０１に接続されると共に、端子７０５ｂは接地される。スイッチ７０５の可動端子７０５ｃは抵抗器７０６，７０７を介して演算増幅器７１０の非反転入力端子に接続される。この抵抗器７０７には、スイッチ７０８が並列接続される。また抵抗器７０７と演算増幅器７１０の非反転入力端子の接続点にはコンデンサ７０９の一方の端子が接続され、コンデンサ７０９の他方の端子は接地される。
【００８４】
可変抵抗器７０３の一方の端子は抵抗器７０２を介して電源供給端子７０１に接続されると共に、他方の端子は、抵抗器７０４を介して接地される。この可変抵抗器７０３の可動子は、抵抗器７１１を介して演算増幅器７１０の反転入力端子に接続される。この抵抗器７１１には、スイッチ７１２が並列接続される。
【００８５】
演算増幅器７１０の出力端子と反転入力端子間には、コンデンサ７１３と抵抗器７１４の並列回路が接続される。
【００８６】
スイッチ７０８，７１２のスイッチ制御は、検出動作制御部９０から供給されたモード切替制御信号ＣＦＣによって制御される。
【００８７】
また、検出動作制御部９０から出力されたホールド信号ＣＨＬＤはスイッチ７０５に供給される、このホールド信号ＣＨＬＤによってスイッチ７０５の可動端子７０５ｃがハイインピーダンス状態とされる。
【００８８】
この制御信号生成部７０Ｒでは、誤差検出部５０Ｒで誤差が一定であるときに、演算増幅器７１０から出力される制御信号ＳＥＲの信号レベルは、ドリフトを生じることなく一定であることが望ましい。このため、誤差検出部５０Ｒで誤差を「０」としてパルス幅変調信号ＰＷＭＲのデューティ比を５０％として演算増幅器７１０の非反転入力端子に一定の電圧を供給すると共に、可変抵抗器７０３によって演算増幅器７１０の反転入力端子に供給される電圧を可変して、演算増幅器７１０の出力がドリフトを生じることなく一定とされて定常偏差が生じないように調整される。
【００８９】
ところで、誤差検出部５０Ｒでは粗調モードでは図１４Ｅに示すように符号ビットと上位９ビットのデータが用いられると共に、微調モードでは図１４Ｄに示すように符号ビットと下位９ビットのデータが用いられるので、粗調モードと微調モードでは利得が３２倍異なるものとされる。このように、開ループ利得が３２倍変わると、応答特性が著しく変化し安定性を確保することが困難になるため、制御信号生成部７０Ｒで利得の切り替えが行われる。
【００９０】
ここで、図１７を使用して制御信号生成部７０Ｒの抵抗器およびコンデンサの定数の設定について説明する。
【００９１】
図１７の積分器の交流伝達特性は式１で示される。この式１において、ｖ2は図１６に示す可変抵抗器７０３から供給される電圧に相当するものであり直流電圧であることから「ｖ2＝０」とされて式１は式２とされる。この式２で利得が「１」とされるのは式３の条件を満たすときである。
【００９２】
【数１】
【００９３】
この場合、良好な安定性を得ると共にリップルの影響を除去できるように、コンデンサＣ１，Ｃ２および抵抗器Ｒ１，Ｒ２は式４の条件を満たすように定数が設定される。また式４の条件を満たすように定数が設定されることから式２は式５とされる。
【００９４】
【数２】
【００９５】
なお、式５においてＣ＝Ｃ１＝Ｃ２，Ｒ＝Ｒ１＝Ｒ２とされる。
【００９６】
また、誤差検出部５０Ｒでは、水平走査周波数ｆHの８倍の周波数でパルス幅変調信号ＰＷＭＲが生成されていることから「ω＝２π×８ｆH」とされる。
【００９７】
さらに、Ａ／Ｄ変換器３５Ｒから出力される赤色撮像データ信号ＤＲは（２，８，２）の１２ビットの信号であり、１／（２）12の振幅とすることでリップルを１digit以下とすることができる。このため、式６からコンデンサＣと抵抗器Ｒは式７を満たすように設定される。
【００９８】
【数３】
【００９９】
このようにして、抵抗器およびコンデンサの定数の設定が行われた制御信号生成部７０Ｒでは、基準信号ＲＦと平均値信号ＤＲＢの誤差を示す誤差信号ＤＥＲに基づいてデューティ比が可変されるパルス幅変調信号ＰＷＭＲによって、スイッチ７０５の切替動作が制御される。このため、誤差に応じて演算増幅器７１０の非反転入力端子の端子電圧が可変される。
【０１００】
また、誤差検出部５０から供給されるパルス幅変調信号ＰＷＭＲは、粗調モードのときに１５ビットの誤差信号ＤＥＲから符号ビットを除く上位９ビットのデータ信号に基づいて生成されると共に、微調モードのときに下位９ビットのデータ信号に基づいて生成される。このため、微調モードと粗調モードでは利得が３２倍異なるものとされる。
【０１０１】
ここで、モード切替制御信号ＣＦＣの論理レベルが微調モードを示す「０」であるときには、スイッチ７０８，７１２がオフ状態とされる。また、粗調モードを示す「１」であるときには、スイッチ７０８がオン状態とされて抵抗器７０７が短絡されると共に、スイッチ７１２がオン状態とされて抵抗器７１１が短絡されて、微調モードの場合よりも制御信号生成部７０Ｒの利得が３２倍に高められる。
【０１０２】
このため、演算増幅器７１０から出力される制御信号ＳＥＲの信号レベルは、基準信号ＲＦと平均値信号ＤＲＢの誤差に応じて連続して可変される。この制御信号ＳＲＣがレベル可変部３０Ｒに供給されることにより赤色撮像信号ＳＲの信号レベルが制御されて、Ａ／Ｄ変換器３５Ｒから出力される赤色撮像データ信号ＤＲを所定の信号レベルにクランプすることができる。
【０１０３】
また、フラッシュ等によって過大な光が入射されたときには、ホールド信号ＣＨＬＤによってスイッチ７０５の可動端子７０５ｃがハイインピーダンス状態とされる。このため、演算増幅器７１０の非反転入力端子の電圧が保持されて、演算増幅器７１０から出力される制御信号ＳＥＲの信号レベルは一定とされると共に、３垂直走査期間経過後には、パルス幅変調信号ＰＷＭＲに基づいて制御信号ＳＥＲの信号レベルが可変されるので、過大な光の入射終了後、直ちに高品質の画像を得ることができる。
【０１０４】
なお、緑色撮像信号ＳＧおよび青色撮像信号ＳＢの信号レベルもレベル可変部３０Ｇ，３０Ｂによって制御されて、Ａ／Ｄ変換器３５Ｇ，３５Ｂから出力される緑色撮像データ信号ＤＧや青色撮像データ信号ＤＢも所定の信号レベルにクランプされる。
【０１０５】
このように、上述の実施の形態によれば、誤差検出部５０Ｒ，５０Ｇ，５０Ｂでは、レベル検出部４０Ｒ，４０Ｇ，４０Ｂで得られた小数点以下のデータを有する光学的黒レベルの画素区間の平均値信号と基準信号から誤差信号を得るものとして、この小数点以下のデータを有する基準信号ＲＦと平均値信号ＤＲＢが一致するように制御することにより、小数点以内の誤差での追従動作を行うことができるので、小数点以下のデータを用いることなく基準信号ＲＦと平均値信号ＤＲＢが一致するように制御した場合のように整数部の最下位ビットの変動によって制御動作が収束しないような問題を生ずることがない。
【０１０６】
また、平均値信号と基準信号の誤差を示す誤差信号に応じてパルス幅制御信号が生成されて、このパルス幅制御信号に基づいて撮像信号ＳＲ，ＳＧ，ＳＢの信号レベルが映像期間中制御されるので、端子数が少なくとも線形フィードバッククランプ処理を行うことができる。また、パルス幅制御信号が映像期間中に例えば８回生成されて、フィードバッククランプ処理の基本周波数が見かけ上、高いものとされるので、クランプ処理による影響が表示画面上に顕著に表されることを防止できる。さらに、小数点以下の誤差信号の信号レベルに応じてパルス幅制御信号のパルス幅が１クロック分だけ制御されると共に、パルス幅が制御されるパルス幅制御信号は、８回のパルス幅制御信号のいずれかに分散して設定されるので、Ａ／Ｄ変換器から出力される三原色撮像データ信号の最小ビット以下の精度でクランプ処理を収束させることができる。
【０１０７】
さらに、誤差信号の信号レベルに応じて粗調モードと微調モードが切り替えられるので、パルス幅制御信号で表現できる精度を有効に使用することができる。ここで、粗調モードから微調モードに切り替えが行われる第１の誤差信号の信号レベルは、微調モードから粗調モードに切り替えが行われる第２の誤差信号の信号レベルよりも小さいものとされて、粗調モードと微調モードがヒステリシス特性を持って行われると共に、粗調モードから微調モードへの切り替えは、各色の誤差信号の信号レベルが第１の信号レベルよりも小さく、また所定の垂直走査期間中、連続して第１の信号レベルよりも小さいときに行われると共に、微調モードから粗調モードへの切り替えは、各色の誤差信号の信号レベルのいずれか１つが第２の信号レベルよりも大きくされたときに直ちに行われるので、安定した切り替え動作を行うことができる。
【０１０８】
さらに、微調モードとされているときに、フラッシュ等によって過大な光が入射されて、各色の誤差信号のいずれか１つの信号レベルが第２の信号レベルよりも大きい第３の信号レベルを超えた場合、例えば誤差信号の信号レベルが飽和したときには、この時の誤差信号に基づくフィードバッククランプ処理を行うことなく、過大な光が入射される前の状態が所定期間保持されてクランプ処理動作が大きく変動されることがない。このため、過大な光の入射が終了した後、直ちに高品質の画像を得ることができる。
【０１０９】
なお、上述の実施の形態では、撮像信号を所定の信号レベルにクランプする場合について説明したが、撮像信号に限らず例えば映像信号等を所定の信号レベルにクランプする場合についても容易に適用できる。
【０１１０】
【発明の効果】
以上のように、この発明によれば、目標値を示すディジタルの基準信号と例えばディジタル信号に変換された撮像信号の所定区間の信号レベルの誤差が検出されて、この誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいてアナログの制御信号を生成する粗調モードと下位側の所定数ビットに基づいてアナログの制御信号を生成する微調モードが、誤差の大きさに応じて切り替えられる。このようにして生成された制御信号に基づきディジタル変換前のアナログの撮像信号の信号レベルが可変されるので、精度良く線形フィードバッククランプ処理を行うことができる。
【０１１１】
また、粗調モードから微調モードの切り替えは、例えば三原色の誤差信号が全て第１の信号レベルよりも所定期間小さいものとされたときに行われ、微調モードから粗調モードへの切り替えは三原色の誤差信号のいずれか１つが第２の信号レベルよりも大きいものとされたときに直ちに行われる。ここで、第２の信号レベルは第１の信号レベルと等しいかあるいは第１の信号レベルよりも大きいものとされる。また微調モードのときには誤差信号の下位側ビットに基づいてパルス幅変調信号が生成されると共に、粗調モードのときには誤差信号の上位側ビットに基づいてパルス幅変調信号が生成される。このため、安定したモード切り替え動作を行うことができる。
【０１１２】
また、微調モード時に例えばフラッシュ等によって誤差信号が第２の信号レベルよりも大きい第３の信号レベルを超えた場合、例えば誤差信号が飽和した場合には、誤差信号が大きくされる前の制御信号の信号レベルが所定期間保持されるので、過大な光の入射が終了した後、直ちに高品質の画像を得ることができる。
【図面の簡単な説明】
【図１】撮像装置の構成を示す図である。
【図２】クランプ部２０の構成を示す図である。
【図３】平均値信号ＤＲＢの生成と基準信号ＲＦを示す図である。
【図４】ダイナミックレンジの拡張と分解能の改善例を示す図である。
【図５】誤差検出部５０Ｒの構成を示す図である。
【図６】検出動作制御部９０の構成を示す図である。
【図７】モード制御信号ＭＤＣの変換動作を示す図である。
【図８】粗調モード切替判定部５６の構成を示す図である。
【図９】粗調モード切替判定部５６および微調モード切替判定部５７の動作を示す図である。
【図１０】モード切替制御部９４の構成を示す図である。
【図１１】カウンタ部９８の構成を示す図である。
【図１２】カウンタ部９８の出力信号を示す図である。
【図１３】データ切出部５４の構成を示す図である。
【図１４】データ切出部５４の動作を示す図である。
【図１５】付加信号ＰＵＬの生成を示す図である。
【図１６】制御信号生成部７０Ｒの構成を示す図である。
【図１７】積分器の構成を示す図である。
【符号の説明】
１０Ｒ，１０Ｇ，１０Ｂ・・・ＣＣＤイメージセンサ、２０・・・クランプ部、２５・・・ディジタル信号処理部、３０Ｒ，３０Ｇ，３０Ｂ・・・レベル可変部、３５Ｒ，３５Ｇ，３５Ｂ・・・Ａ／Ｄ変換部、４０Ｒ，４０Ｇ，４０Ｂ・・・レベル検出部、５０Ｒ，５０Ｇ，５０Ｂ・・・誤差検出部、７０Ｒ，７０Ｇ，７０Ｂ・・・制御信号生成部、９０・・・検出動作制御部、１１０・・・クランプ動作設定部
【発明の属する技術分野】
この発明は、クランプ回路およびそれを用いた撮像装置に関する。詳しくは、目標値を示す基準信号と例えば撮像信号の信号レベルの誤差を検出し、この誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、制御信号の生成を行い、この制御信号によってアナログの撮像信号の信号レベルを制御することで、精度良く線形フィードバッククランプ処理を行うものである。
【０００２】
【従来の技術】
従来、例えば撮像装置においては、撮像素子から得られる撮像信号の信号レベルがフィードバッククランプ回路で所定のレベルに制御されたのち、リニアマトリクス処理や、ガンマ補正、およびニー補正等の処理がなされて映像信号が生成される。
【０００３】
このフィードバッククランプ回路では、撮像素子から得られるアナログ撮像信号がディジタル化されて、ディジタル化された撮像信号と基準レベルを示すディジタルコード信号とが減算されて誤差信号が生成される。この誤差信号がアナログ化されると共に積分されてアナログ撮像信号に供給されることにより、撮像信号の信号レベルが所定の信号レベルに制御される。
【０００４】
【発明が解決しようとする課題】
ところで、フィードバッククランプ回路で精度良く線形フィードバッククランプを行うものとした場合、誤差信号は例えば８〜１２ビット程度の語長が必要とされるので、集積回路化したときに端子数が多くなることから実現が困難であった。
【０００５】
このため、ディジタル化された撮像信号と基準レベルを比較して、撮像信号が基準レベルを上回るか下回るかを示すフラグ信号を設定し、このフラグ信号を用いてフィードバッククランプ処理が行われる。しかし、このようなフィードバッククランプ処理では、フラグ信号に基づき例えばディジタルの撮像信号の最下位ビット（ＬＳＢ）が変動されて撮像信号の信号レベルが収束されない。
【０００６】
また、フラグ信号に基づく撮像信号の信号レベルの変動を抑えて信号レベルを収束させるものとすると、収束に時間を要することから電源投入時の動作の立ち上がりに時間を要してしまう。また、撮影動作中に撮像信号の信号レベルが基準レベルよりも大きく異なった場合には、収束に時間を要するので所望の撮像画像が得られるまで長い時間が必要とされてしまう。
【０００７】
そこで、この発明では、安定して精度の良好な線形フィードバッククランプ処理を行うことができるクランプ回路およびそれを用いた撮像装置を提供するものである。
【０００８】
【課題を解決するための手段】
上述した課題を解決するため、この発明に係るクランプ回路およびそれを用いた撮像装置では、撮像信号等のアナログ入力信号の信号レベルを可変するレベル可変部と、レベル可変部の出力信号をディジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、目標値を示すディジタルの基準信号とレベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、制御手段で生成された制御信号をレベル可変部に供給して、レベル可変部から出力される信号を制御信号に基づいてクランプされた信号レベルに制御するクランプ回路や撮像装置において、制御手段では、誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを誤差信号の信号レベルに基づいて切り替えて、制御信号を生成するものである。
【０００９】
この発明においては、目標値を示すディジタルの基準信号と例えばディジタル信号に変換された撮像信号の所定区間の信号レベルの誤差が検出される。ここで、誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいてアナログの制御信号を生成する粗調モードと下位側の所定数ビットに基づいてアナログの制御信号を生成する微調モードが誤差の大きさに応じて切り替えられる。粗調モードから微調モードの切り替えは、例えば三原色の誤差信号が全て第１の信号レベルよりも所定期間小さいものとされたときに行われ、微調モードから粗調モードへの切り替えは三原色の誤差信号のいずれか１つが第２の信号レベルよりも大きいものとされたときに直ちに行われる。ここで、第２の信号レベルは第１の信号レベルよりと等しいかあるいは第１の信号レベルよりも大きいものとされる。また、微調モード時に例えばフラッシュ等によって誤差信号が第３の信号レベルよりも大きくされた場合、例えば誤差信号の信号レベルが飽和した場合には、誤差信号が大きくされる前の制御信号の信号レベルが所定期間保持される。このようにして生成されたアナログ制御信号に基づきディジタル変換前のアナログの撮像信号の信号レベルが可変されてクランプ処理が行われる。
【００１０】
【発明の実施の形態】
この発明の一実施態様を図面を参照して詳細に説明する。図１は撮像装置の構成を示している。この撮像装置では、３個の固体撮像素子（以下はＣＣＤイメージセンサ）１０Ｒ，１０Ｂ，１０Ｇが使用され、それらより三原色信号の撮像信号ＳＲ，ＳＧ，ＳＢが得られるようになされている。この三原色撮像信号ＳＲ，ＳＧ，ＳＢは、クランプ部２０に供給されて所定の信号レベルにクランプされると共にディジタルの三原色撮像データ信号ＤＲ，ＤＧ，ＤＢとされる。この三原色撮像データ信号ＤＲ，ＤＧ，ＤＢはディジタル信号処理部２５に供給される。
【００１１】
ディジタル信号処理部２５では、三原色撮像データ信号ＤＲ，ＤＧ，ＤＢを用いてリニアマトリクス処理やγ補正、ニー補正等が行われたのち、Ｙ／Ｃマトリクス処理によって輝度信号Ｙや色差信号Ｃｒ，Ｃｂ等が生成されて出力される。
【００１２】
ここで、図２を用いてクランプ部２０について説明する。なお図２において、三原色撮像信号ＳＲ，ＳＧ，ＳＢはクランプ部２０で同様に処理されて三原色撮像データ信号ＤＲ，ＤＧ，ＤＢとされることから、赤色撮像信号ＳＲの処理について説明を行い、緑色撮像信号ＳＧおよび青色撮像信号ＳＢについての説明は省略する。
【００１３】
赤色撮像信号ＳＲはレベル可変部３０Ｒに供給される。レベル可変部３０Ｒには、後述する制御信号生成部７０Ｒより制御信号ＳＲＣが供給されており、この制御信号ＳＲＣに応じて赤色撮像信号ＳＲの信号レベルが可変される。例えば、赤色撮像信号ＳＲから制御信号ＳＲＣが減算されて赤色撮像信号ＳＲの信号レベルが可変される。レベル可変部３０Ｒで信号レベルが可変された赤色撮像信号ＳＲは、Ａ／Ｄ変換部３５Ｒによってディジタルの赤色撮像データ信号ＤＲとされてレベル検出部４０Ｒに供給される。また、赤色撮像データ信号ＤＲは図１に示すディジタル信号処理部２５に供給される。
【００１４】
レベル検出部４０Ｒでは、赤色撮像データ信号ＤＲからＣＣＤイメージセンサ１０Ｒの光学的黒レベルの画素区間に対応する信号がサンプリングされると共にサンプリングされた信号の平均値が算出されて平均値信号ＤＲＢが生成される。
【００１５】
ここで、赤色撮像データ信号ＤＲは、例えば図３Ａに示すように８ビットで量子化された信号Ｄｒのビット数が追加されて、図３Ｂに示すようにダイナミックレンジの拡張と分解能の改善が行われた（２，８，２）ビット変換後の１２ビットのデータ信号であるものとする。この場合、信号Ｄｒが図４Ａに示すように０％の信号が（１６）10とされ１００％の信号が（２３５）10とされる信号であるときには、赤色撮像データ信号ＤＲは、図４Ｂに示すように０％の信号が（６４）10とされ１００％の信号が（３５６８）10とされる。
【００１６】
この赤色撮像データ信号ＤＲから算出された平均値信号ＤＲＢは、図３Ｃに示すように小数点以下のデータを示す３ビットの信号が付加されて、（１，８，５）ビット変換されたデータ信号とされる。なお、平均値信号ＤＲＢは黒レベルの平均値を示すことから、ビット数を削減するためにダイナミックレンジの拡張のための最上位ビット（ＭＳＢ）がクリップされる。この平均値信号ＤＲＢは制御手段を構成する誤差検出部５０Ｒに供給される。なお、赤色撮像信号ＳＲと赤色撮像データ信号ＤＲに対する制御手段は、誤差検出部５０Ｒと後述する制御信号生成部７０Ｒ、検出動作制御部９０およびクランプ動作設定部１１０で構成される。
【００１７】
次に誤差検出部５０Ｒの構成を図５に示す。レベル検出部４０Ｒで得られた平均値信号ＤＲＢは、データ演算部５１に供給される。また誤差検出部５０Ｒには、図２に示すクランプ動作設定部１１０から基準信号ＲＦが供給される。この基準信号ＲＦは、例えば黒レベルの基準を示す１１ビットのデータであり、図３Ｄに示すようにデータ値が（０１００００００１００）2とされる。この基準信号ＲＦでは、平均値信号ＤＲＢと対応させて下位３ビットで小数点以下のデータを示すものとされる。ここで、基準信号ＲＦの下位３ビットは（１００）であるので、小数点以下のデータは（０．５）10を示している。また下位３ビットを除く８ビットのデータは（６４）10を示している。
【００１８】
このように、基準信号ＲＦは（６４．５）10に設定されることから、この基準信号ＲＦと平均値信号ＤＲＢが一致するように制御することにより、小数点以内の誤差での追従動作を行うことができる。このため、小数点以下のデータを用いることなく基準信号ＲＦに平均値信号ＤＲＢの信号レベルが一致するように制御した場合、整数部の最下位ビットが変動されて制御動作が収束しないような問題を生ずることを防止できる。
【００１９】
この基準信号ＲＦは、インバータ５２を介してデータ演算部５１に供給される。このとき、インバータ５２で論理反転された基準信号ＲＦにビット付加部５３から３ビットのデータ（１１１）2が最上位ビット側に付加されて、平均値信号ＤＲＢのビット数と等しい１４ビットのデータ信号とされる。この１４ビットのデータ信号とされた基準信号ＲＦはデータ演算部５１に供給される。
【００２０】
データ演算部５１では、平均値信号ＤＲＢと符号反転された基準信号が加算されると共に１ビットが付加されて、オフセットバイナリーの１５ビットの誤差信号ＤＥＲが算出される。この誤差信号ＤＥＲは、データ切出部５４に供給される。また、誤差信号ＤＥＲの上位８ビットのデータは、Ｅxclusive−ＮＯＲゲート（以下「ＥＸ−ＮＯＲゲート」という）５５に供給されて絶対値を示すデータ信号が生成される。すなわち、ＥＸ−ＮＯＲゲート５５では、符号を示す最上位ビットと他の７ビットの信号の排他論理和が算出されると共に論理反転されて絶対値データ信号ＡＢＲが生成される。
【００２１】
ＥＸ−ＮＯＲゲート５５の絶対値データ信号ＡＢＲは粗調モード切替判定部５６と微調モード切替判定部５７に供給されると共に、絶対値データ信号ＡＢＲの上位２ビットの信号はＡＮＤゲート５８に供給される。ここで、絶対値データ信号ＡＢＲの信号レベルが大きい場合には、ＡＮＤゲート５８の出力は論理レベル「１」とされる。すなわち、被写体等に例えばフラッシュが照射されて誤差信号ＤＥＲの信号レベルが大きくされた場合には、フラッシュ検出信号ＨＵＲの論理レベルが「１」とされる。このＡＮＤゲート５８の出力信号はフラッシュ検出信号ＨＵＲとして図２に示す検出動作制御部９０に供給される。
【００２２】
この検出動作制御部９０からは、例えば９ビットのモード切替条件信号ＭＤが供給される。このモード切替条件信号ＭＤの最上位ビットは、フィードバッククランプ処理動作が正しく行われるように、後述する制御信号生成部７０Ｒを調整するための調整モード設定用のビットとされている。この最上位ビットの信号はセレクタ５９に供給される。また最上位ビットを除く上位４ビットの信号は粗調モード切替判定部５６に供給されると共に、下位４ビットの信号は微調モード切替判定部５７に供給される。
【００２３】
ここで、検出動作制御部９０の構成を図６に示す。図６において、図２のクランプ動作設定部１１０からは、４ビットのモード制御信号ＭＤＣがモードエンコーダ１０１に供給される。このモードエンコーダ１０１では、図７に示すようにモード制御信号ＭＤＣが８ビットのモード切替条件信号ＭＤに変換されて出力される。例えばモード制御信号ＭＤＣが（０）16のときにはモード切替条件信号ＭＤは（００００００００）2とされる。またモード制御信号ＭＤＣが（Ｅ）16のときにはモード切替条件信号ＭＤは（１１１１１１１１）2とされる。なお、モード制御信号ＭＤＣが（Ｆ）16のときには（Ｅ）16と同様にモード切替条件信号ＭＤは（１１１１１１１１）2とされる。このモード切替条件信号ＭＤには、調整モード設定用のビット信号ＡＤＪが最上位ビット側に付加されて９ビットのモード切替条件信号ＭＤとされる。
【００２４】
クランプ部２０ではフィードバッククランプ処理動作が粗調モードと微調モードで切り替えて行われるものであり、微調モードから粗調モードへの切替は、粗調モード切替判定部５６の判定結果を利用して行われる。また粗調モードから微調モードへの切替は、微調モード切替判定部５７の判定結果を利用して行われる。
【００２５】
この粗調モード切替判定部５６は図８に示す構成とされる。絶対値データ信号ＡＢＲの下位側から４ビットのデータ信号が順にＡＮＤゲート５６１〜５６４に供給されると共に、上位３ビットの信号はＯＲゲート５６５に供給される。またＡＮＤゲート５６１〜５６４には、モード切替条件信号ＭＤの上位４ビットの下位側からデータ信号が順にＡＮＤゲート５６１〜５６４に供給される。ＡＮＤゲート５６１〜５６４からは、絶対値データ信号ＡＢＲとモード切替条件信号ＭＤの論理積信号がＯＲゲート５６５に出力される。また、ＯＲゲート５６５からは、絶対値データ信号ＡＢＲの上位３ビットのデータ信号とＡＮＤゲート５６１〜５６４の出力信号との論理和信号が粗調モード切替信号ＦＣＲとして出力される。
【００２６】
微調モード切替判定部５７も粗調モード切替判定部５６と同様に構成されており、絶対値データ信号ＡＢＲとモード切替条件信号ＭＤの下位４ビットのデータ信号に基づき微調モード切替信号ＣＦＲが生成されて出力される。
【００２７】
このため、モード切替条件信号ＭＤのビットが論理レベル「０」であるときには、対応する絶対値データ信号ＡＢＲがマスキングされて、絶対値データ信号ＡＢＲの上位３ビットとモード切替条件信号ＭＤによってマスキングされていないビットの論理和から粗調モード切替信号ＦＣＲおよび微調モード切替信号ＣＦＲが生成される。
【００２８】
ここで、絶対値データ信号ＡＢＲが信号レベルが大きく、粗調モード切替判定部５６で絶対値データ信号ＡＢＲの上位３ビットとマスキングされていないビットに「１」が生じたときには、粗調モード切替信号ＦＣＲの論理レベルが「１」とされて、微調モードから粗調モードへの切り替えが必要と判定される。
【００２９】
また、絶対値データ信号ＡＢＲが信号レベルが小さく、微調モード切替判定部５７で絶対値データ信号ＡＢＲの上位３ビットとマスキングされていないビットが全て「０」とされたときには、微調モード切替信号ＣＦＲの論理レベルが「０」とされて、粗調モードから微調モードへの切り替えが可能と判定される。
【００３０】
さらに、微調モードから粗調モードへの切り替え、および粗調モードから微調モードへの切り替えの判定条件は、クランプ動作設定部１１０から供給されたモード制御信号ＭＤＣに基づくモード切替条件信号ＭＤによって図９に示すように設定される。
【００３１】
例えば図９Ａに示すようにモード切替条件信号ＭＤが（００００００００）2であるときには、粗調モード切替判定部５６および微調モード切替判定部５７では、図の斜線で示すように絶対値データ信号ＡＢＲの下位４ビットがマスキングされて、上位３ビットに基づき粗調モード切替信号ＦＣＲおよび微調モード切替信号ＣＦＲが生成される。またモード切替条件信号ＭＤが（００００１０００）2であるときには、粗調モード切替判定部５６で絶対値データ信号ＡＢＲの下位４ビットおよび微調モード切替判定部５７で絶対値データ信号ＡＢＲの下位３ビットがマスキングされる。このため、絶対値データ信号ＡＢＲの上位３ビットの信号に基づき粗調モード切替信号ＦＣＲが生成されると共に、絶対値データ信号ＡＢＲの上位４ビットの信号に基づき微調モード切替信号ＣＦＲが生成される。以下同様にモード切替条件信号ＭＤによって、絶対値データ信号ＡＢＲのマスキングされるビットが制御される。
【００３２】
ここで、粗調モード切替判定部５６と微調モード切替判定部５７では、マスキングされるビットが等しいか、あるいは微調モード切替判定部５７でマスキングされるビットが粗調モード切替判定部５６でマスキングされるビットよりも小さいものとされる。
【００３３】
このため、粗調モードから微調モードへの切り替えが行われる絶対値データ信号ＡＢＲの信号レベルは微調モードから粗調モードへの切り替えが行われる絶対値データ信号ＡＢＲの信号レベルよりも信号レベルが等しいかあるいは小さいときに行われるので、例えば図９Ｊに示すようにモード切り替えにヒステリシス特性を持たせることができることから、安定したモード切替動作を行うことができる。
【００３４】
このように、誤差検出部５０Ｒで生成された粗調モード切替信号ＦＣＲと微調モード切替信号ＣＦＲおよびフラッシュ検出信号ＨＵＲは、図６に示す検出動作制御部９０のＯＲゲート９１，９２，９３に供給される。また図２に示す誤差検出部５０Ｇ，５０Ｂでも誤差検出部５０Ｒと同様にして粗調モード切替信号ＦＣＧ，ＦＣＢと微調モード切替信号ＣＦＧ，ＣＦＢおよびフラッシュ検出信号ＨＵＧ，ＨＵＢが生成されて、図６に示す検出動作制御部９０のＯＲゲート９１，９２，９３に供給される。
【００３５】
このＯＲゲート９１，９２，９３での論理和信号は、粗調モード切替信号ＦＣＴ，微調モード切替信号ＣＦＴ，フラッシュ検出信号ＨＵＴとしてモード切替制御部９４に供給される。
【００３６】
モード切替制御部９４には、図２に示すクランプ動作設定部１１０から１垂直走査期間中に１回だけ１クロック幅のパルスを生ずる垂直期間信号ＤＶＤと、フラッシュ等により光量が急激に増加した場合にクランプ動作を一時停止させるフラッシュ対策モードを有効とするか否かを示すフラッシュイネーブル信号ＦＬＥＮが供給される。なお、１クロックは三原色撮像データ信号ＤＲ，ＤＧ，ＤＢのクロック信号ＣＫの１周期期間である。また、撮像信号の光学的黒レベルの画素区間の終了を示すストローブ信号ＳＴＢがレジスタ９５，９６を介してスタート信号ＳＴＲとして供給される。なお、スタート信号ＳＴＲは、レジスタ９７を介してカウンタ部９８にも供給される。またレジスタ９５，９６，９７はクロック信号ＣＫに基づいて駆動される。さらに、モード切替制御部９４には電源投入時に動作を初期状態にリセットするためのリセット信号ＲＳＴが供給される。このリセット信号ＲＳＴは、カウンタ部９８にも供給される。
【００３７】
ここで、モード切替制御部９４の構成を図１０に示す。粗調モード切替信号ＦＣＴはＯＲゲート９４１に供給される。このＯＲゲート９４１には、リセット信号ＲＳＴが供給されており、ＯＲゲート９４１の出力信号は、ＲＳフリップフロップ９４２のＳ入力端子に供給される。
【００３８】
このため、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからの粗調モード切替信号ＦＣＲ，ＦＣＧ，ＦＣＢのいずれかの論理レベルが「１」とされたとき、あるいはリセット動作が行われてリセット信号ＲＳＴが論理レベル「１」とされたときには、ＲＳフリップフロップ９４２のＱ出力端子から出力されるモード切替制御信号ＣＦＣは論理レベル「１」とされる。なお、後述するようにモード切替制御信号ＣＦＣが論理レベル「１」とされたときには粗調モード動作が選択され、「０」とされたときには微調モード動作が選択される。
【００３９】
微調モード切替信号ＣＦＴはＯＲゲート９４３に供給される。このＯＲゲート９４３には、リセット信号ＲＳＴが供給されており、ＯＲゲート９４３の出力信号は、カウンタ９４４のＣＬＲ（クリア）端子に供給される。また垂直期間信号ＤＶＤは、ＡＮＤゲート９４６，９４８に供給される。ＡＮＤゲート９４６にはカウンタ９４４のＱ出力端子から出力される信号が論理反転されて供給される。このＡＮＤゲート９４６の出力信号はカウンタ９４４のＥＮ（イネーブル）端子に供給される。
【００４０】
カウンタ９４４のＱ出力端子から出力される信号はＡＮＤゲート９４５に供給される。またＡＮＤゲート９４５にはスタート信号ＳＴＲが供給されており、ＡＮＤゲート９４５の出力信号は、フリップフロップ９４２のＲ入力端子に供給される。
【００４１】
このカウンタ９４４では、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからの微調モード切替信号ＣＦＲ，ＣＦＧ，ＣＦＢが全て論理レベル「０」とされると共に、リセット動作が終了されてリセット信号ＲＳＴの論理レベルが「０」とされて、ＥＮ端子が論理レベル「１」とされたときに、図示しないクロック信号ＣＫに基づいてカウントが行われる。なお、ＥＮ端子の論理レベルが「０」とされたときにはカウント値が保持される。
【００４２】
ここで、Ｑ出力端子から出力される２ビットの出力信号の上位ビット信号が論理反転されてＡＮＤゲート９４６に供給されるので、微調モード切替信号ＣＦＲ，ＣＦＧ，ＣＦＢが全て論理レベル「０」とされて、微調モード切替信号ＣＦＴが論理レベル「０」とされたときに垂直期間信号ＤＶＤによってＥＮ端子が制御されて、１垂直走査期間毎にカウンタ９４４のカウント値が増加される。ここで、２垂直走査期間経過したときに、Ｑ出力端子から出力される２ビットの出力信号の上位ビット信号が論理レベル「１」とされるので、ＥＮ端子が論理レベル「０」されてカウントが停止される。また、このときスタート信号ＳＴＲの論理レベルが「１」とされるとＲＳフリップフロップ９４２のＲ入力端子の論理レベルが「１」とされて、ＲＳフリップフロップ９４２のＱ出力端子から出力されるモード切替制御信号ＣＦＣの論理レベルは「０」とされる。
【００４３】
このように、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからの粗調モード切替信号ＦＣＲ，ＦＣＧ，ＦＣＢのいずれかの論理レベルが「１」とされたとき、あるいはリセット動作が行われてリセット信号ＲＳＴが論理レベル「１」とされたときには、直ちにモード切替制御信号ＣＦＣが論理レベル「１」とされる。また、微調モード切替信号ＣＦＲ，ＣＦＧ，ＣＦＢが全て論理レベル「０」とされる期間が２垂直走査期間経過したときには、次の垂直走査期間でモード切替制御信号ＣＦＣの論理レベルは「０」とされる。なお、後述するように、モード切替制御信号ＣＦＣの論理レベルが「１」とされたときには粗調モードに設定され、「０」とされたときには微調モードに設定される。
【００４４】
フラッシュ検出信号ＨＵＴは、ＡＮＤゲート９４８に供給されると共に、ＡＮＤゲート９４８にはＲＳフリップフロップ９４２のＱバー出力端子された信号が供給されて、ＡＮＤゲート９４８の出力信号は、カウンタ９５１のＣＬＲ（クリア）端子に供給される。フラッシュイネーブル信号ＦＬＥＮは論理反転されてＯＲゲート９４７に供給される。このＯＲゲート９４７にはリセット信号ＲＳＴが供給される。ＯＲゲート９４７の出力信号はカウンタ９５１のＬＤ（ロード）端子に供給される。垂直期間信号ＤＶＤはＡＮＤゲート９４９に供給される。このＡＮＤゲート９４９には後述するＡＮＤゲート９５２の出力信号が論理反転されて供給される。ＡＮＤゲート９４９の出力信号はカウンタ９５１のＥＮ（イネーブル）端子に供給される。またカウンタ９５１のＤＩＮ（データ入力）端子には固定データ発生部９５０から固定データ（１１）2が供給される。
【００４５】
カウンタ９５１のＱ出力端子から出力される２ビットの出力信号は、ＡＮＤゲート９５２に供給されて、上位ビットと下位ビットの信号の論理積信号が生成される。この論理積信号であるＡＮＤゲート９５２の出力信号は、論理反転されてＡＮＤゲート９４９に供給される。またインバータ９５３で論理反転されてフラッシュ信号ＦＬＳとして出力される。
【００４６】
ここで、フラッシュイネーブル信号ＦＬＥＮの論理レベルが「０」とされているとき、あるいはリセット動作が行われてリセット信号ＲＳＴの論理レベルが「１」とされているときには、ＬＤ端子の論理レベルは「１」とされる。この場合、カウンタ９５１では固定データ発生部９５０から供給された固定データがＱ出力端子から出力される。ここで、固定データが（１１）2であるので、フラッシュ信号ＦＬＳの論理レベルは「０」とされる。
【００４７】
次に、フラッシュイネーブル信号ＦＬＥＮの論理レベルが「１」とされると共に、リセット動作が終了されてリセット信号ＲＳＴの論理レベルが「０」とされたとき、すなわちＬＤ端子の論理レベルが「０」とされている場合について説明する。
【００４８】
ＲＳフリップフロップ９４２のＱ出力端子から出力されるモード切替制御信号ＣＦＣの論理レベルが「０」とされて微調モードが選択されるときには、Ｑバー出力端子の論理レベルは「１」とされる。このとき、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからのフラッシュ検出信号ＨＵＲ，ＨＵＧ，ＨＵＢの論理レベルがいずれか「１」とされてフラッシュ検出信号ＨＵＴの論理レベルが「１」とされると、カウンタ９５１のＣＬＲ端子の論理レベルが「１」とされて、Ｑ出力端子から出力される出力信号の論理レベルは「０」とされる。このためＡＮＤゲート９５２の出力信号の論理レベルが「０」とされると共に、この出力信号が論理反転されてＡＮＤゲート９４９に供給される。このとき、垂直期間信号ＤＶＤの論理レベルが「１」とされてＥＮ端子の論理レベルが「１」とされると、カウンタ９５１でカウントが行われ、ＥＮ端子の論理レベルが「０」とされるとカウント値が保持される。なお、このカウンタ９５１のカウント動作は図示しないクロック信号ＣＫに基づいて行われる。
【００４９】
ここで、カウント値が（３）10、すなわち３垂直走査期間が経過したときには、Ｑ出力端子から出力される信号が（１１）2とされる。このため、誤差検出部５０Ｒ，５０Ｇ，５０Ｂからのフラッシュ検出信号ＨＵＲ，ＨＵＧ，ＨＵＢの論理レベルがいずれか「１」とされてフラッシュ検出信号ＨＵＴの論理レベルが「１」とされると、フラッシュ信号ＦＬＳの論理レベルが「１」とされると共に、３垂直走査期間が経過すると、フラッシュ信号ＦＬＳの論理レベルが「０」とされる。
【００５０】
このモード切替制御部９４で得られたモード切替制御信号ＣＦＣは図２に示す誤差検出部５０Ｒ，５０Ｇ，５０Ｂに供給される。またフラッシュ信号ＦＬＳは図６に示す検出動作制御部９０のＯＲゲート９９に供給される。
【００５１】
次に、図６に示すカウンタ部９８について図１１を使用して説明する。このカウンタ部９８には、レジスタ９７を介してスタート信号ＳＴＲが供給されており、このスタート信号ＳＴＲは、ＯＲゲート９８１に供給される。また、ＯＲゲート９８１には後述するデータ比較部９８７から比較結果を示すフラグ信号ＦＬＧが論理反転されて供給される。このＯＲゲート９８１の出力信号はカウンタ９８３のＥＮ（イネーブル）端子に供給される。またクランプ動作設定部１１０から供給されたリセット信号ＲＳＴはＯＲゲート９８２に供給される。ＯＲゲート９８２にはＡＮＤゲート９８８の出力信号が供給されており、ＯＲゲート９８２の出力信号は、カウンタ９８３，９８９のＣＬＲ（クリア）端子に供給される。
【００５２】
カウンタ９８３には、固定データ発生部９８４，９８５が接続されており、固定データ発生部９８４で生成された固定データがカウンタ９８３のＤＬ（データ入力）端子に供給される。固定データ発生部９８５で生成された固定データはカウンタ９８３のＤＣ（データ入力）端子に供給される。
【００５３】
カウンタ９８３のＱ出力端子から出力される７ビットの出力信号はカウント信号ＣＮＴとして誤差検出部５０Ｒ，５０Ｇ，５０Ｂに供給される。またカウント信号ＣＮＴはデータ比較部９８６，９８７に供給されてデータ比較部９８６，９８７で保持する保持データと比較される。データ比較部９８６での比較結果を示す信号は、カウンタ９８９のＥＮ（イネーブル）端子とカウンタ９８３のＬＤ（ロード）端子およびＡＮＤゲート９８８に供給される。またデータ比較部９８７での比較結果を示す信号は、論理反転されてＡＮＤゲート９８１に供給されると共に、フラグ信号ＦＬＧとして図６に示す検出動作制御部９０に供給される。
【００５４】
また、カウンタ９８９のＱ出力端子から出力される３ビットの出力信号は、データ比較部９９０に供給されると共にカウント信号ＳＥＣとして誤差検出部５０Ｒ，５０Ｇ，５０Ｂに供給される。データ比較部９９０ではＱ出力端子からの出力信号とデータ比較部９９０で保持する保持データが比較されて、比較結果を示す信号がＡＮＤゲート９８８に供給される。
【００５５】
ここで、例えばＣＣＤイメージセンサ１０Ｒ，１０Ｇ，１０Ｂは、水平方向の画素が９０８クロックであるＣＣＤイメージセンサであって、１２クロックで光学的黒レベルの画素区間の撮像データ信号と基準信号ＲＦとの誤差量を検出し、８９６クロックでフィードバッククランプ処理を行うものとした場合、８９６クロックで１サイクルのフィードバッククランプ処理を行うものとすると、フィードバッククランプ処理の基本周波数が低いため、クランプ処理による影響が撮像データ信号で顕著とされる。このため、８９６クロックで例えば撮像信号の信号レベルを８回制御することにより、フィードバッククランプ処理の基本周波数を見かけ上、高いものとされて、クランプ処理の影響が軽減される。
【００５６】
このとき、１１２クロックで１回の制御が行われることから、カウンタ９８３を用いて１１２クロックのカウントが行われると共に、カウンタ９８９を用いて８回のカウントが行われるように、固定データ発生部９８４の固定データとデータ比較部９８６，９９０の保持データが設定される。また、固定データ発生部９８５の固定データとデータ比較部９８７の保持データが、固定データ発生部９８４の固定データに関係付けられて設定される。
【００５７】
カウンタ９８３では、リセット動作が行われてリセット信号ＲＳＴの論理レベルが「１」とされたとき、あるいはデータ比較部９８６の保持データとカウント信号ＣＮＴが一致すると共にデータ比較部９９０の保持データとカウント信号ＳＥＣが一致して、ＡＮＤゲート９８８の出力信号が論理レベル「１」とされたとき、ＣＬＲ（クリア）端子が論理レベル「１」とされる。このとき、固定データ発生部９８５で生成された固定データ、例えば固定データ発生部９８４で生成された固定データが（０８）16ときには、このデータよりも１つ小さい（０７）16が固定データとしてＱ出力端子から出力される。
【００５８】
データ比較部９８７では、固定データ発生部９８５で生成される固定データと等しいデータが保持されており、この保持データ、すなわち（０７）16とＱ出力端子から出力されるカウント信号ＣＮＴが比較される。このとき、保持データとカウント信号ＣＮＴのデータ値が一致することからフラグ信号ＦＬＧの論理レベルは「１」とされる。
【００５９】
次に、リセット動作が終了すると共に、データ比較部９８６，９９０でデータ値が一致せずＡＮＤゲート９８８の出力信号の論理レベルが「０」とされる。ここで、スタート信号ＳＴＲの論理レベルが「１」とされると、カウンタ９８３のＥＮ端子の論理レベルが「１」とされて、カウンタ９８３は７ビットのカウンタとして図示しないクロック信号ＣＫに基づいてカウント動作が開始される。このため、Ｑ出力信号のデータ値は（０７）16から順次増加すると共に、データ比較部９８７ではデータ値が一致しないことからフラグ信号ＦＬＧの論理レベルは「０」とされる。なお、ＯＲゲート９８１の出力信号の論理レベルは「１」とされるのでＥＮ端子の論理レベルは「１」の状態が保持される。
【００６０】
カウンタ９８３でカウントが行われて、Ｑ出力信号のデータ値がデータ比較部９８６の保持データ（７７）16と等しくなると、データ比較部９８６の出力信号の論理レベルは「１」とされる。この出力信号によってカウンタ９８３のＬＤ端子の論理レベルが「１」とされることにより、再び固定データ発生部９８４で生成されたデータ（０８）16が取り込まれて、データ（０８）16からカウントが継続される。
【００６１】
また、データ比較部９８６の出力信号の論理レベルが「１」とされることによりカウンタ９８９でカウントが行われる。このカウンタ９８９は３ビットのカウンタとして動作されて、Ｑ出力端子から出力されるカウント信号ＳＥＣのデータ値が増加する。なおカウンタ９８３のカウント動作もクロック信号ＣＫに基づいて行われる。
【００６２】
カウンタ９８３でのカウントが繰り返し行われると共にカウンタ９８９のカウント値が増加し、カウント信号ＣＮＴのデータ値がデータ比較部９８６で保持データ（７７）16と一致すると共にカウント信号ＳＥＣのデータ値がデータ比較部９９０で保持データ（７）16と一致すると、カウンタ９８３，９８９のクリアＣＬＲ端子の論理レベルが「１」とされて、カウンタ９８９から出力されるカウント信号ＳＥＣのデータ値は（０）16とされる。またフラグ信号ＦＬＧの論理レベルも「１」とされる。
【００６３】
このため、図１２Ａに示すようにカウント信号ＣＮＴのカウント値は図１２Ａに示すように（０８）16〜（７７）16で繰り返されると共に、カウント信号ＳＥＣのカウント値は図１２Ｂに示すように（０）16〜（７）16とされる。さらに図１２Ｃに示すフラグ信号ＦＬＧは、カウンタ９８３でカウントが行われているときには論理レベルが「０」とされ、カウントが行われていないときには「１」とされる。
【００６４】
このカウンタ９８で生成されたフラグ信号ＦＬＧは、図６に示す検出動作制御部９０のＯＲゲート９９に供給される。またＯＲゲート９９には、フラッシュ信号ＦＬＳが供給されており、フラグ信号ＦＬＧおよびフラッシュ信号ＦＬＳの論理和信号がレジスタ１００を介してホールド信号ＣＨＬＤとして図２に示す制御信号生成部７０Ｒ，７０Ｇ，７０Ｂに供給される。
【００６５】
このホールド信号ＣＨＬＤは、カウンタ９８３でカウントが行われていない場合、あるいは誤差検出部５０Ｒ，５０Ｇ，５０Ｂからのフラッシュ検出信号ＨＵＲ，ＨＵＧ，ＨＵＢのいずれかが論理レベル「１」とされてフラッシュ検出信号ＨＵＴの論理レベルが「１」とされて３垂直走査期間が経過するまで、論理レベルが「１」とされる。
【００６６】
次に、モード切替制御信号ＣＦＣ、カウント信号ＣＮＴ，ＳＥＣが供給された誤差検出部５０Ｒでのパルス幅変調信号ＰＷＭの生成動作について図５を使用して説明する。
【００６７】
データ演算部５１から誤差信号ＤＥＲが供給されたデータ切出部５４では、検出動作制御部９０から供給されたモード切替制御信号ＣＦＣに基づいて１５ビットの誤差信号ＤＥＲから１０ビットの信号が切り出されて制御用誤差信号ＤＥＲＣとしてセレクタ５９に供給される。
【００６８】
ここで、データ切出部５４の構成を図１３に示す。データ演算部５１から供給された誤差信号ＤＥＲの上位１０ビットの信号はセレクタ５４７に供給される。誤差信号ＤＥＲの最上位ビットの信号はセレクタ５４３，５４４に供給される。誤差信号ＤＥＲの最上位ビットを除く上位５ビットの信号は、ＯＲゲート５４１とＮＡＮＤゲート５４２に供給される。このＯＲゲート５４１とＮＡＮＤゲート５４２の出力はセレクタ５４３に供給される。セレクタ５４３では、誤差信号ＤＥＲの最上位ビットの信号に基づいてＯＲゲート５４１とＮＡＮＤゲート５４２のいずれかの信号が選択されてセレクタ５４４に供給される。
【００６９】
セレクタ５４４には、固定データ発生部５４５，５４６が接続されており、固定データ発生部５４５，５４６で生成された９ビットの固定データがセレクタ５４４に供給される。またセレクタ５４４には、誤差信号ＤＥＲの下位９ビットの信号が供給される。このセレクタ５４４では、誤差信号ＤＥＲの最上位ビット信号とセレクタ５４３で選択された信号に基づき固定データ発生部５４５，５４６で生成された９ビットの固定データ、あるいは誤差信号ＤＥＲの下位９ビットの信号が選択されてセレクタ５４７に供給される。なお、セレクタ５４４で選択された信号には、誤差信号ＤＥＲの符号を示す最上位ビット信号が付加されて１０ビットのデータ信号ＤＴＦとしてセレクタ５４７に供給される。
【００７０】
このセレクタ５４７ではデータ切替制御信号ＣＦＣに基づいて誤差信号ＤＥＲの上位１０ビットのデータ信号ＤＴＣ、あるいはセレクタ５４４からのデータ信号ＤＴＦのいずれかの信号が選択されて、制御用誤差信号ＤＥＲＣとして出力される。
【００７１】
例えば、固定データ発生部５４５では９ビットの固定データ（０）16が生成されると共に、固定データ発生部５４６では９ビットの固定データ（１ＦＦ）16が生成される。ここで、誤差信号ＤＥＲは図１４Ａに示すように最上位ビットが符号Ｓを示す１５ビットのデータ信号である。
【００７２】
ここで、図１４Ｂに示すように誤差信号ＤＥＲのデータ値が負の値であり符号Ｓが「０」とされているときには、図１３のセレクタ５４３では、ＮＡＮＤゲート５４２の出力信号が選択される。ここで、誤差信号ＤＥＲの符号ビットを除く上位５ビットＤ１３〜Ｄ９のいずれかのビットの論理レベルが「０」とされたときには、ＮＡＮＤゲート５４２の出力信号の論理レベルが「１」とされてセレクタ５４４では、固定データ発生部５４５からの９ビットの固定データ（０）16が選択される。またＮＡＮＤゲート５４２の出力信号の論理レベルが「０」のときには、セレクタ５４４では誤差信号ＤＥＲの下位９ビットの信号が選択される。
【００７３】
また、図１４Ｃに示すように誤差信号ＤＥＲのデータ値が正の値であり符号Ｓが「１」とされているときには、図１３のセレクタ５４３では、ＯＲゲート５４１の出力信号が選択される。ここで、誤差信号ＤＥＲの符号ビットを除く上位５ビットＤ１３〜Ｄ９のいずれかのビットの論理レベルが「１」とされたときには、ＯＲゲート５４１の出力信号の論理レベルが「１」とされてセレクタ５４４では、固定データ発生部５４６からの９ビットの固定データ（１ＦＦ）16が選択される。またＯＲゲート５４２の出力信号の論理レベルが「０」のときには、セレクタ５４４では誤差信号ＤＥＲの下位９ビットの信号が選択される。
【００７４】
このようにして、セレクタ５４４で選択された信号には符号ビットが付加されて、図１４Ｄに示すように１０ビットのデータ信号ＤＴＦとされてセレクタ５４７に供給される。またセレクタ５４７には図１４Ｅに示すデータ信号ＤＴＣが供給されており、データ信号ＤＴＣ、ＤＴＦのいずれかの信号が選択されて制御用誤差信号ＤＥＲＣとされる。
【００７５】
データ切出部５４で得られた制御用誤差信号ＤＥＲＣは、図５に示すようにセレクタ５９に供給される。またセレクタ５９には固定データ発生部６０が接続されており、調整モード時に誤差が「０」であることを示す調整データ信号（２００）16が生成されてセレクタ５９に供給される。このセレクタ５９には、モード切替条件信号ＭＤの最上位ビット、すなわち調整モードに設定するための信号が供給されており、調整モードが選択されているときには固定データ発生部６０で生成された信号が選択される。また調整モードが選択されていないときには、データ切出部５４から供給されたデータ信号が選択される。
【００７６】
セレクタ５９で選択された１０ビットのデータ信号の上位７ビットは比較部６１に供給されると共に、下位３ビットはビット調整部６２に供給される。この下位３ビットの信号は、微調モードであるときに小数点以下の値を示すものである。この比較部６１には検出動作制御部９０からカウント信号ＣＮＴが供給されると共に、ビット調整部６２には検出動作制御部９０からカウント信号ＳＥＣが供給される。
【００７７】
比較部６１では、セレクタ５９で選択されたデータ信号とカウント信号ＣＮＴが比較されて、カウント信号ＣＮＴよりもセレクタ５９で選択されたデータ信号が大きい場合には、出力信号の論理レベルは「１」とされる。この出力信号はＯＲゲート６３に供給されると共にレジスタ６４を介してＡＮＤゲート６５に供給される。
【００７８】
ここで、カウント信号ＣＮＴのカウント値は（０８）16〜（７７）16とされていることから、５７カウント目でカウント信号ＣＮＴのカウント値が（４０）16とされる。また、調整モード時に誤差が「０」であることを示す調整データ信号（２００）16であるときには、調整データ信号（２００）16の下位３ビットは小数点以下を示すものとされるので、整数部のデータ値は（４０）16とされる。
【００７９】
このため、比較部６１の出力信号は５６カウントまで論理レベルが「１」とされると共に、５７カウントからは論理レベルが「０」とされるので、誤差が「０」であるときには、比較部６１の出力信号の論理レベルが「０」の期間と「１」の期間が等しいものとされる。
【００８０】
またビット調整部６２では、セレクタ５９で選択された１０ビットのデータ信号の下位３ビットとカウント信号ＳＥＣに基づいて、図１５で示すように付加信号ＰＵＬが生成される。例えば、微調モードであって１０ビットのデータ信号の小数点以下の値を示す下位３ビットのデータ値が（３）16であるときには、カウント信号ＳＥＣのデータ値が（０）16，（２）16，（５）16とされたときに付加信号ＰＵＬの論理レベルが「１」とされ、その他の場合には「０」とされる。
【００８１】
この付加信号ＰＵＬはＡＮＤゲート６５に供給される。このＡＮＤゲート６５では、レジスタ６４を介して供給された比較部６１の出力信号と付加信号ＰＵＬの論理積を示す信号が生成されてＯＲゲート６３に供給される。ＯＲゲート６３では、比較部６１の出力信号とＡＮＤゲート６５の出力信号の論理和を示す信号が生成されてレジスタ６６を介してパルス幅変調信号ＰＷＭＲとして出力される。このレジスタ６４および６６はクロック信号ＣＫに基づいて駆動されており、付加信号ＰＵＬの論理レベルが「１」とされたときには比較部６１の出力信号の論理レベルが「１」とされる期間が１クロック分長いものとされてパルス幅変調信号ＰＷＭＲが生成される。
【００８２】
このように、微調モードとされてセレクタ５９でデータ信号ＤＴＦが選択されたときには、データ信号ＤＴＦの下位３ビットの信号が誤差信号ＤＥＲの小数点以下の値を示すことから、小数点以下の値に応じて付加信号ＰＵＬの論理レベルが「１」とされる状態が８回のパルス幅変調信号ＰＷＭＲの生成動作に分散される。このため、論理レベルが「１」とされる期間が１クロック分だけ長いものとされたパルス幅変調信号ＰＷＭＲが分散して生成されて、小数点以下のデータを有効に活用することができる。
【００８３】
このようにして生成されたパルス幅変調信号ＰＷＭＲは、制御信号生成部７０Ｒに供給される。ここで、制御信号生成部７０Ｒの構成を図１６に示す。誤差検出部５０Ｒで生成されたパルス幅変調信号ＰＷＭＲは、スイッチ切替制御信号としてスイッチ７０５に供給される。このスイッチ７０５の端子７０５ａは電源供給端子７０１に接続されると共に、端子７０５ｂは接地される。スイッチ７０５の可動端子７０５ｃは抵抗器７０６，７０７を介して演算増幅器７１０の非反転入力端子に接続される。この抵抗器７０７には、スイッチ７０８が並列接続される。また抵抗器７０７と演算増幅器７１０の非反転入力端子の接続点にはコンデンサ７０９の一方の端子が接続され、コンデンサ７０９の他方の端子は接地される。
【００８４】
可変抵抗器７０３の一方の端子は抵抗器７０２を介して電源供給端子７０１に接続されると共に、他方の端子は、抵抗器７０４を介して接地される。この可変抵抗器７０３の可動子は、抵抗器７１１を介して演算増幅器７１０の反転入力端子に接続される。この抵抗器７１１には、スイッチ７１２が並列接続される。
【００８５】
演算増幅器７１０の出力端子と反転入力端子間には、コンデンサ７１３と抵抗器７１４の並列回路が接続される。
【００８６】
スイッチ７０８，７１２のスイッチ制御は、検出動作制御部９０から供給されたモード切替制御信号ＣＦＣによって制御される。
【００８７】
また、検出動作制御部９０から出力されたホールド信号ＣＨＬＤはスイッチ７０５に供給される、このホールド信号ＣＨＬＤによってスイッチ７０５の可動端子７０５ｃがハイインピーダンス状態とされる。
【００８８】
この制御信号生成部７０Ｒでは、誤差検出部５０Ｒで誤差が一定であるときに、演算増幅器７１０から出力される制御信号ＳＥＲの信号レベルは、ドリフトを生じることなく一定であることが望ましい。このため、誤差検出部５０Ｒで誤差を「０」としてパルス幅変調信号ＰＷＭＲのデューティ比を５０％として演算増幅器７１０の非反転入力端子に一定の電圧を供給すると共に、可変抵抗器７０３によって演算増幅器７１０の反転入力端子に供給される電圧を可変して、演算増幅器７１０の出力がドリフトを生じることなく一定とされて定常偏差が生じないように調整される。
【００８９】
ところで、誤差検出部５０Ｒでは粗調モードでは図１４Ｅに示すように符号ビットと上位９ビットのデータが用いられると共に、微調モードでは図１４Ｄに示すように符号ビットと下位９ビットのデータが用いられるので、粗調モードと微調モードでは利得が３２倍異なるものとされる。このように、開ループ利得が３２倍変わると、応答特性が著しく変化し安定性を確保することが困難になるため、制御信号生成部７０Ｒで利得の切り替えが行われる。
【００９０】
ここで、図１７を使用して制御信号生成部７０Ｒの抵抗器およびコンデンサの定数の設定について説明する。
【００９１】
図１７の積分器の交流伝達特性は式１で示される。この式１において、ｖ2は図１６に示す可変抵抗器７０３から供給される電圧に相当するものであり直流電圧であることから「ｖ2＝０」とされて式１は式２とされる。この式２で利得が「１」とされるのは式３の条件を満たすときである。
【００９２】
【数１】
この場合、良好な安定性を得ると共にリップルの影響を除去できるように、コンデンサＣ１，Ｃ２および抵抗器Ｒ１，Ｒ２は式４の条件を満たすように定数が設定される。また式４の条件を満たすように定数が設定されることから式２は式５とされる。
【００９４】
【数２】
なお、式５においてＣ＝Ｃ１＝Ｃ２，Ｒ＝Ｒ１＝Ｒ２とされる。
【００９６】
また、誤差検出部５０Ｒでは、水平走査周波数ｆHの８倍の周波数でパルス幅変調信号ＰＷＭＲが生成されていることから「ω＝２π×８ｆH」とされる。
【００９７】
さらに、Ａ／Ｄ変換器３５Ｒから出力される赤色撮像データ信号ＤＲは（２，８，２）の１２ビットの信号であり、１／（２）12の振幅とすることでリップルを１digit以下とすることができる。このため、式６からコンデンサＣと抵抗器Ｒは式７を満たすように設定される。
【００９８】
【数３】
このようにして、抵抗器およびコンデンサの定数の設定が行われた制御信号生成部７０Ｒでは、基準信号ＲＦと平均値信号ＤＲＢの誤差を示す誤差信号ＤＥＲに基づいてデューティ比が可変されるパルス幅変調信号ＰＷＭＲによって、スイッチ７０５の切替動作が制御される。このため、誤差に応じて演算増幅器７１０の非反転入力端子の端子電圧が可変される。
【０１００】
また、誤差検出部５０から供給されるパルス幅変調信号ＰＷＭＲは、粗調モードのときに１５ビットの誤差信号ＤＥＲから符号ビットを除く上位９ビットのデータ信号に基づいて生成されると共に、微調モードのときに下位９ビットのデータ信号に基づいて生成される。このため、微調モードと粗調モードでは利得が３２倍異なるものとされる。
【０１０１】
ここで、モード切替制御信号ＣＦＣの論理レベルが微調モードを示す「０」であるときには、スイッチ７０８，７１２がオフ状態とされる。また、粗調モードを示す「１」であるときには、スイッチ７０８がオン状態とされて抵抗器７０７が短絡されると共に、スイッチ７１２がオン状態とされて抵抗器７１１が短絡されて、微調モードの場合よりも制御信号生成部７０Ｒの利得が３２倍に高められる。
【０１０２】
このため、演算増幅器７１０から出力される制御信号ＳＥＲの信号レベルは、基準信号ＲＦと平均値信号ＤＲＢの誤差に応じて連続して可変される。この制御信号ＳＲＣがレベル可変部３０Ｒに供給されることにより赤色撮像信号ＳＲの信号レベルが制御されて、Ａ／Ｄ変換器３５Ｒから出力される赤色撮像データ信号ＤＲを所定の信号レベルにクランプすることができる。
【０１０３】
また、フラッシュ等によって過大な光が入射されたときには、ホールド信号ＣＨＬＤによってスイッチ７０５の可動端子７０５ｃがハイインピーダンス状態とされる。このため、演算増幅器７１０の非反転入力端子の電圧が保持されて、演算増幅器７１０から出力される制御信号ＳＥＲの信号レベルは一定とされると共に、３垂直走査期間経過後には、パルス幅変調信号ＰＷＭＲに基づいて制御信号ＳＥＲの信号レベルが可変されるので、過大な光の入射終了後、直ちに高品質の画像を得ることができる。
【０１０４】
なお、緑色撮像信号ＳＧおよび青色撮像信号ＳＢの信号レベルもレベル可変部３０Ｇ，３０Ｂによって制御されて、Ａ／Ｄ変換器３５Ｇ，３５Ｂから出力される緑色撮像データ信号ＤＧや青色撮像データ信号ＤＢも所定の信号レベルにクランプされる。
【０１０５】
このように、上述の実施の形態によれば、誤差検出部５０Ｒ，５０Ｇ，５０Ｂでは、レベル検出部４０Ｒ，４０Ｇ，４０Ｂで得られた小数点以下のデータを有する光学的黒レベルの画素区間の平均値信号と基準信号から誤差信号を得るものとして、この小数点以下のデータを有する基準信号ＲＦと平均値信号ＤＲＢが一致するように制御することにより、小数点以内の誤差での追従動作を行うことができるので、小数点以下のデータを用いることなく基準信号ＲＦと平均値信号ＤＲＢが一致するように制御した場合のように整数部の最下位ビットの変動によって制御動作が収束しないような問題を生ずることがない。
【０１０６】
また、平均値信号と基準信号の誤差を示す誤差信号に応じてパルス幅制御信号が生成されて、このパルス幅制御信号に基づいて撮像信号ＳＲ，ＳＧ，ＳＢの信号レベルが映像期間中制御されるので、端子数が少なくとも線形フィードバッククランプ処理を行うことができる。また、パルス幅制御信号が映像期間中に例えば８回生成されて、フィードバッククランプ処理の基本周波数が見かけ上、高いものとされるので、クランプ処理による影響が表示画面上に顕著に表されることを防止できる。さらに、小数点以下の誤差信号の信号レベルに応じてパルス幅制御信号のパルス幅が１クロック分だけ制御されると共に、パルス幅が制御されるパルス幅制御信号は、８回のパルス幅制御信号のいずれかに分散して設定されるので、Ａ／Ｄ変換器から出力される三原色撮像データ信号の最小ビット以下の精度でクランプ処理を収束させることができる。
【０１０７】
さらに、誤差信号の信号レベルに応じて粗調モードと微調モードが切り替えられるので、パルス幅制御信号で表現できる精度を有効に使用することができる。ここで、粗調モードから微調モードに切り替えが行われる第１の誤差信号の信号レベルは、微調モードから粗調モードに切り替えが行われる第２の誤差信号の信号レベルよりも小さいものとされて、粗調モードと微調モードがヒステリシス特性を持って行われると共に、粗調モードから微調モードへの切り替えは、各色の誤差信号の信号レベルが第１の信号レベルよりも小さく、また所定の垂直走査期間中、連続して第１の信号レベルよりも小さいときに行われると共に、微調モードから粗調モードへの切り替えは、各色の誤差信号の信号レベルのいずれか１つが第２の信号レベルよりも大きくされたときに直ちに行われるので、安定した切り替え動作を行うことができる。
【０１０８】
さらに、微調モードとされているときに、フラッシュ等によって過大な光が入射されて、各色の誤差信号のいずれか１つの信号レベルが第２の信号レベルよりも大きい第３の信号レベルを超えた場合、例えば誤差信号の信号レベルが飽和したときには、この時の誤差信号に基づくフィードバッククランプ処理を行うことなく、過大な光が入射される前の状態が所定期間保持されてクランプ処理動作が大きく変動されることがない。このため、過大な光の入射が終了した後、直ちに高品質の画像を得ることができる。
【０１０９】
なお、上述の実施の形態では、撮像信号を所定の信号レベルにクランプする場合について説明したが、撮像信号に限らず例えば映像信号等を所定の信号レベルにクランプする場合についても容易に適用できる。
【０１１０】
【発明の効果】
以上のように、この発明によれば、目標値を示すディジタルの基準信号と例えばディジタル信号に変換された撮像信号の所定区間の信号レベルの誤差が検出されて、この誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいてアナログの制御信号を生成する粗調モードと下位側の所定数ビットに基づいてアナログの制御信号を生成する微調モードが、誤差の大きさに応じて切り替えられる。このようにして生成された制御信号に基づきディジタル変換前のアナログの撮像信号の信号レベルが可変されるので、精度良く線形フィードバッククランプ処理を行うことができる。
【０１１１】
また、粗調モードから微調モードの切り替えは、例えば三原色の誤差信号が全て第１の信号レベルよりも所定期間小さいものとされたときに行われ、微調モードから粗調モードへの切り替えは三原色の誤差信号のいずれか１つが第２の信号レベルよりも大きいものとされたときに直ちに行われる。ここで、第２の信号レベルは第１の信号レベルと等しいかあるいは第１の信号レベルよりも大きいものとされる。また微調モードのときには誤差信号の下位側ビットに基づいてパルス幅変調信号が生成されると共に、粗調モードのときには誤差信号の上位側ビットに基づいてパルス幅変調信号が生成される。このため、安定したモード切り替え動作を行うことができる。
【０１１２】
また、微調モード時に例えばフラッシュ等によって誤差信号が第２の信号レベルよりも大きい第３の信号レベルを超えた場合、例えば誤差信号が飽和した場合には、誤差信号が大きくされる前の制御信号の信号レベルが所定期間保持されるので、過大な光の入射が終了した後、直ちに高品質の画像を得ることができる。
【図面の簡単な説明】
【図１】撮像装置の構成を示す図である。
【図２】クランプ部２０の構成を示す図である。
【図３】平均値信号ＤＲＢの生成と基準信号ＲＦを示す図である。
【図４】ダイナミックレンジの拡張と分解能の改善例を示す図である。
【図５】誤差検出部５０Ｒの構成を示す図である。
【図６】検出動作制御部９０の構成を示す図である。
【図７】モード制御信号ＭＤＣの変換動作を示す図である。
【図８】粗調モード切替判定部５６の構成を示す図である。
【図９】粗調モード切替判定部５６および微調モード切替判定部５７の動作を示す図である。
【図１０】モード切替制御部９４の構成を示す図である。
【図１１】カウンタ部９８の構成を示す図である。
【図１２】カウンタ部９８の出力信号を示す図である。
【図１３】データ切出部５４の構成を示す図である。
【図１４】データ切出部５４の動作を示す図である。
【図１５】付加信号ＰＵＬの生成を示す図である。
【図１６】制御信号生成部７０Ｒの構成を示す図である。
【図１７】積分器の構成を示す図である。
【符号の説明】
１０Ｒ，１０Ｇ，１０Ｂ・・・ＣＣＤイメージセンサ、２０・・・クランプ部、２５・・・ディジタル信号処理部、３０Ｒ，３０Ｇ，３０Ｂ・・・レベル可変部、３５Ｒ，３５Ｇ，３５Ｂ・・・Ａ／Ｄ変換部、４０Ｒ，４０Ｇ，４０Ｂ・・・レベル検出部、５０Ｒ，５０Ｇ，５０Ｂ・・・誤差検出部、７０Ｒ，７０Ｇ，７０Ｂ・・・制御信号生成部、９０・・・検出動作制御部、１１０・・・クランプ動作設定部
Claims (14)
- アナログ入力信号の信号レベルを可変するレベル可変部と、
上記レベル可変部の出力信号をディジタル信号に変換するＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器から出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、
目標値を示すディジタルの基準信号と上記レベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、
上記制御手段で生成された制御信号を上記レベル可変部に供給して、上記レベル可変部から出力される信号を上記制御信号に基づいてクランプされた信号レベルに制御するクランプ回路において、
上記制御手段では、上記誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、上記制御信号を生成する
ことを特徴とするクランプ回路。 - 上記レベル検出部では、上記Ａ／Ｄ変換器から出力される信号に対して、ダイナミックレンジの拡張と分解能の改善のためのビット変換を行い、上記ビット変換によって得られた信号を用いて上記レベル信号を生成する
ことを特徴とする請求項１記載のクランプ回路。 - 上記制御手段での粗調モードから微調モードへの切り替えは、第１の信号レベルよりも上記誤差信号が小さくされたときに行なうものとし、微調モードから粗調モードへの切り替えは、上記第１の信号レベルより大きいかあるいは等しい信号レベルである第２の信号レベルよりも、上記誤差信号が大きくされたときに行う
ことを特徴とする請求項１記載のクランプ回路。 - 上記入力信号は複数色の映像信号であって、
上記制御手段での粗調モードと微調モードの切り替えは、各色の誤差信号が全て上記第１の信号レベルより小さくされたときに粗調モードから微調モードに切り替えるものとし、上記各色の誤差信号のいずれか１つの誤差信号が上記第２の信号レベルより大きくされたときに微調モードから粗調モードへの切り替えを行う
ことを特徴とする請求項１記載のクランプ回路。 - 上記入力信号は映像信号であって、
上記制御手段での、粗調モードから微調モードへの切り替えは、上記誤差信号が所定の垂直走査期間中、連続して上記第１の信号レベルよりも小さいときに行うものとし、微調モードから粗調モードへの切り替えは、上記誤差信号が第２の信号レベルよりも大きくされたときに直ちに行う
ことを特徴とする請求項１記載のクランプ回路。 - 上記制御手段では、上記制御手段が微調モードとされているときに、上記誤差信号の信号レベルが上記第２の信号レベルよりも大きい第３の信号レベルを超えたことが検出されたときには、上記制御信号の信号レベルを検出前の状態で所定期間保持する
ことを特徴とする請求項１記載のクランプ回路。 - 上記制御手段では、上記誤差信号に対して上記第１の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記粗調モードから上記微調モードへの切り替えを行うと共に、上記誤差信号に対して上記第２の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記微調モードから上記粗調モードへの切り替えを行う
ことを特徴とする請求項１記載のクランプ回路。 - アナログ撮像信号の信号レベルを可変するレベル可変部と、
上記レベル可変部の出力信号をディジタル信号に変換するＡ／Ｄ変換器と、
上記Ａ／Ｄ変換器の出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、
目標値を示すディジタルの基準信号と上記レベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、
上記制御手段で生成された制御信号を上記レベル可変部に供給して、上記レベル可変部から出力される信号を上記制御信号に基づいてクランプされた信号レベルに制御する撮像装置において、
上記制御手段では、上記誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、上記制御信号を生成する
ことを特徴とする撮像装置。 - 上記レベル検出部では、上記Ａ／Ｄ変換器から出力される信号に対して、ダイナミックレンジの拡張と分解能の改善のためのビット変換を行い、上記ビット変換によって得られた信号を用いて上記レベル信号を生成する
ことを特徴とする請求項８記載の撮像装置。 - 上記制御手段での粗調モードから微調モードへの切り替えは、第１の信号レベルよりも上記誤差信号が小さくされたときに行なうものとし、微調モードから粗調モードへの切り替えは、上記第１の信号レベルより大きいかあるいは等しい信号レベルである第２の信号レベルよりも、上記誤差信号が大きくされたときに行う
ことを特徴とする請求項８記載の撮像装置。 - 上記入力信号は複数色の映像信号であって、
上記制御手段での粗調モードと微調モードの切り替えは、各色の誤差信号が全て上記第１の信号レベルより小さくされたときに粗調モードから微調モードに切り替えるものとし、上記各色の誤差信号のいずれか１つの誤差信号が上記第２の信号レベルより大きくされたときに微調モードから粗調モードへの切り替えを行う
ことを特徴とする請求項８記載の撮像装置。 - 上記入力信号は映像信号であって、
上記制御手段での、粗調モードから微調モードへの切り替えは、上記誤差信号が所定の垂直走査期間中、連続して上記第１の信号レベルよりも小さいときに行うものとし、微調モードから粗調モードへの切り替えは、上記誤差信号が第２の信号レベルよりも大きくされたときに直ちに行う
ことを特徴とする請求項８記載の撮像装置。 - 上記制御手段では、上記制御手段が微調モードとされているときに、上記誤差信号の信号レベルが上記第２の信号レベルよりも大きい第３の信号レベルを超えたことが検出されたときには、上記制御信号の信号レベルを検出前の状態で所定期間保持する
ことを特徴とする請求項８記載の撮像装置。 - 上記制御手段では、上記誤差信号に対して上記第１の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記粗調モードから上記微調モードへの切り替えを行うと共に、上記誤差信号に対して上記第２の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記微調モードから上記粗調モードへの切り替えを行う
ことを特徴とする請求項８記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038662A JP3788433B2 (ja) | 2003-02-17 | 2003-02-17 | クランプ回路およびそれを用いた撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038662A JP3788433B2 (ja) | 2003-02-17 | 2003-02-17 | クランプ回路およびそれを用いた撮像装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09138496A Division JP3428287B2 (ja) | 1996-04-12 | 1996-04-12 | クランプ回路およびそれを用いた撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003219203A JP2003219203A (ja) | 2003-07-31 |
| JP3788433B2 true JP3788433B2 (ja) | 2006-06-21 |
Family
ID=27656244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038662A Expired - Fee Related JP3788433B2 (ja) | 2003-02-17 | 2003-02-17 | クランプ回路およびそれを用いた撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3788433B2 (ja) |
-
2003
- 2003-02-17 JP JP2003038662A patent/JP3788433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003219203A (ja) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428287B2 (ja) | クランプ回路およびそれを用いた撮像装置 | |
| US20150372688A1 (en) | Ad conversion apparatus, solid-state imaging apparatus, and imaging system | |
| US8218038B2 (en) | Multi-phase black level calibration method and system | |
| JP4345004B2 (ja) | 光学的黒レベル調整回路 | |
| TWI245494B (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
| US9071778B2 (en) | Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit | |
| US7728888B2 (en) | Clamping circuit and digital camera system having the clamping circuit | |
| JP3788433B2 (ja) | クランプ回路およびそれを用いた撮像装置 | |
| JP3788434B2 (ja) | クランプ回路およびそれを用いた撮像装置 | |
| JP3498987B2 (ja) | 信号クランプ装置 | |
| JP3107760B2 (ja) | 露光量制御装置 | |
| JPH0634510B2 (ja) | 自動ホワイトバランス調整回路 | |
| EP0507593B1 (en) | Flare corrected video cameras | |
| JP4014825B2 (ja) | 信号直流電圧安定化回路 | |
| JPH05153428A (ja) | クランプ回路 | |
| JP3371689B2 (ja) | Ａ／ｄ変換基準電圧設定回路 | |
| JP5600041B2 (ja) | Ａ／ｄ変換装置、固体撮像装置および電子情報機器 | |
| JPH0634511B2 (ja) | 自動ホワイトバランス調整回路 | |
| JPS61102871A (ja) | 画像ａ／ｄ変換回路 | |
| JP6409364B2 (ja) | 光電変換素子、画像読取装置、画像形成装置、調整方法及び調整プログラム | |
| JPH05153429A (ja) | クランプ回路 | |
| JPH06303458A (ja) | ビデオカメラのクランプ回路 | |
| JP2608265B2 (ja) | 撮像装置 | |
| JPH04313966A (ja) | ビデオ信号のフレア補正回路 | |
| JPS581867B2 (ja) | デイジタルホワイトクリツプカイロ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |