JP3788433B2 - クランプ回路およびそれを用いた撮像装置 - Google Patents
クランプ回路およびそれを用いた撮像装置 Download PDFInfo
- Publication number
- JP3788433B2 JP3788433B2 JP2003038662A JP2003038662A JP3788433B2 JP 3788433 B2 JP3788433 B2 JP 3788433B2 JP 2003038662 A JP2003038662 A JP 2003038662A JP 2003038662 A JP2003038662 A JP 2003038662A JP 3788433 B2 JP3788433 B2 JP 3788433B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- adjustment mode
- error
- fine adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、クランプ回路およびそれを用いた撮像装置に関する。詳しくは、目標値を示す基準信号と例えば撮像信号の信号レベルの誤差を検出し、この誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、制御信号の生成を行い、この制御信号によってアナログの撮像信号の信号レベルを制御することで、精度良く線形フィードバッククランプ処理を行うものである。
【0002】
【従来の技術】
従来、例えば撮像装置においては、撮像素子から得られる撮像信号の信号レベルがフィードバッククランプ回路で所定のレベルに制御されたのち、リニアマトリクス処理や、ガンマ補正、およびニー補正等の処理がなされて映像信号が生成される。
【0003】
このフィードバッククランプ回路では、撮像素子から得られるアナログ撮像信号がディジタル化されて、ディジタル化された撮像信号と基準レベルを示すディジタルコード信号とが減算されて誤差信号が生成される。この誤差信号がアナログ化されると共に積分されてアナログ撮像信号に供給されることにより、撮像信号の信号レベルが所定の信号レベルに制御される。
【0004】
【発明が解決しようとする課題】
ところで、フィードバッククランプ回路で精度良く線形フィードバッククランプを行うものとした場合、誤差信号は例えば8〜12ビット程度の語長が必要とされるので、集積回路化したときに端子数が多くなることから実現が困難であった。
【0005】
このため、ディジタル化された撮像信号と基準レベルを比較して、撮像信号が基準レベルを上回るか下回るかを示すフラグ信号を設定し、このフラグ信号を用いてフィードバッククランプ処理が行われる。しかし、このようなフィードバッククランプ処理では、フラグ信号に基づき例えばディジタルの撮像信号の最下位ビット(LSB)が変動されて撮像信号の信号レベルが収束されない。
【0006】
また、フラグ信号に基づく撮像信号の信号レベルの変動を抑えて信号レベルを収束させるものとすると、収束に時間を要することから電源投入時の動作の立ち上がりに時間を要してしまう。また、撮影動作中に撮像信号の信号レベルが基準レベルよりも大きく異なった場合には、収束に時間を要するので所望の撮像画像が得られるまで長い時間が必要とされてしまう。
【0007】
そこで、この発明では、安定して精度の良好な線形フィードバッククランプ処理を行うことができるクランプ回路およびそれを用いた撮像装置を提供するものである。
【0008】
【課題を解決するための手段】
上述した課題を解決するため、この発明に係るクランプ回路およびそれを用いた撮像装置では、撮像信号等のアナログ入力信号の信号レベルを可変するレベル可変部と、レベル可変部の出力信号をディジタル信号に変換するA/D変換器と、A/D変換器から出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、目標値を示すディジタルの基準信号とレベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、制御手段で生成された制御信号をレベル可変部に供給して、レベル可変部から出力される信号を制御信号に基づいてクランプされた信号レベルに制御するクランプ回路や撮像装置において、制御手段では、誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを誤差信号の信号レベルに基づいて切り替えて、制御信号を生成するものである。
【0009】
この発明においては、目標値を示すディジタルの基準信号と例えばディジタル信号に変換された撮像信号の所定区間の信号レベルの誤差が検出される。ここで、誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいてアナログの制御信号を生成する粗調モードと下位側の所定数ビットに基づいてアナログの制御信号を生成する微調モードが誤差の大きさに応じて切り替えられる。粗調モードから微調モードの切り替えは、例えば三原色の誤差信号が全て第1の信号レベルよりも所定期間小さいものとされたときに行われ、微調モードから粗調モードへの切り替えは三原色の誤差信号のいずれか1つが第2の信号レベルよりも大きいものとされたときに直ちに行われる。ここで、第2の信号レベルは第1の信号レベルよりと等しいかあるいは第1の信号レベルよりも大きいものとされる。また、微調モード時に例えばフラッシュ等によって誤差信号が第3の信号レベルよりも大きくされた場合、例えば誤差信号の信号レベルが飽和した場合には、誤差信号が大きくされる前の制御信号の信号レベルが所定期間保持される。このようにして生成されたアナログ制御信号に基づきディジタル変換前のアナログの撮像信号の信号レベルが可変されてクランプ処理が行われる。
【0010】
【発明の実施の形態】
この発明の一実施態様を図面を参照して詳細に説明する。図1は撮像装置の構成を示している。この撮像装置では、3個の固体撮像素子(以下はCCDイメージセンサ)10R,10B,10Gが使用され、それらより三原色信号の撮像信号SR,SG,SBが得られるようになされている。この三原色撮像信号SR,SG,SBは、クランプ部20に供給されて所定の信号レベルにクランプされると共にディジタルの三原色撮像データ信号DR,DG,DBとされる。この三原色撮像データ信号DR,DG,DBはディジタル信号処理部25に供給される。
【0011】
ディジタル信号処理部25では、三原色撮像データ信号DR,DG,DBを用いてリニアマトリクス処理やγ補正、ニー補正等が行われたのち、Y/Cマトリクス処理によって輝度信号Yや色差信号Cr,Cb等が生成されて出力される。
【0012】
ここで、図2を用いてクランプ部20について説明する。なお図2において、三原色撮像信号SR,SG,SBはクランプ部20で同様に処理されて三原色撮像データ信号DR,DG,DBとされることから、赤色撮像信号SRの処理について説明を行い、緑色撮像信号SGおよび青色撮像信号SBについての説明は省略する。
【0013】
赤色撮像信号SRはレベル可変部30Rに供給される。レベル可変部30Rには、後述する制御信号生成部70Rより制御信号SRCが供給されており、この制御信号SRCに応じて赤色撮像信号SRの信号レベルが可変される。例えば、赤色撮像信号SRから制御信号SRCが減算されて赤色撮像信号SRの信号レベルが可変される。レベル可変部30Rで信号レベルが可変された赤色撮像信号SRは、A/D変換部35Rによってディジタルの赤色撮像データ信号DRとされてレベル検出部40Rに供給される。また、赤色撮像データ信号DRは図1に示すディジタル信号処理部25に供給される。
【0014】
レベル検出部40Rでは、赤色撮像データ信号DRからCCDイメージセンサ10Rの光学的黒レベルの画素区間に対応する信号がサンプリングされると共にサンプリングされた信号の平均値が算出されて平均値信号DRBが生成される。
【0015】
ここで、赤色撮像データ信号DRは、例えば図3Aに示すように8ビットで量子化された信号Drのビット数が追加されて、図3Bに示すようにダイナミックレンジの拡張と分解能の改善が行われた(2,8,2)ビット変換後の12ビットのデータ信号であるものとする。この場合、信号Drが図4Aに示すように0%の信号が(16)10とされ100%の信号が(235)10とされる信号であるときには、赤色撮像データ信号DRは、図4Bに示すように0%の信号が(64)10とされ100%の信号が(3568)10とされる。
【0016】
この赤色撮像データ信号DRから算出された平均値信号DRBは、図3Cに示すように小数点以下のデータを示す3ビットの信号が付加されて、(1,8,5)ビット変換されたデータ信号とされる。なお、平均値信号DRBは黒レベルの平均値を示すことから、ビット数を削減するためにダイナミックレンジの拡張のための最上位ビット(MSB)がクリップされる。この平均値信号DRBは制御手段を構成する誤差検出部50Rに供給される。なお、赤色撮像信号SRと赤色撮像データ信号DRに対する制御手段は、誤差検出部50Rと後述する制御信号生成部70R、検出動作制御部90およびクランプ動作設定部110で構成される。
【0017】
次に誤差検出部50Rの構成を図5に示す。レベル検出部40Rで得られた平均値信号DRBは、データ演算部51に供給される。また誤差検出部50Rには、図2に示すクランプ動作設定部110から基準信号RFが供給される。この基準信号RFは、例えば黒レベルの基準を示す11ビットのデータであり、図3Dに示すようにデータ値が(01000000100)2とされる。この基準信号RFでは、平均値信号DRBと対応させて下位3ビットで小数点以下のデータを示すものとされる。ここで、基準信号RFの下位3ビットは(100)であるので、小数点以下のデータは(0.5)10を示している。また下位3ビットを除く8ビットのデータは(64)10を示している。
【0018】
このように、基準信号RFは(64.5)10に設定されることから、この基準信号RFと平均値信号DRBが一致するように制御することにより、小数点以内の誤差での追従動作を行うことができる。このため、小数点以下のデータを用いることなく基準信号RFに平均値信号DRBの信号レベルが一致するように制御した場合、整数部の最下位ビットが変動されて制御動作が収束しないような問題を生ずることを防止できる。
【0019】
この基準信号RFは、インバータ52を介してデータ演算部51に供給される。このとき、インバータ52で論理反転された基準信号RFにビット付加部53から3ビットのデータ(111)2が最上位ビット側に付加されて、平均値信号DRBのビット数と等しい14ビットのデータ信号とされる。この14ビットのデータ信号とされた基準信号RFはデータ演算部51に供給される。
【0020】
データ演算部51では、平均値信号DRBと符号反転された基準信号が加算されると共に1ビットが付加されて、オフセットバイナリーの15ビットの誤差信号DERが算出される。この誤差信号DERは、データ切出部54に供給される。また、誤差信号DERの上位8ビットのデータは、Exclusive−NORゲート(以下「EX−NORゲート」という)55に供給されて絶対値を示すデータ信号が生成される。すなわち、EX−NORゲート55では、符号を示す最上位ビットと他の7ビットの信号の排他論理和が算出されると共に論理反転されて絶対値データ信号ABRが生成される。
【0021】
EX−NORゲート55の絶対値データ信号ABRは粗調モード切替判定部56と微調モード切替判定部57に供給されると共に、絶対値データ信号ABRの上位2ビットの信号はANDゲート58に供給される。ここで、絶対値データ信号ABRの信号レベルが大きい場合には、ANDゲート58の出力は論理レベル「1」とされる。すなわち、被写体等に例えばフラッシュが照射されて誤差信号DERの信号レベルが大きくされた場合には、フラッシュ検出信号HURの論理レベルが「1」とされる。このANDゲート58の出力信号はフラッシュ検出信号HURとして図2に示す検出動作制御部90に供給される。
【0022】
この検出動作制御部90からは、例えば9ビットのモード切替条件信号MDが供給される。このモード切替条件信号MDの最上位ビットは、フィードバッククランプ処理動作が正しく行われるように、後述する制御信号生成部70Rを調整するための調整モード設定用のビットとされている。この最上位ビットの信号はセレクタ59に供給される。また最上位ビットを除く上位4ビットの信号は粗調モード切替判定部56に供給されると共に、下位4ビットの信号は微調モード切替判定部57に供給される。
【0023】
ここで、検出動作制御部90の構成を図6に示す。図6において、図2のクランプ動作設定部110からは、4ビットのモード制御信号MDCがモードエンコーダ101に供給される。このモードエンコーダ101では、図7に示すようにモード制御信号MDCが8ビットのモード切替条件信号MDに変換されて出力される。例えばモード制御信号MDCが(0)16のときにはモード切替条件信号MDは(00000000)2とされる。またモード制御信号MDCが(E)16のときにはモード切替条件信号MDは(11111111)2とされる。なお、モード制御信号MDCが(F)16のときには(E)16と同様にモード切替条件信号MDは(11111111)2とされる。このモード切替条件信号MDには、調整モード設定用のビット信号ADJが最上位ビット側に付加されて9ビットのモード切替条件信号MDとされる。
【0024】
クランプ部20ではフィードバッククランプ処理動作が粗調モードと微調モードで切り替えて行われるものであり、微調モードから粗調モードへの切替は、粗調モード切替判定部56の判定結果を利用して行われる。また粗調モードから微調モードへの切替は、微調モード切替判定部57の判定結果を利用して行われる。
【0025】
この粗調モード切替判定部56は図8に示す構成とされる。絶対値データ信号ABRの下位側から4ビットのデータ信号が順にANDゲート561〜564に供給されると共に、上位3ビットの信号はORゲート565に供給される。またANDゲート561〜564には、モード切替条件信号MDの上位4ビットの下位側からデータ信号が順にANDゲート561〜564に供給される。ANDゲート561〜564からは、絶対値データ信号ABRとモード切替条件信号MDの論理積信号がORゲート565に出力される。また、ORゲート565からは、絶対値データ信号ABRの上位3ビットのデータ信号とANDゲート561〜564の出力信号との論理和信号が粗調モード切替信号FCRとして出力される。
【0026】
微調モード切替判定部57も粗調モード切替判定部56と同様に構成されており、絶対値データ信号ABRとモード切替条件信号MDの下位4ビットのデータ信号に基づき微調モード切替信号CFRが生成されて出力される。
【0027】
このため、モード切替条件信号MDのビットが論理レベル「0」であるときには、対応する絶対値データ信号ABRがマスキングされて、絶対値データ信号ABRの上位3ビットとモード切替条件信号MDによってマスキングされていないビットの論理和から粗調モード切替信号FCRおよび微調モード切替信号CFRが生成される。
【0028】
ここで、絶対値データ信号ABRが信号レベルが大きく、粗調モード切替判定部56で絶対値データ信号ABRの上位3ビットとマスキングされていないビットに「1」が生じたときには、粗調モード切替信号FCRの論理レベルが「1」とされて、微調モードから粗調モードへの切り替えが必要と判定される。
【0029】
また、絶対値データ信号ABRが信号レベルが小さく、微調モード切替判定部57で絶対値データ信号ABRの上位3ビットとマスキングされていないビットが全て「0」とされたときには、微調モード切替信号CFRの論理レベルが「0」とされて、粗調モードから微調モードへの切り替えが可能と判定される。
【0030】
さらに、微調モードから粗調モードへの切り替え、および粗調モードから微調モードへの切り替えの判定条件は、クランプ動作設定部110から供給されたモード制御信号MDCに基づくモード切替条件信号MDによって図9に示すように設定される。
【0031】
例えば図9Aに示すようにモード切替条件信号MDが(00000000)2であるときには、粗調モード切替判定部56および微調モード切替判定部57では、図の斜線で示すように絶対値データ信号ABRの下位4ビットがマスキングされて、上位3ビットに基づき粗調モード切替信号FCRおよび微調モード切替信号CFRが生成される。またモード切替条件信号MDが(00001000)2であるときには、粗調モード切替判定部56で絶対値データ信号ABRの下位4ビットおよび微調モード切替判定部57で絶対値データ信号ABRの下位3ビットがマスキングされる。このため、絶対値データ信号ABRの上位3ビットの信号に基づき粗調モード切替信号FCRが生成されると共に、絶対値データ信号ABRの上位4ビットの信号に基づき微調モード切替信号CFRが生成される。以下同様にモード切替条件信号MDによって、絶対値データ信号ABRのマスキングされるビットが制御される。
【0032】
ここで、粗調モード切替判定部56と微調モード切替判定部57では、マスキングされるビットが等しいか、あるいは微調モード切替判定部57でマスキングされるビットが粗調モード切替判定部56でマスキングされるビットよりも小さいものとされる。
【0033】
このため、粗調モードから微調モードへの切り替えが行われる絶対値データ信号ABRの信号レベルは微調モードから粗調モードへの切り替えが行われる絶対値データ信号ABRの信号レベルよりも信号レベルが等しいかあるいは小さいときに行われるので、例えば図9Jに示すようにモード切り替えにヒステリシス特性を持たせることができることから、安定したモード切替動作を行うことができる。
【0034】
このように、誤差検出部50Rで生成された粗調モード切替信号FCRと微調モード切替信号CFRおよびフラッシュ検出信号HURは、図6に示す検出動作制御部90のORゲート91,92,93に供給される。また図2に示す誤差検出部50G,50Bでも誤差検出部50Rと同様にして粗調モード切替信号FCG,FCBと微調モード切替信号CFG,CFBおよびフラッシュ検出信号HUG,HUBが生成されて、図6に示す検出動作制御部90のORゲート91,92,93に供給される。
【0035】
このORゲート91,92,93での論理和信号は、粗調モード切替信号FCT,微調モード切替信号CFT,フラッシュ検出信号HUTとしてモード切替制御部94に供給される。
【0036】
モード切替制御部94には、図2に示すクランプ動作設定部110から1垂直走査期間中に1回だけ1クロック幅のパルスを生ずる垂直期間信号DVDと、フラッシュ等により光量が急激に増加した場合にクランプ動作を一時停止させるフラッシュ対策モードを有効とするか否かを示すフラッシュイネーブル信号FLENが供給される。なお、1クロックは三原色撮像データ信号DR,DG,DBのクロック信号CKの1周期期間である。また、撮像信号の光学的黒レベルの画素区間の終了を示すストローブ信号STBがレジスタ95,96を介してスタート信号STRとして供給される。なお、スタート信号STRは、レジスタ97を介してカウンタ部98にも供給される。またレジスタ95,96,97はクロック信号CKに基づいて駆動される。さらに、モード切替制御部94には電源投入時に動作を初期状態にリセットするためのリセット信号RSTが供給される。このリセット信号RSTは、カウンタ部98にも供給される。
【0037】
ここで、モード切替制御部94の構成を図10に示す。粗調モード切替信号FCTはORゲート941に供給される。このORゲート941には、リセット信号RSTが供給されており、ORゲート941の出力信号は、RSフリップフロップ942のS入力端子に供給される。
【0038】
このため、誤差検出部50R,50G,50Bからの粗調モード切替信号FCR,FCG,FCBのいずれかの論理レベルが「1」とされたとき、あるいはリセット動作が行われてリセット信号RSTが論理レベル「1」とされたときには、RSフリップフロップ942のQ出力端子から出力されるモード切替制御信号CFCは論理レベル「1」とされる。なお、後述するようにモード切替制御信号CFCが論理レベル「1」とされたときには粗調モード動作が選択され、「0」とされたときには微調モード動作が選択される。
【0039】
微調モード切替信号CFTはORゲート943に供給される。このORゲート943には、リセット信号RSTが供給されており、ORゲート943の出力信号は、カウンタ944のCLR(クリア)端子に供給される。また垂直期間信号DVDは、ANDゲート946,948に供給される。ANDゲート946にはカウンタ944のQ出力端子から出力される信号が論理反転されて供給される。このANDゲート946の出力信号はカウンタ944のEN(イネーブル)端子に供給される。
【0040】
カウンタ944のQ出力端子から出力される信号はANDゲート945に供給される。またANDゲート945にはスタート信号STRが供給されており、ANDゲート945の出力信号は、フリップフロップ942のR入力端子に供給される。
【0041】
このカウンタ944では、誤差検出部50R,50G,50Bからの微調モード切替信号CFR,CFG,CFBが全て論理レベル「0」とされると共に、リセット動作が終了されてリセット信号RSTの論理レベルが「0」とされて、EN端子が論理レベル「1」とされたときに、図示しないクロック信号CKに基づいてカウントが行われる。なお、EN端子の論理レベルが「0」とされたときにはカウント値が保持される。
【0042】
ここで、Q出力端子から出力される2ビットの出力信号の上位ビット信号が論理反転されてANDゲート946に供給されるので、微調モード切替信号CFR,CFG,CFBが全て論理レベル「0」とされて、微調モード切替信号CFTが論理レベル「0」とされたときに垂直期間信号DVDによってEN端子が制御されて、1垂直走査期間毎にカウンタ944のカウント値が増加される。ここで、2垂直走査期間経過したときに、Q出力端子から出力される2ビットの出力信号の上位ビット信号が論理レベル「1」とされるので、EN端子が論理レベル「0」されてカウントが停止される。また、このときスタート信号STRの論理レベルが「1」とされるとRSフリップフロップ942のR入力端子の論理レベルが「1」とされて、RSフリップフロップ942のQ出力端子から出力されるモード切替制御信号CFCの論理レベルは「0」とされる。
【0043】
このように、誤差検出部50R,50G,50Bからの粗調モード切替信号FCR,FCG,FCBのいずれかの論理レベルが「1」とされたとき、あるいはリセット動作が行われてリセット信号RSTが論理レベル「1」とされたときには、直ちにモード切替制御信号CFCが論理レベル「1」とされる。また、微調モード切替信号CFR,CFG,CFBが全て論理レベル「0」とされる期間が2垂直走査期間経過したときには、次の垂直走査期間でモード切替制御信号CFCの論理レベルは「0」とされる。なお、後述するように、モード切替制御信号CFCの論理レベルが「1」とされたときには粗調モードに設定され、「0」とされたときには微調モードに設定される。
【0044】
フラッシュ検出信号HUTは、ANDゲート948に供給されると共に、ANDゲート948にはRSフリップフロップ942のQバー出力端子された信号が供給されて、ANDゲート948の出力信号は、カウンタ951のCLR(クリア)端子に供給される。フラッシュイネーブル信号FLENは論理反転されてORゲート947に供給される。このORゲート947にはリセット信号RSTが供給される。ORゲート947の出力信号はカウンタ951のLD(ロード)端子に供給される。垂直期間信号DVDはANDゲート949に供給される。このANDゲート949には後述するANDゲート952の出力信号が論理反転されて供給される。ANDゲート949の出力信号はカウンタ951のEN(イネーブル)端子に供給される。またカウンタ951のDIN(データ入力)端子には固定データ発生部950から固定データ(11)2が供給される。
【0045】
カウンタ951のQ出力端子から出力される2ビットの出力信号は、ANDゲート952に供給されて、上位ビットと下位ビットの信号の論理積信号が生成される。この論理積信号であるANDゲート952の出力信号は、論理反転されてANDゲート949に供給される。またインバータ953で論理反転されてフラッシュ信号FLSとして出力される。
【0046】
ここで、フラッシュイネーブル信号FLENの論理レベルが「0」とされているとき、あるいはリセット動作が行われてリセット信号RSTの論理レベルが「1」とされているときには、LD端子の論理レベルは「1」とされる。この場合、カウンタ951では固定データ発生部950から供給された固定データがQ出力端子から出力される。ここで、固定データが(11)2であるので、フラッシュ信号FLSの論理レベルは「0」とされる。
【0047】
次に、フラッシュイネーブル信号FLENの論理レベルが「1」とされると共に、リセット動作が終了されてリセット信号RSTの論理レベルが「0」とされたとき、すなわちLD端子の論理レベルが「0」とされている場合について説明する。
【0048】
RSフリップフロップ942のQ出力端子から出力されるモード切替制御信号CFCの論理レベルが「0」とされて微調モードが選択されるときには、Qバー出力端子の論理レベルは「1」とされる。このとき、誤差検出部50R,50G,50Bからのフラッシュ検出信号HUR,HUG,HUBの論理レベルがいずれか「1」とされてフラッシュ検出信号HUTの論理レベルが「1」とされると、カウンタ951のCLR端子の論理レベルが「1」とされて、Q出力端子から出力される出力信号の論理レベルは「0」とされる。このためANDゲート952の出力信号の論理レベルが「0」とされると共に、この出力信号が論理反転されてANDゲート949に供給される。このとき、垂直期間信号DVDの論理レベルが「1」とされてEN端子の論理レベルが「1」とされると、カウンタ951でカウントが行われ、EN端子の論理レベルが「0」とされるとカウント値が保持される。なお、このカウンタ951のカウント動作は図示しないクロック信号CKに基づいて行われる。
【0049】
ここで、カウント値が(3)10、すなわち3垂直走査期間が経過したときには、Q出力端子から出力される信号が(11)2とされる。このため、誤差検出部50R,50G,50Bからのフラッシュ検出信号HUR,HUG,HUBの論理レベルがいずれか「1」とされてフラッシュ検出信号HUTの論理レベルが「1」とされると、フラッシュ信号FLSの論理レベルが「1」とされると共に、3垂直走査期間が経過すると、フラッシュ信号FLSの論理レベルが「0」とされる。
【0050】
このモード切替制御部94で得られたモード切替制御信号CFCは図2に示す誤差検出部50R,50G,50Bに供給される。またフラッシュ信号FLSは図6に示す検出動作制御部90のORゲート99に供給される。
【0051】
次に、図6に示すカウンタ部98について図11を使用して説明する。このカウンタ部98には、レジスタ97を介してスタート信号STRが供給されており、このスタート信号STRは、ORゲート981に供給される。また、ORゲート981には後述するデータ比較部987から比較結果を示すフラグ信号FLGが論理反転されて供給される。このORゲート981の出力信号はカウンタ983のEN(イネーブル)端子に供給される。またクランプ動作設定部110から供給されたリセット信号RSTはORゲート982に供給される。ORゲート982にはANDゲート988の出力信号が供給されており、ORゲート982の出力信号は、カウンタ983,989のCLR(クリア)端子に供給される。
【0052】
カウンタ983には、固定データ発生部984,985が接続されており、固定データ発生部984で生成された固定データがカウンタ983のDL(データ入力)端子に供給される。固定データ発生部985で生成された固定データはカウンタ983のDC(データ入力)端子に供給される。
【0053】
カウンタ983のQ出力端子から出力される7ビットの出力信号はカウント信号CNTとして誤差検出部50R,50G,50Bに供給される。またカウント信号CNTはデータ比較部986,987に供給されてデータ比較部986,987で保持する保持データと比較される。データ比較部986での比較結果を示す信号は、カウンタ989のEN(イネーブル)端子とカウンタ983のLD(ロード)端子およびANDゲート988に供給される。またデータ比較部987での比較結果を示す信号は、論理反転されてANDゲート981に供給されると共に、フラグ信号FLGとして図6に示す検出動作制御部90に供給される。
【0054】
また、カウンタ989のQ出力端子から出力される3ビットの出力信号は、データ比較部990に供給されると共にカウント信号SECとして誤差検出部50R,50G,50Bに供給される。データ比較部990ではQ出力端子からの出力信号とデータ比較部990で保持する保持データが比較されて、比較結果を示す信号がANDゲート988に供給される。
【0055】
ここで、例えばCCDイメージセンサ10R,10G,10Bは、水平方向の画素が908クロックであるCCDイメージセンサであって、12クロックで光学的黒レベルの画素区間の撮像データ信号と基準信号RFとの誤差量を検出し、896クロックでフィードバッククランプ処理を行うものとした場合、896クロックで1サイクルのフィードバッククランプ処理を行うものとすると、フィードバッククランプ処理の基本周波数が低いため、クランプ処理による影響が撮像データ信号で顕著とされる。このため、896クロックで例えば撮像信号の信号レベルを8回制御することにより、フィードバッククランプ処理の基本周波数を見かけ上、高いものとされて、クランプ処理の影響が軽減される。
【0056】
このとき、112クロックで1回の制御が行われることから、カウンタ983を用いて112クロックのカウントが行われると共に、カウンタ989を用いて8回のカウントが行われるように、固定データ発生部984の固定データとデータ比較部986,990の保持データが設定される。また、固定データ発生部985の固定データとデータ比較部987の保持データが、固定データ発生部984の固定データに関係付けられて設定される。
【0057】
カウンタ983では、リセット動作が行われてリセット信号RSTの論理レベルが「1」とされたとき、あるいはデータ比較部986の保持データとカウント信号CNTが一致すると共にデータ比較部990の保持データとカウント信号SECが一致して、ANDゲート988の出力信号が論理レベル「1」とされたとき、CLR(クリア)端子が論理レベル「1」とされる。このとき、固定データ発生部985で生成された固定データ、例えば固定データ発生部984で生成された固定データが(08)16ときには、このデータよりも1つ小さい(07)16が固定データとしてQ出力端子から出力される。
【0058】
データ比較部987では、固定データ発生部985で生成される固定データと等しいデータが保持されており、この保持データ、すなわち(07)16とQ出力端子から出力されるカウント信号CNTが比較される。このとき、保持データとカウント信号CNTのデータ値が一致することからフラグ信号FLGの論理レベルは「1」とされる。
【0059】
次に、リセット動作が終了すると共に、データ比較部986,990でデータ値が一致せずANDゲート988の出力信号の論理レベルが「0」とされる。ここで、スタート信号STRの論理レベルが「1」とされると、カウンタ983のEN端子の論理レベルが「1」とされて、カウンタ983は7ビットのカウンタとして図示しないクロック信号CKに基づいてカウント動作が開始される。このため、Q出力信号のデータ値は(07)16から順次増加すると共に、データ比較部987ではデータ値が一致しないことからフラグ信号FLGの論理レベルは「0」とされる。なお、ORゲート981の出力信号の論理レベルは「1」とされるのでEN端子の論理レベルは「1」の状態が保持される。
【0060】
カウンタ983でカウントが行われて、Q出力信号のデータ値がデータ比較部986の保持データ(77)16と等しくなると、データ比較部986の出力信号の論理レベルは「1」とされる。この出力信号によってカウンタ983のLD端子の論理レベルが「1」とされることにより、再び固定データ発生部984で生成されたデータ(08)16が取り込まれて、データ(08)16からカウントが継続される。
【0061】
また、データ比較部986の出力信号の論理レベルが「1」とされることによりカウンタ989でカウントが行われる。このカウンタ989は3ビットのカウンタとして動作されて、Q出力端子から出力されるカウント信号SECのデータ値が増加する。なおカウンタ983のカウント動作もクロック信号CKに基づいて行われる。
【0062】
カウンタ983でのカウントが繰り返し行われると共にカウンタ989のカウント値が増加し、カウント信号CNTのデータ値がデータ比較部986で保持データ(77)16と一致すると共にカウント信号SECのデータ値がデータ比較部990で保持データ(7)16と一致すると、カウンタ983,989のクリアCLR端子の論理レベルが「1」とされて、カウンタ989から出力されるカウント信号SECのデータ値は(0)16とされる。またフラグ信号FLGの論理レベルも「1」とされる。
【0063】
このため、図12Aに示すようにカウント信号CNTのカウント値は図12Aに示すように(08)16〜(77)16で繰り返されると共に、カウント信号SECのカウント値は図12Bに示すように(0)16〜(7)16とされる。さらに図12Cに示すフラグ信号FLGは、カウンタ983でカウントが行われているときには論理レベルが「0」とされ、カウントが行われていないときには「1」とされる。
【0064】
このカウンタ98で生成されたフラグ信号FLGは、図6に示す検出動作制御部90のORゲート99に供給される。またORゲート99には、フラッシュ信号FLSが供給されており、フラグ信号FLGおよびフラッシュ信号FLSの論理和信号がレジスタ100を介してホールド信号CHLDとして図2に示す制御信号生成部70R,70G,70Bに供給される。
【0065】
このホールド信号CHLDは、カウンタ983でカウントが行われていない場合、あるいは誤差検出部50R,50G,50Bからのフラッシュ検出信号HUR,HUG,HUBのいずれかが論理レベル「1」とされてフラッシュ検出信号HUTの論理レベルが「1」とされて3垂直走査期間が経過するまで、論理レベルが「1」とされる。
【0066】
次に、モード切替制御信号CFC、カウント信号CNT,SECが供給された誤差検出部50Rでのパルス幅変調信号PWMの生成動作について図5を使用して説明する。
【0067】
データ演算部51から誤差信号DERが供給されたデータ切出部54では、検出動作制御部90から供給されたモード切替制御信号CFCに基づいて15ビットの誤差信号DERから10ビットの信号が切り出されて制御用誤差信号DERCとしてセレクタ59に供給される。
【0068】
ここで、データ切出部54の構成を図13に示す。データ演算部51から供給された誤差信号DERの上位10ビットの信号はセレクタ547に供給される。誤差信号DERの最上位ビットの信号はセレクタ543,544に供給される。誤差信号DERの最上位ビットを除く上位5ビットの信号は、ORゲート541とNANDゲート542に供給される。このORゲート541とNANDゲート542の出力はセレクタ543に供給される。セレクタ543では、誤差信号DERの最上位ビットの信号に基づいてORゲート541とNANDゲート542のいずれかの信号が選択されてセレクタ544に供給される。
【0069】
セレクタ544には、固定データ発生部545,546が接続されており、固定データ発生部545,546で生成された9ビットの固定データがセレクタ544に供給される。またセレクタ544には、誤差信号DERの下位9ビットの信号が供給される。このセレクタ544では、誤差信号DERの最上位ビット信号とセレクタ543で選択された信号に基づき固定データ発生部545,546で生成された9ビットの固定データ、あるいは誤差信号DERの下位9ビットの信号が選択されてセレクタ547に供給される。なお、セレクタ544で選択された信号には、誤差信号DERの符号を示す最上位ビット信号が付加されて10ビットのデータ信号DTFとしてセレクタ547に供給される。
【0070】
このセレクタ547ではデータ切替制御信号CFCに基づいて誤差信号DERの上位10ビットのデータ信号DTC、あるいはセレクタ544からのデータ信号DTFのいずれかの信号が選択されて、制御用誤差信号DERCとして出力される。
【0071】
例えば、固定データ発生部545では9ビットの固定データ(0)16が生成されると共に、固定データ発生部546では9ビットの固定データ(1FF)16が生成される。ここで、誤差信号DERは図14Aに示すように最上位ビットが符号Sを示す15ビットのデータ信号である。
【0072】
ここで、図14Bに示すように誤差信号DERのデータ値が負の値であり符号Sが「0」とされているときには、図13のセレクタ543では、NANDゲート542の出力信号が選択される。ここで、誤差信号DERの符号ビットを除く上位5ビットD13〜D9のいずれかのビットの論理レベルが「0」とされたときには、NANDゲート542の出力信号の論理レベルが「1」とされてセレクタ544では、固定データ発生部545からの9ビットの固定データ(0)16が選択される。またNANDゲート542の出力信号の論理レベルが「0」のときには、セレクタ544では誤差信号DERの下位9ビットの信号が選択される。
【0073】
また、図14Cに示すように誤差信号DERのデータ値が正の値であり符号Sが「1」とされているときには、図13のセレクタ543では、ORゲート541の出力信号が選択される。ここで、誤差信号DERの符号ビットを除く上位5ビットD13〜D9のいずれかのビットの論理レベルが「1」とされたときには、ORゲート541の出力信号の論理レベルが「1」とされてセレクタ544では、固定データ発生部546からの9ビットの固定データ(1FF)16が選択される。またORゲート542の出力信号の論理レベルが「0」のときには、セレクタ544では誤差信号DERの下位9ビットの信号が選択される。
【0074】
このようにして、セレクタ544で選択された信号には符号ビットが付加されて、図14Dに示すように10ビットのデータ信号DTFとされてセレクタ547に供給される。またセレクタ547には図14Eに示すデータ信号DTCが供給されており、データ信号DTC、DTFのいずれかの信号が選択されて制御用誤差信号DERCとされる。
【0075】
データ切出部54で得られた制御用誤差信号DERCは、図5に示すようにセレクタ59に供給される。またセレクタ59には固定データ発生部60が接続されており、調整モード時に誤差が「0」であることを示す調整データ信号(200)16が生成されてセレクタ59に供給される。このセレクタ59には、モード切替条件信号MDの最上位ビット、すなわち調整モードに設定するための信号が供給されており、調整モードが選択されているときには固定データ発生部60で生成された信号が選択される。また調整モードが選択されていないときには、データ切出部54から供給されたデータ信号が選択される。
【0076】
セレクタ59で選択された10ビットのデータ信号の上位7ビットは比較部61に供給されると共に、下位3ビットはビット調整部62に供給される。この下位3ビットの信号は、微調モードであるときに小数点以下の値を示すものである。この比較部61には検出動作制御部90からカウント信号CNTが供給されると共に、ビット調整部62には検出動作制御部90からカウント信号SECが供給される。
【0077】
比較部61では、セレクタ59で選択されたデータ信号とカウント信号CNTが比較されて、カウント信号CNTよりもセレクタ59で選択されたデータ信号が大きい場合には、出力信号の論理レベルは「1」とされる。この出力信号はORゲート63に供給されると共にレジスタ64を介してANDゲート65に供給される。
【0078】
ここで、カウント信号CNTのカウント値は(08)16〜(77)16とされていることから、57カウント目でカウント信号CNTのカウント値が(40)16とされる。また、調整モード時に誤差が「0」であることを示す調整データ信号(200)16であるときには、調整データ信号(200)16の下位3ビットは小数点以下を示すものとされるので、整数部のデータ値は(40)16とされる。
【0079】
このため、比較部61の出力信号は56カウントまで論理レベルが「1」とされると共に、57カウントからは論理レベルが「0」とされるので、誤差が「0」であるときには、比較部61の出力信号の論理レベルが「0」の期間と「1」の期間が等しいものとされる。
【0080】
またビット調整部62では、セレクタ59で選択された10ビットのデータ信号の下位3ビットとカウント信号SECに基づいて、図15で示すように付加信号PULが生成される。例えば、微調モードであって10ビットのデータ信号の小数点以下の値を示す下位3ビットのデータ値が(3)16であるときには、カウント信号SECのデータ値が(0)16,(2)16,(5)16とされたときに付加信号PULの論理レベルが「1」とされ、その他の場合には「0」とされる。
【0081】
この付加信号PULはANDゲート65に供給される。このANDゲート65では、レジスタ64を介して供給された比較部61の出力信号と付加信号PULの論理積を示す信号が生成されてORゲート63に供給される。ORゲート63では、比較部61の出力信号とANDゲート65の出力信号の論理和を示す信号が生成されてレジスタ66を介してパルス幅変調信号PWMRとして出力される。このレジスタ64および66はクロック信号CKに基づいて駆動されており、付加信号PULの論理レベルが「1」とされたときには比較部61の出力信号の論理レベルが「1」とされる期間が1クロック分長いものとされてパルス幅変調信号PWMRが生成される。
【0082】
このように、微調モードとされてセレクタ59でデータ信号DTFが選択されたときには、データ信号DTFの下位3ビットの信号が誤差信号DERの小数点以下の値を示すことから、小数点以下の値に応じて付加信号PULの論理レベルが「1」とされる状態が8回のパルス幅変調信号PWMRの生成動作に分散される。このため、論理レベルが「1」とされる期間が1クロック分だけ長いものとされたパルス幅変調信号PWMRが分散して生成されて、小数点以下のデータを有効に活用することができる。
【0083】
このようにして生成されたパルス幅変調信号PWMRは、制御信号生成部70Rに供給される。ここで、制御信号生成部70Rの構成を図16に示す。誤差検出部50Rで生成されたパルス幅変調信号PWMRは、スイッチ切替制御信号としてスイッチ705に供給される。このスイッチ705の端子705aは電源供給端子701に接続されると共に、端子705bは接地される。スイッチ705の可動端子705cは抵抗器706,707を介して演算増幅器710の非反転入力端子に接続される。この抵抗器707には、スイッチ708が並列接続される。また抵抗器707と演算増幅器710の非反転入力端子の接続点にはコンデンサ709の一方の端子が接続され、コンデンサ709の他方の端子は接地される。
【0084】
可変抵抗器703の一方の端子は抵抗器702を介して電源供給端子701に接続されると共に、他方の端子は、抵抗器704を介して接地される。この可変抵抗器703の可動子は、抵抗器711を介して演算増幅器710の反転入力端子に接続される。この抵抗器711には、スイッチ712が並列接続される。
【0085】
演算増幅器710の出力端子と反転入力端子間には、コンデンサ713と抵抗器714の並列回路が接続される。
【0086】
スイッチ708,712のスイッチ制御は、検出動作制御部90から供給されたモード切替制御信号CFCによって制御される。
【0087】
また、検出動作制御部90から出力されたホールド信号CHLDはスイッチ705に供給される、このホールド信号CHLDによってスイッチ705の可動端子705cがハイインピーダンス状態とされる。
【0088】
この制御信号生成部70Rでは、誤差検出部50Rで誤差が一定であるときに、演算増幅器710から出力される制御信号SERの信号レベルは、ドリフトを生じることなく一定であることが望ましい。このため、誤差検出部50Rで誤差を「0」としてパルス幅変調信号PWMRのデューティ比を50%として演算増幅器710の非反転入力端子に一定の電圧を供給すると共に、可変抵抗器703によって演算増幅器710の反転入力端子に供給される電圧を可変して、演算増幅器710の出力がドリフトを生じることなく一定とされて定常偏差が生じないように調整される。
【0089】
ところで、誤差検出部50Rでは粗調モードでは図14Eに示すように符号ビットと上位9ビットのデータが用いられると共に、微調モードでは図14Dに示すように符号ビットと下位9ビットのデータが用いられるので、粗調モードと微調モードでは利得が32倍異なるものとされる。このように、開ループ利得が32倍変わると、応答特性が著しく変化し安定性を確保することが困難になるため、制御信号生成部70Rで利得の切り替えが行われる。
【0090】
ここで、図17を使用して制御信号生成部70Rの抵抗器およびコンデンサの定数の設定について説明する。
【0091】
図17の積分器の交流伝達特性は式1で示される。この式1において、v2は図16に示す可変抵抗器703から供給される電圧に相当するものであり直流電圧であることから「v2=0」とされて式1は式2とされる。この式2で利得が「1」とされるのは式3の条件を満たすときである。
【0092】
【数1】
【0093】
この場合、良好な安定性を得ると共にリップルの影響を除去できるように、コンデンサC1,C2および抵抗器R1,R2は式4の条件を満たすように定数が設定される。また式4の条件を満たすように定数が設定されることから式2は式5とされる。
【0094】
【数2】
【0095】
なお、式5においてC=C1=C2,R=R1=R2とされる。
【0096】
また、誤差検出部50Rでは、水平走査周波数fHの8倍の周波数でパルス幅変調信号PWMRが生成されていることから「ω=2π×8fH」とされる。
【0097】
さらに、A/D変換器35Rから出力される赤色撮像データ信号DRは(2,8,2)の12ビットの信号であり、1/(2)12の振幅とすることでリップルを1digit以下とすることができる。このため、式6からコンデンサCと抵抗器Rは式7を満たすように設定される。
【0098】
【数3】
【0099】
このようにして、抵抗器およびコンデンサの定数の設定が行われた制御信号生成部70Rでは、基準信号RFと平均値信号DRBの誤差を示す誤差信号DERに基づいてデューティ比が可変されるパルス幅変調信号PWMRによって、スイッチ705の切替動作が制御される。このため、誤差に応じて演算増幅器710の非反転入力端子の端子電圧が可変される。
【0100】
また、誤差検出部50から供給されるパルス幅変調信号PWMRは、粗調モードのときに15ビットの誤差信号DERから符号ビットを除く上位9ビットのデータ信号に基づいて生成されると共に、微調モードのときに下位9ビットのデータ信号に基づいて生成される。このため、微調モードと粗調モードでは利得が32倍異なるものとされる。
【0101】
ここで、モード切替制御信号CFCの論理レベルが微調モードを示す「0」であるときには、スイッチ708,712がオフ状態とされる。また、粗調モードを示す「1」であるときには、スイッチ708がオン状態とされて抵抗器707が短絡されると共に、スイッチ712がオン状態とされて抵抗器711が短絡されて、微調モードの場合よりも制御信号生成部70Rの利得が32倍に高められる。
【0102】
このため、演算増幅器710から出力される制御信号SERの信号レベルは、基準信号RFと平均値信号DRBの誤差に応じて連続して可変される。この制御信号SRCがレベル可変部30Rに供給されることにより赤色撮像信号SRの信号レベルが制御されて、A/D変換器35Rから出力される赤色撮像データ信号DRを所定の信号レベルにクランプすることができる。
【0103】
また、フラッシュ等によって過大な光が入射されたときには、ホールド信号CHLDによってスイッチ705の可動端子705cがハイインピーダンス状態とされる。このため、演算増幅器710の非反転入力端子の電圧が保持されて、演算増幅器710から出力される制御信号SERの信号レベルは一定とされると共に、3垂直走査期間経過後には、パルス幅変調信号PWMRに基づいて制御信号SERの信号レベルが可変されるので、過大な光の入射終了後、直ちに高品質の画像を得ることができる。
【0104】
なお、緑色撮像信号SGおよび青色撮像信号SBの信号レベルもレベル可変部30G,30Bによって制御されて、A/D変換器35G,35Bから出力される緑色撮像データ信号DGや青色撮像データ信号DBも所定の信号レベルにクランプされる。
【0105】
このように、上述の実施の形態によれば、誤差検出部50R,50G,50Bでは、レベル検出部40R,40G,40Bで得られた小数点以下のデータを有する光学的黒レベルの画素区間の平均値信号と基準信号から誤差信号を得るものとして、この小数点以下のデータを有する基準信号RFと平均値信号DRBが一致するように制御することにより、小数点以内の誤差での追従動作を行うことができるので、小数点以下のデータを用いることなく基準信号RFと平均値信号DRBが一致するように制御した場合のように整数部の最下位ビットの変動によって制御動作が収束しないような問題を生ずることがない。
【0106】
また、平均値信号と基準信号の誤差を示す誤差信号に応じてパルス幅制御信号が生成されて、このパルス幅制御信号に基づいて撮像信号SR,SG,SBの信号レベルが映像期間中制御されるので、端子数が少なくとも線形フィードバッククランプ処理を行うことができる。また、パルス幅制御信号が映像期間中に例えば8回生成されて、フィードバッククランプ処理の基本周波数が見かけ上、高いものとされるので、クランプ処理による影響が表示画面上に顕著に表されることを防止できる。さらに、小数点以下の誤差信号の信号レベルに応じてパルス幅制御信号のパルス幅が1クロック分だけ制御されると共に、パルス幅が制御されるパルス幅制御信号は、8回のパルス幅制御信号のいずれかに分散して設定されるので、A/D変換器から出力される三原色撮像データ信号の最小ビット以下の精度でクランプ処理を収束させることができる。
【0107】
さらに、誤差信号の信号レベルに応じて粗調モードと微調モードが切り替えられるので、パルス幅制御信号で表現できる精度を有効に使用することができる。ここで、粗調モードから微調モードに切り替えが行われる第1の誤差信号の信号レベルは、微調モードから粗調モードに切り替えが行われる第2の誤差信号の信号レベルよりも小さいものとされて、粗調モードと微調モードがヒステリシス特性を持って行われると共に、粗調モードから微調モードへの切り替えは、各色の誤差信号の信号レベルが第1の信号レベルよりも小さく、また所定の垂直走査期間中、連続して第1の信号レベルよりも小さいときに行われると共に、微調モードから粗調モードへの切り替えは、各色の誤差信号の信号レベルのいずれか1つが第2の信号レベルよりも大きくされたときに直ちに行われるので、安定した切り替え動作を行うことができる。
【0108】
さらに、微調モードとされているときに、フラッシュ等によって過大な光が入射されて、各色の誤差信号のいずれか1つの信号レベルが第2の信号レベルよりも大きい第3の信号レベルを超えた場合、例えば誤差信号の信号レベルが飽和したときには、この時の誤差信号に基づくフィードバッククランプ処理を行うことなく、過大な光が入射される前の状態が所定期間保持されてクランプ処理動作が大きく変動されることがない。このため、過大な光の入射が終了した後、直ちに高品質の画像を得ることができる。
【0109】
なお、上述の実施の形態では、撮像信号を所定の信号レベルにクランプする場合について説明したが、撮像信号に限らず例えば映像信号等を所定の信号レベルにクランプする場合についても容易に適用できる。
【0110】
【発明の効果】
以上のように、この発明によれば、目標値を示すディジタルの基準信号と例えばディジタル信号に変換された撮像信号の所定区間の信号レベルの誤差が検出されて、この誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいてアナログの制御信号を生成する粗調モードと下位側の所定数ビットに基づいてアナログの制御信号を生成する微調モードが、誤差の大きさに応じて切り替えられる。このようにして生成された制御信号に基づきディジタル変換前のアナログの撮像信号の信号レベルが可変されるので、精度良く線形フィードバッククランプ処理を行うことができる。
【0111】
また、粗調モードから微調モードの切り替えは、例えば三原色の誤差信号が全て第1の信号レベルよりも所定期間小さいものとされたときに行われ、微調モードから粗調モードへの切り替えは三原色の誤差信号のいずれか1つが第2の信号レベルよりも大きいものとされたときに直ちに行われる。ここで、第2の信号レベルは第1の信号レベルと等しいかあるいは第1の信号レベルよりも大きいものとされる。また微調モードのときには誤差信号の下位側ビットに基づいてパルス幅変調信号が生成されると共に、粗調モードのときには誤差信号の上位側ビットに基づいてパルス幅変調信号が生成される。このため、安定したモード切り替え動作を行うことができる。
【0112】
また、微調モード時に例えばフラッシュ等によって誤差信号が第2の信号レベルよりも大きい第3の信号レベルを超えた場合、例えば誤差信号が飽和した場合には、誤差信号が大きくされる前の制御信号の信号レベルが所定期間保持されるので、過大な光の入射が終了した後、直ちに高品質の画像を得ることができる。
【図面の簡単な説明】
【図1】撮像装置の構成を示す図である。
【図2】クランプ部20の構成を示す図である。
【図3】平均値信号DRBの生成と基準信号RFを示す図である。
【図4】ダイナミックレンジの拡張と分解能の改善例を示す図である。
【図5】誤差検出部50Rの構成を示す図である。
【図6】検出動作制御部90の構成を示す図である。
【図7】モード制御信号MDCの変換動作を示す図である。
【図8】粗調モード切替判定部56の構成を示す図である。
【図9】粗調モード切替判定部56および微調モード切替判定部57の動作を示す図である。
【図10】モード切替制御部94の構成を示す図である。
【図11】カウンタ部98の構成を示す図である。
【図12】カウンタ部98の出力信号を示す図である。
【図13】データ切出部54の構成を示す図である。
【図14】データ切出部54の動作を示す図である。
【図15】付加信号PULの生成を示す図である。
【図16】制御信号生成部70Rの構成を示す図である。
【図17】積分器の構成を示す図である。
【符号の説明】
10R,10G,10B・・・CCDイメージセンサ、20・・・クランプ部、25・・・ディジタル信号処理部、30R,30G,30B・・・レベル可変部、35R,35G,35B・・・A/D変換部、40R,40G,40B・・・レベル検出部、50R,50G,50B・・・誤差検出部、70R,70G,70B・・・制御信号生成部、90・・・検出動作制御部、110・・・クランプ動作設定部
Claims (14)
- アナログ入力信号の信号レベルを可変するレベル可変部と、
上記レベル可変部の出力信号をディジタル信号に変換するA/D変換器と、
上記A/D変換器から出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、
目標値を示すディジタルの基準信号と上記レベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、
上記制御手段で生成された制御信号を上記レベル可変部に供給して、上記レベル可変部から出力される信号を上記制御信号に基づいてクランプされた信号レベルに制御するクランプ回路において、
上記制御手段では、上記誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、上記制御信号を生成する
ことを特徴とするクランプ回路。 - 上記レベル検出部では、上記A/D変換器から出力される信号に対して、ダイナミックレンジの拡張と分解能の改善のためのビット変換を行い、上記ビット変換によって得られた信号を用いて上記レベル信号を生成する
ことを特徴とする請求項1記載のクランプ回路。 - 上記制御手段での粗調モードから微調モードへの切り替えは、第1の信号レベルよりも上記誤差信号が小さくされたときに行なうものとし、微調モードから粗調モードへの切り替えは、上記第1の信号レベルより大きいかあるいは等しい信号レベルである第2の信号レベルよりも、上記誤差信号が大きくされたときに行う
ことを特徴とする請求項1記載のクランプ回路。 - 上記入力信号は複数色の映像信号であって、
上記制御手段での粗調モードと微調モードの切り替えは、各色の誤差信号が全て上記第1の信号レベルより小さくされたときに粗調モードから微調モードに切り替えるものとし、上記各色の誤差信号のいずれか1つの誤差信号が上記第2の信号レベルより大きくされたときに微調モードから粗調モードへの切り替えを行う
ことを特徴とする請求項1記載のクランプ回路。 - 上記入力信号は映像信号であって、
上記制御手段での、粗調モードから微調モードへの切り替えは、上記誤差信号が所定の垂直走査期間中、連続して上記第1の信号レベルよりも小さいときに行うものとし、微調モードから粗調モードへの切り替えは、上記誤差信号が第2の信号レベルよりも大きくされたときに直ちに行う
ことを特徴とする請求項1記載のクランプ回路。 - 上記制御手段では、上記制御手段が微調モードとされているときに、上記誤差信号の信号レベルが上記第2の信号レベルよりも大きい第3の信号レベルを超えたことが検出されたときには、上記制御信号の信号レベルを検出前の状態で所定期間保持する
ことを特徴とする請求項1記載のクランプ回路。 - 上記制御手段では、上記誤差信号に対して上記第1の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記粗調モードから上記微調モードへの切り替えを行うと共に、上記誤差信号に対して上記第2の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記微調モードから上記粗調モードへの切り替えを行う
ことを特徴とする請求項1記載のクランプ回路。 - アナログ撮像信号の信号レベルを可変するレベル可変部と、
上記レベル可変部の出力信号をディジタル信号に変換するA/D変換器と、
上記A/D変換器の出力される信号の所定の期間毎に存在する所定区間の信号レベルを示すディジタルのレベル信号を生成するレベル検出部と、
目標値を示すディジタルの基準信号と上記レベル信号との信号レベルの誤差を検出し、この誤差に基づいてアナログの制御信号を生成する制御手段とを有し、
上記制御手段で生成された制御信号を上記レベル可変部に供給して、上記レベル可変部から出力される信号を上記制御信号に基づいてクランプされた信号レベルに制御する撮像装置において、
上記制御手段では、上記誤差を示すディジタルの誤差信号の上位側の所定数ビットに基づいて制御信号を生成する粗調モードと下位側の所定数ビットに基づいて制御信号を生成する微調モードを上記誤差信号の信号レベルに基づいて切り替えて、上記制御信号を生成する
ことを特徴とする撮像装置。 - 上記レベル検出部では、上記A/D変換器から出力される信号に対して、ダイナミックレンジの拡張と分解能の改善のためのビット変換を行い、上記ビット変換によって得られた信号を用いて上記レベル信号を生成する
ことを特徴とする請求項8記載の撮像装置。 - 上記制御手段での粗調モードから微調モードへの切り替えは、第1の信号レベルよりも上記誤差信号が小さくされたときに行なうものとし、微調モードから粗調モードへの切り替えは、上記第1の信号レベルより大きいかあるいは等しい信号レベルである第2の信号レベルよりも、上記誤差信号が大きくされたときに行う
ことを特徴とする請求項8記載の撮像装置。 - 上記入力信号は複数色の映像信号であって、
上記制御手段での粗調モードと微調モードの切り替えは、各色の誤差信号が全て上記第1の信号レベルより小さくされたときに粗調モードから微調モードに切り替えるものとし、上記各色の誤差信号のいずれか1つの誤差信号が上記第2の信号レベルより大きくされたときに微調モードから粗調モードへの切り替えを行う
ことを特徴とする請求項8記載の撮像装置。 - 上記入力信号は映像信号であって、
上記制御手段での、粗調モードから微調モードへの切り替えは、上記誤差信号が所定の垂直走査期間中、連続して上記第1の信号レベルよりも小さいときに行うものとし、微調モードから粗調モードへの切り替えは、上記誤差信号が第2の信号レベルよりも大きくされたときに直ちに行う
ことを特徴とする請求項8記載の撮像装置。 - 上記制御手段では、上記制御手段が微調モードとされているときに、上記誤差信号の信号レベルが上記第2の信号レベルよりも大きい第3の信号レベルを超えたことが検出されたときには、上記制御信号の信号レベルを検出前の状態で所定期間保持する
ことを特徴とする請求項8記載の撮像装置。 - 上記制御手段では、上記誤差信号に対して上記第1の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記粗調モードから上記微調モードへの切り替えを行うと共に、上記誤差信号に対して上記第2の信号レベルに基づいたマスキングを行い、有効とされたビットに基づいて上記微調モードから上記粗調モードへの切り替えを行う
ことを特徴とする請求項8記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003038662A JP3788433B2 (ja) | 2003-02-17 | 2003-02-17 | クランプ回路およびそれを用いた撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003038662A JP3788433B2 (ja) | 2003-02-17 | 2003-02-17 | クランプ回路およびそれを用いた撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09138496A Division JP3428287B2 (ja) | 1996-04-12 | 1996-04-12 | クランプ回路およびそれを用いた撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003219203A JP2003219203A (ja) | 2003-07-31 |
JP3788433B2 true JP3788433B2 (ja) | 2006-06-21 |
Family
ID=27656244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003038662A Expired - Fee Related JP3788433B2 (ja) | 2003-02-17 | 2003-02-17 | クランプ回路およびそれを用いた撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3788433B2 (ja) |
-
2003
- 2003-02-17 JP JP2003038662A patent/JP3788433B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003219203A (ja) | 2003-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3428287B2 (ja) | クランプ回路およびそれを用いた撮像装置 | |
US20150372688A1 (en) | Ad conversion apparatus, solid-state imaging apparatus, and imaging system | |
US8218038B2 (en) | Multi-phase black level calibration method and system | |
JP4345004B2 (ja) | 光学的黒レベル調整回路 | |
TWI245494B (en) | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter | |
US9071778B2 (en) | Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit | |
US7728888B2 (en) | Clamping circuit and digital camera system having the clamping circuit | |
JP3788433B2 (ja) | クランプ回路およびそれを用いた撮像装置 | |
JP3788434B2 (ja) | クランプ回路およびそれを用いた撮像装置 | |
JP3498987B2 (ja) | 信号クランプ装置 | |
JP3107760B2 (ja) | 露光量制御装置 | |
JPH0634510B2 (ja) | 自動ホワイトバランス調整回路 | |
EP0507593B1 (en) | Flare corrected video cameras | |
JP4014825B2 (ja) | 信号直流電圧安定化回路 | |
JPH05153428A (ja) | クランプ回路 | |
JP3371689B2 (ja) | A/d変換基準電圧設定回路 | |
JP5600041B2 (ja) | A/d変換装置、固体撮像装置および電子情報機器 | |
JPH0634511B2 (ja) | 自動ホワイトバランス調整回路 | |
JPS61102871A (ja) | 画像a/d変換回路 | |
JP6409364B2 (ja) | 光電変換素子、画像読取装置、画像形成装置、調整方法及び調整プログラム | |
JPH05153429A (ja) | クランプ回路 | |
JPH06303458A (ja) | ビデオカメラのクランプ回路 | |
JP2608265B2 (ja) | 撮像装置 | |
JPH04313966A (ja) | ビデオ信号のフレア補正回路 | |
JPS581867B2 (ja) | デイジタルホワイトクリツプカイロ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060320 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |