JP3784702B2 - 光書込みヘッド - Google Patents

光書込みヘッド Download PDF

Info

Publication number
JP3784702B2
JP3784702B2 JP2001356986A JP2001356986A JP3784702B2 JP 3784702 B2 JP3784702 B2 JP 3784702B2 JP 2001356986 A JP2001356986 A JP 2001356986A JP 2001356986 A JP2001356986 A JP 2001356986A JP 3784702 B2 JP3784702 B2 JP 3784702B2
Authority
JP
Japan
Prior art keywords
back electrode
emitting element
substrate
metal pattern
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001356986A
Other languages
English (en)
Other versions
JP2003154700A (ja
Inventor
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP2001356986A priority Critical patent/JP3784702B2/ja
Publication of JP2003154700A publication Critical patent/JP2003154700A/ja
Application granted granted Critical
Publication of JP3784702B2 publication Critical patent/JP3784702B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、発光素子アレイおよび光書込みヘッド、特に、発光素子アレイ・チップ内での発光光量が均一に分布し、かつ、基板上に実装するときに導電性接着材による汚染を防止し、さらには発光素子アレイ・チップの発光面の高さにばらつきがないようにした発光素子アレイおよび光書込みヘッドを提供することにある。
【0002】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ICと組み合わせて光プリンタヘッド等の書込み用光源として利用されている。本発明者らは発光素子アレイの構成要素としてpnpn構造を持つ発光サイリスタに注目し、発光点の自己走査が実現できることを既に特許出願(特開平1−238962号公報、特開平2−14584号公報、特開平2−92650号公報、特開平2−92651号公報)し、光プリンタ用光源として実装上簡便となること、発光素子ピッチを細かくできること、コンパクトな自己走査型発光素子アレイを作製できること等を示した。
【0003】
さらに本発明者らは、転送素子アレイをシフト部として、発光部である発光素子アレイと分離した構造の自己走査型発光素子アレイを提案している(特開平2−263668号)。
【0004】
図1に、この自己走査型発光素子アレイの等価回路図を示す。この自己走査型発光素子アレイは、転送素子T1 〜T4 、書込み用発光素子L1 〜L4 からなる。シフト部の構成は、ダイオード接続を用いている。VGKは電源(通常5V)であり、負荷抵抗RL を経て各転送素子のゲート電極G1 〜G3 に接続されている。また、転送素子のゲート電極G1 〜G3 は、書込み用発光素子のゲート電極にも接続される。転送素子T1 のゲート電極にはスタートパルスφS が加えられ、転送素子のアノード電極には、交互に転送用クロックパルスφ1,φ2が加えられ、書込み用発光素子のアノード電極には、書込み信号φI が加えられている。
【0005】
なお図中、1,2,3,4は、それぞれ電流制限抵抗を示している。
【0006】
動作を簡単に説明する。まず転送用クロックパルスφ1の電圧がハイレベルで転送素子T2 がオン状態であるとする。このとき、ゲート電極G2 の電位はVGKの5Vからほぼ0Vにまで低下する。この電位降下の影響はダイオードD2 によってゲート電極G3 に伝えられ、その電位を約1Vに(ダイオードD2 の順方向立上り電圧(拡散電位に等しい))に設定する。しかし、ダイオードD1 は逆バイアス状態であるためゲート電極G1 への電位の接続は行われず、ゲート電極G1 の電位は5Vのままとなる。発光サイリスタのオン電位は、ゲート電極電位+pn接合の拡散電位(約1V)で近似されるから、次の転送用クロックパルスφ2のHレベル電圧は約2V(転送素子T3 をオンさせるために必要な電圧)以上でありかつ約4V(転送素子T5 をオンさせるために必要な電圧)以下に設定しておけば転送素子T3 のみがオンし、これ以外の転送素子はオフのままにすることができる。従って2本の転送用クロックパルスでオン状態が転送されることになる。
【0007】
スタートパルスφS は、このような転送動作を開始させるためのパルスであり、スタートパルスφS をLレベル(約0V)にすると同時に転送用クロックパルスφ2をHレベル(約2〜約4V)とし、転送素子T1 をオンさせる。その後すぐ、スタートパルスφS はHレベルに戻される。
【0008】
いま、転送素子T2 がオン状態にあるとすると、ゲート電極G2 の電位は、VGK(ここでは5ボルトと想定する)より低下し、ほぼ0Vとなる。したがって、書込み信号φI の電圧が、pn接合の拡散電位(約1V)以上であれば、発光素子L2 を発光状態とすることができる。
【0009】
これに対し、ゲート電極G1 は約5Vであり、ゲート電極G3 は約1Vとなる。したがって、発光素子L1 の書込み電圧は約6V、発光素子L3 の書込み電圧は約2Vとなる。これから、発光素子L2 のみに書き込める書込み信号φI の電圧は、1〜2Vの範囲となる。発光素子L2 がオン、すなわち発光状態に入ると、発光強度は書込み信号φI に流す電流量で決められ、任意の強度にて画像書込みが可能となる。また、発光状態を次の発光素子に転送するためには、書込み信号φI ラインの電圧を一度0Vまでおとし、発光している発光素子をいったんオフにしておく必要がある。
【0010】
以上のような構成の自己走査型発光素子アレイは、チップに形成されるが、裏面は、図1の各転送素子および各発光素子のカソードが共に接続される共通電極(または裏面電極)になっている。このような裏面電極は、各転送素子および発光素子の電流の戻り経路を構成する。
【0011】
このような自己走査型発光素子アレイを光プリンタヘッドに実装する場合、金属パターンを持った基板の上に、裏面電極全面を導電性接着材により張り付けている。
【0012】
図2に、1個の自己走査型発光素子アレイ・チップを基板の上に張り付けた状態を示す。図中、10は基板、12は基板上に形成された金属パターンである。14は自己走査型発光素子アレイ・チップ、16はチップ表面に形成された書込み信号ライン、18はチップ裏面に形成された裏面電極である。20は、チップ表面に形成されたφ1,φ2,φI ,φS 用パッドに接続されたボンディングワイヤである。
【0013】
自己走査型発光素子アレイの裏面電極18として、P−GaAs/Cr(10nm)/Au(50nm)を使用した。チップ14の形状は、170μm(幅)×6.0mm(長さ)×300μm(高さ)である。
【0014】
このようなチップ14は、裏面電極18の全面を、導電性接着材22により、基板10の上の金属パターン12上に張り付けた。外付け抵抗4(図1参照)の値を250Ωとし、各発光素子を流れる電流の分布を調べた。その結果、発光素子の位置により、電流値は約2%の差があり、書込み信号ライン5は、約5Ωの配線抵抗を有することがわかった。
【0015】
【発明が解決しようとする課題】
自己走査型発光素子アレイを駆動すると、自己走査型発光素子アレイの各発光素子の発光光量は、発光素子に供給される書込み信号により決まるが、図1に示すように、書込み信号φI は、書込み信号ライン5を経て各発光素子に供給されている。図2で説明したように、この書込み信号ラインの配線抵抗により、発光素子に供給される書込み信号の大きさが異なる結果、発光光量がチップ内で分布する。この分布は、チップに固有であり、チップ長の周期となり、目立つという問題点がある。
【0016】
また、チップを基板上に並べるときに、チップの間の狭い隙間に導電性接着材がはい上がってきて、チップを汚染したり、電気的に短絡してしまうという問題点があった。また、導電性接着材の厚さのムラがチップ発光面の高さのばらつきとなり、画質を低下させていた。
【0017】
本発明の目的は、このような問題点を解決した発光素子アレイおよび光書込みヘッドを提供することにある。
【0018】
【課題を解決するための手段】
本発明によれば、書込み信号ラインの配線抵抗による光量分布の影響を緩和するために、電流の戻り経路である裏面電極の抵抗値を規定し、さらには、裏面電極と基板上の金属パターンとの接続位置を規定することにより、発光素子に位置によらず書込み信号ラインの配線抵抗が一定となるようにしている。
【0019】
裏面電極の抵抗値は、次のように規定される。すなわち、裏面電極の単位長さあたりの抵抗値が、発光素子に電流を供給する発光面側の書込み信号ラインの単位長さあたりの抵抗値の1/2〜3/2倍となるようにする。
【0020】
また、裏面電極と基板上の金属パターンとの接続位置は、次のように規定される。すなわち、発光素子アレイの裏面電極を導電性接着材で、基板の金属パターンに固定する場合に、書込み信号ラインの終端側にあたる部分の直下を含む、裏面電極の面積の半分より小さい領域に導電性接着材が接触するようにする。あるいは、発光素子アレイの裏面電極を、基板に固定する場合、前記発光素子に電流を供給する配線の終端側にあたる部分の直下を含む、裏面電極の面積の半分より小さい領域を導電性接着材で基板上の第1の金属パターンに接触させ、前記配線の電流供給側にあたる部分の直下を含む、裏面電極の面積の半分以下の領域を導電性接着剤で基板上の第2の金属パターンと接触させる。
【0021】
一方、チップ実装時に、導電性接着材によるチップの汚染などの問題は、チップの接続部分に導電性接着材を塗らないようにすることで、導電性接着材のはい上がりを抑えることができる。さらに、この導電性接着材を塗っていない裏面電極の一部を、基板の金属パターン面に押し当てることで、裏面電極の位置決めを行い、高さ方向の精度を確保することができる。
【0022】
【発明の実施の形態】
【0023】
【実施例1】
図3は、本発明の自己走査型発光素子アレイおよびこの自己走査型発光素子アレイを用いた光書込みヘッドの第1の実施例を説明するための、光書込みヘッドの断面図である。なお、図2と同一の要素には、同一の参照番号を付して示す。
【0024】
この光書込みヘッドでは、基板10上の、チップ裏面電極18と接触すべき金属パターンは、書込み信号ライン16の電流供給側、およびこれとは反対側の終端側にあたる両方の部分の直下に分けて設けられており、これら2つの金属パターンを12a,12bで示している。
【0025】
図3に示すように、チップ14の裏面電極18の両端を、幅500μmの導電性接着材22a,22bで、金属パターン12a,12bに張り付けた。このとき、導電性接着材は、書込み信号ライン16の電流供給側および終端側にあたる部分の直下を含む、裏面電極の面積の半分以下の領域に接触するようにする。導電性接着材により裏面電極18は、金属パターン12a,12bに電気的に接続され、金属パターン12a−12b間の抵抗値は5.0Ωであった。
【0026】
次に、金属パターン12a,12bのいずれかを、基板10上の電流戻り経路(図示せず)に接続して、書込み信号ライン16の電流分布を調べた。図4に、金属パターン12aを電流戻り経路に接続した場合の電流分布と、金属パターン12bを電流戻り経路に接続した場合の電流分布を示す。
【0027】
図4より、金属パターン12aを電流戻り経路に接続した場合、金属パターン12aに近い発光素子が点灯した場合と、最も遠い発光素子が点灯した場合では、約5Ωの抵抗値の差が見られた。このことから、電流は、発光素子から基板の厚み方向を横切り裏面電極に達した後、裏面電極内を流れていると見なせることがわかった。
【0028】
また、図4より、金属パターン12bを電流戻り経路に接続した場合、発光素子の位置に拘わらず電流値が一定となった。このことは、書込み信号ライン16の単位長さあたりの抵抗値が、裏面電極の単位長さあたりの抵抗値にほぼ等しいことを意味している。
【0029】
そこで、第1の実施例である光書込みヘッドでは、書込み信号ラインの終端側に当たる部分の直下にある側の金属パターン12b側のみ電流の戻り経路として配線し、一方の金属パターン12aの方は、機械的な固定のために用いるものとし、金属パターン12bとは電気的に切り離した。複数のチップ14を千鳥状に配置した光書込みヘッドの平面図を図5に示す。なお、図5において、図3と同一の要素には、同一の参照番号を付して示す。チップは千鳥状に置かれているため、2つのチップとも発光素子へ電流を供給するボンディングパッドのある電流供給側同士が乗る金属パターン12aと、終端側同士が乗る金属パターン12bとが交互に配置されることになる。そして、金属パターン12bは、チップ14の長手方向にチップの両側に延びる2本の電流戻り配線24に接続されている。図5において、30は金属配線パターン、20はボンディングワイヤである。
【0030】
なお、本発明の効果である、裏面電極抵抗と書込み信号ライン抵抗の相殺という点では、裏面電極18と金属パターン12bとの接触面積は小さい方が望ましいが、裏面電極18と金属パターン12bとの間の接触抵抗を小さくするためにはある程度の接触面積が必要である。この点を鑑みて、裏面電極面積の半分以下の領域で導電性接着材を接触させることが望ましい。
【0031】
以上の例では、裏面電極の単位長さあたりの抵抗値が、書込み信号ラインの単位長さあたりの抵抗値にほぼ等しくなっているが、必ずしも等しくする必要はなく、裏面電極の単位長さあたりの抵抗値が、書込み信号ラインの単位長さあたりの抵抗値の1/2〜3/2倍の範囲であれば、書込み信号ラインの配線抵抗の影響を半減以下にできる。
【0032】
【実施例2】
実施例1では、書込み信号ラインが1本であったが、本実施例では、2本の書込み信号ラインがあり、チップの両側から給電されている場合である。図6に、書込み信号ラインが2本ある発光素子のアレイを示す。2本の書込み信号ライン6,7は、チップの中央部で分断されており、ライン6,7には、それぞれチップの両端から書込み信号φI が供給される。
【0033】
図7は、本実施例の光書込みヘッドの平面図、図8は図7のA−A′線断面図を示す。なお、図7および図8において、図3と同一の要素には、同一の参照番号を付して示す。自己走査型発光素子アレイ・チップ14は、図6に示すように、基板上に千鳥状に配列される。
【0034】
チップ14上には、図8に示すように、チップの両端を乗せるための金属パターン34a,34bと、チップ14の長手方向にチップの両側に延びる2本の金属パターンおよび2本の金属パターン間をつなぐ金属パターンとからなるはしご状の電流戻り配線36とが形成されている。電流戻り配線36は、後述するように、チップの裏面電極18と電気的に接続される。一方、チップの両端を乗せる金属パターン34a,34bは、裏面電極18に電気的に接続されるものではないので、電流戻り配線36とは電気的に分離されている。
【0035】
チップ中央部に2mmの幅で配置される2本の金属パターン(電流戻り配線)の間に、導電性接着材22を塗布し、ブレードで掻き取った後、チップ14を接着する。チップの裏面電極18は、導電性接着材22を介して電流戻り配線36に導通がとられる。その結果、2本の書込み信号ライン6,7の配線抵抗の影響はほとんどなくなった。また、チップの両端の1mm部分は、金属パターン34a,34b上に乗る。これら金属パターン34a,34bには、導電性接着材のついていない状態のチップ裏面電極18を押しつけて高さを決めるため、チップの高さをそろえることができる。
【0036】
導電性接着材22を焼成することにより、チップ14が基板上に実装される。そして、チップのボンディングパッドと基板10上の金属配線パターン30とが、ボンディングワイヤ20により接続される。このとき、チップ14は金属パターン34a,34bに密着しているため、ワイヤボンディング時の超音波の印加が可能となる。
【0037】
【発明の効果】
本発明によれば、チップ内で発光光量が均一に分布する自己走査型発光素子アレイが得られる。
【0038】
また本発明によれば、導電性接着材によるチップ汚染がなく、チップ高さのばらつきのない光書込みヘッドを提供することが可能になる。
【図面の簡単な説明】
【図1】自己走査型発光素子アレイの等価回路図である。
【図2】1個の自己走査型発光素子アレイ・チップを基板の上に張り付けた状態を示す図である。
【図3】本発明の自己走査型発光素子アレイを用いた光書込みヘッドを説明するための断面図である。
【図4】書込み信号ラインの電流分布を示す図である。
【図5】本発明の光書込みヘッドの第1の実施例を示す平面図である。
【図6】書込み信号ラインが2本の場合の発光素子のアレイを示す図である。
【図7】本発明の光書込みヘッドの第2の実施例を示す平面図である。
【図8】図7のA−A′線断面図である。
【符号の説明】
10 基板
12a,12b 金属パターン
14 自己走査型発光素子アレイ・チップ
6,7,16 書込み信号ライン
18 裏面電極
20 ボンディングワイヤ
22a,22b,22 導電性接着材
24,36 電流戻り配線
30 金属配線パターン
34a,34b 金属パターン

Claims (4)

  1. 複数の発光素子と、前記発光素子に電流を供給する発光面側の配線と、前記発光素子に共通の裏面電極とを有し、順次発光素子が走査される自己走査型発光素子アレイチップと
    前記チップが実装され、前記裏面電極が導電性接着剤により固定される金属パターンを有する基板とを備え、
    前記裏面電極の単位長さあたりの抵抗値が、前記配線の単位長さあたりの抵抗値の1/2〜3/2倍である光書込みヘッド
  2. 前記自己走査型発光素子アレイの裏面電極を、導電性接着材で基板上の金属パターンに固定する場合に、前記配線の終端側にあたる部分の直下を含む、裏面電極の面積の半分以下の領域に導電性接着材が接触するようにした請求項1に記載の光書込みヘッド。
  3. 前記金属パターンが、電気的に分離された第1および第2の金属パターンよりなり、前記自己走査型発光素子アレイの裏面電極を、基板に固定する場合、前記配線の終端側にあたる部分の直下を含む、裏面電極の面積の半分より小さい領域を導電性接着材で基板上の第1の金属パターンに接触させ、前記配線の電流供給側にあたる部分の直下を含む、裏面電極の面積の半分より小さい領域を導電性接着剤で基板上の第2の金属パターンと接触させた請求項1に記載の光書込みヘッド。
  4. 前記金属パターンが、電気的に分離された第1および第2の金属パターンよりなり、前記自己走査型発光素子アレイの裏面電極を、基板に固定する場合に、前記裏面電極の中央部を導電性接着材で基板上の第1の金属パターンに接触させ、前記裏面電極の両端を基板上の第2の金属パターンに接触させた請求項1に記載の光書込みヘッド。
JP2001356986A 2001-11-22 2001-11-22 光書込みヘッド Expired - Fee Related JP3784702B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001356986A JP3784702B2 (ja) 2001-11-22 2001-11-22 光書込みヘッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001356986A JP3784702B2 (ja) 2001-11-22 2001-11-22 光書込みヘッド

Publications (2)

Publication Number Publication Date
JP2003154700A JP2003154700A (ja) 2003-05-27
JP3784702B2 true JP3784702B2 (ja) 2006-06-14

Family

ID=19168399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001356986A Expired - Fee Related JP3784702B2 (ja) 2001-11-22 2001-11-22 光書込みヘッド

Country Status (1)

Country Link
JP (1) JP3784702B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286147B2 (en) 2003-11-05 2007-10-23 Seiko Epson Corporation Line head and image forming device using the same
JP4479286B2 (ja) * 2004-03-10 2010-06-09 富士ゼロックス株式会社 自己走査型発光素子アレイチップ
WO2008155940A1 (ja) * 2007-06-20 2008-12-24 Kyocera Corporation 発光装置およびその製造方法ならびに画像形成装置

Also Published As

Publication number Publication date
JP2003154700A (ja) 2003-05-27

Similar Documents

Publication Publication Date Title
JP4649701B2 (ja) 自己走査型発光装置
JP2846136B2 (ja) 発光素子アレイの駆動方法
JPH06246949A (ja) サーマルヘッドとその駆動icチップと該サーマルヘッドの製造方法および感熱記録装置
JP3784702B2 (ja) 光書込みヘッド
US6747940B2 (en) Optical writing head comprising self-scanning light-emitting element array
TW465126B (en) Method for arranging self-scanning light emitting element array chip
KR940009023B1 (ko) 발광다이오드 프린트 헤드
JP4395674B2 (ja) 自己走査型発光素子アレイ
JP2000289250A (ja) Ledアレイチップおよびledアレイプリントヘッド
JP3224337B2 (ja) 発光チップおよびこれを用いた発光装置
US6677970B1 (en) Light-emitting diode array and optical print head
KR0173431B1 (ko) 프린터용 구동 ic 및 그것을 사용한 프린트 헤드
JPS63249669A (ja) 光プリントヘツド
JP2001270150A (ja) 自己走査型発光素子アレイ
JP2001250980A (ja) 3端子発光サイリスタ
JPH0999583A (ja) 自己走査型発光装置およびこれを用いた光プリンタ装置
JPH10315518A (ja) サーマルヘッド
JP4158308B2 (ja) 自己走査型発光装置
JPH09254439A (ja) 記録ヘッド
JP3098362B2 (ja) サーマルヘッド
JP2774294B2 (ja) 光プリンタヘッド
JPH10129024A (ja) サーマルヘッド
JP3067783U (ja) 自己走査型発光装置
JPH0664228A (ja) Led発光装置
KR920003079B1 (ko) 프린터 헤드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060315

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees