JPH0664228A - Ｌｅｄ発光装置 - Google Patents
Ｌｅｄ発光装置Info
- Publication number
- JPH0664228A JPH0664228A JP22297692A JP22297692A JPH0664228A JP H0664228 A JPH0664228 A JP H0664228A JP 22297692 A JP22297692 A JP 22297692A JP 22297692 A JP22297692 A JP 22297692A JP H0664228 A JPH0664228 A JP H0664228A
- Authority
- JP
- Japan
- Prior art keywords
- led
- power supply
- line pattern
- voltage
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＬＥＤプリンタ等に使用され、多
数のＬＥＤ素子を列状に配設したＬＥＤ発光装置に係
り、特に全てのＬＥＤ素子の発光光量を均一にすること
を可能としたＬＥＤ発光装置を提供することを目的とす
る。 【構成】 ＬＥＤチップ８ａ、８ｂ、・・・に対応して
配設された駆動用ＩＣ９ａ、９ｂ、・・・に電源を供給
する電源線パターン２を折り返し部２ｂを設けて配設す
ることにより、各ＬＥＤチップ８ａ、８ｂ、・・・に対
する電源入力を−電圧供給線パターン７と反対方向から
供給することができ、全てのＬＥＤ素子に対して均一に
電圧を印加することができる。
数のＬＥＤ素子を列状に配設したＬＥＤ発光装置に係
り、特に全てのＬＥＤ素子の発光光量を均一にすること
を可能としたＬＥＤ発光装置を提供することを目的とす
る。 【構成】 ＬＥＤチップ８ａ、８ｂ、・・・に対応して
配設された駆動用ＩＣ９ａ、９ｂ、・・・に電源を供給
する電源線パターン２を折り返し部２ｂを設けて配設す
ることにより、各ＬＥＤチップ８ａ、８ｂ、・・・に対
する電源入力を−電圧供給線パターン７と反対方向から
供給することができ、全てのＬＥＤ素子に対して均一に
電圧を印加することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＥＤプリンタ等に使
用され、多数のＬＥＤ素子を列状に配設したＬＥＤ発光
装置に関する。
用され、多数のＬＥＤ素子を列状に配設したＬＥＤ発光
装置に関する。
【０００２】
【従来の技術】ＬＥＤプリンタ等に使用されるＬＥＤ発
光装置は、印字データに従って感光体に光書き込みを行
う装置である。図９は、かかるＬＥＤ発光装置内に配設
された基板の配線構成を示す図である。同図において、
基板１４は例えばセラミック等で構成され、このセラミ
ック基板１４上にガリウム−砒素−リン等から成るＬＥ
Ｄ素子を列状に形成したＬＥＤチップ１５を複数一列に
配設し、これらのＬＥＤ素子とＩＣ回路１６との接続
を、例えばワイヤボンディング１７により個々に行って
いる。
光装置は、印字データに従って感光体に光書き込みを行
う装置である。図９は、かかるＬＥＤ発光装置内に配設
された基板の配線構成を示す図である。同図において、
基板１４は例えばセラミック等で構成され、このセラミ
ック基板１４上にガリウム−砒素−リン等から成るＬＥ
Ｄ素子を列状に形成したＬＥＤチップ１５を複数一列に
配設し、これらのＬＥＤ素子とＩＣ回路１６との接続
を、例えばワイヤボンディング１７により個々に行って
いる。
【０００３】しかし、各ＬＥＤチップ１５内のＬＥＤ素
子は列状に長く形成されている為、対応するＩＣ回路１
６の配設位置とＬＥＤ素子の配設位置との関係からＬＥ
Ｄ素子に流れる電流が異なる。すなわち、ＩＣ回路１６
の配設位置から遠い所に形成されたＬＥＤ素子には長い
配線が必要である為、抵抗損失によりＬＥＤ素子に流れ
る電流は少なくなる。一方、ＩＣ回路の配設位置から近
い所に形成されたＬＥＤ素子では配線が短いので抵抗損
失が少なく、ＬＥＤ素子に流れる電流が多い。このこと
は、同一のＬＥＤチップ内のＬＥＤ素子において、その
配設位置による発光光量の差となって現れ、感光体に形
成される静電潛像の電位レベルが異なり、結果的に画像
濃度に差が生じる。
子は列状に長く形成されている為、対応するＩＣ回路１
６の配設位置とＬＥＤ素子の配設位置との関係からＬＥ
Ｄ素子に流れる電流が異なる。すなわち、ＩＣ回路１６
の配設位置から遠い所に形成されたＬＥＤ素子には長い
配線が必要である為、抵抗損失によりＬＥＤ素子に流れ
る電流は少なくなる。一方、ＩＣ回路の配設位置から近
い所に形成されたＬＥＤ素子では配線が短いので抵抗損
失が少なく、ＬＥＤ素子に流れる電流が多い。このこと
は、同一のＬＥＤチップ内のＬＥＤ素子において、その
配設位置による発光光量の差となって現れ、感光体に形
成される静電潛像の電位レベルが異なり、結果的に画像
濃度に差が生じる。
【０００４】この為、従来のＬＥＤ発光装置では、各Ｌ
ＥＤ素子を接続する配線導体の線幅を変え、又は線の厚
さ（配線パターンの厚さ）を変え、抵抗損失を一定と
し、各ＬＥＤ素子に流れる電流を一定にしている。
ＥＤ素子を接続する配線導体の線幅を変え、又は線の厚
さ（配線パターンの厚さ）を変え、抵抗損失を一定と
し、各ＬＥＤ素子に流れる電流を一定にしている。
【０００５】
【従来技術の問題点】しかしながら、セラミック基板１
４上に一列に形成されるＬＥＤ素子は、上述のように多
数のＬＥＤ素子を一列に形成したＬＥＤチップ１５を複
数配設して構成されている。そして、従来のＬＥＤ発光
装置は上述のように、各ＬＥＤチップ内のＬＥＤ素子と
対応するＩＣ回路１６との関係のみについて、ＬＥＤ素
子に流れる電流を均一にするものである。すなわち、各
ＬＥＤチップ１５相互間での供給電流の均一化を図るも
のではない。
４上に一列に形成されるＬＥＤ素子は、上述のように多
数のＬＥＤ素子を一列に形成したＬＥＤチップ１５を複
数配設して構成されている。そして、従来のＬＥＤ発光
装置は上述のように、各ＬＥＤチップ内のＬＥＤ素子と
対応するＩＣ回路１６との関係のみについて、ＬＥＤ素
子に流れる電流を均一にするものである。すなわち、各
ＬＥＤチップ１５相互間での供給電流の均一化を図るも
のではない。
【０００６】この為、同時に発光するＬＥＤ素子の個数
が少ない場合はそれほど問題はないが、全ＬＥＤ素子が
同時に発光する場合には各ＬＥＤチップ１５間に誤差が
生じ、全ＬＥＤ素子の発光光量を均一に保てない。すな
わち、各ＬＥＤチップ１５の配設位置と電源パターン１
８、接地パターン１９の配線関係から、電源供給位置に
近い、例えばＬＥＤチップ１５’では抵抗損が少ないか
ら供給電流が多くなる一方、電源供給位置から遠く離れ
た位置のＬＥＤチップ１５”では抵抗損が大きいことか
ら供給電流が少なく、発光光量が減るからである。
が少ない場合はそれほど問題はないが、全ＬＥＤ素子が
同時に発光する場合には各ＬＥＤチップ１５間に誤差が
生じ、全ＬＥＤ素子の発光光量を均一に保てない。すな
わち、各ＬＥＤチップ１５の配設位置と電源パターン１
８、接地パターン１９の配線関係から、電源供給位置に
近い、例えばＬＥＤチップ１５’では抵抗損が少ないか
ら供給電流が多くなる一方、電源供給位置から遠く離れ
た位置のＬＥＤチップ１５”では抵抗損が大きいことか
ら供給電流が少なく、発光光量が減るからである。
【０００７】尚、同図に示す配線パターン２０〜２３
は、ＩＣ回路１６へ印字データや、クロック信号、ラッ
チ信号、ストローブ信号等のデータや信号の授受を行う
為のパターンである。
は、ＩＣ回路１６へ印字データや、クロック信号、ラッ
チ信号、ストローブ信号等のデータや信号の授受を行う
為のパターンである。
【０００８】
【発明の目的】本発明は上記従来の問題点に鑑み、全て
のＬＥＤ素子の発光光量を均一にすることを可能とした
ＬＥＤ発光装置を提供することを目的とする。
のＬＥＤ素子の発光光量を均一にすることを可能とした
ＬＥＤ発光装置を提供することを目的とする。
【０００９】
【発明の要点】本発明は上記目的を達成する為に、ライ
ン状に並んだ複数のＬＥＤ素子の各々に電源を供給して
発光させるＬＥＤ発光装置において、前記各ＬＥＤ素子
のアノード端子に高電位電圧を供給する高電圧分岐給電
路群が集約された第１の共通給電パターンと、前記各Ｌ
ＥＤ素子のカソード端子に低電位電圧を供給する低電圧
分岐給電路群が集約された第２の共通給電パターンとを
有し、前記第１の共通給電パターンと前記高電圧分岐給
電路群との第１の接続点と、前記第２の共通給電パター
ンと前記低電圧分岐給電路群との第２の接続点とは、前
記ＬＥＤ素子が構成するラインの両端に配置されたこと
を特徴とする。
ン状に並んだ複数のＬＥＤ素子の各々に電源を供給して
発光させるＬＥＤ発光装置において、前記各ＬＥＤ素子
のアノード端子に高電位電圧を供給する高電圧分岐給電
路群が集約された第１の共通給電パターンと、前記各Ｌ
ＥＤ素子のカソード端子に低電位電圧を供給する低電圧
分岐給電路群が集約された第２の共通給電パターンとを
有し、前記第１の共通給電パターンと前記高電圧分岐給
電路群との第１の接続点と、前記第２の共通給電パター
ンと前記低電圧分岐給電路群との第２の接続点とは、前
記ＬＥＤ素子が構成するラインの両端に配置されたこと
を特徴とする。
【００１０】
【実 施 例】以下、本発明の一実施例について図面を
参照しながら説明する。図１は本実施例のＬＥＤ発光装
置に使用され、多数のＬＥＤ素子が配設された基板の構
成図である。同図において、基板１上には電源線パター
ン２、データ信号線パターン３、クロック信号線パター
ン４、ラッチ信号線パターン５、ストローブ信号線パタ
ーン６、−電圧供給線パターン７等のパターン配線と、
多数個のＬＥＤ素子が形成されたＬＥＤアレー８、駆動
用ＩＣ９、及びチップ別調整抵抗１０が配設されてい
る。
参照しながら説明する。図１は本実施例のＬＥＤ発光装
置に使用され、多数のＬＥＤ素子が配設された基板の構
成図である。同図において、基板１上には電源線パター
ン２、データ信号線パターン３、クロック信号線パター
ン４、ラッチ信号線パターン５、ストローブ信号線パタ
ーン６、−電圧供給線パターン７等のパターン配線と、
多数個のＬＥＤ素子が形成されたＬＥＤアレー８、駆動
用ＩＣ９、及びチップ別調整抵抗１０が配設されてい
る。
【００１１】ＬＥＤアレー８は所定個のＬＥＤ素子が形
成された複数のＬＥＤチップ８ａ、８ｂ、・・・を一列
に配設して構成され、例えば各ＬＥＤチップ８ａ、８
ｂ、・・・の配設間隔は数１０ミクロン単位である。ま
た、駆動用ＩＣ９も各ＬＥＤチップ８ａ、８ｂ、・・・
に対応して設けられ、ＬＥＤチップ８ａ、８ｂ、・・・
と各々対応する駆動用ＩＣ９ａ、９ｂ、・・・は所定数
のワイヤボンディング１２によって接続されている。
成された複数のＬＥＤチップ８ａ、８ｂ、・・・を一列
に配設して構成され、例えば各ＬＥＤチップ８ａ、８
ｂ、・・・の配設間隔は数１０ミクロン単位である。ま
た、駆動用ＩＣ９も各ＬＥＤチップ８ａ、８ｂ、・・・
に対応して設けられ、ＬＥＤチップ８ａ、８ｂ、・・・
と各々対応する駆動用ＩＣ９ａ、９ｂ、・・・は所定数
のワイヤボンディング１２によって接続されている。
【００１２】また、駆動用ＩＣ９ａ、９ｂ、・・・は上
述の電源線パターン２、データ信号線パターン３、クロ
ック信号線パターン４、ラッチ信号線パターン５、スト
ローブ信号線パターン６と接続する端子Ａ１〜Ａ１１を
有している。例えば、端子Ａ１、Ａ２、Ａ１０、Ａ１１
は高電位電圧を供給する電源線パターン２と接続し、こ
の接続線を介して各駆動用ＩＣ９ａ、９ｂ、・・・には
高電位電圧が供給される。また、端子Ａ３、Ａ７はデー
タ信号線パターン３に接続し、この接続線を介して各駆
動用ＩＣ９ａ、９ｂ、・・・には印字データが供給され
る。同様に、端子Ａ４、Ａ８、Ａ９は各々クロック信号
線パターン４と、ラッチ信号線パターン５と、ストロー
ブ信号線パターン６が接続され、この接続線を介して各
駆動用ＩＣ９ａ、９ｂ、・・・にクロック信号、ラッチ
信号、及びストローブ信号を供給する。また、端子Ａ
５、Ａ６はチップ別調整抵抗１０に接続され、ＬＥＤチ
ップ８ａ、８ｂ、・・・間の抵抗誤差を調整している。
述の電源線パターン２、データ信号線パターン３、クロ
ック信号線パターン４、ラッチ信号線パターン５、スト
ローブ信号線パターン６と接続する端子Ａ１〜Ａ１１を
有している。例えば、端子Ａ１、Ａ２、Ａ１０、Ａ１１
は高電位電圧を供給する電源線パターン２と接続し、こ
の接続線を介して各駆動用ＩＣ９ａ、９ｂ、・・・には
高電位電圧が供給される。また、端子Ａ３、Ａ７はデー
タ信号線パターン３に接続し、この接続線を介して各駆
動用ＩＣ９ａ、９ｂ、・・・には印字データが供給され
る。同様に、端子Ａ４、Ａ８、Ａ９は各々クロック信号
線パターン４と、ラッチ信号線パターン５と、ストロー
ブ信号線パターン６が接続され、この接続線を介して各
駆動用ＩＣ９ａ、９ｂ、・・・にクロック信号、ラッチ
信号、及びストローブ信号を供給する。また、端子Ａ
５、Ａ６はチップ別調整抵抗１０に接続され、ＬＥＤチ
ップ８ａ、８ｂ、・・・間の抵抗誤差を調整している。
【００１３】尚、図示しないが、各駆動用ＩＣ９ａ、９
ｂ、・・・、及びＬＥＤチップ８ａ、８ｂ、・・・は基
板上で低電位を供給する−電圧供給線パターン７と接続
されている。
ｂ、・・・、及びＬＥＤチップ８ａ、８ｂ、・・・は基
板上で低電位を供給する−電圧供給線パターン７と接続
されている。
【００１４】電源線パターン２には不図示の電圧レギュ
レータから上述のように高電位の電圧が供給される。こ
の電源線パターン２への電源供給位置は電源線パターン
２の端部である位置２ａであり、電源線パターン２はこ
の位置２ａから折り返し部２ｂまで延設され、さらに逆
方向に位置２ｃまで延設されている。ここで、電源線パ
ターン２の中で位置２ａ〜折り返し位置２ｂまでが第１
の共通給電パターンであり、折り返し位置２ｂ〜位置２
ｃまでが分岐給電路群である。この分岐給電路群には、
前述の駆動用ＩＣ９ａ、９ｂ、・・・の端子Ａ１、Ａ
２、Ａ１０、Ａ１１に接続された接続線が接続され、同
図の最も左端に位置する駆動用ＩＣ９ａの端子Ａ1 が接
続される接続点を第１の接続点Ｂ１とする。この第１の
接続点Ｂ１から同図の右側の分岐給電路群には駆動用Ｉ
Ｃ９ａ、９ｂ、・・・の端子Ａ１、Ａ２、Ａ１０、Ａ１
１が順次接続され、各駆動用ＩＣ９ａ、９ｂ、・・・へ
の電源供給を行う。尚、電源線パターン２は銅泊で構成
され、一定の抵抗値を有している。したがって、第１の
接続点Ｂ１に近い駆動用ＩＣ９ａでは抵抗損は少ない
が、第１の接続点Ｂ１から離れた位置２ｃでは抵抗損は
大きい。
レータから上述のように高電位の電圧が供給される。こ
の電源線パターン２への電源供給位置は電源線パターン
２の端部である位置２ａであり、電源線パターン２はこ
の位置２ａから折り返し部２ｂまで延設され、さらに逆
方向に位置２ｃまで延設されている。ここで、電源線パ
ターン２の中で位置２ａ〜折り返し位置２ｂまでが第１
の共通給電パターンであり、折り返し位置２ｂ〜位置２
ｃまでが分岐給電路群である。この分岐給電路群には、
前述の駆動用ＩＣ９ａ、９ｂ、・・・の端子Ａ１、Ａ
２、Ａ１０、Ａ１１に接続された接続線が接続され、同
図の最も左端に位置する駆動用ＩＣ９ａの端子Ａ1 が接
続される接続点を第１の接続点Ｂ１とする。この第１の
接続点Ｂ１から同図の右側の分岐給電路群には駆動用Ｉ
Ｃ９ａ、９ｂ、・・・の端子Ａ１、Ａ２、Ａ１０、Ａ１
１が順次接続され、各駆動用ＩＣ９ａ、９ｂ、・・・へ
の電源供給を行う。尚、電源線パターン２は銅泊で構成
され、一定の抵抗値を有している。したがって、第１の
接続点Ｂ１に近い駆動用ＩＣ９ａでは抵抗損は少ない
が、第１の接続点Ｂ１から離れた位置２ｃでは抵抗損は
大きい。
【００１５】一方、第２の共通給電パターンとしての−
電圧供給線パターン７には、その端部７ａに−電圧が供
給される。そして、同図の最も右側に位置するＬＥＤチ
ップ８ｎとの接続点を第２の接続点Ｂ２とする。この第
２の接続点Ｂ２から同図の左側の分岐給電路群には順次
駆動用ＩＣ９ｎ、９ｎ−１、・・・、及びＬＥＤチップ
８ｎ、８ｎ−１、・・・の端子（不図示）が接続されて
いる。したがって、上述の構成から分かるように、ＬＥ
Ｄ素子のアノードに供給される高電位電圧は電源線パタ
ーン２側から供給され、ＬＥＤ素子のカソードに供給さ
れる低電位電圧は−電圧供給線パターン７側から供給さ
れ、電源線パターン２に設けられた第１の接続点Ｂ１と
−電圧供給線パターン７に設けられた第２の接続点Ｂ２
はＬＥＤアレー８に対して対象の位置に設けられた構成
である。
電圧供給線パターン７には、その端部７ａに−電圧が供
給される。そして、同図の最も右側に位置するＬＥＤチ
ップ８ｎとの接続点を第２の接続点Ｂ２とする。この第
２の接続点Ｂ２から同図の左側の分岐給電路群には順次
駆動用ＩＣ９ｎ、９ｎ−１、・・・、及びＬＥＤチップ
８ｎ、８ｎ−１、・・・の端子（不図示）が接続されて
いる。したがって、上述の構成から分かるように、ＬＥ
Ｄ素子のアノードに供給される高電位電圧は電源線パタ
ーン２側から供給され、ＬＥＤ素子のカソードに供給さ
れる低電位電圧は−電圧供給線パターン７側から供給さ
れ、電源線パターン２に設けられた第１の接続点Ｂ１と
−電圧供給線パターン７に設けられた第２の接続点Ｂ２
はＬＥＤアレー８に対して対象の位置に設けられた構成
である。
【００１６】図２は上述のプリント板上の回路構成（配
線構成）を等価回路で表した図である。同図に示す
ｒp ’は電源線パターン２に含まれる第１の共通給電パ
ターンの抵抗値を示し、ｒp は電源線パターン２に含ま
れる分岐給電路群の各端子間の抵抗値、及び−電圧供給
線パターン７の各端子間の抵抗値を示す。また、ｒd は
電源線パターン２と駆動用ＩＣ９ａ、９ｂ、・・・との
接続線及び駆動用ＩＣ９ａ、９ｂ、・・・とＬＥＤチッ
プ８ａ、８ｂ、・・・とを接続するワイヤボンディング
の抵抗値を示す。
線構成）を等価回路で表した図である。同図に示す
ｒp ’は電源線パターン２に含まれる第１の共通給電パ
ターンの抵抗値を示し、ｒp は電源線パターン２に含ま
れる分岐給電路群の各端子間の抵抗値、及び−電圧供給
線パターン７の各端子間の抵抗値を示す。また、ｒd は
電源線パターン２と駆動用ＩＣ９ａ、９ｂ、・・・との
接続線及び駆動用ＩＣ９ａ、９ｂ、・・・とＬＥＤチッ
プ８ａ、８ｂ、・・・とを接続するワイヤボンディング
の抵抗値を示す。
【００１７】次に、上述のＬＥＤ発光装置において、抵
抗損失を計算する。尚、この抵抗損失を計算する際、先
ず各場合における電圧降下を計算する。図２はＬＥＤ素
子Ｌ１にのみ電流を流し、ＬＥＤ素子Ｌ１のみ発光させ
る場合も示している。この場合、流れる電流をＩ1 と
し、この電流Ｉ1 が電源線パターン２の位置２ａ→第１
の接続点Ｂ１→ＬＥＤ素子Ｌ１→第２の接続点Ｂ２→−
電圧供給線パターン７を通って−電圧供給線パターン７
の端部７ａに達する間の電圧降下Ｖ1Sは、 Ｖ1S＝ｒp ’×Ｉ1 ＋ｎ×ｒp ×Ｉ1 ・・・（１） で表される。
抗損失を計算する。尚、この抵抗損失を計算する際、先
ず各場合における電圧降下を計算する。図２はＬＥＤ素
子Ｌ１にのみ電流を流し、ＬＥＤ素子Ｌ１のみ発光させ
る場合も示している。この場合、流れる電流をＩ1 と
し、この電流Ｉ1 が電源線パターン２の位置２ａ→第１
の接続点Ｂ１→ＬＥＤ素子Ｌ１→第２の接続点Ｂ２→−
電圧供給線パターン７を通って−電圧供給線パターン７
の端部７ａに達する間の電圧降下Ｖ1Sは、 Ｖ1S＝ｒp ’×Ｉ1 ＋ｎ×ｒp ×Ｉ1 ・・・（１） で表される。
【００１８】同様に図３の場合、ＬＥＤ素子Ｌｎにのみ
電流を流し、ＬＥＤ素子Ｌｎのみ発光させる場合であ
り、流れる電流をＩn とし、この電流Ｉn が電源線パタ
ーン２の位置２ａ→第１の接続点Ｂ１→位置２ｃ→ＬＥ
Ｄ素子Ｌｎ→第２の接続点Ｂ２→−電圧供給線パターン
７を通って−電圧供給線パターン７の端部７ａに達する
間の電圧降下Ｖnsは、 Ｖns＝ｒp ’×Ｉn ＋ｎ×ｒp ×Ｉn ・・・（２） で表される。
電流を流し、ＬＥＤ素子Ｌｎのみ発光させる場合であ
り、流れる電流をＩn とし、この電流Ｉn が電源線パタ
ーン２の位置２ａ→第１の接続点Ｂ１→位置２ｃ→ＬＥ
Ｄ素子Ｌｎ→第２の接続点Ｂ２→−電圧供給線パターン
７を通って−電圧供給線パターン７の端部７ａに達する
間の電圧降下Ｖnsは、 Ｖns＝ｒp ’×Ｉn ＋ｎ×ｒp ×Ｉn ・・・（２） で表される。
【００１９】同様に、ＬＥＤアレー８の中の真ん中のＬ
ＥＤ素子のみ発光させる場合については、流れる電流を
Ｉn/2 とすると、図示しないが電圧降下ＶCSは、 Ｖcs＝ｒp ’×Ｉn/2 ＋ｎ×ｒp ×Ｉn/2 ・・・（３） で表される。
ＥＤ素子のみ発光させる場合については、流れる電流を
Ｉn/2 とすると、図示しないが電圧降下ＶCSは、 Ｖcs＝ｒp ’×Ｉn/2 ＋ｎ×ｒp ×Ｉn/2 ・・・（３） で表される。
【００２０】次に、ＬＥＤ素子Ｌ１〜Ｌｎの全てを発光
させた場合、ＬＥＤ素子Ｌ１に流れる電流によって起こ
る電圧降下Ｖ1aは、 Ｖ1a＝ｒp ’×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ＋・・・）＋ｒp ×Ｉ1 ＋ｒp ×（Ｉ1 ＋ Ｉ2 ）＋ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ）＋・・・ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・）・ ・・（４） で表される。
させた場合、ＬＥＤ素子Ｌ１に流れる電流によって起こ
る電圧降下Ｖ1aは、 Ｖ1a＝ｒp ’×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ＋・・・）＋ｒp ×Ｉ1 ＋ｒp ×（Ｉ1 ＋ Ｉ2 ）＋ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ）＋・・・ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・）・ ・・（４） で表される。
【００２１】同様に、ＬＥＤ素子Ｌ１〜Ｌｎの全てを発
光させた場合（図４）、ＬＥＤ素子Ｌｎに流れる電流に
よって起こる電圧降下Ｖnaは、 Ｖna＝ｒp ’×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ＋・・・）＋ｒp ×（Ｉ2 ＋Ｉ3 ＋・・・ ）＋ｒp ×（Ｉ3 ＋Ｉ4 ＋・・・）＋・・・ｒp ×（Ｉn-1 ＋Ｉn ）＋ｒp ×Ｉ n ＋ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ＋・・・）・・・（５） で表される。
光させた場合（図４）、ＬＥＤ素子Ｌｎに流れる電流に
よって起こる電圧降下Ｖnaは、 Ｖna＝ｒp ’×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ＋・・・）＋ｒp ×（Ｉ2 ＋Ｉ3 ＋・・・ ）＋ｒp ×（Ｉ3 ＋Ｉ4 ＋・・・）＋・・・ｒp ×（Ｉn-1 ＋Ｉn ）＋ｒp ×Ｉ n ＋ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ＋・・・）・・・（５） で表される。
【００２２】同様に、ＬＥＤ素子Ｌ１〜Ｌｎの全てを発
光させた場合、ＬＥＤアレー８の中央に位置するＬＥＤ
素子に流れる電流によって起こる電圧降下Ｖcaは、 Ｖca＝ｒp ’×（Ｉ1 ＋Ｉ2 ＋・・・）＋ｒp ×（Ｉ2 ＋Ｉ3 ＋・・・）＋ｒ p ×（Ｉ3 ＋Ｉ4 ＋・・・）＋・・・ｒp ×（Ｉn/2 ＋Ｉn/2+1 ＋・・・＋Ｉn ）＋ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・Ｉn/2 ）＋ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・Ｉn/2 ＋Ｉn/2+1 ）＋・・・ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・Ｉn ） で表される。
光させた場合、ＬＥＤアレー８の中央に位置するＬＥＤ
素子に流れる電流によって起こる電圧降下Ｖcaは、 Ｖca＝ｒp ’×（Ｉ1 ＋Ｉ2 ＋・・・）＋ｒp ×（Ｉ2 ＋Ｉ3 ＋・・・）＋ｒ p ×（Ｉ3 ＋Ｉ4 ＋・・・）＋・・・ｒp ×（Ｉn/2 ＋Ｉn/2+1 ＋・・・＋Ｉn ）＋ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・Ｉn/2 ）＋ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・Ｉn/2 ＋Ｉn/2+1 ）＋・・・ｒp ×（Ｉ1 ＋Ｉ2 ＋・・・Ｉn ） で表される。
【００２３】ここで、上述の（１）式〜（６）式を簡単
化する為、電流Ｉ1 〜Ｉn を同じ値と仮定し、また抵抗
値ｒp ’＝ｋ・ｒp とし、全ての値をｒp ×Ｉで割り算
すると、 Ｖ1S＝ｋ＋ｎ・・・（１）’ Ｖns＝ｋ＋ｎ・・・（２）’ Ｖcs＝ｋ＋ｎ・・・（３）’ Ｖ1a＝ｋｎ＋（ｎ＋１）ｎ／２・・・（４）’ Ｖna＝ｋｎ＋（ｎ＋１）ｎ／２・・・（５）’ Ｖca＝ｋｎ＋（ｎ＋ｎ／２）ｎ／２・・・（６）’ となる。
化する為、電流Ｉ1 〜Ｉn を同じ値と仮定し、また抵抗
値ｒp ’＝ｋ・ｒp とし、全ての値をｒp ×Ｉで割り算
すると、 Ｖ1S＝ｋ＋ｎ・・・（１）’ Ｖns＝ｋ＋ｎ・・・（２）’ Ｖcs＝ｋ＋ｎ・・・（３）’ Ｖ1a＝ｋｎ＋（ｎ＋１）ｎ／２・・・（４）’ Ｖna＝ｋｎ＋（ｎ＋１）ｎ／２・・・（５）’ Ｖca＝ｋｎ＋（ｎ＋ｎ／２）ｎ／２・・・（６）’ となる。
【００２４】ここで、具体的な数値として、例えばｎを
２５６０とし、ｋを１００として上述の電圧降下の値を
計算すると、 Ｖ1S＝ｋ＋ｎ＝２６６０・・・（１）’ Ｖns＝ｋ＋ｎ＝２６６０・・・（２）’ Ｖcs＝ｋ＋ｎ＝２６６０・・・（３）’ Ｖ1a＝ｋｎ＋（ｎ＋１）ｎ／２＝３５３４０８０・・・（４）’ Ｖna＝ｋｎ＋（ｎ＋１）ｎ／２＝３５３４０８０・・・（５）’ Ｖca＝ｋｎ＋（ｎ＋ｎ／２）ｎ／２＝５１７１２００・・・（６）’ となる。
２５６０とし、ｋを１００として上述の電圧降下の値を
計算すると、 Ｖ1S＝ｋ＋ｎ＝２６６０・・・（１）’ Ｖns＝ｋ＋ｎ＝２６６０・・・（２）’ Ｖcs＝ｋ＋ｎ＝２６６０・・・（３）’ Ｖ1a＝ｋｎ＋（ｎ＋１）ｎ／２＝３５３４０８０・・・（４）’ Ｖna＝ｋｎ＋（ｎ＋１）ｎ／２＝３５３４０８０・・・（５）’ Ｖca＝ｋｎ＋（ｎ＋ｎ／２）ｎ／２＝５１７１２００・・・（６）’ となる。
【００２５】一方、同様にして従来例について計算す
る。図５〜図７に示す等価回路は、図９に示した従来の
ＬＥＤ発光装置に使用された配線構成の等価回路であ
る。尚、図５がＬＥＤ素子Ｌ１のみ発光する場合であ
り、図６がＬＥＤ素子Ｌｎのみ発光する場合であり、図
７が全てのＬＥＤ素子Ｌ１〜Ｌｎを発光する場合の例で
ある。そして、従来の回路においても上述と同様に電源
降下Ｖ1s、Ｖns、Ｖcs、Ｖ1a、Ｖna、Ｖcaを計算する
と、 Ｖ1s＝２×ｎ×ｒp ×Ｉ1 Ｖns＝２×ｒp ×Ｉn Ｖcs＝２×ｒp ×Ｉn/2 ×ｎ／２ Ｖ1a＝２×ｒp ×Ｉ1 ＋２×ｒp ×（Ｉ1 ＋Ｉ2 ）＋２
×ｒp ×（Ｉ1 ＋Ｉ2＋Ｉ3 ）＋・・・２×ｒp ×（Ｉ
1 ＋Ｉ2 ＋Ｉ3 ・・・） Ｖna＝２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・Ｉn ） Ｖca＝２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・＋Ｉn/2 ）
＋２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・＋Ｉn/2 ＋Ｉ
n/2+1 ）＋２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・＋Ｉ
n/2 ＋Ｉn/2+2 ）＋２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・
・Ｉn ） である。
る。図５〜図７に示す等価回路は、図９に示した従来の
ＬＥＤ発光装置に使用された配線構成の等価回路であ
る。尚、図５がＬＥＤ素子Ｌ１のみ発光する場合であ
り、図６がＬＥＤ素子Ｌｎのみ発光する場合であり、図
７が全てのＬＥＤ素子Ｌ１〜Ｌｎを発光する場合の例で
ある。そして、従来の回路においても上述と同様に電源
降下Ｖ1s、Ｖns、Ｖcs、Ｖ1a、Ｖna、Ｖcaを計算する
と、 Ｖ1s＝２×ｎ×ｒp ×Ｉ1 Ｖns＝２×ｒp ×Ｉn Ｖcs＝２×ｒp ×Ｉn/2 ×ｎ／２ Ｖ1a＝２×ｒp ×Ｉ1 ＋２×ｒp ×（Ｉ1 ＋Ｉ2 ）＋２
×ｒp ×（Ｉ1 ＋Ｉ2＋Ｉ3 ）＋・・・２×ｒp ×（Ｉ
1 ＋Ｉ2 ＋Ｉ3 ・・・） Ｖna＝２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・Ｉn ） Ｖca＝２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・＋Ｉn/2 ）
＋２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・＋Ｉn/2 ＋Ｉ
n/2+1 ）＋２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・・＋Ｉ
n/2 ＋Ｉn/2+2 ）＋２×ｒp ×（Ｉ1 ＋Ｉ2 ＋Ｉ3 ・・
・Ｉn ） である。
【００２６】ここで、本実施例の場合と同様に、電流Ｉ
1 〜Ｉn を同じ値と仮定し、全ての値をｒｐ×Ｉで割り
算すると、 Ｖ1S＝２ｎ Ｖns＝２ Ｖnc＝ｎ Ｖ1a＝ｎ×（ｎ＋１） Ｖna＝２ｎ Ｖca＝３ｎ2 ／４ となる。
1 〜Ｉn を同じ値と仮定し、全ての値をｒｐ×Ｉで割り
算すると、 Ｖ1S＝２ｎ Ｖns＝２ Ｖnc＝ｎ Ｖ1a＝ｎ×（ｎ＋１） Ｖna＝２ｎ Ｖca＝３ｎ2 ／４ となる。
【００２７】ここで、具体的な数値として、上述と同様
ｎ＝２５６０、ｋ＝１００を代入して従来の回路の電圧
降下を計算すると、 Ｖ1S＝２ｎ＝５１２０・・・（１）” Ｖns＝２・・・（２）” Ｖnc＝ｎ＝２５６０・・・（３）” Ｖ1a＝ｎ×（ｎ＋１）＝６５５６１６０・・・（４）” Ｖna＝２ｎ＝５１２０・・・（５）” Ｖca＝３ｎ／４＝４９１５２００・・・（６）” となる。
ｎ＝２５６０、ｋ＝１００を代入して従来の回路の電圧
降下を計算すると、 Ｖ1S＝２ｎ＝５１２０・・・（１）” Ｖns＝２・・・（２）” Ｖnc＝ｎ＝２５６０・・・（３）” Ｖ1a＝ｎ×（ｎ＋１）＝６５５６１６０・・・（４）” Ｖna＝２ｎ＝５１２０・・・（５）” Ｖca＝３ｎ／４＝４９１５２００・・・（６）” となる。
【００２８】以上の計算により求めた値は、その数値が
小さい程配線パターンでの電圧降下が少ないことを示
す。そこで、本実施例の場合（１）’〜（６）’と、従
来例の場合（１）”〜（６）”とを比較すると、特に全
部のＬＥＤ素子Ｌ１〜Ｌｎを発光した時、その差が顕著
に現れることが分かる。すなわち、従来例ではＶ1a
（４）”が６５５６１６０であるのに対してＶna
（５）”は５１２０であり、その差が桁違いに大きい。
しかし、本実施例ではＶ1a（４）’が３５３４０８０に
対してＶca（６）’は５１７１２００とその差が少な
い。このことは本実施例のＬＥＤ発光装置内のＬＥＤ素
子が全て発光しても電圧降下の差が小さいことを意味す
る。
小さい程配線パターンでの電圧降下が少ないことを示
す。そこで、本実施例の場合（１）’〜（６）’と、従
来例の場合（１）”〜（６）”とを比較すると、特に全
部のＬＥＤ素子Ｌ１〜Ｌｎを発光した時、その差が顕著
に現れることが分かる。すなわち、従来例ではＶ1a
（４）”が６５５６１６０であるのに対してＶna
（５）”は５１２０であり、その差が桁違いに大きい。
しかし、本実施例ではＶ1a（４）’が３５３４０８０に
対してＶca（６）’は５１７１２００とその差が少な
い。このことは本実施例のＬＥＤ発光装置内のＬＥＤ素
子が全て発光しても電圧降下の差が小さいことを意味す
る。
【００２９】そこで、全ＬＥＤ素子がオンした時の電圧
降下を具体的に計算すると、従来例では、 Ｖ1a＝０．６５６Ｖ Ｖna＝０．００１Ｖ Ｖca＝０．４９２Ｖ であるのに対し、本実施例では、 Ｖ1a＝０．３５３Ｖ Ｖna＝０．３５３Ｖ Ｖca＝０．５１７Ｖ であり、電圧降下は略均一となる。
降下を具体的に計算すると、従来例では、 Ｖ1a＝０．６５６Ｖ Ｖna＝０．００１Ｖ Ｖca＝０．４９２Ｖ であるのに対し、本実施例では、 Ｖ1a＝０．３５３Ｖ Ｖna＝０．３５３Ｖ Ｖca＝０．５１７Ｖ であり、電圧降下は略均一となる。
【００３０】さらに、各ＬＥＤ素子に供給される電圧を
計算すると、ＬＥＤ素子Ｌ１、Ｌｎ、Ｌｃへの供給電圧
Ｖd1、Ｖdn、Ｖdcは、Ｖd ＝ＶDD−ＶF −Ｖ1aより、従
来例では、 Ｖd1＝２．１４４Ｖ Ｖdn＝２．７９９Ｖ Ｖdc＝２．３０８Ｖ であるのに対し、本実施例では、 Ｖd1＝２．４４７Ｖ Ｖdn＝２．４４７Ｖ Ｖdc＝２．２８３Ｖ であり、極めて均一な電圧を印加することができる。し
たがって、いずれの位置のＬＥＤ素子も均一な光量の光
を感光体に照射することができる。
計算すると、ＬＥＤ素子Ｌ１、Ｌｎ、Ｌｃへの供給電圧
Ｖd1、Ｖdn、Ｖdcは、Ｖd ＝ＶDD−ＶF −Ｖ1aより、従
来例では、 Ｖd1＝２．１４４Ｖ Ｖdn＝２．７９９Ｖ Ｖdc＝２．３０８Ｖ であるのに対し、本実施例では、 Ｖd1＝２．４４７Ｖ Ｖdn＝２．４４７Ｖ Ｖdc＝２．２８３Ｖ であり、極めて均一な電圧を印加することができる。し
たがって、いずれの位置のＬＥＤ素子も均一な光量の光
を感光体に照射することができる。
【００３１】図８は、このことを示す図であり、全ＬＥ
Ｄ素子を発光した時の、例えば１番目のＬＥＤ素子Ｌ１
と、１２８０番目（ＬＥＤアレー８の真ん中）のＬＥＤ
素子Ｌ１２８０と、２５６０番目のＬＥＤ素子Ｌ２５６
０の発光エネルギー（発光光量）を比較した図である。
特性Ｉに示す如く従来例においては、最大値に対して７
６．６％の光量低下があるのに対し、特性IIに示す如く
本実施例では９３．３％の光量低下があり、従来に比べ
て均一な光量を得ることができる。
Ｄ素子を発光した時の、例えば１番目のＬＥＤ素子Ｌ１
と、１２８０番目（ＬＥＤアレー８の真ん中）のＬＥＤ
素子Ｌ１２８０と、２５６０番目のＬＥＤ素子Ｌ２５６
０の発光エネルギー（発光光量）を比較した図である。
特性Ｉに示す如く従来例においては、最大値に対して７
６．６％の光量低下があるのに対し、特性IIに示す如く
本実施例では９３．３％の光量低下があり、従来に比べ
て均一な光量を得ることができる。
【００３２】したがって、本実施例によれば、均一な光
量の光書き込みを感光体に行うことができ、感光体に形
成される静電潛像の電位レベルも一定となるので、極め
て良好な画像を得ることができる。
量の光書き込みを感光体に行うことができ、感光体に形
成される静電潛像の電位レベルも一定となるので、極め
て良好な画像を得ることができる。
【００３３】尚、本実施例では、具体的な数値を適用し
て説明したが、本発明は上述の数値に限定されるもので
はない。
て説明したが、本発明は上述の数値に限定されるもので
はない。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
ればＬＥＤ発光装置内に配設されたＬＥＤ素子の発光光
量を均一にでき、均一な光量の光書き込みを感光体に行
い、感光体に形成される静電潛像の電位レベルを一定と
し、極めて良好な画像を得ることができる。
ればＬＥＤ発光装置内に配設されたＬＥＤ素子の発光光
量を均一にでき、均一な光量の光書き込みを感光体に行
い、感光体に形成される静電潛像の電位レベルを一定と
し、極めて良好な画像を得ることができる。
【図１】一実施例のＬＥＤ発光装置内の配線構成を説明
する図である。
する図である。
【図２】図１の等価回路である。
【図３】ＬＥＤ素子Ｌｎにのみ電流が流れる時の等価回
路である。
路である。
【図４】全てのＬＥＤ素子に電流が流れる時の等価回路
である。
である。
【図５】従来のＬＥＤ発光装置内の配線構成の等価回路
である。
である。
【図６】従来例のＬＥＤ素子Ｌｎにのみ電流が流れる時
の等価回路である。
の等価回路である。
【図７】従来例の全てのＬＥＤ素子に電流が流れる時の
等価回路である。
等価回路である。
【図８】全てのＬＥＤ素子に電流が流れる場合の従来例
と本実施例との比較を説明する図である。
と本実施例との比較を説明する図である。
【図９】従来のＬＥＤ発光装置の配線構成を説明する図
である。
である。
１ 基板 ２ 電源線パターン ３ データ信号選択パターン ４ クロック信号線パターン ５ ラッチ信号選択パターン ６ ストローブ信号線パターン ７ −電圧供給線パターン ８ ＬＥＤアレー ８ａ、８ｂ、・・・ ＬＥＤチップ ９ａ、９ｂ、・・・ 駆動用ＩＣ １０ チップ調整用抵抗 １２ ワイヤボンディング
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/036 Ａ 9070−5Ｃ
Claims (1)
- 【請求項１】 ライン状に並んだ複数のＬＥＤ素子の各
々に電源を供給して発光させるＬＥＤ発光装置におい
て、 前記各ＬＥＤ素子のアノード端子に高電位電圧を供給す
る高電圧分岐給電路群が集約された第１の共通給電パタ
ーンと、 前記各ＬＥＤ素子のカソード端子に低電位電圧を供給す
る低電圧分岐給電路群が集約された第２の共通給電パタ
ーンとを有し、 前記第１の共通給電パターンと前記高電圧分岐給電路群
との第１の接続点と、前記第２の共通給電パターンと前
記低電圧分岐給電路群との第２の接続点とは、前記ＬＥ
Ｄ素子が構成するラインの両端に配置されたことを特徴
とするＬＥＤ発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22297692A JP3245615B2 (ja) | 1992-08-21 | 1992-08-21 | Ｌｅｄ発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22297692A JP3245615B2 (ja) | 1992-08-21 | 1992-08-21 | Ｌｅｄ発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0664228A true JPH0664228A (ja) | 1994-03-08 |
| JP3245615B2 JP3245615B2 (ja) | 2002-01-15 |
Family
ID=16790847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22297692A Expired - Fee Related JP3245615B2 (ja) | 1992-08-21 | 1992-08-21 | Ｌｅｄ発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245615B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045589A1 (fr) * | 1999-01-26 | 2000-08-03 | Rohm Co., Ltd. | Source lumineuse lineaire et appareil de lecture d'image equipe de celle-ci |
| US7286147B2 (en) | 2003-11-05 | 2007-10-23 | Seiko Epson Corporation | Line head and image forming device using the same |
| JP2013143372A (ja) * | 2012-01-06 | 2013-07-22 | Lextar Electronics Corp | 照明回路及びそれを備える照明装置 |
| JP2018515924A (ja) * | 2015-05-08 | 2018-06-14 | フィリップス ライティング ホールディング ビー ヴィ | Ｌｅｄライトストリップ及びその製造方法 |
-
1992
- 1992-08-21 JP JP22297692A patent/JP3245615B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000045589A1 (fr) * | 1999-01-26 | 2000-08-03 | Rohm Co., Ltd. | Source lumineuse lineaire et appareil de lecture d'image equipe de celle-ci |
| KR100453730B1 (ko) * | 1999-01-26 | 2004-10-20 | 로무 가부시키가이샤 | 선형광원 및 이를 구비한 화상판독장치 |
| US6953263B1 (en) | 1999-01-26 | 2005-10-11 | Rohm Co., Ltd. | Linear light source and image reading device provided with this |
| US7286147B2 (en) | 2003-11-05 | 2007-10-23 | Seiko Epson Corporation | Line head and image forming device using the same |
| US7499067B2 (en) | 2003-11-05 | 2009-03-03 | Seiko Epson Corporation | Line head and image forming device using the same |
| US7948509B2 (en) | 2003-11-05 | 2011-05-24 | Seiko Epson Corporation | Line head and image forming device using the same |
| JP2013143372A (ja) * | 2012-01-06 | 2013-07-22 | Lextar Electronics Corp | 照明回路及びそれを備える照明装置 |
| JP2018515924A (ja) * | 2015-05-08 | 2018-06-14 | フィリップス ライティング ホールディング ビー ヴィ | Ｌｅｄライトストリップ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3245615B2 (ja) | 2002-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6097419A (en) | Optical character generator for an electrographic printer or copier device | |
| US6194960B1 (en) | Driver IC | |
| US5150016A (en) | LED light source with easily adjustable luminous energy | |
| US5126759A (en) | Non-impact printer with token bit control of data and current regulation signals | |
| US5389953A (en) | Non-impact printer module with improved burn-in testing capability and method using same | |
| JP2807910B2 (ja) | 発光素子アレイ | |
| US6172701B1 (en) | Light emitting element array chip, light emitting element array drive IC and print head | |
| JP3245615B2 (ja) | Ｌｅｄ発光装置 | |
| US6747940B2 (en) | Optical writing head comprising self-scanning light-emitting element array | |
| KR100702352B1 (ko) | 자기 주사형 발광 장치 | |
| US6535235B1 (en) | Drive circuit and LED head incorporating the drive circuit | |
| US6710794B1 (en) | Light print head | |
| US6611280B1 (en) | Flexible cable, flexible cable mount method, semiconductor device with flexible cable, led array head with flexible cable, image forming apparatus with such led array head | |
| US8149259B2 (en) | Drive device, LED array, LED head, and image forming apparatus provided therewith | |
| JPH11340498A (ja) | 駆動制御装置および画像記録装置 | |
| KR940009023B1 (ko) | 발광다이오드 프린트 헤드 | |
| JP4693199B2 (ja) | 記録装置 | |
| JP2523933Y2 (ja) | 光プリントヘッド | |
| JP2774294B2 (ja) | 光プリンタヘッド | |
| JP3595044B2 (ja) | 自己走査型発光装置およびこれを用いた光プリンタ装置 | |
| JP3604474B2 (ja) | 自己走査型発光装置 | |
| JP3784702B2 (ja) | 光書込みヘッド | |
| JP3098362B2 (ja) | サーマルヘッド | |
| US20050140772A1 (en) | Optical head | |
| JP3711060B2 (ja) | 発光素子アレイ・チップおよび光量補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |