JP3768829B2 - 光電変換半導体装置およびその製造方法 - Google Patents
光電変換半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3768829B2 JP3768829B2 JP2001125746A JP2001125746A JP3768829B2 JP 3768829 B2 JP3768829 B2 JP 3768829B2 JP 2001125746 A JP2001125746 A JP 2001125746A JP 2001125746 A JP2001125746 A JP 2001125746A JP 3768829 B2 JP3768829 B2 JP 3768829B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- semiconductor layer
- transistor
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換半導体装置およびその製造方法に関するもので、これらの半導体装置の性能の向上を実現するためのものである。
【０００２】
【従来の技術】
光電変換半導体装置の第１の従来例を図１７に示す。図１７において、１０１は光電変換部である。１０２は第１導電型（例えば、Ｐ型）の半導体基板、例えばシリコン中にＰ型不純物のボロンにより不純物濃度が１×１０20 atms/cm3 程度に調整された半導体基板である。１０３は半導体基板１０２上に形成された第１導電型の真性半導体層（IntrinsicのＩをとってＩ層）であり、例えばＰ型不純物としてボロンの不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された例えばシリコンを用いた真性半導体層である。１０４は真性半導体層１０３上に形成された第２導電型（例えば、Ｎ型）の半導体層であり、例えばシリコン中にＮ型不純物のリンにより調整され形成された第２導電型の半導体層である。１０５はアノード用に表面を低抵抗化する目的で例えばヒ素を用いて導入された第２導電型拡散層である。
【０００３】
上記の半導体基板１０２、真性半導体層１０３および半導体層１０４より、Ｐ型層−Ｉ層−Ｎ型層の連続積層構造を形成し、光電変換用ＰＩＮダイオードを形成している。１０６はＰＩＮダイオードのアノード電極である。１０７はカソードへ接続するための第１導電型拡散層である。１０８はＰＩＮダイオードからの信号を取り出すカソード電極である。
【０００４】
１０９はカソード電極１０８から取り出された、光電変換された信号を制御する制御部であり、１１０はＮＰＮバイポーラ型トランジスタ、１１１はＰＮＰバイポーラ型トランジスタである。
【０００５】
ここで、１１２は半導体層１０４内に形成されたＮＰＮバイポーラ型トランジスタ１１０のコレクタであり、１１３は例えば不純物としてボロンを用いて形成されたＮＰＮバイポーラ型トランジスタ１１０のベースであり、１１４は例えば不純物としてヒ素を用いて形成されたＮＰＮバイポーラ型トランジスタ１１０のエミッタである。
【０００６】
また、１１５は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１１のコレクタであり、１１６は例えば不純物としてリンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１１のベースであり、１１７は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１１のエミッタである。
【０００７】
１１８は、光電変換部１０１、ＮＰＮバイポーラ型トランジスタ１１０およびＰＮＰバイポーラ型トランジスタ１１１の各素子を分離する拡散分離領域である。
【０００８】
１３１は層間絶縁膜である。１３２はＮＰＮバイポーラ型トランジスタ１１０およびＰＮＰバイポーラ型トランジスタ１１１の、コレクタ、ベースおよびエミッタにつながる電極である。
【０００９】
ここで、各層の不純物濃度について説明する。第２導電型の半導体層１０４の不純物濃度は１０16 atms/cm3 台であり、第２導電型拡散層１０５の不純物濃度は１０19 atms/cm3 台であり、第１導電型拡散層１０７の不純物濃度は１０18 atms/cm3 台であり、拡散分離領域１１８の不純物濃度は１０18 atms/cm3 台である。ＮＰＮ型バイポーラトランジスタ１１０のコレクタ１１２、ベース１１３、エミッタ１１４の各々の不純物濃度は、それぞれ１０17 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。ＰＮＰ型バイポーラトランジスタ１１１のコレクタ１１５、ベース１１６、エミッタ１１７の不純物濃度は、それぞれ１０16 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。
【００１０】
ここで、光電変換部１０１に光が入射した場合に、発生した電流がカソード電極１０８から取り出され、ＮＰＮバイポーラ型トランジスタ１１０およびＰＮＰバイポーラ型トランジスタ１１１等を組み合わせた回路により信号化処理が施される。
【００１１】
光電変換半導体装置の第２の従来例を図１８に示す。図１８において、光電変換部１０１は第１の従来例である図１７の光電変換半導体装置と同一の構成である。
【００１２】
１０９はカソード電極１０８から取り出された、光電変換された信号を制御する制御部であり、１２０はＮチャネルＭＩＳ型トランジスタ、１２１はＰチャネルＭＩＳ型トランジスタである。
【００１３】
ここで、ＮチャネルＭＩＳ型トランジスタ１２０は以下のような構造となっている。１２２はＰ型不純物として例えばボロンを用いたＰ型不純物領域である。１２３はＮ型不純物、例えばヒ素を用いてＰ型不純物領域１２２内に形成されたソース・ドレインである。１２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。１２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いてゲート絶縁膜１２４上に形成されたゲート電極である。
【００１４】
また、ＰチャネルＭＩＳ型トランジスタ１２１は以下のような構造となっている。１２６はＰ型不純物、例えばボロンを用いて形成されたソース・ドレインである。１２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。１２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜１２４上に形成されたゲート電極である。
【００１５】
１１８は光電変換部１０１と制御部１０９とをＰＮ接合を利用して分離する拡散分離領域である。１２７はＮチャネルＭＩＳ型トランジスタ１２０およびＰチャネルＭＩＳ型トランジスタ１２１の各素子を、例えばシリコン酸化膜を用いて分離する分離領域である。
【００１６】
１３１は層間絶縁膜である。１３２はＮチャネルＭＩＳ型トランジスタ１２０およびＰチャネルＭＩＳ型トランジスタ１２１の、ドレインおよびソースにつながる電極である。
【００１７】
ここで、各層の不純物濃度について説明する。ＮチャネルＭＩＳ型トランジスタ１２０のＰ型不純物領域１２２の不純物濃度は１０17 atms/cm3 台、ドレイン・ソース１２３の不純物濃度は１０19 atms/cm3 台である。ＰチャネルＭＩＳ型トランジスタ１２１のドレイン・ソース１２６の不純物濃度は１０19 atms/cm3 台である。
【００１８】
ここで、光電変換部１０１に光が入射した場合に、発生した電流がカソード電極１０８から取り出され、ＮチャネルＭＩＳ型トランジスタ１２０およびＰチャネルＭＩＳ型トランジスタ１２１等を組み合わせた回路により信号化処理が施される。
【００１９】
【発明が解決しようとする課題】
コンパクトディスク等の光ディスクのデータ読み出し装置においては、光ディスクの高速読み出しに対する市場の要求が近年強くなってきている。この市場の要求を満たすために、この光ディスクのデータ読み出し装置の読み取り部に使用され、光信号を電気信号に変換する光電変換装置においては、周波数特性の高周波化の実現が必須となってきた。
【００２０】
図１７および図１８に示した、従来例による光電変換装置によれば、半導体基板１０２に含有されたＰ型不純物が真性半導体層１０３側に、後の製造工程を経ることにより拡散し、半導体基板１０２と真性半導体層１０３の接触部分に不純物プロファイルのなだらか部分が形成されてしまい、光等が入射した際に空乏層中で発生するキャリアによる電流の他に、この部分で発生したキャリアが遅れて空乏層へ拡散する電流成分が形成されてしまい、時間分解能が低下するという課題があった。
【００２１】
したがって、光電変換装置の特性の高周波化を実現するために、半導体基板１０２におけるＰ型不純物の濃度を調整したり、真性半導体層１０３の厚みの調整、半導体層１０４の厚みの調整等により、ＰＩＮダイオードの応答性能を向上させたり、配線抵抗成分の低抵抗化をするという手段が用いられていた。
【００２２】
しかし、これらの改善はＰＩＮダイオードの高周波特性の改善には効果があるものの、制御部１０９に形成されたバイポーラ型トランジスタ１１０，１１１の特性やＭＩＳ型トランジスタ１２０，１２１の特性に対しては、バイポーラ型トランジスタ１１０，１１１のコレクタと半導体基板１０２との間のＰＮ接合、またはＭＩＳ型トランジスタ１２０，１２１のソース・ドレインと半導体基板１０２との間のＰＮ接合での漏れ電流や耐圧と言った素子分離特性に悪影響を及ぼし、さらに寄生容量の増加、寄生トランジスタの形成等の悪影響を及ぼす。これらの影響により、光電変換部１０１で変換された電気信号レベルの低下等を招き、制御部（信号化処理部）１０９での信号処理精度や処理速度と言った性能の劣化や歩留まり低下の原因ともなっていた。
【００２３】
したがって、本発明の目的は、トランジスタ性能の向上とＰＩＮダイオードの特性向上との両立を図ることができる半導体装置およびその製造方法を提供することである。
【００２４】
【課題を解決するための手段】
上記課題を解決するために、本発明では、バイポーラ型トランジスタもしくはＭＩＳ型トランジスタの下層に絶縁体層を形成し、パイポーラ型トランジスタもしくはＭＩＳ型トランジスタを電気的に半導体基板から分離することにより、これらのトランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図り、これにより、例えば光電変換装置の高性能化を目指したものである。
【００２５】
具体的に説明すると、第１の発明の光電変換半導体装置は、第１導電型の半導体基板と、半導体基板上に形成されて不純物濃度が半導体基板より低濃度に調整された真性半導体層と、真性半導体層上に形成されて一部の領域が半導体基板および真性半導体層との積層構造によってフォトダイオードを構成する第２導電型の半導体層と、第２導電型の半導体層における残りの領域に形成されたトランジスタと、トランジスタの形成領域の下層であって、半導体基板と真性半導体層の両方あるいは真性半導体層のみに形成された絶縁体層とを備えている。
【００２６】
この構成によれば、トランジスタの下層に絶縁体層を設けたことによって、トランジスタを電気的に半導体基板から分離することができる。その結果、トランジスタの特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、トランジスタの特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００２７】
前記トランジスタはバイポーラ型トランジスタであることが好ましい。
【００２８】
前記トランジスタはＭＩＳ型トランジスタであってもよい。
【００２９】
第２の発明の光電変換半導体装置の製造方法は、フォトダイオードとトランジスタとを含む光電変換半導体装置を製造する光電変換半導体装置の製造方法であり、第１導電型の半導体基板上に不純物濃度が半導体基板より低濃度に調整された真性半導体層を積層する工程と、真性半導体層上からフォトダイオード形成領域を避けて半導体基板と真性半導体層の両方、あるいは真性半導体層のみに層状に所定のイオンを注入する工程と、半導体基板を高温熱処理して所定のイオンが注入された領域を絶縁体層に変化させる工程と、真性半導体層上に第２導電型の半導体層を積層して半導体基板、真性半導体層および半導体層の積層構造でフォトダイオードを形成する工程と、半導体層におけるフォトダイオード形成領域以外の領域にトランジスタを形成する工程とを含む。
【００３０】
この方法によれば、トランジスタの下層に絶縁体層を設けることによって、トランジスタを電気的に半導体基板から分離することができる。その結果、トランジスタの特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、トランジスタの特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００３１】
また、絶縁体層をイオン注入と高温熱処理とにより形成するので、例えばフォトリソグラフィ技術とを組み合わせることにより、イオンを絶縁体層形成したい領域に選択的に注入することができる。また、真性半導体層形成後にイオンの加速エネルギーの調整により意図する深さに注入することができ、高温熱処理による反応で位置精度良く絶縁体層を形成できる。
【００３２】
前記トランジスタはバイポーラ型トランジスタであることが好ましい。
【００３３】
前記トランジスタはＭＩＳ型トランジスタであってもよい。
【００３５】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
【００３６】
最初に、本発明による光電変換半導体装置の実施の形態について説明する。
【００３７】
図１は、第１の発明による光電変換半導体装置の実施の形態を示した断面図である。図１において、１は光電変換部である。２は第１導電型（例えば、Ｐ型）の半導体基板であり、例えばシリコン中にＰ型不純物のボロンにより不純物濃度が１×１０20 atms/cm3 程度に調整された半導体基板であり、ＰＩＮダイオードのカソードとしている。３は半導体基板２上に形成された真性半導体層（IntrinsicのＩをとってＩ層）であり、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された、例えばシリコンを用いた真性半導体層である。４は真性半導体層３上に形成された第２導電型（例えば、Ｎ型）の半導体層であり、例えばシリコン中にＮ型不純物のリンにより調整され形成された第２導電型の半導体層である。５はアノード用に表面を低抵抗化する目的で半導体層４に同じ導電型で例えばヒ素を用いて導入された第２導電型拡散層である。
【００３８】
上記の半導体基板２、真性半導体層３および半導体層４より、Ｐ型層−Ｉ層−Ｎ型層の連続積層構造を形成し、光電変換用ＰＩＮダイオードを形成している。６はＰＩＮダイオードのアノード電極である。７はカソードからの電位を伝えるための例えばボロンを用いて形成された第１導電型拡散層である。８はＰＩＮダイオードのからの信号を取り出すカソード電極である。
【００３９】
９はカソード電極８から取り出された、光電変換された信号を制御する制御部であり、１０はＮＰＮバイポーラ型トランジスタ、１１はＰＮＰバイポーラ型トランジスタである。
【００４０】
ここで、１２は半導体層４内に例えば不純物としてリンを用いて形成されたＮＰＮバイポーラ型トランジスタ１０のコレクタであり、１３は例えば不純物としてボロンを用いて形成されたＮＰＮバイポーラ型トランジスタ１０のベースであり、１４は例えば不純物としてヒ素を用いて形成されたＮＰＮバイポーラ型トランジスタ１０のエミッタである。
【００４１】
また、１５は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１のコレクタであり、１６は例えば不純物としてリンを用いて形成されたＰＮＰトランジスタ１１のベースであり、１７は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１のエミッタである。
【００４２】
１８は、光電変換部１、ＮＰＮバイポーラ型トランジスタ１０、ＰＮＰバイポーラ型トランジスタ１１の各素子を、例えばＰ型不純物としてボロンを用いてＰＮ接合を形成して分離する拡散分離領域である。
【００４３】
１９はＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の下層に形成された、例えばシリコン酸化膜からなる絶縁体層である。
【００４４】
ここで形成される絶縁体層１９は、半導体基板２と真性半導体層３の両方に形成、あるいは真性半導体層３のみに形成されるように調整している。
【００４５】
３１は例えばシリコン酸化膜を用いた層間絶縁膜である。３２は例えばアルミニウムを用いて形成した各電極であり、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１のコレクタ、ベース、エミッタにつながる。
【００４６】
ここで、各層の不純物濃度について説明する。第２導電型の半導体層４の不純物濃度は１０16 atms/cm3 台であり、第２導電型拡散層５の不純物濃度は１０19 atms/cm3 台であり、第１導電型拡散層７の不純物濃度は１０18 atms/cm3 台であり、拡散分離領域８の不純物濃度は１０18 atms/cm3 台である。ＮＰＮ型バイポーラトランジスタ１０のコレクタ１２、ベース１３、エミッタ１４の各々の不純物濃度は、それぞれ１０17 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。ＰＮＰ型バイポーラトランジスタ１１のコレクタ１５、ベース１６、エミッタ１７の不純物濃度は、それぞれ１０16 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。
【００４７】
この実施の形態では、例えば、光電変換部１に光が入射した場合に、発生した電流がカソード電極８から取り出され、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１等を組み合わせた回路により信号化処理が施される。
【００４８】
この実施の形態の光電変換半導体装置によれば、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の下層に絶縁体層１９を設けたことによって、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１を電気的に半導体基板２から分離することができる。その結果、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００４９】
図２は、第２の発明による光電変換半導体装置の実施の形態を示した断面図である。図２において、光電変換部１は第１の発明の実施の形態である図１と同一の構成である。
【００５０】
２は第１導電型（例えば、Ｐ型）の半導体基板であり、例えばシリコン中にＰ型不純物のボロンにより不純物濃度が１×１０20 atms/cm3 程度に調整された半導体基板であり、ＰＩＮダイオードのカソードとしている。３は半導体基板２上に形成された真性半導体層（IntrinsicのＩをとってＩ層）であり、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された、例えばシリコンを用いた真性半導体層である。４は真性半導体層３上に形成された第２導電型（例えば、Ｎ型）の半導体層であり、例えばシリコン中にＮ型不純物のリンにより調整され形成された半導体層である。５はアノード用に表面を低抵抗化する目的で半導体層４に同じ導電型で例えばヒ素を用いて導入された第２導電型拡散層である。
【００５１】
上記の半導体基板２、真性半導体層３および半導体層４より、Ｐ型層−Ｉ層−Ｎ型層の連続積層構造を形成し、光電変換用ＰＩＮダイオードを形成している。６はＰＩＮダイオードのアノード電極である。７はカソードからの電位を伝えるための例えばボロンを用いて形成された第１導電型拡散層である。８はＰＩＮダイオードのからの信号を取り出すカソード電極である。
【００５２】
９はカソード電極８から取り出された、光電変換された信号を制御する制御部であり、２０はＮチャネルＭＩＳ型トランジスタ、２１はＰチャネルＭＩＳ型トランジスタである。
【００５３】
ここで、ＮチャネルＭＩＳ型トランジスタ２０は以下のような構造となっている。２２はＰ型不純物として例えばボロンを用いたＰ型不純物領域である。２３はＮ型不純物、例えばヒ素を用いてＰ型不純物領域２２内に形成されたソース・ドレインである。２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いてゲート絶縁膜２４上に形成されたゲート電極である。
【００５４】
また、ＰチャネルＭＩＳ型トランジスタ２１は以下のような構造となっている。２６はＰ型不純物、例えばボロンを用いて形成されたソース・ドレインである。２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜２４上に形成されたゲート電極である。
【００５５】
１８は光電変換部１と制御部９とをＰＮ接合を利用して分離する拡散分離領域である。２７はＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の各素子を、例えばシリコン酸化膜を用いて分離する分離領域である。
【００５６】
１９はＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の下層に形成された、例えばシリコン酸化膜からなる絶縁体層である。
【００５７】
ここで形成される絶縁体層１９は半導体基板２と真性半導体層３の両方に形成、あるいは真性半導体層３のみに形成されるように調整している。
【００５８】
３１は、例えばシリコン酸化膜を用いた層間絶縁膜であり、３２は、例えばアルミニウムを用いて形成した各電極であり、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１のドレインおよびソースにつながる。
【００５９】
ここで、各層の不純物濃度について説明する。ＮチャネルＭＩＳ型トランジスタ２０のＰ型不純物領域２２の不純物濃度は１０17 atms/cm3 台、ドレイン・ソース２３の不純物濃度は１０19 atms/cm3 台である。ＰチャネルＭＩＳ型トランジスタ２１のドレイン・ソース２６の不純物濃度は１０19 atms/cm3 台である。
【００６０】
この実施の形態では、例えば、光電変換部１に光が入射した場合に、発生した電流がカソード電極８から取り出され、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１等を組み合わせた回路により信号化処理が施される。
【００６１】
この実施の形態の光電変換半導体装置によれば、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の下層に絶縁体層１９を設けたことによって、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１を電気的に半導体基板２から分離することができる。その結果、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００６２】
次に、本発明による光電変換半導体装置の製造方法の実施の形態について、工程順断面図を用いて説明する。
【００６３】
図３から図９までの各図は、第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図であり、第１の発明の光電変換半導体装置を製造する方法を示す。
【００６４】
まず、図３に示すように、半導体基板２は、第１導電型、例えばシリコンを用いＰ型不純物として例えばボロンを用いて不純物濃度が１×１０20 atms/cm3 程度に調整されている。そして、半導体基板２上に真性半導体層３を積層形成した。真性半導体層３は、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された例えばシリコンからなる。
【００６５】
ここで、符号１で示した領域は後に光電変換部となる部分であり、符号１０で示した領域は後にＮＰＮバイポーラ型トランジスタとなる部分であり、符号１１で示した領域は後にＰＮＰバイポーラ型トランジスタとなる部分である。
【００６６】
つぎに、図４に示すように、上記真性半導体層３上にフォトレジスト等を用いて光電変換部１となる領域以外（バイポーラ型トランジスタ１０，１１が形成される領域）の全部あるいは一部の領域にイオン注入されるように開口されたマスクパターン２８を形成し、このマスクパターン２８を用いて矢印２９で示すように、選択的にイオン注入を行うことにより例えば酸素イオン３０をイオン注入した。
【００６７】
なお、全部あるいは一部の領域というのは、複数個あるトランジスタのすべてについて下層に絶縁体層を形成するか、あるいは一部のトランジスタの下層にのみ絶縁体層を形成するという意味である。トランジスタの高性能化を目指し、浅く絶縁層を形成した場合、バイポーラ型トランジスタのコレクタ拡散層やＭＩＳ型トランジスタのドレイン・ソース拡散層が浅くなり、抵抗が上昇し、電流が減少することが考えられる。したがって、電流量優先で設計された回路素子に対しては、絶縁体層を下層に形成しない場合がある。
【００６８】
このとき、イオン注入される酸素イオン３０は、半導体基板２と真性半導体層３の両方、あるいは真性半導体層３のみにイオン注入されるようにイオン注入時の加速エネルギーを調整している。
【００６９】
つぎに、図５に示すように、図４でイオン注入のマスクに用いたマスクパターン２８を酸素プラズマ処理等により選択的に除去し、その後例えば、アルゴンガスまたは窒素ガス等の不活性ガスを用いた１０００℃程度の高温熱処理により、酸素イオン３０を半導体基板２として用いた例えばシリコンとを反応させ、また真性半導体層３として用いた例えばシリコンとを反応させ、それらをシリコン酸化膜化させ、絶縁体層１９とした。
【００７０】
ここで、不活性ガスを用いて高温熱処理を行うのは、図４でイオン注入を行った時に上記真性半導体層３の表面に形成されたダメージ層をアニーリングするためであり、真性半導体層３上に次工程で例えば単結晶シリコンを低欠陥密度で形成しようとする構成のためには不可欠である。
【００７１】
つぎに、図６に示すように、上記真性半導体層３上に例えばシランガスを用いたエピタキシャル法により、第２導電型のＮ型として例えばリンを不純物として単結晶シリコンからなる第２導電型の半導体層４を形成した。
【００７２】
つぎに、図７に示すように、上記第２導電型の半導体層４内に、ＰＮ接合型素子分離層として第２導電型とは異なる導電型で例えばボロンを用いたＰ型不純物で拡散分離領域１８を形成した。この拡散分離領域１８は、光電変換部１とＮＰＮバイポーラ型トランジスタ１０とＰＮＰバイポーラ型トランジスタ１１とを分離するように形成される。
【００７３】
また、ＰＮＰバイポーラ型トランジスタ１１のコレクタ１５とするために、Ｐ型不純物領域（１５）を例えばボロンを不純物として用い形成し、光電変換部１のカソードとするために第１導電型不純物を用い第１導電型拡散層７を形成した。ＮＰＮバイポーラ型トランジスタ１０のコレクタ１２としては、半導体層４がそのまま使用される。
【００７４】
つぎに、図８に示すように、ＮＰＮバイポーラ型トランジスタ１０のベース１３とエミッタ１４、ＰＮＰバイポーラ型トランジスタ１１のベース１６とエミッタ１７、光電変換部１のアノードとするための第２導電形拡散層５、カソードとすべく第１導電形拡散層７の各層を形成した。
【００７５】
つぎに、図９に示すように、ＮＰＮバイポーラ型トランジスタ１０、ＰＮＰバイポーラ型トランジスタ１１および光電変換部１上に、例えばＣＶＤ法によるシリコン酸化膜を用いて層間絶縁膜３１を形成し、上記層間絶縁膜３１にフォトエッチング技術等により接続孔３３を形成し、例えばアルミニウムによる電極３２、アノード電極６およびカソード電極８を作成した。
【００７６】
この実施の形態の光電変換半導体装置の製造方法によれば、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の下層に絶縁体層１９を設けたことによって、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１を電気的に半導体基板２から分離することができる。その結果、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００７７】
また、絶縁体層をイオン注入と高温熱処理とにより形成するので、例えばフォトリソグラフィ技術とを組み合わせることにより、イオンを絶縁体層形成したい領域に選択的に注入することができる。また、真性半導体層形成後にイオンの加速エネルギーの調整により意図する深さに注入することができ、高温熱処理による反応で位置精度良く絶縁体層を形成できる。
【００７８】
図１０から図１６までの各図は、第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図であり、第２の発明の光電変換半導体装置を製造する方法を示す。
【００７９】
まず、図１０に示すように、半導体基板２は、第１導電型、例えばシリコンを用いＰ型不純物として例えばボロンを用いて不純物濃度が１×１０20 atms/cm3 程度に調整されている。そして、半導体基板２上に真性半導体層３を積層形成した。真性半導体層３は、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された例えばシリコンからなる。
【００８０】
ここで、符号１で示した領域は後に光電変換部となる部分であり、符号２０で示した領域はＮチャネルＭＯＳ型トランジスタとなる部分であり、符号２１で示した領域はＰチャネルＭＯＳ型トランジスタとなる部分である。
【００８１】
つぎに、図１１に示すように、上記真性半導体層３上にフォトレジスト等を用いて光電変換部１となる領域以外（ＭＩＳ型トランジスタ２０，２１が形成される領域）の全部あるいは一部の領域にイオン注入されるように開口されたマスクパターン２８を形成し、このマスクパターン２８を用いて矢印２９で示すように、選択的にイオン注入を行うことにより例えば酸素イオン３０をイオン注入した。
【００８２】
このとき、イオン注入される酸素イオン３０は、半導体基板２と真性半導体層３の両方、あるいは真性半導体層３のみにイオン注入されるようにイオン注入時の加速エネルギーを調整している。
【００８３】
つぎに、図１２に示すように、図１１でイオン注入のマスクに使用したマスクパターン２８を酸素プラズマ処理等により選択的に除去し、その後例えばアルゴンガスまたは窒素ガス等の不活性ガスを用いた１０００℃程度の高温熱処理により、酸素イオン３０を半導体基板２として用いた例えばシリコンとを反応させ、また真性半導体層３として用いた例えばシリコンとを反応させ、それらをシリコン酸化膜化させ、絶縁体層１９とした。
【００８４】
ここで、不活性ガスを用いて高温熱処理を行うのは、図１１でイオン注入を行った時に上記真性半導体層３の表面に形成されたダメージ層をアニーリングするためであり、真性半導体層３上に次工程で例えば単結晶シリコンを低欠陥密度で形成しようとする構成のためには不可欠である。
【００８５】
つぎに、図１３に示すように、上記真性半導体層３上に例えばシランガスを用いたエピタキシャル法により、第２導電型のＮ型として例えばリンを不純物として単結晶シリコンからなる第２導電型の半導体層４を形成した。
【００８６】
つぎに、図１４に示すように、上記第２導電型の半導体層４内にＰＮ接合を利用した拡散分離領域１８を、第２導電型とは異なる導電型で例えばボロンを用いたＰ型不純物で形成した。
【００８７】
また、ＮチャネルＭＩＳ型トランジスタ２０の形成領域としてＰ型層２２を例えばボロンを不純物として用い形成した。ＰチャネルＭＩＳ型トランジスタ２１の形成領域としては、半導体層４がそのまま使用される。２７は上記ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の各素子を例えばシリコン酸化膜を用いて分離する分離領域である。
【００８８】
つぎに、図１５に示すように、ＰチャネルＭＩＳ型トランジスタ２１については、Ｐ型不純物、例えばボロンを用いて半導体層４内にソース・ドレイン２６を形成し、例えばシリコン酸化膜でゲート絶縁膜２４を形成し、Ｎ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜２４上に形成されたゲート電極２５を形成する。
【００８９】
また、ＮチャネルＭＩＳ型トランジスタ２０について、Ｎ型不純物、例えばヒ素を用いてＰ型層２２内にソース・ドレイン２３を形成し、例えばシリコン酸化膜でゲート絶縁膜２４を形成し、Ｎ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜２４上に形成されたゲート電極２５を形成する。
【００９０】
つぎに、図１６に示すように、ＮチャネルＭＩＳ型トランジスタ２０、ＰチャネルＭＩＳ型トランジスタ２１および光電変換部１上に、例えばＣＶＤ法によるシリコン酸化膜を用いて層間絶縁膜３１を形成し、上記層間絶縁膜３１にフォトエッチング技術等により接続孔３３を形成、例えばアルミニウムによる電極３２、アノード電極６およびカソード電極８を作成した。
【００９１】
この実施の形態の光電変換半導体装置の製造方法によれば、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の下層に絶縁体層１９を設けたことによって、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１を電気的に半導体基板２から分離することができる。その結果、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００９２】
また、絶縁体層をイオン注入と高温熱処理とにより形成するので、例えばフォトリソグラフィ技術とを組み合わせることにより、イオンを絶縁体層形成したい領域に選択的に注入することができる。また、真性半導体層形成後にイオンの加速エネルギーの調整により意図する深さに注入することができ、高温熱処理による反応で位置精度良く絶縁体層を形成できる。
【００９３】
なお、第１の発明による実施の形態では、バイポーラ型トランジスタを用いて説明し、第２の発明による実施の形態では、ＭＩＳ型トランジスタを用いて説明したが、バイポーラ型トランジスタとＭＩＳ型トランジスタを組み合わせた構成の光電変換半導体装置についても本発明が有効であることは言うまでもない。
【００９４】
また、異なる導電型や異なる不純物濃度、異なる材質を組み合わせ積層構造とした基板においても、最上層部が本発明により説明された半導体基板と同様であれば、本発明の構成を用いることにより同様の効果を得ることが可能である。
【００９５】
真性半導体層は、上記の実施の形態では、第１導電型であると説明したが、第２導電型であっても、同様の作用効果が得られる。
【００９６】
【発明の効果】
本発明による光電変換半導体装置およびその製造方法によれば、半導体基板の不純物濃度や、真性半導体層の厚さ等の例えば光電変換用に形成されたＰＩＮダイオードの形成条件に影響を受けることなく、バイポーラ型トランジスタやＭＩＳ型トランジスタを形成することが可能となり、これらトランジスタの特性調整が容易となる。これにより、ＰＩＮダイオードの高性能化が実現でき、例えば光電変換装置における周波数特性の高周波化が容易となり、光電変換装置自体の歩留まり改善も期待できる。
【図面の簡単な説明】
【図１】第１の発明による光電変換半導体装置の実施の形態を示す断面図である。
【図２】第２の発明による光電変換半導体装置の実施の形態を示す断面図である。
【図３】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図４】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図５】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図６】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図７】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図８】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図９】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１０】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１１】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１２】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１３】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１４】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１５】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１６】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１７】第１の従来例の光電変換半導体装置の断面図である。
【図１８】第２の従来例の光電変換半導体装置の断面図である。
【符号の説明】
１ 光電変換部
２ 半導体基板
３ 真性半導体層
４ 半導体層
５ 第２導電型拡散層
６ アノード電極
７ 第１導電型拡散層
８ カソード電極
９ 制御部
１０ ＮＰＮバイポーラ型トランジスタ
１１ ＰＮＰバイポーラ型トランジスタ
１２ コレクタ
１３ ベース
１４ エミッタ
１５ コレクタ
１６ ベース
１７ エミッタ
１８ 拡散分離領域
１９ 絶縁体層
２０ ＮチャネルＭＩＳ型トランジスタ
２１ ＰチャネルＭＩＳ型トランジスタ
２２ Ｐ型不純物領域
２３ ソース・ドレイン
２４ ゲート絶縁膜
２５ ゲート電極
２６ ソース・ドレイン
２７ 分離領域
２８ マスクパターン
３０ 酸素イオン
３１ 層間絶縁膜
３２ 電極
３３ 接続孔
１０１ 光電変換部
１０２ 半導体基板
１０３ 真性半導体層
１０４ 半導体層
１０５ 第２導電型拡散層
１０６ アノード電極
１０７ 第１導電型拡散層
１０８ カソード電極
１０９ 制御部
１１０ ＮＰＮバイポーラ型トランジスタ
１１１ ＰＮＰバイポーラ型トランジスタ
１１２ コレクタ
１１３ ベース
１１４ エミッタ
１１５ コレクタ
１１６ ベース
１１７ エミッタ
１１８ 拡散分離領域
１２０ ＮチャネルＭＩＳ型トランジスタ
１２１ ＰチャネルＭＩＳ型トランジスタ
１２２ Ｐ型不純物領域
１２３ ソース・ドレイン
１２４ ゲート絶縁膜
１２５ ゲート電極
１２６ ソース・ドレイン
１２７ 分離領域
１３１ 層間絶縁膜
１３２ 電極
【発明の属する技術分野】
本発明は、光電変換半導体装置およびその製造方法に関するもので、これらの半導体装置の性能の向上を実現するためのものである。
【０００２】
【従来の技術】
光電変換半導体装置の第１の従来例を図１７に示す。図１７において、１０１は光電変換部である。１０２は第１導電型（例えば、Ｐ型）の半導体基板、例えばシリコン中にＰ型不純物のボロンにより不純物濃度が１×１０20 atms/cm3 程度に調整された半導体基板である。１０３は半導体基板１０２上に形成された第１導電型の真性半導体層（IntrinsicのＩをとってＩ層）であり、例えばＰ型不純物としてボロンの不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された例えばシリコンを用いた真性半導体層である。１０４は真性半導体層１０３上に形成された第２導電型（例えば、Ｎ型）の半導体層であり、例えばシリコン中にＮ型不純物のリンにより調整され形成された第２導電型の半導体層である。１０５はアノード用に表面を低抵抗化する目的で例えばヒ素を用いて導入された第２導電型拡散層である。
【０００３】
上記の半導体基板１０２、真性半導体層１０３および半導体層１０４より、Ｐ型層−Ｉ層−Ｎ型層の連続積層構造を形成し、光電変換用ＰＩＮダイオードを形成している。１０６はＰＩＮダイオードのアノード電極である。１０７はカソードへ接続するための第１導電型拡散層である。１０８はＰＩＮダイオードからの信号を取り出すカソード電極である。
【０００４】
１０９はカソード電極１０８から取り出された、光電変換された信号を制御する制御部であり、１１０はＮＰＮバイポーラ型トランジスタ、１１１はＰＮＰバイポーラ型トランジスタである。
【０００５】
ここで、１１２は半導体層１０４内に形成されたＮＰＮバイポーラ型トランジスタ１１０のコレクタであり、１１３は例えば不純物としてボロンを用いて形成されたＮＰＮバイポーラ型トランジスタ１１０のベースであり、１１４は例えば不純物としてヒ素を用いて形成されたＮＰＮバイポーラ型トランジスタ１１０のエミッタである。
【０００６】
また、１１５は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１１のコレクタであり、１１６は例えば不純物としてリンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１１のベースであり、１１７は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１１のエミッタである。
【０００７】
１１８は、光電変換部１０１、ＮＰＮバイポーラ型トランジスタ１１０およびＰＮＰバイポーラ型トランジスタ１１１の各素子を分離する拡散分離領域である。
【０００８】
１３１は層間絶縁膜である。１３２はＮＰＮバイポーラ型トランジスタ１１０およびＰＮＰバイポーラ型トランジスタ１１１の、コレクタ、ベースおよびエミッタにつながる電極である。
【０００９】
ここで、各層の不純物濃度について説明する。第２導電型の半導体層１０４の不純物濃度は１０16 atms/cm3 台であり、第２導電型拡散層１０５の不純物濃度は１０19 atms/cm3 台であり、第１導電型拡散層１０７の不純物濃度は１０18 atms/cm3 台であり、拡散分離領域１１８の不純物濃度は１０18 atms/cm3 台である。ＮＰＮ型バイポーラトランジスタ１１０のコレクタ１１２、ベース１１３、エミッタ１１４の各々の不純物濃度は、それぞれ１０17 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。ＰＮＰ型バイポーラトランジスタ１１１のコレクタ１１５、ベース１１６、エミッタ１１７の不純物濃度は、それぞれ１０16 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。
【００１０】
ここで、光電変換部１０１に光が入射した場合に、発生した電流がカソード電極１０８から取り出され、ＮＰＮバイポーラ型トランジスタ１１０およびＰＮＰバイポーラ型トランジスタ１１１等を組み合わせた回路により信号化処理が施される。
【００１１】
光電変換半導体装置の第２の従来例を図１８に示す。図１８において、光電変換部１０１は第１の従来例である図１７の光電変換半導体装置と同一の構成である。
【００１２】
１０９はカソード電極１０８から取り出された、光電変換された信号を制御する制御部であり、１２０はＮチャネルＭＩＳ型トランジスタ、１２１はＰチャネルＭＩＳ型トランジスタである。
【００１３】
ここで、ＮチャネルＭＩＳ型トランジスタ１２０は以下のような構造となっている。１２２はＰ型不純物として例えばボロンを用いたＰ型不純物領域である。１２３はＮ型不純物、例えばヒ素を用いてＰ型不純物領域１２２内に形成されたソース・ドレインである。１２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。１２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いてゲート絶縁膜１２４上に形成されたゲート電極である。
【００１４】
また、ＰチャネルＭＩＳ型トランジスタ１２１は以下のような構造となっている。１２６はＰ型不純物、例えばボロンを用いて形成されたソース・ドレインである。１２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。１２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜１２４上に形成されたゲート電極である。
【００１５】
１１８は光電変換部１０１と制御部１０９とをＰＮ接合を利用して分離する拡散分離領域である。１２７はＮチャネルＭＩＳ型トランジスタ１２０およびＰチャネルＭＩＳ型トランジスタ１２１の各素子を、例えばシリコン酸化膜を用いて分離する分離領域である。
【００１６】
１３１は層間絶縁膜である。１３２はＮチャネルＭＩＳ型トランジスタ１２０およびＰチャネルＭＩＳ型トランジスタ１２１の、ドレインおよびソースにつながる電極である。
【００１７】
ここで、各層の不純物濃度について説明する。ＮチャネルＭＩＳ型トランジスタ１２０のＰ型不純物領域１２２の不純物濃度は１０17 atms/cm3 台、ドレイン・ソース１２３の不純物濃度は１０19 atms/cm3 台である。ＰチャネルＭＩＳ型トランジスタ１２１のドレイン・ソース１２６の不純物濃度は１０19 atms/cm3 台である。
【００１８】
ここで、光電変換部１０１に光が入射した場合に、発生した電流がカソード電極１０８から取り出され、ＮチャネルＭＩＳ型トランジスタ１２０およびＰチャネルＭＩＳ型トランジスタ１２１等を組み合わせた回路により信号化処理が施される。
【００１９】
【発明が解決しようとする課題】
コンパクトディスク等の光ディスクのデータ読み出し装置においては、光ディスクの高速読み出しに対する市場の要求が近年強くなってきている。この市場の要求を満たすために、この光ディスクのデータ読み出し装置の読み取り部に使用され、光信号を電気信号に変換する光電変換装置においては、周波数特性の高周波化の実現が必須となってきた。
【００２０】
図１７および図１８に示した、従来例による光電変換装置によれば、半導体基板１０２に含有されたＰ型不純物が真性半導体層１０３側に、後の製造工程を経ることにより拡散し、半導体基板１０２と真性半導体層１０３の接触部分に不純物プロファイルのなだらか部分が形成されてしまい、光等が入射した際に空乏層中で発生するキャリアによる電流の他に、この部分で発生したキャリアが遅れて空乏層へ拡散する電流成分が形成されてしまい、時間分解能が低下するという課題があった。
【００２１】
したがって、光電変換装置の特性の高周波化を実現するために、半導体基板１０２におけるＰ型不純物の濃度を調整したり、真性半導体層１０３の厚みの調整、半導体層１０４の厚みの調整等により、ＰＩＮダイオードの応答性能を向上させたり、配線抵抗成分の低抵抗化をするという手段が用いられていた。
【００２２】
しかし、これらの改善はＰＩＮダイオードの高周波特性の改善には効果があるものの、制御部１０９に形成されたバイポーラ型トランジスタ１１０，１１１の特性やＭＩＳ型トランジスタ１２０，１２１の特性に対しては、バイポーラ型トランジスタ１１０，１１１のコレクタと半導体基板１０２との間のＰＮ接合、またはＭＩＳ型トランジスタ１２０，１２１のソース・ドレインと半導体基板１０２との間のＰＮ接合での漏れ電流や耐圧と言った素子分離特性に悪影響を及ぼし、さらに寄生容量の増加、寄生トランジスタの形成等の悪影響を及ぼす。これらの影響により、光電変換部１０１で変換された電気信号レベルの低下等を招き、制御部（信号化処理部）１０９での信号処理精度や処理速度と言った性能の劣化や歩留まり低下の原因ともなっていた。
【００２３】
したがって、本発明の目的は、トランジスタ性能の向上とＰＩＮダイオードの特性向上との両立を図ることができる半導体装置およびその製造方法を提供することである。
【００２４】
【課題を解決するための手段】
上記課題を解決するために、本発明では、バイポーラ型トランジスタもしくはＭＩＳ型トランジスタの下層に絶縁体層を形成し、パイポーラ型トランジスタもしくはＭＩＳ型トランジスタを電気的に半導体基板から分離することにより、これらのトランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図り、これにより、例えば光電変換装置の高性能化を目指したものである。
【００２５】
具体的に説明すると、第１の発明の光電変換半導体装置は、第１導電型の半導体基板と、半導体基板上に形成されて不純物濃度が半導体基板より低濃度に調整された真性半導体層と、真性半導体層上に形成されて一部の領域が半導体基板および真性半導体層との積層構造によってフォトダイオードを構成する第２導電型の半導体層と、第２導電型の半導体層における残りの領域に形成されたトランジスタと、トランジスタの形成領域の下層であって、半導体基板と真性半導体層の両方あるいは真性半導体層のみに形成された絶縁体層とを備えている。
【００２６】
この構成によれば、トランジスタの下層に絶縁体層を設けたことによって、トランジスタを電気的に半導体基板から分離することができる。その結果、トランジスタの特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、トランジスタの特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００２７】
前記トランジスタはバイポーラ型トランジスタであることが好ましい。
【００２８】
前記トランジスタはＭＩＳ型トランジスタであってもよい。
【００２９】
第２の発明の光電変換半導体装置の製造方法は、フォトダイオードとトランジスタとを含む光電変換半導体装置を製造する光電変換半導体装置の製造方法であり、第１導電型の半導体基板上に不純物濃度が半導体基板より低濃度に調整された真性半導体層を積層する工程と、真性半導体層上からフォトダイオード形成領域を避けて半導体基板と真性半導体層の両方、あるいは真性半導体層のみに層状に所定のイオンを注入する工程と、半導体基板を高温熱処理して所定のイオンが注入された領域を絶縁体層に変化させる工程と、真性半導体層上に第２導電型の半導体層を積層して半導体基板、真性半導体層および半導体層の積層構造でフォトダイオードを形成する工程と、半導体層におけるフォトダイオード形成領域以外の領域にトランジスタを形成する工程とを含む。
【００３０】
この方法によれば、トランジスタの下層に絶縁体層を設けることによって、トランジスタを電気的に半導体基板から分離することができる。その結果、トランジスタの特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、トランジスタの特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００３１】
また、絶縁体層をイオン注入と高温熱処理とにより形成するので、例えばフォトリソグラフィ技術とを組み合わせることにより、イオンを絶縁体層形成したい領域に選択的に注入することができる。また、真性半導体層形成後にイオンの加速エネルギーの調整により意図する深さに注入することができ、高温熱処理による反応で位置精度良く絶縁体層を形成できる。
【００３２】
前記トランジスタはバイポーラ型トランジスタであることが好ましい。
【００３３】
前記トランジスタはＭＩＳ型トランジスタであってもよい。
【００３５】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について説明する。
【００３６】
最初に、本発明による光電変換半導体装置の実施の形態について説明する。
【００３７】
図１は、第１の発明による光電変換半導体装置の実施の形態を示した断面図である。図１において、１は光電変換部である。２は第１導電型（例えば、Ｐ型）の半導体基板であり、例えばシリコン中にＰ型不純物のボロンにより不純物濃度が１×１０20 atms/cm3 程度に調整された半導体基板であり、ＰＩＮダイオードのカソードとしている。３は半導体基板２上に形成された真性半導体層（IntrinsicのＩをとってＩ層）であり、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された、例えばシリコンを用いた真性半導体層である。４は真性半導体層３上に形成された第２導電型（例えば、Ｎ型）の半導体層であり、例えばシリコン中にＮ型不純物のリンにより調整され形成された第２導電型の半導体層である。５はアノード用に表面を低抵抗化する目的で半導体層４に同じ導電型で例えばヒ素を用いて導入された第２導電型拡散層である。
【００３８】
上記の半導体基板２、真性半導体層３および半導体層４より、Ｐ型層−Ｉ層−Ｎ型層の連続積層構造を形成し、光電変換用ＰＩＮダイオードを形成している。６はＰＩＮダイオードのアノード電極である。７はカソードからの電位を伝えるための例えばボロンを用いて形成された第１導電型拡散層である。８はＰＩＮダイオードのからの信号を取り出すカソード電極である。
【００３９】
９はカソード電極８から取り出された、光電変換された信号を制御する制御部であり、１０はＮＰＮバイポーラ型トランジスタ、１１はＰＮＰバイポーラ型トランジスタである。
【００４０】
ここで、１２は半導体層４内に例えば不純物としてリンを用いて形成されたＮＰＮバイポーラ型トランジスタ１０のコレクタであり、１３は例えば不純物としてボロンを用いて形成されたＮＰＮバイポーラ型トランジスタ１０のベースであり、１４は例えば不純物としてヒ素を用いて形成されたＮＰＮバイポーラ型トランジスタ１０のエミッタである。
【００４１】
また、１５は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１のコレクタであり、１６は例えば不純物としてリンを用いて形成されたＰＮＰトランジスタ１１のベースであり、１７は例えば不純物としてボロンを用いて形成されたＰＮＰバイポーラ型トランジスタ１１のエミッタである。
【００４２】
１８は、光電変換部１、ＮＰＮバイポーラ型トランジスタ１０、ＰＮＰバイポーラ型トランジスタ１１の各素子を、例えばＰ型不純物としてボロンを用いてＰＮ接合を形成して分離する拡散分離領域である。
【００４３】
１９はＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の下層に形成された、例えばシリコン酸化膜からなる絶縁体層である。
【００４４】
ここで形成される絶縁体層１９は、半導体基板２と真性半導体層３の両方に形成、あるいは真性半導体層３のみに形成されるように調整している。
【００４５】
３１は例えばシリコン酸化膜を用いた層間絶縁膜である。３２は例えばアルミニウムを用いて形成した各電極であり、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１のコレクタ、ベース、エミッタにつながる。
【００４６】
ここで、各層の不純物濃度について説明する。第２導電型の半導体層４の不純物濃度は１０16 atms/cm3 台であり、第２導電型拡散層５の不純物濃度は１０19 atms/cm3 台であり、第１導電型拡散層７の不純物濃度は１０18 atms/cm3 台であり、拡散分離領域８の不純物濃度は１０18 atms/cm3 台である。ＮＰＮ型バイポーラトランジスタ１０のコレクタ１２、ベース１３、エミッタ１４の各々の不純物濃度は、それぞれ１０17 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。ＰＮＰ型バイポーラトランジスタ１１のコレクタ１５、ベース１６、エミッタ１７の不純物濃度は、それぞれ１０16 atms/cm3 台、１０18 atms/cm3 台、１０19 atms/cm3 台である。
【００４７】
この実施の形態では、例えば、光電変換部１に光が入射した場合に、発生した電流がカソード電極８から取り出され、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１等を組み合わせた回路により信号化処理が施される。
【００４８】
この実施の形態の光電変換半導体装置によれば、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の下層に絶縁体層１９を設けたことによって、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１を電気的に半導体基板２から分離することができる。その結果、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００４９】
図２は、第２の発明による光電変換半導体装置の実施の形態を示した断面図である。図２において、光電変換部１は第１の発明の実施の形態である図１と同一の構成である。
【００５０】
２は第１導電型（例えば、Ｐ型）の半導体基板であり、例えばシリコン中にＰ型不純物のボロンにより不純物濃度が１×１０20 atms/cm3 程度に調整された半導体基板であり、ＰＩＮダイオードのカソードとしている。３は半導体基板２上に形成された真性半導体層（IntrinsicのＩをとってＩ層）であり、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された、例えばシリコンを用いた真性半導体層である。４は真性半導体層３上に形成された第２導電型（例えば、Ｎ型）の半導体層であり、例えばシリコン中にＮ型不純物のリンにより調整され形成された半導体層である。５はアノード用に表面を低抵抗化する目的で半導体層４に同じ導電型で例えばヒ素を用いて導入された第２導電型拡散層である。
【００５１】
上記の半導体基板２、真性半導体層３および半導体層４より、Ｐ型層−Ｉ層−Ｎ型層の連続積層構造を形成し、光電変換用ＰＩＮダイオードを形成している。６はＰＩＮダイオードのアノード電極である。７はカソードからの電位を伝えるための例えばボロンを用いて形成された第１導電型拡散層である。８はＰＩＮダイオードのからの信号を取り出すカソード電極である。
【００５２】
９はカソード電極８から取り出された、光電変換された信号を制御する制御部であり、２０はＮチャネルＭＩＳ型トランジスタ、２１はＰチャネルＭＩＳ型トランジスタである。
【００５３】
ここで、ＮチャネルＭＩＳ型トランジスタ２０は以下のような構造となっている。２２はＰ型不純物として例えばボロンを用いたＰ型不純物領域である。２３はＮ型不純物、例えばヒ素を用いてＰ型不純物領域２２内に形成されたソース・ドレインである。２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いてゲート絶縁膜２４上に形成されたゲート電極である。
【００５４】
また、ＰチャネルＭＩＳ型トランジスタ２１は以下のような構造となっている。２６はＰ型不純物、例えばボロンを用いて形成されたソース・ドレインである。２４は例えばシリコン酸化膜で形成されたゲート絶縁膜である。２５はＮ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜２４上に形成されたゲート電極である。
【００５５】
１８は光電変換部１と制御部９とをＰＮ接合を利用して分離する拡散分離領域である。２７はＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の各素子を、例えばシリコン酸化膜を用いて分離する分離領域である。
【００５６】
１９はＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の下層に形成された、例えばシリコン酸化膜からなる絶縁体層である。
【００５７】
ここで形成される絶縁体層１９は半導体基板２と真性半導体層３の両方に形成、あるいは真性半導体層３のみに形成されるように調整している。
【００５８】
３１は、例えばシリコン酸化膜を用いた層間絶縁膜であり、３２は、例えばアルミニウムを用いて形成した各電極であり、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１のドレインおよびソースにつながる。
【００５９】
ここで、各層の不純物濃度について説明する。ＮチャネルＭＩＳ型トランジスタ２０のＰ型不純物領域２２の不純物濃度は１０17 atms/cm3 台、ドレイン・ソース２３の不純物濃度は１０19 atms/cm3 台である。ＰチャネルＭＩＳ型トランジスタ２１のドレイン・ソース２６の不純物濃度は１０19 atms/cm3 台である。
【００６０】
この実施の形態では、例えば、光電変換部１に光が入射した場合に、発生した電流がカソード電極８から取り出され、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１等を組み合わせた回路により信号化処理が施される。
【００６１】
この実施の形態の光電変換半導体装置によれば、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の下層に絶縁体層１９を設けたことによって、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１を電気的に半導体基板２から分離することができる。その結果、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００６２】
次に、本発明による光電変換半導体装置の製造方法の実施の形態について、工程順断面図を用いて説明する。
【００６３】
図３から図９までの各図は、第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図であり、第１の発明の光電変換半導体装置を製造する方法を示す。
【００６４】
まず、図３に示すように、半導体基板２は、第１導電型、例えばシリコンを用いＰ型不純物として例えばボロンを用いて不純物濃度が１×１０20 atms/cm3 程度に調整されている。そして、半導体基板２上に真性半導体層３を積層形成した。真性半導体層３は、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された例えばシリコンからなる。
【００６５】
ここで、符号１で示した領域は後に光電変換部となる部分であり、符号１０で示した領域は後にＮＰＮバイポーラ型トランジスタとなる部分であり、符号１１で示した領域は後にＰＮＰバイポーラ型トランジスタとなる部分である。
【００６６】
つぎに、図４に示すように、上記真性半導体層３上にフォトレジスト等を用いて光電変換部１となる領域以外（バイポーラ型トランジスタ１０，１１が形成される領域）の全部あるいは一部の領域にイオン注入されるように開口されたマスクパターン２８を形成し、このマスクパターン２８を用いて矢印２９で示すように、選択的にイオン注入を行うことにより例えば酸素イオン３０をイオン注入した。
【００６７】
なお、全部あるいは一部の領域というのは、複数個あるトランジスタのすべてについて下層に絶縁体層を形成するか、あるいは一部のトランジスタの下層にのみ絶縁体層を形成するという意味である。トランジスタの高性能化を目指し、浅く絶縁層を形成した場合、バイポーラ型トランジスタのコレクタ拡散層やＭＩＳ型トランジスタのドレイン・ソース拡散層が浅くなり、抵抗が上昇し、電流が減少することが考えられる。したがって、電流量優先で設計された回路素子に対しては、絶縁体層を下層に形成しない場合がある。
【００６８】
このとき、イオン注入される酸素イオン３０は、半導体基板２と真性半導体層３の両方、あるいは真性半導体層３のみにイオン注入されるようにイオン注入時の加速エネルギーを調整している。
【００６９】
つぎに、図５に示すように、図４でイオン注入のマスクに用いたマスクパターン２８を酸素プラズマ処理等により選択的に除去し、その後例えば、アルゴンガスまたは窒素ガス等の不活性ガスを用いた１０００℃程度の高温熱処理により、酸素イオン３０を半導体基板２として用いた例えばシリコンとを反応させ、また真性半導体層３として用いた例えばシリコンとを反応させ、それらをシリコン酸化膜化させ、絶縁体層１９とした。
【００７０】
ここで、不活性ガスを用いて高温熱処理を行うのは、図４でイオン注入を行った時に上記真性半導体層３の表面に形成されたダメージ層をアニーリングするためであり、真性半導体層３上に次工程で例えば単結晶シリコンを低欠陥密度で形成しようとする構成のためには不可欠である。
【００７１】
つぎに、図６に示すように、上記真性半導体層３上に例えばシランガスを用いたエピタキシャル法により、第２導電型のＮ型として例えばリンを不純物として単結晶シリコンからなる第２導電型の半導体層４を形成した。
【００７２】
つぎに、図７に示すように、上記第２導電型の半導体層４内に、ＰＮ接合型素子分離層として第２導電型とは異なる導電型で例えばボロンを用いたＰ型不純物で拡散分離領域１８を形成した。この拡散分離領域１８は、光電変換部１とＮＰＮバイポーラ型トランジスタ１０とＰＮＰバイポーラ型トランジスタ１１とを分離するように形成される。
【００７３】
また、ＰＮＰバイポーラ型トランジスタ１１のコレクタ１５とするために、Ｐ型不純物領域（１５）を例えばボロンを不純物として用い形成し、光電変換部１のカソードとするために第１導電型不純物を用い第１導電型拡散層７を形成した。ＮＰＮバイポーラ型トランジスタ１０のコレクタ１２としては、半導体層４がそのまま使用される。
【００７４】
つぎに、図８に示すように、ＮＰＮバイポーラ型トランジスタ１０のベース１３とエミッタ１４、ＰＮＰバイポーラ型トランジスタ１１のベース１６とエミッタ１７、光電変換部１のアノードとするための第２導電形拡散層５、カソードとすべく第１導電形拡散層７の各層を形成した。
【００７５】
つぎに、図９に示すように、ＮＰＮバイポーラ型トランジスタ１０、ＰＮＰバイポーラ型トランジスタ１１および光電変換部１上に、例えばＣＶＤ法によるシリコン酸化膜を用いて層間絶縁膜３１を形成し、上記層間絶縁膜３１にフォトエッチング技術等により接続孔３３を形成し、例えばアルミニウムによる電極３２、アノード電極６およびカソード電極８を作成した。
【００７６】
この実施の形態の光電変換半導体装置の製造方法によれば、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の下層に絶縁体層１９を設けたことによって、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１を電気的に半導体基板２から分離することができる。その結果、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮＰＮバイポーラ型トランジスタ１０およびＰＮＰバイポーラ型トランジスタ１１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００７７】
また、絶縁体層をイオン注入と高温熱処理とにより形成するので、例えばフォトリソグラフィ技術とを組み合わせることにより、イオンを絶縁体層形成したい領域に選択的に注入することができる。また、真性半導体層形成後にイオンの加速エネルギーの調整により意図する深さに注入することができ、高温熱処理による反応で位置精度良く絶縁体層を形成できる。
【００７８】
図１０から図１６までの各図は、第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図であり、第２の発明の光電変換半導体装置を製造する方法を示す。
【００７９】
まず、図１０に示すように、半導体基板２は、第１導電型、例えばシリコンを用いＰ型不純物として例えばボロンを用いて不純物濃度が１×１０20 atms/cm3 程度に調整されている。そして、半導体基板２上に真性半導体層３を積層形成した。真性半導体層３は、例えば第１導電型で不純物濃度が１×１０12 atms/cm3 から１×１０13 atms/cm3 程度に調整された例えばシリコンからなる。
【００８０】
ここで、符号１で示した領域は後に光電変換部となる部分であり、符号２０で示した領域はＮチャネルＭＯＳ型トランジスタとなる部分であり、符号２１で示した領域はＰチャネルＭＯＳ型トランジスタとなる部分である。
【００８１】
つぎに、図１１に示すように、上記真性半導体層３上にフォトレジスト等を用いて光電変換部１となる領域以外（ＭＩＳ型トランジスタ２０，２１が形成される領域）の全部あるいは一部の領域にイオン注入されるように開口されたマスクパターン２８を形成し、このマスクパターン２８を用いて矢印２９で示すように、選択的にイオン注入を行うことにより例えば酸素イオン３０をイオン注入した。
【００８２】
このとき、イオン注入される酸素イオン３０は、半導体基板２と真性半導体層３の両方、あるいは真性半導体層３のみにイオン注入されるようにイオン注入時の加速エネルギーを調整している。
【００８３】
つぎに、図１２に示すように、図１１でイオン注入のマスクに使用したマスクパターン２８を酸素プラズマ処理等により選択的に除去し、その後例えばアルゴンガスまたは窒素ガス等の不活性ガスを用いた１０００℃程度の高温熱処理により、酸素イオン３０を半導体基板２として用いた例えばシリコンとを反応させ、また真性半導体層３として用いた例えばシリコンとを反応させ、それらをシリコン酸化膜化させ、絶縁体層１９とした。
【００８４】
ここで、不活性ガスを用いて高温熱処理を行うのは、図１１でイオン注入を行った時に上記真性半導体層３の表面に形成されたダメージ層をアニーリングするためであり、真性半導体層３上に次工程で例えば単結晶シリコンを低欠陥密度で形成しようとする構成のためには不可欠である。
【００８５】
つぎに、図１３に示すように、上記真性半導体層３上に例えばシランガスを用いたエピタキシャル法により、第２導電型のＮ型として例えばリンを不純物として単結晶シリコンからなる第２導電型の半導体層４を形成した。
【００８６】
つぎに、図１４に示すように、上記第２導電型の半導体層４内にＰＮ接合を利用した拡散分離領域１８を、第２導電型とは異なる導電型で例えばボロンを用いたＰ型不純物で形成した。
【００８７】
また、ＮチャネルＭＩＳ型トランジスタ２０の形成領域としてＰ型層２２を例えばボロンを不純物として用い形成した。ＰチャネルＭＩＳ型トランジスタ２１の形成領域としては、半導体層４がそのまま使用される。２７は上記ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の各素子を例えばシリコン酸化膜を用いて分離する分離領域である。
【００８８】
つぎに、図１５に示すように、ＰチャネルＭＩＳ型トランジスタ２１については、Ｐ型不純物、例えばボロンを用いて半導体層４内にソース・ドレイン２６を形成し、例えばシリコン酸化膜でゲート絶縁膜２４を形成し、Ｎ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜２４上に形成されたゲート電極２５を形成する。
【００８９】
また、ＮチャネルＭＩＳ型トランジスタ２０について、Ｎ型不純物、例えばヒ素を用いてＰ型層２２内にソース・ドレイン２３を形成し、例えばシリコン酸化膜でゲート絶縁膜２４を形成し、Ｎ型不純物として、例えばリンを含有させた多結晶シリコンを用いて、ゲート絶縁膜２４上に形成されたゲート電極２５を形成する。
【００９０】
つぎに、図１６に示すように、ＮチャネルＭＩＳ型トランジスタ２０、ＰチャネルＭＩＳ型トランジスタ２１および光電変換部１上に、例えばＣＶＤ法によるシリコン酸化膜を用いて層間絶縁膜３１を形成し、上記層間絶縁膜３１にフォトエッチング技術等により接続孔３３を形成、例えばアルミニウムによる電極３２、アノード電極６およびカソード電極８を作成した。
【００９１】
この実施の形態の光電変換半導体装置の製造方法によれば、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の下層に絶縁体層１９を設けたことによって、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１を電気的に半導体基板２から分離することができる。その結果、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性に影響を与えることなく、ＰＩＮダイオードの特性向上を図ることができる。逆にＰＩＮダイオードの特性に影響を与えることなく、ＮチャネルＭＩＳ型トランジスタ２０およびＰチャネルＭＩＳ型トランジスタ２１の特性向上を図ることができる。したがって、トランジスタ性能の向上とＰＩＮダイオードの特性向上の両立を図ることができる。
【００９２】
また、絶縁体層をイオン注入と高温熱処理とにより形成するので、例えばフォトリソグラフィ技術とを組み合わせることにより、イオンを絶縁体層形成したい領域に選択的に注入することができる。また、真性半導体層形成後にイオンの加速エネルギーの調整により意図する深さに注入することができ、高温熱処理による反応で位置精度良く絶縁体層を形成できる。
【００９３】
なお、第１の発明による実施の形態では、バイポーラ型トランジスタを用いて説明し、第２の発明による実施の形態では、ＭＩＳ型トランジスタを用いて説明したが、バイポーラ型トランジスタとＭＩＳ型トランジスタを組み合わせた構成の光電変換半導体装置についても本発明が有効であることは言うまでもない。
【００９４】
また、異なる導電型や異なる不純物濃度、異なる材質を組み合わせ積層構造とした基板においても、最上層部が本発明により説明された半導体基板と同様であれば、本発明の構成を用いることにより同様の効果を得ることが可能である。
【００９５】
真性半導体層は、上記の実施の形態では、第１導電型であると説明したが、第２導電型であっても、同様の作用効果が得られる。
【００９６】
【発明の効果】
本発明による光電変換半導体装置およびその製造方法によれば、半導体基板の不純物濃度や、真性半導体層の厚さ等の例えば光電変換用に形成されたＰＩＮダイオードの形成条件に影響を受けることなく、バイポーラ型トランジスタやＭＩＳ型トランジスタを形成することが可能となり、これらトランジスタの特性調整が容易となる。これにより、ＰＩＮダイオードの高性能化が実現でき、例えば光電変換装置における周波数特性の高周波化が容易となり、光電変換装置自体の歩留まり改善も期待できる。
【図面の簡単な説明】
【図１】第１の発明による光電変換半導体装置の実施の形態を示す断面図である。
【図２】第２の発明による光電変換半導体装置の実施の形態を示す断面図である。
【図３】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図４】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図５】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図６】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図７】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図８】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図９】第３の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１０】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１１】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１２】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１３】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１４】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１５】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１６】第４の発明による光電変換半導体装置の製造方法の実施の形態を示す工程順断面図である。
【図１７】第１の従来例の光電変換半導体装置の断面図である。
【図１８】第２の従来例の光電変換半導体装置の断面図である。
【符号の説明】
１ 光電変換部
２ 半導体基板
３ 真性半導体層
４ 半導体層
５ 第２導電型拡散層
６ アノード電極
７ 第１導電型拡散層
８ カソード電極
９ 制御部
１０ ＮＰＮバイポーラ型トランジスタ
１１ ＰＮＰバイポーラ型トランジスタ
１２ コレクタ
１３ ベース
１４ エミッタ
１５ コレクタ
１６ ベース
１７ エミッタ
１８ 拡散分離領域
１９ 絶縁体層
２０ ＮチャネルＭＩＳ型トランジスタ
２１ ＰチャネルＭＩＳ型トランジスタ
２２ Ｐ型不純物領域
２３ ソース・ドレイン
２４ ゲート絶縁膜
２５ ゲート電極
２６ ソース・ドレイン
２７ 分離領域
２８ マスクパターン
３０ 酸素イオン
３１ 層間絶縁膜
３２ 電極
３３ 接続孔
１０１ 光電変換部
１０２ 半導体基板
１０３ 真性半導体層
１０４ 半導体層
１０５ 第２導電型拡散層
１０６ アノード電極
１０７ 第１導電型拡散層
１０８ カソード電極
１０９ 制御部
１１０ ＮＰＮバイポーラ型トランジスタ
１１１ ＰＮＰバイポーラ型トランジスタ
１１２ コレクタ
１１３ ベース
１１４ エミッタ
１１５ コレクタ
１１６ ベース
１１７ エミッタ
１１８ 拡散分離領域
１２０ ＮチャネルＭＩＳ型トランジスタ
１２１ ＰチャネルＭＩＳ型トランジスタ
１２２ Ｐ型不純物領域
１２３ ソース・ドレイン
１２４ ゲート絶縁膜
１２５ ゲート電極
１２６ ソース・ドレイン
１２７ 分離領域
１３１ 層間絶縁膜
１３２ 電極
Claims (15)
- 第１導電型の半導体基板と、前記半導体基板上に形成されて不純物濃度が前記半導体基板より低濃度に調整された真性半導体層と、前記真性半導体層上に形成されて一部の領域が前記半導体基板および前記真性半導体層との積層構造によってフォトダイオードを構成する第２導電型の半導体層と、前記第２導電型の半導体層における残りの領域に形成されたトランジスタと、前記トランジスタの形成領域の下層であって、前記半導体基板と前記真性半導体層の両方あるいは前記真性半導体層のみに形成された絶縁体層とを備えた光電変換半導体装置。
- 前記半導体基板および前記真性半導体層の材質がシリコンからなる請求項１記載の光電変換半導体装置。
- 前記絶縁体層が酸化シリコンで形成されている請求項２記載の光電変換半導体装置。
- 前記真性半導体層の不純物濃度が１×１０ １２ ａｔｍｓ／ｃｍ ３ から１×１０ １３ ａｔｍｓ／ｃｍ ３ である請求項１記載の光電変換半導体装置。
- 前記トランジスタはバイポーラ型トランジスタであることを特徴とする請求項１ないし４のいずれかに記載の光電変換半導体装置。
- 前記トランジスタはＭＩＳ型トランジスタであることを特徴とする請求項１ないし４のいずれかに記載の光電変換半導体装置。
- フォトダイオードとトランジスタとを含む光電変換半導体装置の製造方法であって、
第１導電型の半導体基板上に不純物濃度が前記半導体基板より低濃度に調整された真性半導体層を積層する工程と、
前記真性半導体層上からフォトダイオード形成領域を避けて前記半導体基板と前記真性半導体層の両方、あるいは前記真性半導体層のみに層状に所定のイオンを注入する工程と、
前記半導体基板を高温熱処理して前記所定のイオンが注入された領域を絶縁体層に変化させる工程と、
前記真性半導体層上に第２導電型の半導体層を積層して前記半導体基板、前記真性半導体層および前記半導体層の積層構造で前記フォトダイオードを形成する工程と、
前記半導体層における前記フォトダイオード形成領域以外の領域に前記トランジスタを形成する工程とを含む光電変換半導体装置の製造方法。 - 前記所定のイオンは高温熱処理によって前記真性半導体層または前記半導体基板の材料と反応することにより前記真性半導体層または前記半導体基板を絶縁体に変化させる種類が選択されている請求項７記載の光電変換半導体装置の製造方法。
- 前記半導体基板の高温熱処理は不活性ガス雰囲気中で行う請求項７記載の光電変換半導体装置の製造方法。
- 不活性ガスはアルゴンまたは窒素からなる請求項９記載の光電変換半導体装置の製造方法。
- 前記半導体基板および前記真性半導体層の材質がシリコンからなる請求項７記載の光電変換半導体装置の製造方法。
- 前記絶縁体層が酸化シリコンで形成されている請求項１１記載の光電変換半導体装置の製造方法。
- 前記真性半導体層の不純物濃度が１×１０ １２ ａｔｍｓ／ｃｍ ３ から１×１０ １３ ａｔｍｓ／ｃｍ ３ である請求項７記載の光電変換半導体装置の製造方法。
- 前記トランジスタはバイポーラ型トランジスタであることを特徴とする請求項７ないし１３のいずれかに記載の光電変換半導体装置の製造方法。
- 前記トランジスタはＭＩＳ型トランジスタであることを特徴とする請求項７ないし１３のいずれかに記載の光電変換半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125746A JP3768829B2 (ja) | 2001-04-24 | 2001-04-24 | 光電変換半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001125746A JP3768829B2 (ja) | 2001-04-24 | 2001-04-24 | 光電変換半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002324898A JP2002324898A (ja) | 2002-11-08 |
| JP2002324898A5 JP2002324898A5 (ja) | 2005-09-22 |
| JP3768829B2 true JP3768829B2 (ja) | 2006-04-19 |
Family
ID=18974909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001125746A Expired - Fee Related JP3768829B2 (ja) | 2001-04-24 | 2001-04-24 | 光電変換半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3768829B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100861317B1 (ko) | 2007-01-15 | 2008-10-01 | 이진민 | 방사성동위원소 전지 및 그 제조방법 |
| US8691404B2 (en) * | 2009-03-12 | 2014-04-08 | The Curators Of The University Of Missouri | High energy-density radioisotope micro power sources |
| JP2011171764A (ja) * | 2011-05-13 | 2011-09-01 | Renesas Electronics Corp | 固体撮像装置 |
-
2001
- 2001-04-24 JP JP2001125746A patent/JP3768829B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002324898A (ja) | 2002-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2557750B2 (ja) | 光半導体装置 | |
| JPH04226066A (ja) | Ｂｉｃｍｏｓ装置及びその製造方法 | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| JPH01155653A (ja) | 高電圧併合バイポーラ／ｃｍｏｓ集積回路 | |
| JPH0669431A (ja) | Ｓｏｉ基板上にバイポーラトランジスタとｃｍｏｓトランジスタを製造する方法及びそれらのトランジスタ | |
| JPH1145988A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JP3122118B2 (ja) | 半導体装置 | |
| JP2003234423A (ja) | 半導体装置及びその製造方法 | |
| JPH04363046A (ja) | 半導体装置の製造方法 | |
| JP3768829B2 (ja) | 光電変換半導体装置およびその製造方法 | |
| JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
| JP3208307B2 (ja) | 光半導体装置 | |
| US20010055845A1 (en) | Method of production of semiconductor device | |
| JPH11354535A (ja) | 半導体装置およびその製造方法 | |
| JPH09275199A (ja) | 半導体装置及びその製造方法 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JPH04151874A (ja) | 半導体装置 | |
| JP4660004B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JP4534267B2 (ja) | 半導体装置の製造方法 | |
| JPS61127147A (ja) | 半導体装置 | |
| JPH0897223A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP2002083877A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0387059A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0918050A (ja) | 光半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |