JP3753538B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3753538B2
JP3753538B2 JP15274798A JP15274798A JP3753538B2 JP 3753538 B2 JP3753538 B2 JP 3753538B2 JP 15274798 A JP15274798 A JP 15274798A JP 15274798 A JP15274798 A JP 15274798A JP 3753538 B2 JP3753538 B2 JP 3753538B2
Authority
JP
Japan
Prior art keywords
metal frame
semiconductor element
semiconductor device
sealing resin
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15274798A
Other languages
English (en)
Other versions
JPH11345920A (ja
Inventor
広司 井上
豊茂 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15274798A priority Critical patent/JP3753538B2/ja
Publication of JPH11345920A publication Critical patent/JPH11345920A/ja
Application granted granted Critical
Publication of JP3753538B2 publication Critical patent/JP3753538B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はフレキシブル回路基板に取付けられた半導体素子を含む半導体装置に関する。
【0002】
【従来の技術】
フレキシブル回路基板(FPC)上に取付けられた半導体素子を含む半導体装置は知られている。金属枠がフレキシブル回路基板上にあって半導体素子を取り囲み、封止樹脂が金属枠と半導体素子との間の空間に充填される。放熱板が半導体素子及び封止樹脂の上方にあり且つ金属枠の上面に固定される。FPCは回路が印刷されたものであり、端子としてのボールがFPCの下面に設けられる。このような半導体装置は例えばボールグリッドアレイ(BGA)と呼ばれる。ボールの代わりにランドを設けたものは、ランドグリッドアレイ(LGA)と呼ばれる。
【0003】
図12はそのような従来のBGAを示している。図12において、半導体素子1がFPC2に配置され、金属枠3が半導体素子1を取り囲み、封止樹脂4が金属枠3と半導体素子1との間の空間に充填される。金属枠3は接着剤によりFPC2に固定される。放熱板5が金属枠3の上面に封止樹脂4の接着力により固定される。ボール6がFPC2の下面に設けられる。半導体素子1はFPC2の回路に例えばワイヤ7によってに接続され、ボール6もFPC2の回路に接続されている。
【0004】
【発明が解決しようとする課題】
従来の半導体装置においては、金属枠3の厚さを半導体素子1の厚さとワイヤ7のループの高さを考慮した厚さとしなければならないため、厚みが増加し、重量が増大する傾向があった。また、金属枠3と放熱板5は、封止樹脂4により接着されているが、封止樹脂4が金属枠3の上面にいきわたる量が少なくため、十分な接着力が得られない場合がある。
【0005】
この問題点を解決するため、金属枠3の内径を大きくすることが考えられるが、金属枠3の内径が大きくなると、FPC2の裏面のボール6の搭載領域が金属枠3に固定されている部分よりも外れてしまうため、搭載したボール6の高さにバラツキができるという問題があった。
本発明の目的は、半導体素子を取り囲む金属枠の重量を低減でき、且つ金属枠と放熱板との間の接着を確実にすることのできる半導体装置を提供することである。
【0006】
【課題を解決するための手段】
本発明による半導体装置は、半導体素子と、半導体素子を取り付けるためのフレキシブル回路基板と、該フレキシブル回路基板上にあって該半導体素子を取り囲む金属枠と、該金属枠と該半導体素子との間の空間に充填される封止樹脂と、該半導体素子及び該封止樹脂の上方にあり且つ該金属枠の上面に固定される放熱板と、該フレキシブル回路基板の下面に設けられる端子とを備え、該金属枠の該放熱板側の表面に切り取り部からなる凹部を設けたことを特徴とするものである。
本発明の一態様によれば、金属枠の切り取り部は金属枠の外周部から内周部へテーパーをつけて形成されている。本発明の他の態様によれば、金属枠の切り取り部は環状の外周壁部と環状の周壁部との間の環状の薄肉部として形成されている。
【0007】
この構成によれば、金属枠の放熱板に面している面に凹部をを設けることにより、金属枠の重量を軽量化することができ、且つ凹部にも封止樹脂が充填されるために、金属枠との放熱板との接着接合面積が増加し、接着力の向上を図ることができる。
この場合、金属枠は放熱板と接触するダム状に突出する環状の外周壁部を有し、前記切り取り部は該金属枠の外周壁部の内側の部分を凹設することにより形成されている。金属枠の切り取り部には封止樹脂が挿入される。
【0008】
好ましくは、凹部は金属枠の上下面間を貫通する貫通穴からなる。この場合、貫通穴には封止樹脂が挿入され、金属枠と放熱板間を樹脂にて接着する。貫通穴は前記端子とはずらした位置に設けられる。
封止樹脂は、トランスファーモールド法、ディスペンス法、及びスクリーン印刷法の一つにより充填される。
【0009】
【発明の実施の形態】
図1及び図2は本発明の第1実施例を示す図である。半導体装置10は、半導体素子12と、半導体素子12を接着剤により取り付けるためのFPC14と、FPC14上にあって半導体素子12を取り囲む金属枠16と、金属枠16と半導体素子12との間の空間に充填される封止樹脂18と、金属枠16の上面に封止樹脂18の接着力により固定される放熱板20と、FPC12の下面に設けられた端子としてのボール22とを備える。
【0010】
FPC14は例えばポリイミド等の樹脂に回路を印刷してなるものであり、半導体素子12はFPC14の回路に例えばワイヤ24によって接続される。すなわち、半導体素子12は、FPC14上に形成されたダイパッド部(図示せず)にダイボンディングされており、ワイヤ24が半導体素子12の上面に形成された電極パッド(図示せず)とFPC14上に形成されたダイパッド部(図示せず)との間にループ状に延びる。ボール22もFPC14の回路に接続される。
【0011】
金属枠16(及び封止樹脂18)の厚さは半導体素子12の厚さとワイヤ24のループの高さを考慮した厚さとしなければならない。また、FPC14の裏面のボール22が金属枠16の内周部よりも内側に位置するのは好ましくない。つまり、ボール22が金属枠16のない領域でFPC14に取付けられていると、FPC14は剛性が低いので、搭載したボール22の高さにバラツキができる。従って、金属枠16の内径はあまり小さくできない。そのため、金属枠16は比較的に重い。
【0012】
そこで本実施例では、切り取り部26が金属枠16の放熱板20に面している側の表面に設けられている。金属枠16は放熱板と接触するダム状に突出する環状の外周壁部28を有し、切り取り部26は金属枠16の外周壁部28の内側の部分を凹設することにより形成されている。金属枠16は切り取り部26を有しているため、金属枠16の重量を軽量化することが可能になるとともに、封止樹脂18が金属枠16と放熱板20との間に挿入されるので、金属枠16と放熱板20との封止樹脂18を介した密着面積が増加するため、金属枠16と放熱板20との接着力を向上することが可能になる。また、金属枠16はダム状に突出する環状の外周壁部28を有しているため、封止樹脂18の充填時に、樹脂が漏れることがない。
【0013】
この実施例及びその他の実施例において、封止樹脂18は、トランスファーモールド法、ディスペンス法、及びスクリーン印刷法の一つにより充填されることができる。トランスファーモールド法の場合には、金属枠16の外周壁部28に溶融樹脂を流すためのゲートやエア抜き孔を設ける必要がある。ディスペンス法及びスクリーン印刷法の場合には、ゲートやエア抜き孔を設ける必要はない。
【0014】
図3及び図4は本発明の第2実施例を示す図である。半導体装置10は、FPC14と、FPC14に接着剤により取付けられた半導体素子12と、FPC14上にあって半導体素子12を取り囲む金属枠16と、金属枠16と半導体素子12との間の空間に充填される封止樹脂18と、金属枠16の上面に封止樹脂18の接着力により固定される放熱板20と、FPC12の下面に設けられた端子としてのボール22とを備える。半導体素子12はFPC14の回路にワイヤ24によって接続される。
【0015】
本実施例では、前の実施例と同様に、切り取り部26が金属枠16の放熱板20に面している側の表面に設けられている。この切り取り部26は金属枠16の外周部から内周部へテーパーをつけて形成されている。この場合にも、金属枠16は切り取り部26を有しているため、金属枠16の重量を軽量化することが可能になるとともに、封止樹脂18が金属枠16と放熱板20との間に挿入されるので、金属枠16と放熱板20との封止樹脂18を介した密着面積が増加するため、金属枠16と放熱板20との接着力を向上することが可能になる。
【0016】
図5及び図6は本発明の第3実施例を示す図である。半導体装置10は、FPC14と、FPC14に接着剤により取付けられた半導体素子12と、FPC14上にあって半導体素子12を取り囲む金属枠16と、金属枠16と半導体素子12との間の空間に充填される封止樹脂18と、金属枠16の上面に封止樹脂18の接着力により固定される放熱板20と、FPC12の下面に設けられた端子としてのボール22とを備える。半導体素子12はFPC14の回路にワイヤ24によって接続される。
【0017】
本実施例では、前の実施例と同様に、切り取り部26が金属枠16の放熱板20に面している側の表面に設けられている。金属枠16は放熱板と接触するダム状に突出する環状の外周壁部28及び内周壁部30を有し、切り取り部26は環状の外周壁部28と環状の外周壁部30との間の環状の薄肉部として形成されている。この場合にも、金属枠16は切り取り部26を有しているため、金属枠16の重量を軽量化することが可能になるとともに、封止樹脂18が金属枠16と放熱板20との間の薄肉部の部分に挿入されるので、金属枠16と放熱板20との封止樹脂18を介した密着面積が増加するため、金属枠16と放熱板20との接着力を向上することが可能になる。
【0018】
図7及び図8は本発明の第4実施例を示す図である。半導体装置10は、FPC14と、FPC14に接着剤により取付けられた半導体素子12と、FPC14上にあって半導体素子12を取り囲む金属枠16と、金属枠16と半導体素子12との間の空間に充填される封止樹脂18と、金属枠16の上面に封止樹脂18の接着力により固定される放熱板20と、FPC12の下面に設けられた端子としてのボール22とを備える。半導体素子12はFPC14の回路にワイヤ24によって接続される。
【0019】
本実施例では、貫通穴32が金属枠16の上下面を貫通して形成されている。貫通穴32が貫通穴32を有しているため、金属枠16の重量を軽量化することが可能になるとともに、封止樹脂18が貫通穴32内に挿入されるので、金属枠16と放熱板20との封止樹脂18を介した密着面積が増加するため、金属枠16と放熱板20との接着力を向上することが可能になる。
【0020】
貫通穴32はボール22とはずらした位置に設けられる。従って、ボール22は金属枠16の実体部分の下でFPC14に取付けられており、ボール22の高さのバラツキの発生を防止することが可能になる。
図9から図11は本発明の変形例を示す図である。これらの実施例においては、金属枠16は切り取り部26及び貫通穴32の組み合わせからなる凹部を有している。これによって、さらなる軽量化、接着力増強を図ることが可能になる。
【0021】
図9においては、凹部は図1及び図2の切り取り部26と図7及び図8の貫通穴32との組み合わせである。
図10においては、凹部は図3及び図4の切り取り部26と図7及び図8の貫通穴32との組み合わせである。
図11においては、凹部は図5及び図6の切り取り部26と図7及び図8の貫通穴32との組み合わせである。
【0022】
【発明の効果】
以上説明したように、本発明によれば、金属枠の軽量化及び金属枠と放熱板との接着性の向上を図ることができる。また、半導体層の厚さと、ワイヤのループ高さを確保し、かつ、ボールの高さのバラツキの発生を抑えることができる。
【図面の簡単な説明】
【図1】本発明の第1実施例の半導体装置を示す断面図である。
【図2】図1の金属枠及び半導体素子を示す平面図である。
【図3】本発明の第2実施例の半導体装置を示す断面図である。
【図4】図3の金属枠及び半導体素子を示す平面図である。
【図5】本発明の第3実施例の半導体装置を示す断面図である。
【図6】図5の金属枠及び半導体素子を示す平面図である。
【図7】本発明の第4実施例の半導体装置を示す断面図である。
【図8】図7の金属枠及び半導体素子を示す平面図である。
【図9】本発明の変形例を示す図である。
【図10】本発明の変形例を示す図である。
【図11】本発明の変形例を示す図である。
【図12】従来技術を示す図である。
【符号の説明】
12…半導体素子
14…FPC
16…金属枠
18…封止樹脂
20…放熱板
22…ボール
24…ワイヤ
26…切り取り部
28…外周壁部
30…内周壁部
32…貫通穴

Claims (8)

  1. 半導体素子と、半導体素子を取り付けるためのフレキシブル回路基板と、該フレキシブル回路基板上にあって該半導体素子を取り囲む金属枠と、該金属枠と該半導体素子との間の空間に充填される封止樹脂と、該半導体素子及び該封止樹脂の上方にあり且つ該金属枠の上面に固定される放熱板と、該フレキシブル回路基板の下面に設けられる端子とを備え、該金属枠の該放熱板側の表面に切り取り部からなる凹部を設け、該金属枠の切り取り部は前記金属枠の外周部から内周部へテーパーをつけて形成されていることを特徴とする半導体装置。
  2. 半導体素子と、半導体素子を取り付けるためのフレキシブル回路基板と、該フレキシブル回路基板上にあって該半導体素子を取り囲む金属枠と、該金属枠と該半導体素子との間の空間に充填される封止樹脂と、該半導体素子及び該封止樹脂の上方にあり且つ該金属枠の上面に固定される放熱板と、該フレキシブル回路基板の下面に設けられる端子とを備え、該金属枠の該放熱板側の表面に切り取り部からなる凹部を設け、該金属枠の切り取り部は環状の外周壁部と環状の内周壁部との間の環状の薄肉部として形成されていることを特徴とする半導体装置。
  3. 前記金属枠は放熱板と接触するダム状に突出する環状の外周壁部を有し、前記切り取り部は該金属枠の外周壁部の内側の部分を凹設することにより形成されていることを特徴とする請求項1又は2に記載の半導体装置。
  4. 前記金属枠の切り取り部には前記封止樹脂が挿入されることを特徴とする請求項1又は2に記載の半導体装置。
  5. 前記凹部は前記金属枠の上下面間を貫通する貫通穴からなることを特徴とする請求項1又は2に記載の半導体装置。
  6. 前記貫通穴には封止樹脂が挿入され、前記金属枠と放熱板間を樹脂にて接着することを特徴とする請求項に記載の半導体装置。
  7. 前記貫通穴は前記端子とはずらした位置に設けられることを特徴とする請求項に記載の半導体装置。
  8. 封止樹脂は、トランスファーモールド法、ディスペンス法、及びスクリーン印刷法の一つにより充填されることを特徴とする請求項1又は2に記載の半導体装置。
JP15274798A 1998-06-02 1998-06-02 半導体装置 Expired - Fee Related JP3753538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15274798A JP3753538B2 (ja) 1998-06-02 1998-06-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15274798A JP3753538B2 (ja) 1998-06-02 1998-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JPH11345920A JPH11345920A (ja) 1999-12-14
JP3753538B2 true JP3753538B2 (ja) 2006-03-08

Family

ID=15547288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15274798A Expired - Fee Related JP3753538B2 (ja) 1998-06-02 1998-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JP3753538B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403532C (zh) * 2005-08-19 2008-07-16 南茂科技股份有限公司 散热型球格阵列封装结构
JP5126219B2 (ja) * 2007-03-27 2013-01-23 富士通株式会社 半導体部品および半導体部品の製造方法
CN101657896B (zh) * 2008-02-03 2011-12-28 香港应用科技研究院有限公司 电子电路封装
JP6468036B2 (ja) 2015-04-06 2019-02-13 株式会社デンソー 電子制御装置

Also Published As

Publication number Publication date
JPH11345920A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
JP4609172B2 (ja) 樹脂封止型半導体装置
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
KR19980058198A (ko) 버텀리드 반도체 패키지
US20230037617A1 (en) Packaging structure, electronic device, and chip packaging method
JP2001110926A (ja) フリップチップパッケージ
JP3753538B2 (ja) 半導体装置
JP3922809B2 (ja) 半導体装置
JPH09199629A (ja) 半導体装置
US5212405A (en) Composite lead frame
JP2891426B2 (ja) 半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
JPH11345890A (ja) 半導体装置
JP2798630B2 (ja) 樹脂封止型半導体装置
JP2002252313A (ja) ヒートスプレッダ及び半導体装置
JPH0563113A (ja) 樹脂封止型半導体装置
JP2515515Y2 (ja) 電子機器
JP4013780B2 (ja) 半導体装置の実装構造
JPH03161958A (ja) プラスチックピングリッドアレイ型半導体パッケージ構造
JP3640625B2 (ja) 半導体装置と半導体装置用フイルムキャリア
JP2001143829A (ja) ランドグリッドアレイ型パッケージ用ソケット
JP2772986B2 (ja) 半導体装置
JP3797044B2 (ja) Tabテープ及びそれを用いた半導体装置
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
JP2743156B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040927

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20050811

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050823

A521 Written amendment

Effective date: 20051018

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20051115

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20051213

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20081222

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20091222

LAPS Cancellation because of no payment of annual fees