JP3749683B2 - 半導体および超伝導体フィルムのエッチングにおけるフォトレジストをプラズマ硬化する方法 - Google Patents
半導体および超伝導体フィルムのエッチングにおけるフォトレジストをプラズマ硬化する方法 Download PDFInfo
- Publication number
- JP3749683B2 JP3749683B2 JP2001288753A JP2001288753A JP3749683B2 JP 3749683 B2 JP3749683 B2 JP 3749683B2 JP 2001288753 A JP2001288753 A JP 2001288753A JP 2001288753 A JP2001288753 A JP 2001288753A JP 3749683 B2 JP3749683 B2 JP 3749683B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- baking
- gas plasma
- etching
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920002120 photoresistant polymer Polymers 0.000 title claims description 46
- 238000000034 method Methods 0.000 title claims description 36
- 238000005530 etching Methods 0.000 title description 7
- 239000004065 semiconductor Substances 0.000 title description 4
- 239000002887 superconductor Substances 0.000 title description 3
- 239000007789 gas Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 3
- 238000004132 cross linking Methods 0.000 claims description 2
- 230000007935 neutral effect Effects 0.000 claims description 2
- 229920006037 cross link polymer Polymers 0.000 claims 3
- 230000003116 impacting effect Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000003848 UV Light-Curing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000008282 halocarbons Chemical class 0.000 description 1
- 125000001183 hydrocarbyl group Chemical group 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
- G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10S156/912—Differential etching apparatus having a vertical tube reactor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般にエッチング技術に関し、より具体的にはフォトレジストマスクのエッチング耐性を向上させる方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
フォトレジストマスクは、基礎となる材料において、ビアホール（via holes）など小さい要素（small features）の形成を可能とするエッチングプロセスの間に使用される。超小型電子装置が複雑になるにつれて、要素のサイズはますます小さくなってくる。現在の技術を用いると、高アスペクト比の要素は、プラズマドライエッチングおよび／または湿式化学エッチングプロセスを用いてエッチングすることは、比較的難しい。
【０００３】
プラズマドライエッチングに関して、フォトレジストは、ビアホール開口部などのマスク要素がサイズにおいて増大するように、浸蝕される。さらに、ライン幅は、サイズが縮小する。湿式化学エッチングの間、フォトレジストは、アンダーカットし、ゆがんだ回路要素をもたらす。高密度回路素子（例、ＶＬＳＩもしくはＵＬＳＩ）においては、要素サイズにおけるこれらの変化は、オーバーエッチング伝送ライン幅で実回路性能（actual circuit performance）を予想することをより困難とする。
【０００４】
密にパックされた回路レイアウトに関する別の問題は、接近して間隔を取ったビアホール開口部のオーバーエッチングが、ビアホール開口部を互いに重なりあうようにすることである。これは、回路信頼性の問題をもたらす。そのような回路信頼性の問題には、交差するビアホールによるインダクタンスにおける変化が含まれる。
【０００５】
前記問題を克服するために、熱対流炉内もしくはホットプレート上のハード焼付（ベーキング）フォトレジストおよび深（deep）紫外線硬化などの技術が用いられてきた。不幸にも、これらの技術は、前記問題に対して十分な制止物を与えなかった。例えば、従来のハード焼付および深紫外線硬化方法は、単にフォトレジストポリマーを架橋するのみで、フォトレジストをその後の苛酷なプラズマエッチング環境に高い耐性があるようにはしない。深紫外線方法も、加工コストを増大させる特別な設備を必要とする。紫外線方法は、またプロセス作業環境に紫外線放射の危険を呈し得る。
【０００６】
前記をかんがみて、エッチング加工を改善するための新しい技術が必要である。
【０００７】
【課題を解決するための手段】
プラズマフォトレジスト硬化技術が、フォトレジストマスクのエッチング耐性を向上させるために提供される。この技術には、フォトレジストマスク上の薄い不動態化層形成が含まれ、それは、フォトレジスト材料のエッチング速度を実質的に遅らせる。有利なことには、この技術は、ビアホール開口部および伝送ラインなどのクリティカルな寸法要素の保存を可能とする。本発明の１つの実施態様において、この技術は、ハロゲン化炭化水素を架橋フォトレジストポリマーと化学的および物理的に結合することにより、フォトレジストフィルムの表面を硬化させる。これは、苛酷なプラズマエッチング環境に高い耐性を有する不動態化層をもたらす。
【０００８】
本発明の利点および目的が得られる方法を理解するために、本発明のより具体的な説明を、添付図面に描かれる具体的な実施態様を参照して与える。これらの図面は、本発明の好ましい実施態様を描くのみであり、したがって範囲の限定とはみなされないことを理解し、本発明を、下記図面を用いて具体的かつ詳細に説明する。
【０００９】
【発明の実施の形態】
本発明は、フォトレジストマスクのエッチング耐性を向上させる方法に向けられる。本発明の教示によれば、不動態化層が、フォトレジストの上に形成され、それは、苛酷なプラズマエッチング環境に高い耐性を有する。有利なことに、本方法は、エッチングされるビアホール開口部をより小さく、伝送ラインをより狭くすることを可能にすることにより、ウェファー加工を改善する。これは、ビアホール開口部および／または伝送ラインをウェファーマスク上に密に間隔を取らせることを可能にする。より小さい間隔は、より複雑な回路をより小さいウェファー領域上に集積させ、それにより密にパックされた回路レイアウトを可能とする。また、本発明の方法は、半導体材料をエッチングするために使用されるものと同じプラズマエッチングチャンバーで好都合に実施できる。
【００１０】
以下図１を参照して、本発明の教示によりフォトレジストマスクをプラズマ硬化させる方法を説明する。方法論は、バブル１０でスタートし、ブロック１２まで続く。ブロック１２において、パターン化されたポジティブフォトレジストが得られる。フォトレジストは、例えば、Ｒ−ＣｘＨｙＯｚ−Ｒ（ここで、Ｒは同一でも異なってもよく有機基、特に、酸素原子及び／又は窒素原子を含んでもよい炭化水素基であり；ｘ、ｙ及びｚは約０〜約２５、特に約１〜２０である）を含み得る。Ｒ−ＣｘＨｙＯｚ−Ｒで表されるフォトレジストとしては、特に、Ｒがポジティブフォトレジストのバックボーンである（C6H6OHCH3CH2 C6H6OHCH2CH3）ｎであり（ｎは同じ単位の繰り返しを意味する）；ｘ、ｙ及びｚが０〜２０の値を取り得るものが挙げられる。フォトレジストの好適な例としては、HOECST社で製造されるポジティブトーン型のフォトレジスト ＡＺＰ−４６２０を挙げることができる。ブロック１２から、方法論は、ブロック１４へと続く。
【００１１】
ブロック１４において、パターン化されたポジティブフォトレジストは、高温で焼き付けられる。焼付温度は、好ましくは約１００〜２００℃で、熱対流炉内もしくはホットプレート上で実施される。この焼付は、ポリマーを架橋させることにより、フォトレジストを物理的に硬化させる。ブロック１４から、方法論は、ブロック１６に続く。
【００１２】
ブロック１６において、架橋フォトレジストの表面は、ガスプラズマに曝露される。ガスプラズマは、好ましくはＣｘＨｙＦｚＣｌｗおよび酸素（Ｏ2）を含み、式中、ｘ、ｙ、ｚおよびｗは、約０〜４０の範囲であり得、より好ましくは約０〜２５の範囲である。ガス曝露は、好ましくは反応性イオンエッチャー（etcher）もしくはプラズマチャンバーシステム内で、約５０〜１５００ワット、より好ましくは約５０〜１０００ワットのＲＦ電力で起こる。反応性イオンエッチャーの他に適切なプラズマチャンバーシステムの例には、バレル、ダウンストリーム、ヘキソード、ＩＣＰ、ＥＣＲ、ＭｅｒｉｅおよびＴＣＰ型が含まれる。
【００１３】
ガスプラズマへの曝露の間、ＣｘＨｙＦｚＣｌｗおよび酸素は、反応性陽イオンおよび陰イオン、遊離基ならびに中性物を含む種々の種に解離される。これらの種は、フォトレジストを衝撃し、ついでフォトレジストの表面に吸収／拡散する。ついで、種は、化学的に反応しかつ物理的に結合して、厚さが約２００〜約５００Åの範囲のハロゲン化単一層もしくはフィルム（弗素／塩素原子もしくは分子を含む）を形成する。ブロック１６から、方法はブロック１８に続く。
【００１４】
ブロック１８において、ブロック１６からの「プラズマ硬化」表面を有するフォトレジストは、直ちに高温で焼き付けられる。焼付温度は、好ましくは約１００〜２００℃で、熱対流炉内もしくはホットプレート上で実施される。ブロック１６でのガスプラズマ曝露工程に続く焼付工程は、薄い不動態化層および架橋フォトレジストの表面間の物理的および／または化学的結合を強化する。
【００１５】
ブロック１８から、方法論は、バブル２０および終了へと進む。
以下図２を参照して、前記方法により形成された装置を、一般に２２で説明する。装置２２には、ポジティブパターンフォトレジストが上に形成されているウェファー２４が含まれ、それは、フォトレジスト材料２６Ａおよび不動態化層２６Ｂを含む。不動態化層２６Ｂは、前記方法を用いて形成される。
【００１６】
フォトレジスト２６の不動態化層２６Ｂは、半導体もしくは超伝導体フィルムをエッチングするために従来のガスを用いるプラズマエッチング環境で、攻撃的な化学的もしくは物理的反応を抑制する。結果として、エッチングされる材料へのフォトレジスト２６のエッチング選択性は、実質的に改善され、結果として、要素のクリティカルな寸法は、後エッチングするためにマスクから保護／制御される。これは、装置性能、収率および信頼性を実質的に向上させる。
【００１７】
本発明は、高アスペクト比ビアホールおよび伝送ラインなど、小さい寸法の回路要素を必要とする多くの用途に有用性を見出すが、シリコン、ヒ化ガリウム、リン化インジウム、ニオビウム、窒化ニオビウム、シリコン、ゲルマニウム、窒化ガリウムおよびヒ化インジウムアルミニウムなどの半導体および超伝導体材料における超小型電子チップの作製に特に適し得る。そのような材料は、進歩したウェファー加工／作製に普通に用いられる。
【図面の簡単な説明】
【図１】本発明の方法論を描くフローチャートである。
【図２】本発明により作られたウェファーの概略側面図である。
【発明の属する技術分野】
本発明は、一般にエッチング技術に関し、より具体的にはフォトレジストマスクのエッチング耐性を向上させる方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
フォトレジストマスクは、基礎となる材料において、ビアホール（via holes）など小さい要素（small features）の形成を可能とするエッチングプロセスの間に使用される。超小型電子装置が複雑になるにつれて、要素のサイズはますます小さくなってくる。現在の技術を用いると、高アスペクト比の要素は、プラズマドライエッチングおよび／または湿式化学エッチングプロセスを用いてエッチングすることは、比較的難しい。
【０００３】
プラズマドライエッチングに関して、フォトレジストは、ビアホール開口部などのマスク要素がサイズにおいて増大するように、浸蝕される。さらに、ライン幅は、サイズが縮小する。湿式化学エッチングの間、フォトレジストは、アンダーカットし、ゆがんだ回路要素をもたらす。高密度回路素子（例、ＶＬＳＩもしくはＵＬＳＩ）においては、要素サイズにおけるこれらの変化は、オーバーエッチング伝送ライン幅で実回路性能（actual circuit performance）を予想することをより困難とする。
【０００４】
密にパックされた回路レイアウトに関する別の問題は、接近して間隔を取ったビアホール開口部のオーバーエッチングが、ビアホール開口部を互いに重なりあうようにすることである。これは、回路信頼性の問題をもたらす。そのような回路信頼性の問題には、交差するビアホールによるインダクタンスにおける変化が含まれる。
【０００５】
前記問題を克服するために、熱対流炉内もしくはホットプレート上のハード焼付（ベーキング）フォトレジストおよび深（deep）紫外線硬化などの技術が用いられてきた。不幸にも、これらの技術は、前記問題に対して十分な制止物を与えなかった。例えば、従来のハード焼付および深紫外線硬化方法は、単にフォトレジストポリマーを架橋するのみで、フォトレジストをその後の苛酷なプラズマエッチング環境に高い耐性があるようにはしない。深紫外線方法も、加工コストを増大させる特別な設備を必要とする。紫外線方法は、またプロセス作業環境に紫外線放射の危険を呈し得る。
【０００６】
前記をかんがみて、エッチング加工を改善するための新しい技術が必要である。
【０００７】
【課題を解決するための手段】
プラズマフォトレジスト硬化技術が、フォトレジストマスクのエッチング耐性を向上させるために提供される。この技術には、フォトレジストマスク上の薄い不動態化層形成が含まれ、それは、フォトレジスト材料のエッチング速度を実質的に遅らせる。有利なことには、この技術は、ビアホール開口部および伝送ラインなどのクリティカルな寸法要素の保存を可能とする。本発明の１つの実施態様において、この技術は、ハロゲン化炭化水素を架橋フォトレジストポリマーと化学的および物理的に結合することにより、フォトレジストフィルムの表面を硬化させる。これは、苛酷なプラズマエッチング環境に高い耐性を有する不動態化層をもたらす。
【０００８】
本発明の利点および目的が得られる方法を理解するために、本発明のより具体的な説明を、添付図面に描かれる具体的な実施態様を参照して与える。これらの図面は、本発明の好ましい実施態様を描くのみであり、したがって範囲の限定とはみなされないことを理解し、本発明を、下記図面を用いて具体的かつ詳細に説明する。
【０００９】
【発明の実施の形態】
本発明は、フォトレジストマスクのエッチング耐性を向上させる方法に向けられる。本発明の教示によれば、不動態化層が、フォトレジストの上に形成され、それは、苛酷なプラズマエッチング環境に高い耐性を有する。有利なことに、本方法は、エッチングされるビアホール開口部をより小さく、伝送ラインをより狭くすることを可能にすることにより、ウェファー加工を改善する。これは、ビアホール開口部および／または伝送ラインをウェファーマスク上に密に間隔を取らせることを可能にする。より小さい間隔は、より複雑な回路をより小さいウェファー領域上に集積させ、それにより密にパックされた回路レイアウトを可能とする。また、本発明の方法は、半導体材料をエッチングするために使用されるものと同じプラズマエッチングチャンバーで好都合に実施できる。
【００１０】
以下図１を参照して、本発明の教示によりフォトレジストマスクをプラズマ硬化させる方法を説明する。方法論は、バブル１０でスタートし、ブロック１２まで続く。ブロック１２において、パターン化されたポジティブフォトレジストが得られる。フォトレジストは、例えば、Ｒ−ＣｘＨｙＯｚ−Ｒ（ここで、Ｒは同一でも異なってもよく有機基、特に、酸素原子及び／又は窒素原子を含んでもよい炭化水素基であり；ｘ、ｙ及びｚは約０〜約２５、特に約１〜２０である）を含み得る。Ｒ−ＣｘＨｙＯｚ−Ｒで表されるフォトレジストとしては、特に、Ｒがポジティブフォトレジストのバックボーンである（C6H6OHCH3CH2 C6H6OHCH2CH3）ｎであり（ｎは同じ単位の繰り返しを意味する）；ｘ、ｙ及びｚが０〜２０の値を取り得るものが挙げられる。フォトレジストの好適な例としては、HOECST社で製造されるポジティブトーン型のフォトレジスト ＡＺＰ−４６２０を挙げることができる。ブロック１２から、方法論は、ブロック１４へと続く。
【００１１】
ブロック１４において、パターン化されたポジティブフォトレジストは、高温で焼き付けられる。焼付温度は、好ましくは約１００〜２００℃で、熱対流炉内もしくはホットプレート上で実施される。この焼付は、ポリマーを架橋させることにより、フォトレジストを物理的に硬化させる。ブロック１４から、方法論は、ブロック１６に続く。
【００１２】
ブロック１６において、架橋フォトレジストの表面は、ガスプラズマに曝露される。ガスプラズマは、好ましくはＣｘＨｙＦｚＣｌｗおよび酸素（Ｏ2）を含み、式中、ｘ、ｙ、ｚおよびｗは、約０〜４０の範囲であり得、より好ましくは約０〜２５の範囲である。ガス曝露は、好ましくは反応性イオンエッチャー（etcher）もしくはプラズマチャンバーシステム内で、約５０〜１５００ワット、より好ましくは約５０〜１０００ワットのＲＦ電力で起こる。反応性イオンエッチャーの他に適切なプラズマチャンバーシステムの例には、バレル、ダウンストリーム、ヘキソード、ＩＣＰ、ＥＣＲ、ＭｅｒｉｅおよびＴＣＰ型が含まれる。
【００１３】
ガスプラズマへの曝露の間、ＣｘＨｙＦｚＣｌｗおよび酸素は、反応性陽イオンおよび陰イオン、遊離基ならびに中性物を含む種々の種に解離される。これらの種は、フォトレジストを衝撃し、ついでフォトレジストの表面に吸収／拡散する。ついで、種は、化学的に反応しかつ物理的に結合して、厚さが約２００〜約５００Åの範囲のハロゲン化単一層もしくはフィルム（弗素／塩素原子もしくは分子を含む）を形成する。ブロック１６から、方法はブロック１８に続く。
【００１４】
ブロック１８において、ブロック１６からの「プラズマ硬化」表面を有するフォトレジストは、直ちに高温で焼き付けられる。焼付温度は、好ましくは約１００〜２００℃で、熱対流炉内もしくはホットプレート上で実施される。ブロック１６でのガスプラズマ曝露工程に続く焼付工程は、薄い不動態化層および架橋フォトレジストの表面間の物理的および／または化学的結合を強化する。
【００１５】
ブロック１８から、方法論は、バブル２０および終了へと進む。
以下図２を参照して、前記方法により形成された装置を、一般に２２で説明する。装置２２には、ポジティブパターンフォトレジストが上に形成されているウェファー２４が含まれ、それは、フォトレジスト材料２６Ａおよび不動態化層２６Ｂを含む。不動態化層２６Ｂは、前記方法を用いて形成される。
【００１６】
フォトレジスト２６の不動態化層２６Ｂは、半導体もしくは超伝導体フィルムをエッチングするために従来のガスを用いるプラズマエッチング環境で、攻撃的な化学的もしくは物理的反応を抑制する。結果として、エッチングされる材料へのフォトレジスト２６のエッチング選択性は、実質的に改善され、結果として、要素のクリティカルな寸法は、後エッチングするためにマスクから保護／制御される。これは、装置性能、収率および信頼性を実質的に向上させる。
【００１７】
本発明は、高アスペクト比ビアホールおよび伝送ラインなど、小さい寸法の回路要素を必要とする多くの用途に有用性を見出すが、シリコン、ヒ化ガリウム、リン化インジウム、ニオビウム、窒化ニオビウム、シリコン、ゲルマニウム、窒化ガリウムおよびヒ化インジウムアルミニウムなどの半導体および超伝導体材料における超小型電子チップの作製に特に適し得る。そのような材料は、進歩したウェファー加工／作製に普通に用いられる。
【図面の簡単な説明】
【図１】本発明の方法論を描くフローチャートである。
【図２】本発明により作られたウェファーの概略側面図である。
Claims (7)
- エッチング耐性を向上するためにパターン化されたフォトレジストを処理する方法であって、
該フォトレジストをベークする工程；
該ベークされたフォトレジストを、ＣｘＨｙＦｚＣｌｗ（ここで、ｘ、ｙ、ｚ及びｗは、０〜４０である）及びＯ２を含むガスプラズマに曝露することによって該ベークされたフォトレジスト上に不動態化層を形成する工程；及び
該曝露されたフォトレジストを再ベークする工程；
を含む方法。 - 前記ベークされたフォトレジストのガスプラズマへの前記曝露が５０〜１５００ワットのＲＦパワーで行われる請求項１に記載の方法。
- 前記ベークされたフォトレジストのガスプラズマへの前記曝露が反応性イオンエッチャー及びプラズマチャンバーの内の一つの中で行われる請求項１に記載の方法。
- 前記ベーク工程及び再ベーク工程が、各々１００〜２００℃の温度でベークする工程を含む請求項１に記載の方法。
- 前記ベーク工程が、前記フォトレジストのポリマーを架橋することをもたらし；
前記曝露工程が、ＣｘＨｙＦｚＣｌｗ（ここで、ｘ、ｙ、ｚ及びｗは、０〜４０である）及び酸素を含むガスプラズマを、反応性の、陽及び陰イオン、ラジカル及び中性物を含む複数の種に解離する工程、及び前記フォトレジストの前記架橋されたポリマーを前記種で衝撃して、前記種が前記フォトレジストの前記架橋されたポリマー内に吸収されるか拡散されるかの少なくとも一方がなされるようにする工程、を含む；
請求項１に記載の方法。 - 前記衝撃工程が、更に前記種及び前記フォトレジストの前記架橋されたポリマーを化学的に反応させ及び物理的に結合させて、前記フォトレジストの残部の上にハロゲン化された単一層を形成する工程を含む請求項５に記載の方法。
- 前記単一層が、２００〜５００オングストロームの厚さである請求項６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/668250 | 2000-09-21 | ||
| US09/668,250 US6660646B1 (en) | 2000-09-21 | 2000-09-21 | Method for plasma hardening photoresist in etching of semiconductor and superconductor films |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002139849A JP2002139849A (ja) | 2002-05-17 |
| JP3749683B2 true JP3749683B2 (ja) | 2006-03-01 |
Family
ID=24681589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001288753A Expired - Fee Related JP3749683B2 (ja) | 2000-09-21 | 2001-09-21 | 半導体および超伝導体フィルムのエッチングにおけるフォトレジストをプラズマ硬化する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6660646B1 (ja) |
| EP (1) | EP1195797A3 (ja) |
| JP (1) | JP3749683B2 (ja) |
| KR (1) | KR100432330B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003140362A (ja) * | 2001-11-02 | 2003-05-14 | Mitsubishi Electric Corp | レジストパターンの強化方法 |
| US20040192058A1 (en) * | 2003-03-28 | 2004-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pre-etching plasma treatment to form dual damascene with improved profile |
| JP2005011793A (ja) * | 2003-05-29 | 2005-01-13 | Sony Corp | 積層構造の製造方法および積層構造、表示素子ならびに表示装置 |
| US8187483B2 (en) * | 2006-08-11 | 2012-05-29 | Jason Plumhoff | Method to minimize CD etch bias |
| KR100867123B1 (ko) * | 2007-04-03 | 2008-11-06 | 삼성전자주식회사 | 반도체소자의 식각방법 |
| US20090043646A1 (en) * | 2007-08-06 | 2009-02-12 | International Business Machines Corporation | System and Method for the Automated Capture and Clustering of User Activities |
| JP5193121B2 (ja) * | 2009-04-17 | 2013-05-08 | 東京エレクトロン株式会社 | レジスト塗布現像方法 |
| US8586472B2 (en) * | 2010-07-14 | 2013-11-19 | Infineon Technologies Ag | Conductive lines and pads and method of manufacturing thereof |
| US8450212B2 (en) | 2011-06-28 | 2013-05-28 | International Business Machines Corporation | Method of reducing critical dimension process bias differences between narrow and wide damascene wires |
| US9379327B1 (en) | 2014-12-16 | 2016-06-28 | Carbonics Inc. | Photolithography based fabrication of 3D structures |
| US12082512B2 (en) * | 2019-10-24 | 2024-09-03 | Microsoft Technology Licensing, Llc | Semiconductor-superconductor hybrid device |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5215867A (en) * | 1983-09-16 | 1993-06-01 | At&T Bell Laboratories | Method with gas functionalized plasma developed layer |
| US4529621A (en) * | 1983-10-05 | 1985-07-16 | Utah Computer Industries, Inc. | Process for depositing a thin-film layer of magnetic material onto an insulative dielectric layer of a semiconductor substrate |
| US4532005A (en) * | 1984-05-21 | 1985-07-30 | At&T Bell Laboratories | Device lithography using multi-level resist systems |
| JPS62281331A (ja) * | 1986-05-29 | 1987-12-07 | Fujitsu Ltd | エツチング方法 |
| US4873176A (en) * | 1987-08-28 | 1989-10-10 | Shipley Company Inc. | Reticulation resistant photoresist coating |
| US4904866A (en) * | 1988-11-17 | 1990-02-27 | Applied Electron Corporation | Wide area soft vacuum abnormal glow electron beam discharge hardening process |
| JP2528962B2 (ja) * | 1989-02-27 | 1996-08-28 | 株式会社日立製作所 | 試料処理方法及び装置 |
| DE69021022T2 (de) * | 1989-12-07 | 1996-01-18 | Toshiba Kawasaki Kk | Lichtempfindliche Zusammensetzung und harzumhüllte Halbleiteranordnung. |
| US5037506A (en) * | 1990-09-06 | 1991-08-06 | Subhash Gupta | Method of stripping layers of organic materials |
| US5407787A (en) * | 1993-04-14 | 1995-04-18 | The United States Of America As Represented By The Secretary Of The Navy | Process to fabricate thick coplanar microwave electrode structures |
| CA2157257C (en) * | 1994-09-12 | 1999-08-10 | Kazuhiko Endo | Semiconductor device with amorphous carbon layer and method of fabricating the same |
| US5926689A (en) * | 1995-12-19 | 1999-07-20 | International Business Machines Corporation | Process for reducing circuit damage during PECVD in single wafer PECVD system |
| US6071670A (en) * | 1996-10-11 | 2000-06-06 | Kabushiki Kaisha Toshiba | Transparent resin, photosensitive composition, and method of forming a pattern |
| KR100206948B1 (ko) * | 1996-10-23 | 1999-07-01 | 구본준 | 이온 주입기의 도즈에러 방지장치 |
| US5876897A (en) * | 1997-03-07 | 1999-03-02 | Clariant Finance (Bvi) Limited | Positive photoresists containing novel photoactive compounds |
| JPH10261571A (ja) * | 1997-03-19 | 1998-09-29 | Hitachi Ltd | パターン形成方法 |
| US6034752A (en) * | 1997-03-22 | 2000-03-07 | Kent Displays Incorporated | Display device reflecting visible and infrared radiation |
| AU6040198A (en) * | 1997-04-03 | 1998-10-22 | W.L. Gore & Associates, Inc. | Low dielectric constant material with improved dielectric strength |
| US6121154A (en) * | 1997-12-23 | 2000-09-19 | Lam Research Corporation | Techniques for etching with a photoresist mask |
| JP3003657B2 (ja) * | 1997-12-24 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6183940B1 (en) * | 1998-03-17 | 2001-02-06 | Integrated Device Technology, Inc. | Method of retaining the integrity of a photoresist pattern |
| KR100533402B1 (ko) * | 1998-04-14 | 2005-12-02 | 후지 샤신 필름 가부시기가이샤 | 포지티브 감광성 조성물 |
| KR100269649B1 (ko) * | 1998-08-28 | 2000-10-16 | 조장연 | 질화갈륨계 반도체박막을 건식 식각하기 위한 유도결합형플라즈마 식각공정방법 및 그 장치 |
| JP3267271B2 (ja) * | 1998-12-10 | 2002-03-18 | 日本電気株式会社 | 液晶表示装置およびその製造法 |
| JP2000221698A (ja) * | 1999-01-29 | 2000-08-11 | Sony Corp | 電子装置の製造方法 |
| US6821571B2 (en) * | 1999-06-18 | 2004-11-23 | Applied Materials Inc. | Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers |
| US6346489B1 (en) * | 1999-09-02 | 2002-02-12 | Applied Materials, Inc. | Precleaning process for metal plug that minimizes damage to low-κ dielectric |
| KR100310942B1 (ko) * | 2001-02-26 | 2001-10-12 | 정명세 | 초전도 소자의 포토리소그라피 방법 |
-
2000
- 2000-09-21 US US09/668,250 patent/US6660646B1/en not_active Expired - Fee Related
-
2001
- 2001-08-28 EP EP01119782A patent/EP1195797A3/en not_active Ceased
- 2001-09-05 KR KR10-2001-0054309A patent/KR100432330B1/ko not_active IP Right Cessation
- 2001-09-21 JP JP2001288753A patent/JP3749683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100432330B1 (ko) | 2004-05-22 |
| KR20020023113A (ko) | 2002-03-28 |
| EP1195797A3 (en) | 2004-03-03 |
| JP2002139849A (ja) | 2002-05-17 |
| EP1195797A2 (en) | 2002-04-10 |
| US6660646B1 (en) | 2003-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100887911B1 (ko) | 암모니아를 이용한 저유전율 유기 유전체 에칭 방법 | |
| US6037266A (en) | Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher | |
| US6841483B2 (en) | Unique process chemistry for etching organic low-k materials | |
| KR101048009B1 (ko) | 기판 처리 방법 | |
| US11289332B2 (en) | Directional processing to remove a layer or a material formed over a substrate | |
| US6019906A (en) | Hard masking method for forming patterned oxygen containing plasma etchable layer | |
| US20070122753A1 (en) | Method for manufacturing semiconductor device | |
| US6605855B1 (en) | CVD plasma process to fill contact hole in damascene process | |
| JP3749683B2 (ja) | 半導体および超伝導体フィルムのエッチングにおけるフォトレジストをプラズマ硬化する方法 | |
| CN103247525A (zh) | 用于蚀刻有机硬掩膜的方法 | |
| US10495970B2 (en) | Critical dimension uniformity | |
| US8049335B2 (en) | System and method for plasma induced modification and improvement of critical dimension uniformity | |
| US5387312A (en) | High selective nitride etch | |
| US6069087A (en) | Highly selective dry etching process | |
| US7265053B2 (en) | Trench photolithography rework for removal of photoresist residue | |
| US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JPH0794469A (ja) | ドライエッチング方法 | |
| JP2006156591A (ja) | 半導体装置の製造方法 | |
| JP4500023B2 (ja) | 層間絶縁膜のドライエッチング方法 | |
| JPH10303183A (ja) | パターンの形成方法 | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| US20060084276A1 (en) | Methods for surface treatment and structure formed therefrom | |
| JPH04302424A (ja) | パターン形成方法 | |
| KR20000003119A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050415 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050714 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050722 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |