JPH04302424A - パターン形成方法 - Google Patents

パターン形成方法

Info

Publication number
JPH04302424A
JPH04302424A JP9122291A JP9122291A JPH04302424A JP H04302424 A JPH04302424 A JP H04302424A JP 9122291 A JP9122291 A JP 9122291A JP 9122291 A JP9122291 A JP 9122291A JP H04302424 A JPH04302424 A JP H04302424A
Authority
JP
Japan
Prior art keywords
film
photoresist film
etching
silylated
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9122291A
Other languages
English (en)
Inventor
Shigeru Yokoyama
茂 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP9122291A priority Critical patent/JPH04302424A/ja
Publication of JPH04302424A publication Critical patent/JPH04302424A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置におけるパ
ターン形成方法に関する。
【0002】
【従来の技術】薄膜トランジスタ等の半導体装置を製造
する場合、一般に、Al等からなる導電性薄膜をエッチ
ングして電極や配線パターン等となる導電性のパターン
を形成したり、あるいはSiO2やSiN等からなる絶
縁性薄膜をエッチングしてイオン注入用マスク等となる
絶縁性のパターンを形成したりしている。ところで、エ
ッチングにはウェットエッチングとドライエッチングと
があるが、ウェットエッチングの場合サイドエッチング
が生じるので、微細なパターンの形成には好ましくなく
、このためサイドエッチングの生じないドライエッチン
グを採用する場合が多い。特に、比較的高い段差部の部
分に微細なパターンを形成する場合には、ドライエッチ
ングを採用している。
【0003】従来のこのようなドライエッチングによる
パターン形成方法には、レジスト膜上にシリル化層を形
成し、このシリル化層をマスクとしてドライエッチング
することによりパターンを形成する方法がある。このパ
ターン形成方法では、まず導電性または絶縁性薄膜から
なる被加工膜の上面にポジ型フォトレジスト膜を形成し
、次いで露光し、次いでベークしてフォトレジスト膜の
未露光部を硬化させ、次いでヘキサメチルジシラザン等
のシリル化剤を用いてシリル化処理を行うことにより、
フォトレジスト膜の露光部上面のみにシリル化層を形成
し、次いでO2RIE(反応性イオンエッチング)等の
ドライエッチングによりフォトレジスト膜の未露光部を
除去し、次いでフォトレジスト膜の露光部上面のシリル
化層をマスクとして被加工膜をドライエッチングし、か
くして被加工膜をパターンニングするようにしている。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
このようなパターン形成方法では、フォトレジスト膜の
露光部上面のみにシリル化層を形成しているので、フォ
トレジスト膜の未露光部が除去されると、シリル化層の
表面のほかにフォトレジスト膜の露光部の側面が露出さ
れることになり、このためエッチング選択性において被
加工膜の条件に制約を受けるという問題があった。また
、シリル化層を形成するためのシリル化処理工程とフォ
トレジスト膜の未露光部を除去するためのO2RIE等
のドライエッチング工程とを別々の装置で行っているの
で、スループットが悪いという問題があった。さらに、
O2RIE等のドライエッチングでは下地にダメージを
与えてしまうという問題があった。この発明の目的は、
エッチング選択性において被加工膜の条件に制約を受け
にくいようにすることのできるパターン形成方法を提供
することにある。この発明の他の目的は、スループット
の向上を図ることのできるパターン形成方法を提供する
ことにある。この発明のさらに他の目的は、下地にダメ
ージを与えないようにすることのできるパターン形成方
法を提供することにある。
【0005】
【課題を解決するための手段】請求項1記載の発明は、
導電性または絶縁性薄膜からなる被加工膜上にエッチン
グレジスト膜を形成し、前記被加工膜をドライエッチン
グすることにより導電性または絶縁性のパターンを形成
するパターン形成方法において、前記エッチングレジス
ト膜の上面および側面の全面にシリル化層を形成した後
、前記被加工膜をドライエッチングするようにしたもの
である。請求項2記載の発明は、前記エッチングレジス
ト膜の側面に形成される前記シリル化層をレジスト膜の
非パターン部が除去されるに伴い同時進行の形で漸次形
成するようにしたものである。請求項3記載の発明は、
前記レジスト膜の非パターン部の除去をO2プラズマエ
ッチングにより行うようにしたものである。
【0006】
【作用】請求項1記載の発明によれば、エッチングレジ
スト膜の上面および側面の全面にシリル化層を形成して
いるので、シリル化層の表面のみが露出されることにな
り、したがってエッチング選択性において被加工膜の条
件に制約を受けにくいようにすることができる。請求項
2記載の発明によれば、エッチングレジスト膜の側面に
形成されるシリル化層をレジスト膜の非パターン部が除
去されるに伴い同時進行の形で漸次形成しているので、
レジスト膜の非パターン部(未露光部)を除去するため
の工程とエッチングレジスト膜の側面にシリル化層を形
成するための工程とを1つの装置で同時に行うことがで
きるばかりでなく、同装置でエッチングレジスト膜の上
面にシリル化層を形成することも可能となり、したがっ
て工程数を増大することなく、スループットの向上を図
ることができる。請求項3記載の発明によれば、レジス
ト膜の非パターン部(未露光部)の除去をO2プラズマ
エッチングにより行っているので、O2RIE等のドラ
イエッチングと比較して、下地にダメージを与えないよ
うにすることができる。
【0007】
【実施例】図1〜図7はそれぞれこの発明の一実施例に
おけるパターン形成方法の各工程を示したものである。 そこで、これらの図を順に参照しながら、パターン形成
方法について説明する。
【0008】まず、図1に示すように、基板1の上面に
突出部2aを有するSi膜2を形成する。この場合、ま
ず基板1の上面にSi膜2を突出部2aの厚さに形成し
、次いでドライエッチングにより突出部2aを形成する
。次に、全表面に蒸着、スパッタ、拡散等の薄膜形成方
法により被加工膜3を形成する。この場合、被加工膜3
は、導電性または絶縁性薄膜からなり、具体的にはAl
、SiO2、SiN等の薄膜からなっている。次に、全
表面にスピンコートによりポジ型フォトレジスト膜4を
上面が平坦となるように形成する。そして、この状態に
おいて、ステッパやプロジェクションアライナ等の露光
装置を用いて露光し、マスク5を介してフォトレジスト
膜4の所定の個所に露光部4aを形成する。
【0009】次に、図8に示すようなシリル化兼ドライ
エッチング装置11を用意し、このシリル化兼ドライエ
ッチング装置11の真空チャンバ12内に設けられたス
テージ13上に図1に示す基板1等を保持させる。ステ
ージ13には、基板1等を120〜150℃程度に常時
温調するためのヒータ(図示せず)が設けられている。 真空チャンバ12には、HMDS(ヘキサメチルジシラ
ザン)バブラ14によりN2をキャリアガスとしてHM
DS(シリル化剤)が供給されるようになっている。ま
た、真空チャンバ12の上部にO2が供給されると、こ
の供給されたO2はRF電源15に接続されたRF電極
16によってプラズマ化され、O(酸素)ラジカルのみ
がステージ13上に導かれるようになっている。さらに
、真空チャンバ12内は、HMDSトラップ17を経て
図示しないポンプによって排気されるようになっている
【0010】さて、ステージ13上に保持された基板1
等はヒータによって120〜150℃程度に常時温調さ
れ、ベークされる。このとき、数十秒程度ベークすると
、図2に示すように、フォトレジスト膜4の未露光部4
bでは熱架橋反応が進行して硬化する。フォトレジスト
膜4の未露光部4bを硬化するのは、次の工程でフォト
レジスト膜4の露光部4aの上面にシリル化層を形成す
る際、シリル化剤がフォトレジスト膜4の未露光部4b
上面に不要に拡散するのを防止するためである。数十秒
程度のベーク工程を終えたら、次に、HMDSバブラ1
4によりHMDS/N2を真空チャンバ12内に供給す
ると、図3に示すように、フォトレジスト膜4の露光部
4aの上面のみにシリル化層21が形成される。この場
合、シリル化層21の形成速度は、真空チャンバ12内
の圧力、ステージ13の温度、HMDS/N2の流量等
により決定されるが、通常1000〜2000Å/mi
n程度で形成することができる。
【0011】数分間のシリル化工程を終えたら、次に、
HMDSバブラ14によりHMDS/N2を真空チャン
バ12内に供給し続けながら、真空チャンバ12の上部
にO2を供給するとともに、RF電源15からRF電極
16に13.56MHzの高周波を印加する。この場合
、13.56MHzの高周波の代わりに、2.45GH
zのマイクロ波を印加するようにしてもよい。RF電極
16に高周波またはマイクロ波が印加されると、真空チ
ャンバ12の上部に供給されたO2はプラズマ化され、
Oラジカルのみがステージ13上の基板1上に導かれる
。すると、図4に示すように、シリル化層21は、フォ
トレジスト膜4の露光部4aをOラジカルから保護する
ための保護膜として作用し、Oラジカルと反応して酸化
ケイ素となる。一方、フォトレジスト膜4の未露光部4
bは、シリル化剤のケイ素化合物を含まないので、Oラ
ジカルと反応し、すなわちO2プラズマエッチングされ
て除去される。また、このとき、HMDSバブラ14に
よりHMDS/N2が真空チャンバ12内に供給されて
いるので、図4に示すように、フォトレジスト膜4には
、未露光部4bとの境界を形成する露光部4aの側面に
、未露光部4bが除去されるに伴い同時進行の形でシリ
ル化層22が漸次形成される。この場合、灰化速度(未
露光部4bの除去率)が露光部4aの側面のシリル化速
度よりも遅くなるようにすると、見かけ上、露光部4a
の側面にはOラジカルと接触する前に既にシリル化層2
2が形成されていることになる。かくして、図5に示す
ように、フォトレジスト膜4の未露光部4bが除去され
ると同時に、露光部4aの側面にシリル化層22が形成
される。
【0012】次に、フォトレジスト膜4の露光部4a上
のシリル化層21をマスクとして被加工膜3をドライエ
ッチングすると、図6に示すようになる。この場合、フ
ォトレジスト膜4の露光部4aの上面にシリル化層21
が形成され、側面にシリル化層22が形成されているの
で、露光部4aの上面および側面の全面がシリル化層2
1、22によって覆われ、シリル化層21、22の表面
のみが露出されており、このためエッチング選択性にお
いて被加工膜3の条件に制約を受けにくいようにするこ
とができる。この後、シリル化層21、22およびフォ
トレジスト膜4の露光部4aを連続してエッチングして
除去すると、図7に示すように、Si膜2の突出部2a
の頂面および傾斜面(段差部)等に被加工膜3がパター
ンニングされることになる。
【0013】このように、このパターン形成方法では、
フォトレジスト膜4の露光部4aの上面および側面の全
面にシリル化層21、22を形成しているので、シリル
化層21、22の表面のみが露出され、このためエッチ
ング選択性において被加工膜3の条件に制約を受けにく
いようにすることができる。また、フォトレジスト膜4
の露光部4aの側面に形成されるシリル化層22をフォ
トレジスト膜4の未露光部4bが除去されるに伴い同時
進行の形で漸次形成しているので、フォトレジスト膜4
の未露光部4bを除去するための工程とフォトレジスト
膜4の露光部4aの側面にシリル化層22を形成するた
めの工程とを1つのシリル化兼ドライエッチング装置1
1で同時に行うことができるばかりでなく、同シリル化
兼ドライエッチング装置11でフォトレジスト膜4の露
光部4aの上面のみにシリル化層21を形成することが
でき、したがって工程数を増大することなく、スループ
ットの向上を図ることができる。さらに、フォトレジス
ト膜4の未露光部4bの除去をO2プラズマエッチング
により行っているので、O2RIE等のドライエッチン
グと比較して、下地にダメージを与えないようにするこ
とができる。
【0014】なお、シリル化兼ドライエッチング装置1
1によりシリル化処理およびフォトレジスト膜4の未露
光部4bの除去を行っているが、これに限定されるもの
ではない。例えば、ステージ13をマイクロ波を印加す
るRF電源15に接続するとともに、真空チャンバ12
内にステージ13と平行する接地電極を設け、さらに真
空チャンバ12内にフロン系、塩素系、臭素系等のエッ
チングガスを供給することができるようにすれば、フォ
トレジスト膜4の未露光部4bの除去およびフォトレジ
スト膜4の露光部4aの側面のシリル化処理を行った後
、同一のシリル化兼ドライエッチング装置11によって
直ちに被加工膜3をドライエッチングすることもできる
【0015】
【発明の効果】以上説明したように、請求項1記載の発
明によれば、エッチングレジスト膜の上面および側面の
全面にシリル化層を形成しているので、シリル化層の表
面のみが露出されることになり、したがってエッチング
選択性において被加工膜の条件に制約を受けにくいよう
にすることができる。また、請求項2記載の発明によれ
ば、エッチングレジスト膜の側面に形成されるシリル化
層をレジスト膜の非パターン部が除去されるに伴い同時
進行の形で漸次形成しているので、レジスト膜の非パタ
ーン部(未露光部)を除去するための工程とエッチング
レジスト膜の側面にシリル化層を形成するための工程と
を1つの装置で同時に行うことができるばかりでなく、
同装置でエッチングレジスト膜の上面にシリル化層を形
成することも可能となり、したがって工程数を増大する
ことなく、スループットの向上を図ることができる。さ
らに、請求項3記載の発明によれば、レジスト膜の非パ
ターン部(未露光部)の除去をO2プラズマエッチング
により行っているので、O2RIE等のドライエッチン
グと比較して、下地にダメージを与えないようにするこ
とができる。
【図面の簡単な説明】
【図1】この発明の一実施例におけるパターン形成方法
においてフォトレジスト膜を露光した状態の断面図。
【図2】このパターン形成方法においてフォトレジスト
膜の未露光部を硬化した状態の断面図。
【図3】このパターン形成方法においてフォトレジスト
膜の露光部の上面にシリル化層を形成した状態の断面図
【図4】このパターン形成方法においてフォトレジスト
膜の未露光部を除去しながらフォトレジスト膜の露光部
の側面にシリル化層を形成する状態の断面図。
【図5】このパターン形成方法においてフォトレジスト
膜の未露光部を除去すると同時にフォトレジスト膜の露
光部の側面にシリル化層を形成した状態の断面図。
【図6】このパターン形成方法においてシリル化層をマ
スクとして被加工膜をドライエッチングした状態の断面
図。
【図7】このパターン形成方法においてシリル化層およ
びフォトレジスト膜の露光部を除去した状態の断面図。
【図8】このパターン形成方法において使用するシリル
化兼ドライエッチング装置の一例の概略構成図。
【符号の説明】
3  被加工膜(導電性または絶縁性薄膜)4  フォ
トレジスト膜 4a  露光部 4b  未露光部(非パターン部) 21、22  シリル化層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  導電性または絶縁性薄膜からなる被加
    工膜上にエッチングレジスト膜を形成し、前記被加工膜
    をドライエッチングすることにより導電性または絶縁性
    のパターンを形成するパターン形成方法において、前記
    エッチングレジスト膜の上面および側面の全面にシリル
    化層を形成した後、前記被加工膜をドライエッチングす
    ることを特徴とするパターン形成方法。
  2. 【請求項2】  前記エッチングレジスト膜の側面に形
    成される前記シリル化層はレジスト膜の非パターン部が
    除去されるに伴い同時進行の形で漸次形成されることを
    特徴とする請求項1記載のパターン形成方法。
  3. 【請求項3】  前記レジスト膜の非パターン部の除去
    はO2プラズマエッチングにより行うことを特徴とする
    請求項2記載のパターン形成方法。
JP9122291A 1991-03-29 1991-03-29 パターン形成方法 Pending JPH04302424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9122291A JPH04302424A (ja) 1991-03-29 1991-03-29 パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9122291A JPH04302424A (ja) 1991-03-29 1991-03-29 パターン形成方法

Publications (1)

Publication Number Publication Date
JPH04302424A true JPH04302424A (ja) 1992-10-26

Family

ID=14020398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9122291A Pending JPH04302424A (ja) 1991-03-29 1991-03-29 パターン形成方法

Country Status (1)

Country Link
JP (1) JPH04302424A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049798A (ja) * 2004-07-02 2006-02-16 Tokyo Electron Ltd 溝配線または接続孔を有する半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6723654B2 (en) Method and apparatus for in-situ descum/hot bake/dry etch photoresist/polyimide layer
KR100267698B1 (ko) 에칭처리방법 및 에칭의 후처리방법 및 에칭설비
KR20100081916A (ko) 미세 패턴의 형성 방법
JP3275043B2 (ja) エッチングの後処理方法
CN103247525A (zh) 用于蚀刻有机硬掩膜的方法
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US20100216310A1 (en) Process for etching anti-reflective coating to improve roughness, selectivity and CD shrink
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US20030119330A1 (en) Bi-layer photoresist method for forming high resolution semiconductor features
JP3749683B2 (ja) 半導体および超伝導体フィルムのエッチングにおけるフォトレジストをプラズマ硬化する方法
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JPH08339950A (ja) フォトレジストパターン形成方法及びフォトレジスト処理装置
JPH04302424A (ja) パターン形成方法
KR100289740B1 (ko) 금속층 식각에 사용된 포토레지스트 마스크 제거 방법
US5372677A (en) Method of manufacturing semiconductor devices
JP3113040B2 (ja) 半導体装置の製造方法
JPH07106310A (ja) ドライエッチング方法
JPH05217965A (ja) 半導体装置の製造方法
JPH05109673A (ja) 半導体装置の製造方法
JP3877461B2 (ja) 半導体装置の製造方法
KR100528266B1 (ko) 건식에칭후측벽잔류물제거용용액및제거방법
KR940005450B1 (ko) 경사식각방법
KR100267771B1 (ko) 반도체소자의 제조방법
JPH04263428A (ja) 半導体装置の製造方法
JPH05142788A (ja) レジストパターンの形成方法