JP3745824B2 - 高精度電流制限回路 - Google Patents

高精度電流制限回路 Download PDF

Info

Publication number
JP3745824B2
JP3745824B2 JP08581896A JP8581896A JP3745824B2 JP 3745824 B2 JP3745824 B2 JP 3745824B2 JP 08581896 A JP08581896 A JP 08581896A JP 8581896 A JP8581896 A JP 8581896A JP 3745824 B2 JP3745824 B2 JP 3745824B2
Authority
JP
Japan
Prior art keywords
transistor
coupled
current
source
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08581896A
Other languages
English (en)
Other versions
JPH08272462A (ja
Inventor
デビッド・エム・スザク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JPH08272462A publication Critical patent/JPH08272462A/ja
Application granted granted Critical
Publication of JP3745824B2 publication Critical patent/JP3745824B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Air Bags (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的に電流制限回路に関し、更に特定すれば高精度電流制限回路に関するものである。
【０００２】
【従来の技術】
電流制限回路は、回路を通過する電流フロー(current flow)に所定の制限を設定するために、電子回路設計に一般的に用いられている。一例では、全てではないにしても殆どの最新型の自動車はエアー・バッグ(air bag)を用いて、衝突という不幸な事象(event)において乗員(occupant)への衝撃を抑制する。エアー・バッグは、衝突を検出すると発火(fire)する、一般的にスクイッブ(squib)とよばれている起爆装置(detonation device)によって膨張される。多くの車両は、全乗員を保護するために、２つ、４つまたはそれ以上のエアー・バッグを有する。通常、エアー・バッグ１つ当たり１台のスクイッブが設けられ、電流フローによって起動(trigger)されると、発火しエアー・バッグを膨張させる。電流源は主に自動車のバッテリである。
【０００３】
衝突の際バッテリが不能となった場合のバックアップとして、大きなコンデンサが、例えば２０．０ボルト程度に充電された状態で維持され、スクイッブを発火させるために電流を供給する。スクイッブは抵抗にばらつきがあり得るので、抵抗の低い１台のスクイッブが、使用可能なコンデンサ電荷(capacitor charge)を不均衡な程大量に消費してしまい、他の抵抗が高いスクイッブを発火させるのに十分な量の電荷が残らないという事態が発生する。得られるだけのコンデンサ電荷で全てのスクイッブの発火を保証するために、電流制限回路が所定電流を各スクイッブに供給する。こうすれば、１台のスクイッブが使用可能なコンデンサ電荷の不均衡な量を消費することはなくなる。
【０００４】
【発明が解決しようとする課題】
従来技術の電流制限回路は、典型的に、受動素子、例えば、金属抵抗を含むが、これは温度に対して変動する傾向がある。しかしながら、温度が変化しても電流制限回路の許容度を高精度に維持することが望ましい。
【０００５】
したがって、温度が変化しても高い精度で動作する電流制限回路が必要とされている。
【０００６】
【発明の実施の形態】
図１を参照すると、従来の集積回路プロセスを用いて集積回路（ＩＣ）として製造するのに適した、電流制限回路１０が示されている。電流制限回路１０はスクイッブ制御ＩＣの一部ということもあり得る。電流源トランジスタ１２，１４は、それらのベースにおいて１１．３ボルトの基準電位VREFを受ける。トランジスタ１２，１４のエミッタは、１２．０ボルトのような正電源電位VCCで動作する電源導体１６に結合されている。トランジスタ１２のコレクタは、ノード２０において、トランジスタ１８のコレクタに結合されている。トランジスタ２２，２４のゲートもノード２０に結合されている。トランジスタ１４のコレクタは、トランジスタ２６のコレクタおよびベース、ならびにトランジスタ１８のベースに結合され、カレント・ミラー構成を形成する。トランジスタ１８，２６はＭＯＳ素子とすることもできる。トランジスタ２６のエミッタおよびトランジスタ２２のソースは、接地電位で動作する電源導体３０を基準とする電源２８に結合されている。
【０００７】
電流源２８は、イネーブル(enable)制御信号によってイネーブルされ、温度係数がゼロの１．０ミリアンペア基準電流Ｉ２８を発生する。温度係数がゼロの電流源は、例えば、本願でも使用されるU.S. Patent 4,673,867に記載されているように、当技術では既知である。トランジスタ２２，２４の共通ドレインは端子３４に結合され、一方トランジスタ１８のエミッタとトランジスタ２４のソースは端子３６に結合されている。あるいは、トランジスタ２２のドレインを電源導体１６に結合してもよい。スクイッブ３８が、端子３６と電源導体３０との間に結合されている。コンデンサ電荷源(capacitor charge source)４０が端子３４に結合されている。
【０００８】
電流制限回路１０の動作は以下のように進む。電流源２８がディセーブルされると、トランジスタ２６に電流が流れなくなる。したがって、電流源トランジスタ１４からの電流がトランジスタ１８のベースに流れ込み、トランジスタ１８を完全(full)にオンさせ、ノード２０をノード３６の飽和電圧以内に引き込む。結果的に、トランジスタ２２，２４のゲート−ソース間電圧(VGS)は、それらのターン・オン・スレシホールド(turn on threshold)よりも低くなる。電流制限回路１０がディヤーブルされると、パワー・トランジスタ２４には電流が流れなくなる。
【０００９】
スクイッブ３８を発火するためには、イネーブル制御信号によって電流源２８をイネーブルし、トランジスタ２２，２６からのゼロ温度係数を有する基準電流を吸い込む(sink)。電流源２８は、トランジスタ２２を通る電流を決定する。トランジスタ２６のエミッタからトランジスタ１８のベース−コレクタ接合部およびトランジスタ２２のゲート−ソース接合部を通じてフィードバック・ループが形成され、トランジスタ２６のエミッタにおける電圧を、トランジスタ１８のエミッタにおける電圧にほぼ等しくなるように制御する。トランジスタ２４の固有ゲート容量(inherent gate capacitance)が、ループに対する補償を行う。トランジスタ２２，２４は共通ゲート電圧をノード２０において共用するので、トランジスタ２２のVGSは、トランジスタ２４のVGSにほぼ等しくなる。電流源トランジスタ１２，１４は、それぞれトランジスタ１８，２６を通じて、約１０．０マイクロアンペアのほぼ等しい電流を導通させる。トランジスタ２４のサイズはトランジスタ２２のサイズの１０００倍であるので、トランジスタ２２の１０００倍の電流を導通させる。電流源２８は、トランジスタ２２を通る電流、したがって、電流制限トランジスタ２４を通る電流を約９９０．０ミリアンペアに制限するように動作する。電流源２８がイネーブル制御信号によってイネーブルされると、トランジスタ２４を流れる電流がスクイッブ３８を発火し、エアー・バッグ（図示せず）を膨張させる。温度係数がゼロの電流源２８を用いると、トランジスタ２４の電流制限許容度(current limit tolerance)を約±８％に維持することができる。
【００１０】
次に図２に移ると、ベースにおいて１１．３ボルトの基準電位VREFを受ける電流源トランジスタ４４を含む電流制限回路４２として、別の実施例が示されている。トランジスタ４４のエミッタは電源導体１６に結合され、そのコレクタは、ノード４８において、ダイオード構成のトランジスタ４６のコレクタおよびベースに結合されている。トランジスタ５０のゲートもノード４８に結合されている。トランジスタ４６のエミッタは、ノード５６において、トランジスタ５２のコレクタとトランジスタ５４のゲートとに結合されている。トランジスタ５４のゲートも、トランジスタ４６のベース−エミッタ接合部を介して、ノード４８に結合されている。トランジスタ４６，５２はＭＯＳ素子とすることができる。電流源５８はイネーブル制御信号によってイネーブルされ、トランジスタ５２のベースおよびトランジスタ５０のソースからの温度係数がゼロの１．０ミリアンペア基準電流Ｉ58を吸い込む。電流源５８は、電源導体３０を基準とする。トランジスタ５２のエミッタおよびトランジスタ５４のソースは、電源導体３０に結合されている。トランジスタ５０，５４の共通ドレインは端子６０に結合されている。あるいは、トランジスタ５０のドレインを電源導体１６に結合してもよい。スクイッブ３８は、端子６０とコンデンサ電荷源４０との間に結合されている。
【００１１】
電流制限回路４２の動作は以下のように進展する。スクイッブ３８を発火させるために、イネーブル制御信号によって電流源５８をイネーブルし、トランジスタ５０からの温度係数がゼロの基準電圧を吸い込む。トランジスタ５２のベース−コレクタ接合部から、トランジスタ４６のベース−エミッタ接合部およびトランジスタ５０のゲート−ソース接合部を通じて、フィードバック・ループが形成される。トランジスタ５４の固有ゲート容量がこのループに対する補償を行う。トランジスタ５２のエミッタから始まる電圧ループ方程式(voltage loop equation)は、トランジスタ５２の1ベース−エミッタ接合電位(Vbe)分上昇し、トランジスタ５０の１VGS分上昇し、次いでトランジスタ４６のVbe分低下し、トランジスタ５４のVGS分低下する。したがって、トランジスタ５０のゲートにおける電圧は、トランジスタ５４のゲートにおける電圧よりも、１Vbeだけ大きくなる。同様に、トランジスタ５０のソースにおける電圧は、トランジスタ５４のソースにおける電圧よりも１Vbe分大きくなる。したがって、トランジスタ５０のVGSは、トランジスタ５４のVGSにほぼ等しくなる。電流源トランジスタ４４は、約１０．０マイクロアンペアの電流をトランジスタ４６，５２に導通させる。電流源５８は、トランジスタ５０を通る電流を決定する。トランジスタ５４のサイズはトランジスタ５０のサイズの１０００倍であるので、トランジスタ５４はトランジスタ５０の１０００倍の電流を導通させる。電流源５８は、電流制限トランジスタ５０したがって電流制限トランジスタ５４に対して動作し、約１０００．０ミリアンペアとする。イネーブル制御信号によって電流源５８をイネーブルすると、トランジスタ５４を通る電流がスクイッブ３８を発火させ、エアー・バッグを膨張させる。温度係数がゼロの電流源５８を用いると、トランジスタ５４の電流制限許容度を±８％に維持することができる。
【００１２】
別の実施例では、電流制限回路１０は、図１に示すように、スクイッブに対してハイサイド駆動(high-side drive)として配置されてもよく、一方電流制限回路４２は、図２に示すように、スクイッブに対してローサイド駆動(low-side drive)として配置される。
【００１３】
以上の説明から、本発明は能動素子を用いて電流を制限することが認められよう。フィードバック・ループが、第１および第２トランジスタのVGSをほぼ等しく維持する。基準電流は第１トランジスタを通る電流を設定するので、第２トランジスタ内の電流を制限することになる。第２トランジスタは電力用素子であり、例えば、自動車のエアー・バッグに適用する場合に、スクイッブ起爆装置に電流を供給する。基準電流の温度係数はゼロであり、精度の高い許容度が得られる。
【００１４】
本発明の具体的実施例について示し説明してきたが、当業者には更に別の変更や改良が想起されよう。また、本発明はここに示した特定形態に限定されないことは理解されよう。更に、特許請求の範囲は本発明の精神および範囲から逸脱しない全ての変更を包含することを意図するものである。
【図面の簡単な説明】
【図１】電流制限回路を示す構成図。
【図２】電流制限回路の他の実施例を示す構成図。
【符号の説明】
１０ 電流制限回路
１２，１４ 電流源トランジスタ
１６ 電源導体
１８，２２，２４，２６ トランジスタ
２０ ノード２０
２８ 電流源
３０ 電源導体
３４，３６ 端子
３８ スクイッブ
４０ コンデンサ電荷源
４２ 電流制限回路
４４ 電流源トランジスタ
４６，５０，５２，５４ トランジスタ
４８ ノード
５８ 電流源
６０ 端子

Claims (4)

  1. 電流制限回路であって：
    第１電流原（２８）；
    第１ノードに結合されたゲートと、前記第１電流原の出力に結合されたドレインおよびソース導通経路とを有する第１トランジスタ（２２）；
    前記第１ノードに結合されたゲートと、第１端子に結合されたドレインと、第２端子に結合されたソースとを有する第２トランジスタ（２４）；および
    前記第１および第２トランジスタのソースと前記第１ノードとの間に結合され、前記第１および第２トランジスタのゲート・ソース間電圧をほぼ等しく維持するフィードバック回路（１８，２６）；
    から成り、前記フィードバック回路は：
    第２電流源（１２，１４）；
    前記第１ノードにおいて前記第２電流源の第１出力に結合されたコレクタと、前記第２端子に結合されたエミッタとを有する第３トランジスタ（１８）；および
    前記第２電流源の第２出力と前記第３トランジスタのベースとに共に結合されたコレクタおよびベースと、前記第１電流源の前記出力に結合されたエミッタとを有する第４トランジスタ（２６）；
    を含むことを特徴とする電流制限回路。
  2. スクイッブ制御集積回路における電流制限回路であって：
    第１および第２電流源（１２，１４）；
    第１ノード（２０）において前記第１電流源の第１出力に結合されたコレクタと、第１端子に結合されたエミッタとを有する第１トランジスタ（１８）；
    前記第１電流源の第２出力と前記第１トランジスタのベースとに共に結合されたコレクタおよびベースと、前記第２電流源の出力に結合されたエミッタとを有する第２トランジスタ（２６）；
    前記第１ノードに結合されたゲートと、前記第２電流源の前記出力に結合されたドレインおよびソース導通経路とを有する第３トランジスタ（２２）；および
    第２端子に結合されたドレインと、前記第１ノードに結合されたゲートと、前記第１端子に結合されたソースとを有する第４トランジスタ（２４）；
    から成ることを特徴とする電流制限回路。
  3. 電流制限回路であって：
    第１および第２電流源（４４，５８）；
    第１ノード（４８）において前記第１電流源の出力に共に結合されたコレクタおよびベースを有する第１トランジスタ（４６）；
    第２ノードにおいて前記第１トランジスタのエミッタに結合されたコレクタと、第１端子に結合されたエミッタと、前記第２電流源の出力に結合されたベースとを有する第２トランジスタ（５２）；
    前記第１ノードに結合されたゲートと、前記第２電流源の前記出力に結合されたドレインおよびソース導通経路とを有する第３トランジスタ（５０）；および
    第２端子に結合されたドレインと、前記第２ノードに結合されたゲートと、前記第１端子に結合されたソースとを有する第４トランジスタ（５４）；
    から成ることを特徴とする電流制限回路。
  4. 電流制限回路であって：
    第１電流原（５８）；
    第１ノードに結合されたゲートと、前記第１電流原の出力に結合されたドレインおよびソース導通経路とを有する第１トランジスタ（５０）；
    前記第１ノードに結合されたゲートと、第１端子に結合されたドレインと、第２端子に結合されたソースとを有する第２トランジスタ（５４）；および
    前記第１および第２トランジスタの前記ソースと前記第１ノードとの間に結合され、前記第１および第２トランジスタのゲート・ソース間電圧をほぼ等しく維持するフィードバック回路；
    から成り、前記フィードバック回路は：
    第２電流源（４４）；
    前記第１ノード（４８）において前記第２電流源の出力に共に結合されたコレクタおよびベースを有する第３トランジスタ（４６）；および
    前記第２ノード（５６）において前記第３トランジスタのエミッタに結合されたコレクタと、前記第２端子に結合されたエミッタと、前記第１電流源の前記出力に結合されたベースとを有する第４トランジスタ（５２）；
    を含むことを特徴とする電流制限回路。
JP08581896A 1995-03-20 1996-03-13 高精度電流制限回路 Expired - Fee Related JP3745824B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US407121 1995-03-20
US08/407,121 US5670829A (en) 1995-03-20 1995-03-20 Precision current limit circuit

Publications (2)

Publication Number Publication Date
JPH08272462A JPH08272462A (ja) 1996-10-18
JP3745824B2 true JP3745824B2 (ja) 2006-02-15

Family

ID=23610677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08581896A Expired - Fee Related JP3745824B2 (ja) 1995-03-20 1996-03-13 高精度電流制限回路

Country Status (5)

Country Link
US (1) US5670829A (ja)
EP (1) EP0733960A3 (ja)
JP (1) JP3745824B2 (ja)
KR (1) KR100446996B1 (ja)
CN (1) CN1165420A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171129B2 (ja) * 1996-11-01 2001-05-28 株式会社デンソー 定電流制御機能を有する乗員保護装置の駆動回路および定電流制御回路
DE19638457C1 (de) * 1996-09-19 1998-01-22 Siemens Ag Schaltungsanordnung zur Strombegrenzung in einem Schutzsystem, insbesondere Airbag-Steuersystem
EP0927920A1 (en) * 1998-01-05 1999-07-07 Texas Instruments Incorporated Voltage sag limiting system and method of operation
US6037674A (en) * 1998-06-26 2000-03-14 Motorola, Inc. Circuit and method of current limiting a half-bridge driver
DE60228545D1 (de) * 2001-02-21 2008-10-09 Nxp Bv Schnittstellenschaltung für ein differenzsignal
JP2005333691A (ja) * 2004-05-18 2005-12-02 Rohm Co Ltd 過電流検出回路及びこれを有する電源装置
JP4594064B2 (ja) * 2004-12-20 2010-12-08 フリースケール セミコンダクター インコーポレイテッド サージ電流抑制回路及び直流電源装置
JP4900692B2 (ja) * 2006-11-17 2012-03-21 株式会社デンソー 通信装置及び乗員保護装置
CN103455078B (zh) 2013-08-22 2015-12-02 华为技术有限公司 一种限流电路、装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990002674A1 (en) * 1988-09-14 1990-03-22 Robert Bosch Gmbh Air bag system for protection of the occupants of motor vehicles
US5018041A (en) * 1989-06-16 1991-05-21 National Semiconductor Corp. Circuit for internal current limiting in a fast high side power switch
JP2510326B2 (ja) * 1990-04-18 1996-06-26 日本電装株式会社 エアバッグ作動装置
US5159516A (en) * 1991-03-14 1992-10-27 Fuji Electric Co., Ltd. Overcurrent-detection circuit
EP0523266B1 (de) * 1991-07-17 1996-11-06 Siemens Aktiengesellschaft Integrierbarer Stromspiegel
US5309030A (en) * 1992-10-19 1994-05-03 Delco Electronics Corporation Current source for a supplemental inflatable restraint system
US5448158A (en) * 1993-12-30 1995-09-05 Sgs-Thomson Microelectronics, Inc. PTAT current source

Also Published As

Publication number Publication date
US5670829A (en) 1997-09-23
EP0733960A2 (en) 1996-09-25
CN1165420A (zh) 1997-11-19
KR960036289A (ko) 1996-10-28
KR100446996B1 (ko) 2004-11-26
JPH08272462A (ja) 1996-10-18
EP0733960A3 (en) 1998-03-11

Similar Documents

Publication Publication Date Title
US7276888B2 (en) Precharge circuit for DC/DC boost converter startup
JP3171129B2 (ja) 定電流制御機能を有する乗員保護装置の駆動回路および定電流制御回路
US4571505A (en) Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits
JPH04353053A (ja) エアバッグトリガシステム
JP3745824B2 (ja) 高精度電流制限回路
US11208067B2 (en) Airbag control device and semiconductor device
JP3913321B2 (ja) エア・バッグ拡張システム用限流制御装置
EP0701327B1 (en) BiCMOS push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit
US4115748A (en) MOS IC Oscillation circuit
JP3445041B2 (ja) 半導体集積回路
JPH08186484A (ja) パワーオン・リセット回路
JPH03185916A (ja) パワーｆｅｔ用適応ゲート充電回路
JP2017073584A (ja) 入力回路
JP3464340B2 (ja) 半導体集積回路装置
US20220139905A1 (en) Semiconductor Device
JP7427871B2 (ja) 半導体装置
JPH06216735A (ja) 出力回路
JP7257164B2 (ja) クランプ回路
JP4223741B2 (ja) 充電回路
JP7319834B2 (ja) ハイサイドスイッチ
JP6894957B2 (ja) 誤出力防止回路
JP2002271183A (ja) 過電圧保護回路
JP3145753B2 (ja) 中間電位発生回路
US20050180077A1 (en) Power supply circuit
JP4438230B2 (ja) ヒステリシス回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees