JP4223741B2 - 充電回路 - Google Patents
充電回路 Download PDFInfo
- Publication number
- JP4223741B2 JP4223741B2 JP2002177449A JP2002177449A JP4223741B2 JP 4223741 B2 JP4223741 B2 JP 4223741B2 JP 2002177449 A JP2002177449 A JP 2002177449A JP 2002177449 A JP2002177449 A JP 2002177449A JP 4223741 B2 JP4223741 B2 JP 4223741B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- dmos
- circuit
- voltage
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、充電回路に係り、特に、所定の端子に現れる電圧を充電すると共に、充電した電圧を所定のダイオードを介して所定の端子へ向けて放電するコンデンサを備える充電回路に関する。
【0002】
【従来の技術】
従来より、例えば特開2000−92750号公報に開示される如く、バッテリ電圧を昇圧してバックアップコンデンサに充電し、バックアップコンデンサに充電した電圧を放電用ダイオードを介して放電する充電回路が知られている。ところで、充電回路の故障検出精度の向上を図るうえで、バッテリ電圧を昇圧した電圧が現れる端子とバックアップコンデンサとの間に定電流回路を介挿し、かかる端子からバックアップコンデンサへ向けて充電電流として定電流を流通させることがある。定電流回路は、充電電流の定電流制御を行うべくオン・オフされるスイッチングトランジスタを備える。
【0003】
定電流回路のスイッチングトランジスタとしては、pnpトランジスタを用いることが考えられる。pnpトランジスタは、電流増幅率の低いトランジスタである。このため、上記の構成では、充電電流が大電流であってもその電流の流通を許容させるために、pnpトランジスタをダーリントン接続する必要がある。しかしながら、かかる構成では、pnpトランジスタの飽和電圧が高くなり、その結果、バックアップコンデンサを所望の昇圧電圧まで充電することができない不都合が生ずる。
【0004】
そこで、大電流の流通を許容しつつ、上記した不都合の発生を回避する構成としては、定電流回路のスイッチングトランジスタに高耐圧のpチャネル型DMOS(Double diffused Metal Oxide Semiconductor)を用いる構成が考えられる。pチャネル型DMOSがオンされる場合には、ソース・ドレイン間に生ずる電圧が、十分に小さいオン抵抗のみに応じた電圧となる。このため、かかる構成によれば、充電回路の出力低飽和化を図ることができ、その結果、バックアップコンデンサを所望の昇圧電圧まで十分に充電することが可能となる。
【0005】
【発明が解決しようとする課題】
ところで、pチャネル型DMOSトランジスタにおいては、ソース・ドレイン間に寄生ダイオードが形成される。寄生ダイオードは、バックアップコンデンサに充電した電圧が放電される際に電流が流通すべき放電用ダイオードと同一の性能を有する。すなわち、寄生ダイオードの順方向のしきい値電圧は、放電用ダイオードの順方向のしきい値電圧とほぼ一致する。従って、pチャネル型DMOSトランジスタの寄生ダイオードと放電用ダイオードとが並列に設けられる充電回路においては、バックアップコンデンサの放電時に放電電圧が寄生ダイオードの順方向しきい値電圧を超えると、その放電電流が、放電用ダイオード側の経路と共に寄生ダイオード側の経路にも流れる事態が生ずる。かかる事態が生ずると、放電電流の流通に起因して定電流回路のpチャネル型DMOSトランジスタ等の素子が破壊されるおそれがある。
【0006】
本発明は、上述の点に鑑みてなされたものであり、所定の端子に現れている電圧までコンデンサを十分に充電しつつ、放電時には充電用の素子側への電流逆流を確実に防止することが可能な充電回路を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記の目的は、所定の端子に現れる電圧を充電すると共に、充電した電圧を所定の放電用ダイオードを介して前記所定の端子へ向けて放電するコンデンサを備える充電回路であって、
前記所定の端子と前記コンデンサとの間の前記所定の放電用ダイオードと並列に設けられた充電経路に、直列接続された複数の、少なくとも前記コンデンサの充電時にオンされるDMOSトランジスタを含むDMOSトランジスタを設けると共に、直列接続された複数の、前記コンデンサから前記所定端子への電流の流通を許容する寄生ダイオードを設け、かつ、
前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、
前記複数のDMOSトランジスタのうち少なくとも一のトランジスタは、前記定電流回路と前記コンデンサとの間に介挿される、前記コンデンサの充電時にはオンされ、該コンデンサの放電時にはオフされる充放電制御用トランジスタであり、
前記定電流回路は、前記コンデンサの充電時において前記充放電制御用トランジスタをオン駆動する際に、流通させるべき定電流から減じられる駆動電流分を補完する補完回路を有する充電回路により達成される。
【0008】
本発明において、所定の端子とコンデンサとの間の充電経路には、所定のダイオードに並列に、直列接続された複数のDMOSトランジスタが設けられる。DMOSトランジスタがオンされる場合は、ソース・ドレイン間に生ずるオン抵抗は十分小さく、その間の電位差はほぼゼロである。このため、かかる構成によれば、充電回路の出力の低飽和化を図ることができ、その結果、コンデンサを所定の端子に現れている電圧まで十分に充電することができる。また、DMOSトランジスタのチャネル間には寄生ダイオードが形成される。このため、本発明においては、所定のダイオードに並列に、直列接続された複数の寄生ダイオードが設けられる構成が実現される。かかる構成において、コンデンサから所定の端子へ向けての所定のダイオードを介した放電電流の流通は、所定の端子とコンデンサとの間に印加される電圧が該所定のダイオードの順方向しきい値電圧を超える場合に実現される一方、DMOSトランジスタを介した放電電流の流通は、上記した印加電圧が一の寄生ダイオードの順方向しきい値電圧をDMOSトランジスタの個数倍した電圧を超えなければ実現されない。すなわち、DMOSトランジスタ側への放電電流の流通は、所定のダイオード側への放電電流の流通に比して実現困難である。このため、本発明によれば、コンデンサの放電時には充電用の素子側への電流逆流を確実に防止できる。
【0009】
この場合、前記複数のDMOSトランジスタのうち少なくとも一のトランジスタは、前記コンデンサの充電時にはオンされ、該コンデンサの放電時にはオフされる充放電制御用トランジスタであることとすれば、所定の端子からの電流の流通によりコンデンサの充電を確実に行うことができると共に、放電時には電流逆流を確実に防止できる。
【0010】
更にこの場合、前記充放電制御用トランジスタは、前記定電流回路と前記コンデンサとの間に介挿されていると共に、前記定電流回路は、前記充放電制御用トランジスタをオン駆動するうえで必要な駆動電流分を補完する補完回路を有することとすれば、充放電制御用トランジスタの駆動電流分が補完されるので、定電流回路からコンデンサへ供給される充電電流に、充放電制御用トランジスタの駆動電流による誤差が生ずるのを防止することができる。
【0012】
尚、所定のダイオードに並列に、互いに直列接続されるDMOSトランジスタの段数が増加すると、複数のDMOSトランジスタ全体として出力のオン抵抗が増加し、それに起因して充電電流の飽和特性が悪化する不都合が生ずる。
【0013】
従って、上記した充電回路において、前記充放電制御用トランジスタに並列に、前記所定の端子から前記コンデンサへ向けて該充放電制御用トランジスタをバイパスした電流を流通させるバイパスダイオードを設けることとすれば、充電時に充電電流が充放電制御用トランジスタをバイパスしてコンデンサ側へ流れ易くなるので、充電電流の飽和特性の悪化を抑制できる。
【0014】
また、上記した充電回路において、前記複数のDMOSトランジスタのうち他のトランジスタは、前記定電流回路から定電流が生成されるようにオン・オフ制御される定電流生成用トランジスタであることとすればよい。
【0015】
また、上記した充電回路において、前記DMOSトランジスタは、pチャネル型DMOSトランジスタであることとすればよい。
【0016】
【発明の実施の形態】
図1は、本発明の第1実施例である充電回路20を備えるシステムの構成図を示す。本実施例のシステムは、車両に搭載される乗員保護装置としてのエアバッグ装置に適用されるシステムである。本実施例のシステムは、例えば12V程度のバッテリ電圧を有するバッテリ22を備えている。バッテリ22には、車両運転者のイグニション操作に連動してオン・オフするスイッチ24が接続されている。
【0017】
エアバッグ装置は、車両の座席近傍に配設されたエアバッグ(図示せず)、及び、エアバッグごとに設けられ、車両衝突時に点火によってエアバッグへ圧縮ガスを送り込むことによりエアバッグを展開させる点火装置としてのスクイブ(図示せず)を備えている。また、エアバッグ装置は、車両に生ずる減速度に応じた信号を電気的に出力する加速度センサ(図示せず)、及び、加速度センサの出力信号を処理するマイコン(図示せず)を備えている。エアバッグ装置のマイコンは、加速度センサの出力信号に基づいて車両に生ずる減速度を検出し、その検出結果に基づいてスクイブを通電により点火させるか否かを判別する。
【0018】
エアバッグ装置は、点火用スイッチング素子(図示せず)を内蔵するエアバッグASIC26を備えている。エアバッグASIC26は、エアバッグ装置のマイコンから供給されるスクイブの点火要求に応じて点火用スイッチング素子のオン・オフ制御を行う。エアバッグ装置は、運転者のイグニション操作によりスイッチ24がオンされることによりバッテリ22から所定値以上の電圧で電力が供給されている状況下、点火用スイッチング素子の制御によりスクイブを点火通電することによりエアバッグを展開させる。
【0019】
本実施例のシステムは、また、バッテリ22とは別にバックアップコンデンサ28を備えている。バックアップコンデンサ28は、車両衝突によるバッテリ22とスクイブとの間の経路断線やバッテリ故障等に起因してバッテリ22からエアバッグ装置への電力供給が遮断された際等に、昇圧されている電圧をエアバッグ装置へ電力供給するバックアップ電源である。このため、エアバッグ装置は、バッテリ22からの電力供給が不可能である場合にも、バックアップコンデンサ28からの電力供給によりエアバッグを展開させることが可能となっている。
【0020】
本実施例において、バッテリ22には、スイッチ24を介して昇圧回路30が接続されている。昇圧回路30は、昇圧トランジスタ32を有するスイッチングレギュレータ型の昇圧回路である。昇圧回路30は、昇圧トランジスタ32のスイッチングにより、出力電圧をバッテリ22に生じている電圧(12V程度)から所定の電圧(例えば23V程度)へ向けて昇圧する。バックアップコンデンサ28は、昇圧回路30の作動によりその出力端子34に現れた、バッテリ電圧を昇圧した電圧(昇圧電圧)へ向けて充電される。
【0021】
昇圧回路30の出力端子34にはエアバッグASIC26の端子36が、また、バックアップコンデンサ28の+電極にはエアバッグASIC26の端子38が、それぞれ接続されている。また、昇圧回路30の出力端子34にはダイオード40の一端が、また、バックアップコンデンサ28の+電極にはダイオード40の他端が、それぞれ接続されている。すなわち、昇圧回路30の出力端子34とバックアップコンデンサ28の+電極との間には、ダイオード40が介挿されている。ダイオード40は、バックアップコンデンサ28の+電極側から昇圧回路30の出力端子34側への電流の流通を順方向とするダイオードである。以下、ダイオード40を放電用ダイオード40と称す。
【0022】
エアバッグASIC26は、端子36に接続する定電流回路42を内蔵している。定電流回路42は、バックアップコンデンサ28の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ28の充電が行われる際に端子36から端子38へ向けて定電流を流通させるための回路である。定電流回路42は、端子36に一端が接続される抵抗(抵抗値R2)44および抵抗(抵抗値R3)46を有している。
【0023】
抵抗44の他端には、抵抗48を介してnpnトランジスタ50のコレクタが接続されている。npnトランジスタ50のエミッタは、端子52を介してエアバッグASIC26の外部に設けられた抵抗(抵抗値R1)54の一端に接続している。抵抗54の他端は接地している。npnトランジスタ50のエミッタは、また、アンプ56の反転入力端子に接続されている。アンプ56の非反転入力端子には、所定の基準電圧V0が供給されている。また、アンプ56の出力端子は、上記したnpnトランジスタ50のベースに接続されている。アンプ56は、所定の基準電圧V0とnpnトランジスタ50のエミッタ、すなわち、端子52に現れる電圧との差圧に応じた電圧をnpnトランジスタ50のベースに供給する。npnトランジスタ50は、アンプ56の作動によりエミッタに現れる電圧が基準電圧V0となるようにオン・オフ制御される。
【0024】
抵抗44の他端には、また、電流ミラーアンプ58の非反転入力端子が接続されている。電流ミラーアンプ58の反転入力端子は、抵抗46の他端に接続されている。電流ミラーアンプ58の出力端子は、pチャネル型のDMOS(Double diffused Metal Oxide Semiconductor)トランジスタ60のゲートに接続されている。電流ミラーアンプ58は、抵抗44の両端に作用する電圧V1と抵抗46の両端に作用する電圧V2との差圧に応じた電圧をDMOS60のゲートに供給する。DMOS60のドレインは、電流ミラーアンプ58の反転入力端子に接続する抵抗46の他端に接続されている。DMOS60は、電流ミラーアンプ58の作動により抵抗46の両端に作用する電圧V2が抵抗44の両端に作用する電圧V1に等しくなるようにオン・オフ制御される。DMOS60はpチャネル型のDMOSであるので、そのオン抵抗はゲートに入力される電圧が小さいほど小さくなる。
【0025】
エアバッグASIC26は、また、バックアップコンデンサ28の充電を行うか否かを制御する充電制御回路62を内蔵している。充電制御回路62は、バックアップコンデンサ28の充電を行うべき状況が形成されない場合にロー信号を出力し、充電を行うべき状況が形成される場合にハイ信号を出力する。充電制御回路62の出力は、電流ミラーアンプ58に電源として供給されている。電流ミラーアンプ58は、充電制御回路62からハイ信号が供給されている場合に動作可能な状態となる。
【0026】
上記の構成において、スイッチ24がオンとなり、昇圧回路30の作動により出力端子34にバッテリ電圧を昇圧した昇圧電圧が現れると、エアバッグASIC26において端子36から抵抗44を介して抵抗54側へ向けて電流I1が流通する。上記の如く、npnトランジスタ50のエミッタ、すなわち、抵抗54の一端が接続する端子52に現れる電圧は、基準電圧V0に制御されている。このため、抵抗54を流通する電流はV0/R1の定電流となる。上記した電流I1は、抵抗54に流れる電流に一致する。従って、昇圧回路30の出力端子34および端子36から抵抗44側へ向けて流れる電流I1は定電流となる(I1=V0/R1)。この際、抵抗44の両端に作用する電圧V1は定電圧となる(V1=R2・I1)。
【0027】
上記の如く、抵抗46の両端に作用する電圧V2は、抵抗44の両端に作用する電圧V1と等しくなるように制御される。抵抗46は一定の抵抗値R3を有する。従って、昇圧回路30の出力端子34および端子36から抵抗46側へ向けて流れる電流I2は、次式(1)に示す如く定電流となる。すなわち、定電流回路42は、昇圧回路30の出力端子34側から抵抗46側へ向けて定電流I2を流通させる機能を有している。
【0028】
DMOS60のソースには、pチャネル型のDMOSトランジスタ64のドレイン、及び、抵抗66の一端が接続されている。DMOS64のソースは、エアバッグASIC28に設けられた端子38を介して上記したバックアップコンデンサ28の+電極に接続されている。すなわち、DMOS64は、定電流回路42とバックアップコンデンサ28との間に介挿されている。
【0029】
また、DMOS64のゲートは、抵抗66の他端に接続されている。DMOS64のゲート及び抵抗66の他端には、npnトランジスタ68のコレクタが接続されている。npnトランジスタ68のエミッタは、抵抗70(抵抗値R4)を介してnチャネル型MOS72のドレインに接続されている。抵抗70の抵抗値R4は、抵抗66の抵抗値に比してかなり小さく設定されている。nMOS72のソースは接地されている。nMOS72のゲートは、上記した充電制御回路62に接続されている。nMOS72は、充電制御回路62からロー信号が入力される場合にオフ状態となり、ハイ信号が入力される場合にオン状態となる。また、npnトランジスタ68のベースには、抵抗74を介して電圧V3が供給されている。
【0030】
上記の構成において、充電制御回路62がロー信号を出力する場合は、nMOS72がオフ状態となるので、npnトランジスタ68のコレクタ・エミッタ間に電流が流通しない。この場合、DMOS60のソース側から抵抗66を介してnpnトランジスタ68側へ向けて電流が流通しないので、DMOS64のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、pチャネル型のDMOS64のソース・ドレイン間が導通することはなく、そのドレインからソースへの電流の流通は禁止される。
【0031】
一方、充電制御回路62がハイ信号を出力する場合は、nMOS72がオン状態となるので、npnトランジスタ68のベースに電圧V3側からの電流が供給されることにより、npnトランジスタ68のコレクタからエミッタへ向けて電流I3(≒(V3−VF)/R4;尚、VFはnpnトランジスタ68のベース・エミッタ間電圧である。)が流れ、npnトランジスタ68のコレクタ・エミッタ間が導通する。この場合には、npnトランジスタ68のコレクタに抵抗66と抵抗70との抵抗比に応じた電圧が現れる。抵抗66の抵抗値は、抵抗70のものに比してかなり大きい。従って、nMOS72のオン時においては、DMOS64のゲートへの入力電圧がほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【0032】
このように、DMOS64は、充電制御回路62の出力信号に応じてオン・オフ制御される。具体的には、充電制御回路62の出力がロー信号である場合にオフされ、一方、その出力がハイ信号である場合にオンされる。DMOS64がオンされると、DMOS64のソース・ドレイン間が導通し、ドレインからソースへ向けて定電流I2が流通する。
【0033】
本実施例において、充電制御回路62のハイ出力によりDMOS64がオンされる際、すなわち、バックアップコンデンサ28の充電が行われる際には、昇圧回路30の出力端子34から抵抗46およびDMOS60,64を介してバックアップコンデンサ28へ向けて定電流I2が流通する。すなわち、バックアップコンデンサ28は、定電流I2の流通により昇圧回路30の出力端子34に現れている昇圧電圧まで充電される。
【0034】
バックアップコンデンサ28に入力される電流が定電流であると、バックアップコンデンサ28の充電による容量がほぼ一定の傾きで大きくなる。従って、本実施例の充電回路20においては、定電流回路42の機能によりバックアップコンデンサ28の容量を一定傾きで大きくすることができ、その結果、バックアップコンデンサ28の容量抜け等の故障を精度よく検出することが可能となっている。
【0035】
ところで、定電流回路42のスイッチングトランジスタとしては、DMOS60に代えて、ダーリントン接続したpnpトランジスタを用いることが考えられる。しかしながら、かかる構成では、充電電流I2が大電流であってもその電流の流通を許容することができる一方、pnpトランジスタの飽和電圧が高くなり、その結果、バックアップコンデンサ28を昇圧回路30により昇圧された昇圧電圧まで十分に充電することができない事態が生ずる。かかる事態が生ずると、バックアップコンデンサ28を許容されている容量まで十分に電力を蓄えることができず、エアバッグ装置の異常時における点火補償を確実に確保することができない不都合が生じてしまう。
【0036】
そこで、本実施例の充電回路20は、上記した不都合を回避するために、バックアップコンデンサ28を昇圧回路30の出力に生じている昇圧電圧まで十分に充電する点に第1の特徴を有している。以下、本実施例の第1の特徴点について説明する。
【0037】
本実施例においては、定電流回路42のスイッチングトランジスタとして、pチャネル型のDMOS60が用いられている。pチャネル型のDMOS60は、ゲートに入力される電圧が小さいほどそのソース・ドレイン間のオン抵抗が小さい。従って、バックアップコンデンサ28の充電時において抵抗46の両端に生ずる電圧V1が抵抗44の両端に生ずる電圧V2とほぼ一致する場合は、DMOS60のゲートへの入力電圧がほぼゼロであるので、DMOS60のソース・ドレイン間のオン抵抗が十分に小さい。このため、バックアップコンデンサ28の充電時には、DMOS60のドレインに現れる電圧とソースに現れる電圧とは、電圧降下が発生することなくほぼ一致する。
【0038】
また、本実施例においては、バックアップコンデンサ28の充電が行われる際、DMOS64のゲートへの入力電圧がほぼゼロであるので、pチャネル型のDMOS64のソース・ドレイン間のオン抵抗が十分に小さい。このため、バックアップコンデンサ28の充電時には、DMOS64のドレインに現れる電圧とソースに現れる電圧とは、電圧降下が発生することなくほぼ一致する。
【0039】
従って、本実施例の充電回路20によれば、バックアップコンデンサ28の充電時に、抵抗46の他端に現れる電圧とエアバッグASIC26の端子38に現れる電圧とを略同一にすることができる。すなわち、昇圧回路30の出力端子34に現れる電圧をほとんど電圧降下を生じさせることなくバックアップコンデンサ28へ供給することができ、出力の低飽和化を図ることができる。このため、本実施例の充電回路20によれば、バックアップコンデンサ28を昇圧回路30による昇圧電圧まで十分に充電することが可能となっており、その結果、許容容量まで十分に電力を蓄えることができ、エアバッグ装置の異常時における点火補償を確実に確保することが可能となっている。
【0040】
更に、本実施例においては、昇圧回路30の出力とバックアップコンデンサ28の+電極との間の充電経路に、DMOS60,64が設けられている。DMOS60,64のソース・ドレイン間には、ソースからドレインへ向かう方向を順方向とする寄生ダイオードが形成される。この際、寄生ダイオードは放電用ダイオード40に並列に接続される。寄生ダイオードは、バックアップコンデンサ28の+電極から昇圧回路30の出力端子34への放電電流の流通を許容する放電用ダイオード40と同一の性能を有している。寄生ダイオード及び放電用ダイオード40の順方向電流の流通を許容する順方向しきい値電圧VFは互いにほぼ一致する。
【0041】
従って、上記した充電経路にDMOS60,64の何れか一方しかDMOSが設けられていない構成では、バックアップコンデンサ28の放電が行われる際に、バックアップコンデンサ28の+電極に生ずる電圧と昇圧回路30の出力端子34に現れる電圧との差圧である放電電圧が寄生ダイオードおよび放電用ダイオード40の順方向しきい値電圧VFを超えると、その放電電流が、放電用ダイオード40側の経路および寄生ダイオード側の経路の双方に均等に流れる事態が生ずる。かかる事態が生ずると、エアバッグASIC26側に過大な電流が流れることに起因してDMOS60,64等の素子が破壊されるおそれがある。
【0042】
そこで、本実施例の充電回路20は、かかる不都合を回避すべく、バックアップコンデンサ28の放電時にエアバッグASIC26への電流の逆流を防止する点に第2の特徴を有している。以下、本実施例の第2の特徴点について説明する。
【0043】
本実施例においては、昇圧回路30の出力とバックアップコンデンサ28の+電極との間の充電経路に、直列接続する2つのpチャネル型のDMOS60,64が設けられている。かかる構成においては、放電用ダイオード40に並列に、直列接続する2つの寄生ダイオードが接続される。この場合、放電用ダイオード40を介した放電電流の流通は、放電電圧が放電用ダイオード40の順方向しきい値電圧VFを超える場合に実現される一方、直列接続する寄生ダイオードを介した放電電流の流通は、放電電圧が一の寄生ダイオードの順方向しきい値電圧VFに“2”(寄生ダイオードの数)を乗じて得た電圧(=2・VF)を超えなければ実現されない。すなわち、バックアップコンデンサ28からDMOS60,64を介した昇圧回路30側への放電電流の流通は、放電用ダイオード40を介した放電電流の流通に比して実現され難くなっている。
【0044】
このため、本実施例の回路構成によれば、バックアップコンデンサ28の放電が行われる際に、充電回路20を構成するエアバッグASIC26内への電流の逆流を防止することができ、その結果、エアバッグASIC26に過大な電流が流通することにより生ずるDMOS60,64等の素子の破壊を防止することができる。
【0045】
このように、本実施例の充電回路20によれば、放電用ダイオード40に並列に直列接続された2つのDMOS60,64を設けることで、バックアップコンデンサ28の充電時には回路出力の低飽和化を図り、また、その放電時にはバックアップコンデンサ28の充電のために設けられたエアバッグASIC26内のDMOS60,64等の素子への電流逆流を防止することが可能となっている。
【0046】
尚、上記第1の実施例においては、昇圧回路30の出力端子34が特許請求の範囲に記載した「所定の端子」に、放電用ダイオード40が特許請求の範囲に記載した「所定のダイオード」に、バックアップコンデンサ28が特許請求の範囲に記載した「コンデンサ」に、DMOS60,64が特許請求の範囲に記載した「複数のDMOSトランジスタ」に、DMOS64が特許請求の範囲に記載した「充放電制御用トランジスタ」に、DMOS60が特許請求の範囲に記載した「定電流生成用トランジスタ」に、それぞれ相当している。
【0047】
次に、上記図1と共に、図2を参照して、本発明の第2実施例について説明する。上記した第1実施例では、昇圧回路30の出力とバックアップコンデンサ28の+電極との間の充電経路に、互いに直列接続するDMOSが2つ設けられている。これに対して、本実施例においては、かかる互いに直列接続するDMOSが3つ設けられている。
【0048】
図2は、本実施例の充電回路100を備えるシステムの構成図を示す。尚、図2において、上記図1に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図2に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグASIC102を備えている。エアバッグASIC102は、定電流回路42を内蔵し、また、DMOS60及びDMOS64を有している。DMOS64のソースには、pチャネル型のDMOS104のドレイン、及び、抵抗106の一端が接続されている。DMOS104のソースは、エアバッグASIC102に設けられた端子38を介してバックアップコンデンサ28の+電極に接続されている。すなわち、DMOS64,104は、互いに直列接続された状態で、定電流回路42とバックアップコンデンサ28との間に介挿されている。
【0049】
また、DMOS104のゲートは、抵抗106の他端に接続されている。DMOS104のゲート及び抵抗106の他端には、npnトランジスタ108のコレクタが接続されている。npnトランジスタ108のエミッタは、npnトランジスタ68のエミッタと同様に、抵抗70を介してnMOS72のドレインに接続されている。抵抗106の抵抗値は、抵抗66のものと同程度に、かつ、抵抗70の抵抗値R4に比してかなり大きく設定されている。また、npnトランジスタ108のベースには、npnトランジスタ68のベースと同様に、抵抗74を介して電圧V3が供給されている。npnトランジスタ108は、npnトランジスタ68とほぼ同一のエミッタ面積を有し、同一の性能を有している。
【0050】
上記の構成において、充電制御回路62がロー信号を出力する場合は、nMOS72がオフ状態となるので、npnトランジスタ68のコレクタ・エミッタ間に電流が流通しないと共に、npnトランジスタ108のコレクタ・エミッタ間に電流が流通しない。この場合、DMOS60のソース側から抵抗66を介してnpnトランジスタ68側へ向けて電流が流通しないので、DMOS64のゲートに現れる電圧は比較的大きく、また、DMOS64のソース側から抵抗106を介してnpnトランジスタ108側へ向けて電流が流通しないので、DMOS104のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、pチャネル型のDMOS64,104が共に駆動されず、そのドレインからソースへの電流の流通は禁止される。
【0051】
一方、充電制御回路62がハイ信号を出力する場合は、nMOS72がオン状態となるので、npnトランジスタ68,108のベースに電圧V3側からの電流が供給されることにより、npnトランジスタ68のコレクタ側からエミッタ側へ向けて、また、npnトランジスタ108のコレクタ側からエミッタ側へ向けて、それぞれ(V3−VF)/R4に応じた電流I3´が流れ、npnトランジスタ68,108のコレクタ・エミッタ間が共に導通する。この場合には、npnトランジスタ68,108のコレクタにそれぞれ抵抗66,106と抵抗70との抵抗比に応じた電圧が現れる。抵抗66,106の抵抗値は共に、抵抗70のものに比してかなり大きい。従って、nMOS72のオン時においては、DMOS64,104のゲートへの入力電圧が共にほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【0052】
このように、DMOS104は、DMOS64と同様に、充電制御回路62の出力信号に応じてオン・オフ制御される。DMOS104がオンされると、DMOS104のソース・ドレイン間が導通し、DMOS64を通過した定電流I2がDMOS104のドレインからソースへ向けて流通する。すなわち、本実施例において、バックアップコンデンサ28の充電が行われる際には、昇圧回路30の出力端子34から抵抗46およびDMOS60,64,104を介してバックアップコンデンサ28へ向けて定電流I2が流通する。
【0053】
ところで、本実施例においては、バックアップコンデンサ28の充電が行われる際、DMOS64のゲートへの入力電圧およびDMOS104のゲートへの入力電圧が共にほぼゼロであるので、pチャネル型のDMOS64,104のソース・ドレイン間のオン抵抗が十分に小さい。このため、バックアップコンデンサ28の充電時には、DMOS64,104においてそれぞれドレインに現れる電圧とソースに現れる電圧とは、電圧降下が発生することなくほぼ一致する。
【0054】
従って、本実施例の充電回路100によれば、バックアップコンデンサ28の充電時に、上記第1実施例の充電回路20と同様に、抵抗46の他端に現れる電圧とエアバッグASIC102の端子38に現れる電圧とをほぼ同一にすることができる。このため、本実施例の構成においても、昇圧回路30の出力端子34に現れる電圧をほとんど電圧降下を生じさせることなくバックアップコンデンサ28へ供給することができ、出力の低飽和化を図ることができ、上記第1実施例の構成と同様の効果を得ることが可能となっている。
【0055】
また、本実施例においては、昇圧回路30の出力とバックアップコンデンサ28との間の充電経路に、直列接続する3つのpチャネル型のDMOS60,64,104が設けられている。かかる構成においては、放電用ダイオード40に並列に、直列接続する3つの寄生ダイオードが接続される。この場合、直列接続する寄生ダイオードを介した放電電流の流通は、放電電圧が一の寄生ダイオードの順方向しきい値電圧VFに“3”(寄生ダイオードの数)を乗じて得た電圧(=3・VF)を超えなければ実現されない。すなわち、バックアップコンデンサ28からDMOS60,64,104を介した昇圧回路30側への放電電流の流通は、上記第1実施例におけるバックアップコンデンサ28からDMOS60,64を介した昇圧回路30側への放電電流の流通に比して実現され難く、これにより、放電用ダイオード40を介した放電電流の流通に比してかなり実現され難くなっている。このため、本実施例の回路構成によれば、バックアップコンデンサ28の放電が行われる際に、エアバッグチャネル数の増加等に伴って大きな放電電流の流通が要求される場合にも、充電回路100を構成するエアバッグASIC102内への電流の逆流を確実に防止することができる。
【0056】
このように、本実施例の充電回路100によれば、放電用ダイオード40に並列に直列接続された3つのDMOS60,64,104を設けることで、バックアップコンデンサ28の充電時には回路出力の低飽和化を図ることが可能であり、また、その放電時にはバックアップコンデンサ28の充電のために設けられたエアバッグASIC102内のDMOS60,64,104等の素子への電流逆流を確実に防止することが可能となっている。
【0057】
尚、上記第2の実施例においては、DMOS60,64,104が特許請求の範囲に記載した「複数のDMOSトランジスタ」に、DMOS64,104が特許請求の範囲に記載した「充放電制御用トランジスタ」に、それぞれ相当している。
【0058】
ところで、上記第2の実施例においては、放電用ダイオード40に並列に直列接続された3つのDMOS60,64,104を設けることとしているが、本発明はこれに限定されるものではなく、4つ以上のDMOSを設ける構成に適用することも可能である。
【0059】
次に、上記図1及び図2と共に、図3を参照して、本発明の第3実施例について説明する。
【0060】
上記した第2実施例では、定電流回路42により生成された定電流I2の一部が、DMOS64,104を駆動するための電流I3´としてDMOS64の上流側から抵抗66側へ、また、DMOS104の上流側から抵抗106側へ流通する。この場合、バックアップコンデンサ28の充電時に、定電流回路42側からエアバッグASIC102の端子38及びバックアップコンデンサ28の+電極側へ流れる電流I4は、定電流回路42の生成した定電流I2から2・I3´だけ減算された値となる(I4=I2−2・I3´)。このため、バックアップコンデンサ28の充電時における充電電流に2・I3´分の誤差が生じ、それに起因して、バックアップコンデンサ28を適切に充電できず、その容量判定の精度が低下する等の不都合が生ずる。
【0061】
これに対して、本実施例においては、バックアップコンデンサ28の充電時に、DMOS64,104をオン駆動するための駆動電流I3´を補う電流を生成することにより、定電流回路の生成する定電流I2を、誤差を生じさせることなく充電電流としてバックアップコンデンサ28に供給することとしている。
【0062】
図3は、本実施例の充電回路200を備えるシステムの構成図を示す。尚、図3において、上記図1及び図2に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図3に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグASIC202を備えている。エアバッグASIC202は、昇圧回路30の出力端子34に接続する端子36、及び、バックアップコンデンサ28の+電極に接続する端子38を有している。また、エアバッグASIC202は、端子36に接続する定電流回路204を内蔵している。
【0063】
定電流回路204は、バックアップコンデンサ28の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ28の充電が行われる際に端子36から端子38へ向けて定電流を流通させるための回路である。定電流回路204は、端子36に一端が接続される抵抗44及び抵抗46を有している。また、定電流回路204は、カレントミラー回路206を有している。
【0064】
カレントミラー回路206は、2つのpnpトランジスタ208,210により構成されている。両pnpトランジスタ208,210は、互いに同一形状を有し、同一のエミッタ面積を有している。pnpトランジスタ208,210のエミッタは共に、抵抗44,46の一端および端子36に接続されている。pnpトランジスタ208,210のベースは、互いに接続されている。pnpトランジスタ208のコレクタは、抵抗46の他端および電流ミラーアンプ58の反転入力端子に接続されている。また、pnpトランジスタ210のコレクタは、ベースに接続されていると共に、npnトランジスタ212のコレクタに接続されている。尚、抵抗46の両端に作用させる電圧(電圧降下量)は、カレントミラー回路204のpnpトランジスタ208が飽和しないようにその飽和電圧以上に設定される。
【0065】
npnトランジスタ212のベースは、npnトランジスタ68,108のベース及び抵抗74に接続されている。また、npnトランジスタ212のエミッタは、npnトランジスタ68,108のエミッタおよび抵抗70に接続されている。npnトランジスタ212は、npnトランジスタ68,108のエミッタ面積にそのnpnトランジスタ68,108の数“2”を乗じて得たエミッタ面積を有している。このため、npnトランジスタ212の飽和電流は、npnトランジスタ68,108の飽和電流の2倍となる。
【0066】
上記の構成において、充電制御回路62がロー信号を出力する場合は、nMOS72がオフ状態となるので、npnトランジスタ68のコレクタ・エミッタ間及びnpnトランジスタ108のコレクタ・エミッタ間に共に電流が流通しないと共に、npnトランジスタ212のコレクタ・エミッタ間にも電流が流通しない。この場合、DMOS64,104のゲートに現れる電圧は比較的大きいため、pチャネル型のDMOS64,104が共に駆動されず、そのドレインからソースへの電流の流通は禁止されると共に、カレントミラー回路206のpnpトランジスタ210のコレクタ・エミッタ間に電流が流通しないため、pnpトランジスタ208のコレクタ・エミッタ間にも電流は流通しない。
【0067】
一方、充電制御回路62がハイ信号を出力する場合は、nMOS72がオン状態となるので、npnトランジスタ68,108のコレクタ・エミッタ間にそれぞれ(V3−VF)/R4に応じた電流I3´が流れ、また、npnトランジスタ212のコレクタ・エミッタ間に電流2・I3´が流れ、そのコレクタ・エミッタ間がすべて導通する。この場合には、DMOS64,104のゲートへの入力電圧が共にほぼゼロであるので、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容されると共に、カレントミラー回路206のpnpトランジスタ208のコレクタからエミッタへ向けて電流が流通する。
【0068】
カレントミラー回路206において、pnpトランジスタ208のコレクタからエミッタへ向けて流れる電流は、npnトランジスタ212のコレクタ・エミッタ間に流れる電流2・I3´と同一である。また、pnpトランジスタ208のコレクタからエミッタへ向けて流れた電流は、抵抗46の他端およびDMOS60のドレイン側に供給される。従って、本実施例において、バックアップコンデンサ28の充電時、定電流回路204は、抵抗44,46,54およびアンプ56,58並びにnpnトランジスタ50等により生成される定電流I2に、カレントミラー回路206により生成される2・I3´を加えた電流を抵抗46側からDMOS64,104側へ向けて供給する。
【0069】
バックアップコンデンサ28の充電時、抵抗46側からDMOS64,104側へ供給された電流(=I2+2・I3´)の一部は、DMOS64をオン駆動する際に必要な電流I3´として抵抗66及びnpnトランジスタ68側へ流れると共に、DMOS104をオン駆動する際に必要な電流I3´として抵抗106及びnpnトランジスタ108側へ流れる。この際、バックアップコンデンサ28の充電時、抵抗46側からDMOS64,104側へ供給された電流(=I2+2・I3´)のうち実際にバックアップコンデンサ28側へ流れる電流は、定電流回路204の生成する定電流I2となる。
【0070】
すなわち、本実施例においては、バックアップコンデンサ28の充電時、DMOS64をオン駆動するうえで消費される電流I3´とDMOS104をオン駆動するうえで消費される電流I3´とを合算した電流2・I3´と同等の電流がカレントミラー回路206により生成され、充電電流として補填される。この場合、DMOS64,104の駆動電流I3´が消費されるとしても、定電流回路204側から端子38及びバックアップコンデンサ28側へ流れる電流I4は、定電流回路204の抵抗44,46,54等により生成される定電流I2である。
【0071】
このように、本実施例の充電回路200によれば、バックアップコンデンサ28の充電時に、DMOS64,104をオン駆動するうえで消費される駆動電流I3´分を補填する電流を生成することにより充電電流を補完するので、定電流回路204の抵抗44,46,54等により生成される定電流I2を、誤差を生じさせることなく充電電流としてバックアップコンデンサ28に供給することができる。この場合、バックアップコンデンサ28の充電電流I4にDMOS64,104の駆動電流2・I3´による誤差が生ずるのは防止され、これにより、バックアップコンデンサ28の充電を適切に行うことができ、その容量判定の精度向上を図ることが可能となっている。
【0072】
尚、上記第3の実施例においては、カレントミラー回路206が特許請求の範囲に記載した「補完回路」に相当している。
【0073】
ところで、上記第3の実施例においては、バックアップコンデンサ28の充電制御のために設けられた2つのDMOS64,104に対応して、カレントミラー回路206に接続するnpnトランジスタ212のエミッタ面積を、DMOS64,104に接続するnpnトランジスタ68,108のエミッタ面積の2倍に設定することとしているが、一般に、バックアップコンデンサ28の充電制御のためにn個のDMOSが設けられる構成においては、カレントミラー回路206に接続するnpnトランジスタ212のエミッタ面積を、各DMOSに接続するnpnトランジスタのエミッタ面積のn倍に設定することとすればよい。かかる構成によれば、カレントミラー回路206に接続するnpnトランジスタ212のエミッタ面積を、バックアップコンデンサ28の充電制御のために設けられるDMOSの数に応じた増減することにより、バックアップコンデンサ28の充電電流について定電流性を向上させることが可能となる。
【0074】
次に、上記図1及び図2と共に、図4を参照して、本発明の第4実施例について説明する。
【0075】
上記した第3実施例では、バックアップコンデンサ28の充電時に、定電流回路の生成する定電流I2を、誤差を生じさせることなく充電電流としてバックアップコンデンサ28に供給すべく、DMOS64,104をオン駆動するための駆動電流I3´を補う電流を生成するカレントミラー回路206およびnpnトランジスタ212を設けることとしている。
【0076】
これに対して、本実施例においては、カレントミラー回路206およびnpnトランジスタ212を用いてDMOS64,104をオン駆動するための駆動電流I3´を補う電流を生成することなく、定電流回路の生成する定電流I2を、誤差を生じさせることなく充電電流としてバックアップコンデンサ28に供給することとしている。
【0077】
図4は、本実施例の充電回路300を備えるシステムの構成図を示す。尚、図4において、上記図1及び図2に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図4に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグASIC302を備えている。エアバッグASIC302は、昇圧回路30の出力端子34に接続する端子36、及び、バックアップコンデンサ28の+電極に接続する端子38を有している。
【0078】
エアバッグASIC302の端子36には、pチャネル型のDMOSトランジスタ304のドレイン、及び、抵抗306の一端が接続されている。DMOS304のゲートは、抵抗306の他端に接続されている。DMOS304のゲート及び抵抗306の他端には、上記したnpnトランジスタ68のコレクタが接続されている。抵抗306の抵抗値は、npnトランジスタ68のエミッタに接続する抵抗70の抵抗値R4に比してかなり大きく設定されている。
【0079】
DMOS304のソースには、pチャネル型のDMOSトランジスタ308のドレイン、及び、抵抗310の一端が接続されている。DMOS308のゲートは、抵抗310の他端に接続されている。DMOS308のゲート及び抵抗310の他端には、上記したnpnトランジスタ108のコレクタが接続されている。抵抗310の抵抗値は、抵抗306のものと同程度にnpnトランジスタ108のエミッタに接続する抵抗70の抵抗値R4に比してかなり大きく設定されている。
【0080】
エアバッグASIC302は、DMOS308のソースに接続する定電流回路312を内蔵している。定電流回路312は、バックアップコンデンサ28の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ28の充電が行われる際にDMOS308のソースから端子38へ向けて定電流を流通させるための回路である。定電流回路312は、DMOS308のソースに一端が接続される抵抗(抵抗値R2)314および抵抗(抵抗値R3)316を有している。
【0081】
抵抗314の他端には、抵抗48を介してnpnトランジスタ50のコレクタが接続されていると共に、電流ミラーアンプ58の非反転入力端子が接続されている。また、抵抗316の他端には、電流ミラーアンプ58の反転入力端子が接続されていると共に、pチャネル型のDMOSトランジスタ318のドレインが接続されている。DMOS318のゲートには、電流ミラーアンプ58の出力端子が接続されている。電流ミラーアンプ58は、抵抗314の両端に作用する電圧V1と抵抗316の両端に作用する電圧V2との差圧に応じた電圧をDMOS318のゲートに供給する。DMOS318は、電流ミラーアンプ58の作動により抵抗316の両端に作用する電圧V2が抵抗314の両端に作用する電圧V1に等しくなるようにオン・オフ制御される。
【0082】
上記の構成において、充電制御回路62がロー信号を出力する場合は、nMOS72がオフ状態となるので、npnトランジスタ68のコレクタ・エミッタ間に電流が流通しないと共に、npnトランジスタ108のコレクタ・エミッタ間に電流が流通しない。この場合、端子36側から抵抗306を介してnpnトランジスタ68側へ向けて電流が流通しないので、DMOS304のゲートに現れる電圧は比較的大きく、また、DMOS304のソース側から抵抗310を介してnpnトランジスタ108側へ向けて電流が流通しないので、DMOS308のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、pチャネル型のDMOS304,308が共に駆動されず、そのドレインからソースへの電流の流通は禁止される。
【0083】
一方、充電制御回路62がハイ信号を出力する場合は、nMOS72がオン状態となるので、npnトランジスタ68,108のベースに電圧V3側からの電流が供給されることにより、npnトランジスタ68のコレクタ側からエミッタ側へ向けて、また、npnトランジスタ108のコレクタ側からエミッタ側へ向けて、それぞれ(V3−VF)/R4に応じた電流I3´が流れ、npnトランジスタ68,108のコレクタ・エミッタ間が共に導通する。この場合には、npnトランジスタ68,108のコレクタにそれぞれ抵抗306,310と抵抗70との抵抗比に応じた電圧が現れる。抵抗306,310の抵抗値は共に、抵抗70のものに比してかなり大きい。従って、nMOS72のオン時においては、DMOS304,308のゲートへの入力電圧が共にほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【0084】
スイッチ24がオンとなり、昇圧回路30の作動により出力端子34にバッテリ電圧を昇圧した昇圧電圧が現れている状況下においてnMOS72がオン状態となり、DMOS304,308のドレインからソースへ向けて電流が流通すると、DMOS308のソースから抵抗314を介して抵抗54側へ向けて電流I1が流通する。この電流I1は、アンプ56の非反転入力端子に供給される基準電圧V0と抵抗54の抵抗値R1とにより定まる定電流となる。この際、抵抗314の両端に作用する電圧V1は定電圧となる。
【0085】
上記の如く、抵抗316の両端に作用する電圧V2は、抵抗314の両端に作用する電圧V1と等しくなるように制御される。抵抗316は一定の抵抗値R3を有する。従って、抵抗316を昇圧回路30の出力端子34側からバックアップコンデンサ28側へ向けて流れる電流I2は、上記した(1)式に示す如く定電流となる。すなわち、定電流回路312は、DMOS308のソース側から端子38を介してバックアップコンデンサ28へ向けて定電流I2を流通させる機能を有している。
【0086】
本実施例において、充電制御回路62のハイ出力によりDMOS304,308がオンされる際、すなわち、バックアップコンデンサ28の充電が行われる際には、昇圧回路30の出力端子34から、DMOS304,308をオン駆動するのに必要な各駆動電流I3´、定電流I2を生成するのに必要な定電流I1、及び、DMOS304,308のソース・ドレイン間を流通し、バックアップコンデンサ28側へ流れる定電流I2が、それぞれ供給される。この場合、バックアップコンデンサ28の充電電流I4にDMOS304,308の駆動電流2・I3´による誤差が生ずることはなく、バックアップコンデンサ28の充電を適切に行うことが可能となっている。
【0087】
すなわち、本実施例において、DMOS304,308は、互いに直列接続された状態で、昇圧回路30の出力端子34と定電流回路312との間に介挿される。かかる構成においては、定電流回路312により生成された定電流I2の一部がDMOS304,308をオン駆動するための電流として流通することはない。このため、本実施例の充電回路300においては、上記した第3実施例の構成と異なり、DMOS304,308をオン駆動するのに必要な電流I3´を補填する電流を生成する必要はなく、第3実施例におけるカレントミラー回路206及びnpnトランジスタ212を設けることは不要となっている。
【0088】
尚、本実施例の充電回路300においては、昇圧回路30の出力とバックアップコンデンサ28との間の充電経路に、放電用ダイオード40に並列に、直列接続する3つのpチャネル型のDMOS304,308,318が設けられる。このため、バックアップコンデンサ28の充電時には回路出力の低飽和化を図ることが可能であり、また、その放電時にはバックアップコンデンサ28の充電のために設けられたエアバッグASIC302内のDMOS304,308,318等の素子への電流逆流を確実に防止することが可能となっている。
【0089】
尚、上記第4の実施例においては、DMOS304,308が特許請求の範囲に記載した「充放電制御用トランジスタ」に、DMOS318が特許請求の範囲に記載した「定電流生成用トランジスタ」に、それぞれ相当している。
【0090】
次に、上記図1、図2、及び図4と共に、図5を参照して、本発明の第5実施例について説明する。
【0091】
図5は、本実施例の充電回路400を備えるシステムの構成図を示す。尚、図5において、上記図1、図2、及び図4に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図5に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグASIC402を備えている。エアバッグASIC402は、昇圧回路30の出力端子34に接続する端子36、及び、バックアップコンデンサ28の+電極に接続する端子38を有している。
【0092】
エアバッグASIC402の端子36には、pチャネル型のDMOSトランジスタ304のドレイン、及び、抵抗306の一端が接続されている。DMOS304のソースには、定電流回路404が接続されている。定電流回路404は、バックアップコンデンサ28の容量抜け等の故障を精度よく検出すべく、バックアップコンデンサ28の充電が行われる際にDMOS304のソースから端子38へ向けて定電流を流通させるための回路である。定電流回路404は、pチャネル型のDMOSトランジスタ406とpチャネル型のDMOSトランジスタ408とにより構成されたカレントミラー回路を有している。
【0093】
DMOS406のドレイン及びDMOS408のドレインは共に、DMOS304のソースに接続されている。DMOS406,408のゲートは、互いに接続されている。DMOS406のソースは、端子38に接続されている。また、DMOS408のソースは、そのゲートに接続されていると共に、npnトランジスタ50のコレクタに接続されている。DMOS406は、DMOS408のゲートサイズに比べてそのn倍のゲートサイズを有している。
【0094】
DMOS304のソースには、また、抵抗410の一端が接続されている。抵抗410の他端は、pチャネル型のDMOS412のゲートに接続されていると共に、npnトランジスタ414のコレクタに接続されている。DMOS412のドレインは、DMOS304のソース、DMOS406のドレイン、DMOS408のドレイン、及び抵抗410の一端に接続されている。また、DMOS412のソースは、DMOS406,408のゲートに接続されている。
【0095】
npnトランジスタ414のベースには、npnトラジスタ68と同様に、抵抗74を介して電圧V3が供給されている。npnトランジスタ414のエミッタは、抵抗416を介してnチャネル型MOS418のドレインに接続されている。nMOS418のソースは接地されている。nMOS418のゲートは、インバータ420を介して上記した充電制御回路62に接続されている。nMOS418は、nMOS72とは逆相に、充電制御回路62からハイ信号が入力される場合にオフ状態となり、ロー信号が入力される場合にオン状態となる。
【0096】
上記の構成において、充電制御回路62がロー信号を出力する場合は、nMOS72がオフ状態となるので、npnトランジスタ68のコレクタ・エミッタ間に電流が流通しない。この場合、端子36側から抵抗306を介してnpnトランジスタ68側へ向けて電流が流通しないので、DMOS304のゲートに現れる電圧は比較的大きい。このため、かかる状況下においては、pチャネル型のDMOS304が駆動されず、そのドレインからソースへの電流の流通は禁止される。
【0097】
また、充電制御回路62がロー信号を出力する場合は、nMOS418がオン状態となるので、npnトランジスタ414のコレクタ・エミッタ間に電流が流れ、そのコレクタ・エミッタ間が導通する。この場合には、DMOS412のゲートへの入力電圧がほぼゼロであるので、そのソース・ドレイン間が導通し、DMOS406のドレインとゲートとが同電位となる。このため、かかる場合は、pチャネル型のDMOS406が駆動されず、そのドレインからソースへの電流の流通は禁止される。
【0098】
一方、充電制御回路62がハイ信号を出力する場合は、nMOS72がオン状態となるので、npnトランジスタ68のベースに電圧V3側からの電流が供給されることにより、npnトランジスタ68のコレクタ側からエミッタ側へ向けて電流I3(≒(V3−VF)/R4)が流れ、npnトランジスタ68のコレクタ・エミッタ間が導通する。この場合には、npnトランジスタ68のコレクタに抵抗306と抵抗70との抵抗比に応じた電圧が現れる。抵抗306の抵抗値は共に、抵抗70のものに比してかなり大きい。従って、nMOS72のオン時においては、DMOS304のゲートへの入力電圧が共にほぼゼロであり、そのソース・ドレイン間が導通し、ドレインからソースへの電流の流通が許容される。
【0099】
また、充電制御回路62がハイ信号を出力する場合は、nMOS418がオフ状態となるので、npnトランジスタ414のコレクタ・エミッタ間に電流が流通しない。この場合、DMOS412のゲートに現れる電圧は比較的大きいため、pチャネル型のDMOS412のソース・ドレイン間が導通することはなく、DMOS406のドレインとゲートとが同電位となることは回避される。このため、かかる場合は、pチャネル型のDMOS406が駆動され、そのソース・ドレイン間が導通し、そのドレインからソースへの電流の流通が許容される。
【0100】
スイッチ24がオンとなり、昇圧回路30の作動により出力端子34にバッテリ電圧を昇圧した昇圧電圧が現れている状況下においてnMOS72がオン状態となり、DMOS304のドレインからソースへ向けて電流が流通すると、そのソースからDMOS408へ向けて、アンプ56の非反転入力端子に供給される基準電圧V0と抵抗54の抵抗値R1とにより定まる定電流I1が流通し、DMOS408のソース・ドレイン間に電流I1が流通する。
【0101】
DMOS408とDMOS406とはカレントミラー回路を構成している。また、上記の如く、DMOS406は、DMOS408のゲートサイズのn倍のゲートサイズを有している。このため、本実施例においては、DMOS408のソース・ドレイン間に流れる電流が定電流I1であると、DMOS406のソース・ドレイン間に流れる電流は、その定電流I1に“n”を乗じて得た定電流I2(=n・I1)となる。すなわち、定電流回路404は、DMOS406と408とにより構成されたカレントミラー回路の機能により、DMOS304のソース側から端子38を介してバックアップコンデンサ28へ向けて定電流I2を流通させる機能を有している。
【0102】
本実施例において、充電制御回路62のハイ出力によりDMOS304がオンされる際、すなわち、バックアップコンデンサ28の充電が行われる際には、昇圧回路30の出力端子34から、DMOS304をオン駆動するのに必要な駆動電流I3、定電流I2を生成するのに必要な定電流I1、及び、DMOS304のソース・ドレイン間を流通し、バックアップコンデンサ28側へ流れる定電流I2(=n・I1)が、それぞれ供給される。この場合、バックアップコンデンサ28の充電電流I4にDMOS304の駆動電流I3による誤差が生ずることはなく、バックアップコンデンサ28の充電を適切に行うことが可能となっている。
【0103】
すなわち、本実施例において、DMOS304は、昇圧回路30の出力端子34と定電流回路404との間に介挿されている。かかる構成においては、DMOS304が定電流回路とバックアップコンデンサ28との間に介挿される構成と異なり、定電流回路404により生成された定電流I2の一部がDMOS304をオン駆動するための電流として流通することはない。このため、本実施例の充電回路400においては、DMOS304が定電流回路とバックアップコンデンサ28との間に介挿される構成と異なり、DMOS304をオン駆動するのに必要な電流I3を補填する電流を生成する回路は不要となっている。
【0104】
また、本実施例において、定電流回路404は、DMOS406と408とにより構成されたカレントミラー回路を有している。かかる構成においては、バックアップコンデンサ28の充電電流として定電流を生成するうえで、第1〜第4実施例の構成の如き電流ミラーアンプ58や抵抗44,46等の素子は不要である。このため、本実施例によれば、定電流回路404の専有面積を小さく抑制することができると共に、バックアップコンデンサ28の充電電流として定電流を生成する回路を簡素な構成で実現することが可能となっている。
【0105】
尚、本実施例の充電回路400においては、昇圧回路30の出力とバックアップコンデンサ28との間の充電経路に、放電用ダイオード40に並列に、直列接続する2つのpチャネル型のDMOS304,406が設けられる。このため、バックアップコンデンサ28の充電時には回路出力の低飽和化を図ることが可能であり、また、その放電時にはバックアップコンデンサ28の充電のために設けられたエアバッグASIC402内のDMOS304,406等の素子への電流逆流を確実に防止することが可能となっている。
【0106】
尚、上記第5の実施例においては、DMOS406が特許請求の範囲に記載した「定電流生成用トランジスタ」に相当している。
【0107】
次に、上記図1及び図2と共に、図6を参照して、本発明の第6実施例について説明する。
【0108】
上記した第2実施例では、昇圧回路30の出力とバックアップコンデンサ28との間の充電経路に、放電用ダイオード40に並列に、直列接続する3つのpチャネル型のDMOS60,64,104が設けられている。かかる構成においては、バックアップコンデンサ28の充電時、それらのDMOS60,64,104のオン抵抗はそれぞれ十分に小さいが、全体としてのオン抵抗はDMOS60,64,104の段数の増加に伴って増加する。全体としてのオン抵抗が増加すると、電圧降下量が大きくなり、充電電流の飽和特性が悪化し、バックアップコンデンサ28を所望の電圧まで十分に充電することができなくなる。
【0109】
一方、かかる不都合を回避するうえでは、各DMOS60,64,104の素子面積を拡大することにより、直列接続する3つのDMOS60,64,104の全体としてのオン抵抗を減少させることが考えられる。しかしながら、かかる手法では、各DMOS60,64,104の素子面積の拡大に伴って半導体装置のチップサイズが大きくなり、製造コストの上昇等の不都合が生じてしまう。特に、直列接続するDMOSの段数が増加するほど、その傾向は顕著になる。
【0110】
そこで、本実施例のシステムにおいては、互いに直列接続するDMOSのサイズアップを図ることなく、オン抵抗の増大に起因する充電電流の飽和特性の悪化を抑制することとしている。
【0111】
図6は、本実施例の充電回路500を備えるシステムの構成図を示す。尚、図6において、上記図1及び図2に示す構成部分と同一の部分については、同一の符号を付してその説明を省略または簡略する。図6に示す如く、本実施例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグASIC502を備えている。エアバッグASIC502は、端子36に接続する定電流回路42を内蔵し、また、DMOS60,64,104を有している。
【0112】
DMOS64のドレインとDMOS104のソースとの間には、バイパスダイオード504が介挿されている。バイパスダイオード504は、DMOS64のドレイン側からDMOS104のソース側への電流の流通を順方向とするダイオードであり、両DMOS64,104に並列に接続して設けられている。バイパスダイオード504は、順方向電圧が所定のしきい値電圧VFを超える場合に順方向電流の流通を許容する。
【0113】
図7は、本実施例の充電回路500において充電電流の飽和特性を説明するための図を示す。尚、図7においては、▲1▼所望の飽和特性を破線で、▲2▼DMOS64,104に並列にバイパスダイオード504が設けられていない構成での飽和特性を一点鎖線で、▲3▼DMOS60とバイパスダイオード504とが直列接続された構成のみでの飽和特性を二点鎖線で、また、▲3▼本実施例の構成での飽和特性を実線で、それぞれ示す。
【0114】
DMOS64,104に並列にバイパスダイオード504が設けられていない構成では、充電回路の飽和電圧は、DMOS60,64,104の各オン抵抗を合算した全体としてのオン抵抗とバックアップコンデンサ28へ流れる充電電流との関係に応じた値となる(図7に一点鎖線で示す▲2▼の状態)。この場合、飽和電圧は、充電電流が何れの値であっても、3つのDMOS60,64,104の各オン抵抗のすべてが関係した電圧値となる。このため、かかる構成では、充電電流の所定変化に対する飽和電圧の変化度合いが所望の特性のものに比べて大きく、充電電流が大きいほど飽和電圧が所望の特性(図7に破線で示す▲1▼の状態)から大きく離間してしまう。
【0115】
これに対して、本実施例の如くバイパスダイオード504が設けられている構成においては、充電回路500の飽和電圧は、3つのDMOS60,64,104の全体としてのオン抵抗と充電電流との関係に応じた値(図7に一点鎖線で示す▲2▼の状態)、及び、DMOS60のオン抵抗と充電電流との関係に応じた電圧値とバイパスダイオード504の順方向しきい値電圧VFとを合算した値(図7に二点鎖線で示す▲3▼の状態)の何れかの値となる(図7に実線で示す▲4▼の状態)。
【0116】
具体的には、充電回路500の飽和電圧は、バックアップコンデンサ28の充電制御のために設けられたDMOS64のドレイン電位とDMOS104のソース電位との差圧(すなわち、DMOS64,104の電圧降下量)がバイパスダイオード504の順方向しきい値電圧VF以下である場合には、両電圧値のうちより小さな、3つのDMOS60,64,104の全体としてのオン抵抗と充電電流との関係に応じた値となる。一方、DMOS64,104の電圧降下量がバイパスダイオード504の順方向しきい値電圧VFを超える場合には、両電圧値のうちより小さな、DMOS60のオン抵抗と充電電流との関係に応じた電圧値とバイパスダイオード504の順方向しきい値電圧VFとを合算した値となる。
【0117】
かかる構成において、充電電流は、DMOS64,104のオン抵抗と充電電流とで定まる電圧降下量がバイパスダイオード504の順方向しきい値電圧VF以下である際にはDMOS64,104側を流れ、一方、DMOS64,104の電圧降下量がバイパスダイオード504の順方向しきい値電圧VFを超える際にはバイパスダイオード504側を流れる。この場合には、DMOS64,104に並列にバイパスダイオード504が設けられていない構成に比して、バックアップコンデンサ28の充電時に充電電流がバックアップコンデンサ28側へ流れ易くなる。
【0118】
従って、本実施例の充電回路500によれば、DMOS64,104に並列にバイパスダイオード504を設けることで、複数のDMOS60,64,104が直列に接続されることに起因して全体としてのオン抵抗が増大する場合にも、各DMOS60,64,104のサイズアップを図ることなく、それに伴う充電電流の飽和特性の悪化を抑制することが可能となっている。このため、本実施例の充電回路500においては、バックアップコンデンサ28の充電を所望の電圧まで更に十分に行うことが可能となっている。
【0119】
ところで、上記第6の実施例においては、バイパスダイオード504をバックアップコンデンサ28の充電制御のために設けられた2つのDMOS64,104に並列に接続することにより上記した効果を実現することとしているが、かかる効果は、バックアップコンデンサ28の充電制御のために設けられたDMOSの段数が増大するほどより一層顕著に現われることとなる。
【0120】
また、上記第6の実施例においては、DMOS64のドレインとDMOS104のソースとの間には、両DMOS64,104に並列に接続されるバイパスダイオード504が介挿されるが、バイパスダイオード504に代えて、トランジスタを介挿することとしてもよい。
【0121】
すなわち、図8は、本実施例の変形例である充電回路600を備えるシステムの構成図を示す。本変形例において、エアバッグ装置は、スクイブの通電制御を行う点火用スイッチング素子を内蔵するエアバッグASIC602を備えている。エアバッグASIC602は、端子36に接続する定電流回路42を内蔵し、また、DMOS60,64,104を有している。
【0122】
DMOS64のドレインとDMOS104のソースとの間には、npnトランジスタ604が介挿されている。npnトランジスタ604のコレクタ及びベースは、DMOS64のドレインに接続されている。また、npnトランジスタ604のエミッタは、DMOS104のソースに接続されている。npnトランジスタ604においては、ベース・エミッタ間電圧が所定のしきい値電圧VFを超える場合にベース電流の流通が許容される。
【0123】
すなわち、本変形例においては、npnトランジスタ604のベース・エミッタ間に、DMOS64のドレイン側からDMOS104のソース側への電流の流通を順方向とするダイオードが形成される。この場合、このダイオードは、上記第6の実施例におけるバイパスダイオード504と同等の機能を有する。従って、本変形例においても、DMOS64,104に並列にnpnトランジスタ604のベース・エミッタ間ダイオードを設けることで、上記第6実施例の構成と同等の効果を得ることが可能となる。
【0124】
尚、かかる変形例においては、DMOS64のドレインとDMOS104のソースとの間にnpnトランジスタ604を介挿し、そのベース・エミッタ間ダイオードを用いることにより上記した効果を実現することとしているが、pnpトランジスタやpn接合を用いた構成により上記した効果を実現することとしてもよい。
【発明の効果】
上述の如く、本発明によれば、放電用のダイオードに並列に直列接続された複数のDMOSトランジスタを設けることで、充電時には回路出力の低飽和化を図りつつ、放電時には充電用の素子側への電流逆流を確実に防止することができる。
【0125】
また、本発明によれば、充放電制御用トランジスタをオン駆動するうえで必要な駆動電流分を補完するので、定電流回路からコンデンサへ供給される充電電流に、充放電制御用トランジスタの駆動電流による誤差が生ずるのを防止することができる。
【0127】
また、請求項2記載の発明によれば、充電時に充電電流が充放電制御用トランジスタをバイパスしてコンデンサ側へ流れ易くなるので、複数のDMOSトランジスタ全体におけるオン抵抗の増大に起因する充電電流の飽和特性の悪化を抑制することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例である充電回路を備えるシステムの構成図である。
【図2】本発明の第2実施例である充電回路を備えるシステムの構成図である。
【図3】本発明の第3実施例である充電回路を備えるシステムの構成図である。
【図4】本発明の第4実施例である充電回路を備えるシステムの構成図である。
【図5】本発明の第5実施例である充電回路を備えるシステムの構成図である。
【図6】本発明の第6実施例である充電回路を備えるシステムの構成図である。
【図7】本実施例の充電回路において充電電流の飽和特性を説明するための図である。
【図8】本実施例の変形例である充電回路を備えるシステムの構成図である。
【符号の説明】
20,200,300,400,500,600 充電回路
22 バッテリ
28 バックアップコンデンサ
30 昇圧回路
34 出力端子
40 放電用ダイオード
42,204,312,404 定電流回路
60,64,104,304,308,318,406 DMOS
504 バイパスダイオード
604 npnトランジスタ
Claims (4)
- 所定の端子に現れる電圧を充電すると共に、充電した電圧を所定の放電用ダイオードを介して前記所定の端子へ向けて放電するコンデンサを備える充電回路であって、
前記所定の端子と前記コンデンサとの間の前記所定の放電用ダイオードと並列に設けられた充電経路に、直列接続された複数の、少なくとも前記コンデンサの充電時にオンされるDMOSトランジスタを含むDMOSトランジスタを設けると共に、直列接続された複数の、前記コンデンサから前記所定端子への電流の流通を許容する寄生ダイオードを設け、かつ、
前記コンデンサの充電時に前記所定の端子から該コンデンサへ定電流を流通させる定電流回路を備え、
前記複数のDMOSトランジスタのうち少なくとも一のトランジスタは、前記定電流回路と前記コンデンサとの間に介挿される、前記コンデンサの充電時にはオンされ、該コンデンサの放電時にはオフされる充放電制御用トランジスタであり、
前記定電流回路は、前記コンデンサの充電時において前記充放電制御用トランジスタをオン駆動する際に、流通させるべき定電流から減じられる駆動電流分を補完する補完回路を有することを特徴とする充電回路。 - 前記充放電制御用トランジスタに並列に、前記所定の端子から前記コンデンサへ向けて該充放電制御用トランジスタをバイパスした電流を流通させるバイパスダイオードを設けたことを特徴とする請求項1記載の充電回路。
- 前記複数のDMOSトランジスタのうち他のトランジスタは、前記定電流回路から定電流が生成されるようにオン・オフ制御される定電流生成用トランジスタであることを特徴とする請求項1又は2記載の充電回路。
- 前記DMOSトランジスタは、pチャネル型DMOSトランジスタであることを特徴とする請求項1乃至3の何れか一項記載の充電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177449A JP4223741B2 (ja) | 2002-06-18 | 2002-06-18 | 充電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002177449A JP4223741B2 (ja) | 2002-06-18 | 2002-06-18 | 充電回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004023926A JP2004023926A (ja) | 2004-01-22 |
JP4223741B2 true JP4223741B2 (ja) | 2009-02-12 |
Family
ID=31175481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002177449A Expired - Fee Related JP4223741B2 (ja) | 2002-06-18 | 2002-06-18 | 充電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4223741B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108367724A (zh) * | 2015-12-22 | 2018-08-03 | 罗伯特·博世有限公司 | 利用诊断法的分立式蓄能器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120055727A1 (en) | 2009-05-13 | 2012-03-08 | Toyota Jidosha Kabushiki Kaisha | Power converting apparatus for vehicle and vehicle including same |
CN105027378B (zh) * | 2012-11-08 | 2017-05-24 | 新电元工业株式会社 | 内燃机控制电路以及内燃机控制方法 |
-
2002
- 2002-06-18 JP JP2002177449A patent/JP4223741B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108367724A (zh) * | 2015-12-22 | 2018-08-03 | 罗伯特·博世有限公司 | 利用诊断法的分立式蓄能器 |
Also Published As
Publication number | Publication date |
---|---|
JP2004023926A (ja) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5942902B2 (ja) | エアバッグ装置 | |
JP5067786B2 (ja) | 電力用半導体装置 | |
US11208067B2 (en) | Airbag control device and semiconductor device | |
US5596497A (en) | Control circuit for vehicle safety device | |
JP3913321B2 (ja) | エア・バッグ拡張システム用限流制御装置 | |
US20050200202A1 (en) | Power supply apparatus for vehicles | |
JPH0781515A (ja) | 車両用乗員保護装置 | |
US20050225925A1 (en) | Low cost squib driver for airbag application | |
KR100211188B1 (ko) | 반도체집적회로 | |
US7881037B2 (en) | Vehicle occupant protection apparatus | |
JP4597596B2 (ja) | 車両用電源装置 | |
JP4223741B2 (ja) | 充電回路 | |
KR100446996B1 (ko) | 정밀전류제한회로 | |
JP4381076B2 (ja) | エアバック点火回路及びエアバック点火装置 | |
KR100513081B1 (ko) | 에어백 컨트롤러용 전원 | |
JP3360549B2 (ja) | 起爆素子着火装置 | |
US20050180077A1 (en) | Power supply circuit | |
JP3558108B2 (ja) | 乗員保護装置の駆動回路 | |
JP3830279B2 (ja) | 乗員保護装置などの駆動回路 | |
JP2546194Y2 (ja) | エアバック装置 | |
JP2020202438A (ja) | ハイサイドスイッチ | |
JPH11332131A (ja) | バックアップコンデンサ充電回路 | |
JPH07159470A (ja) | 車両用乗員保護装置 | |
JPH0939724A (ja) | 車両用乗員保護装置 | |
JPH10278726A (ja) | 乗員保護装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |