JPH08272462A - 高精度電流制限回路 - Google Patents
高精度電流制限回路Info
- Publication number
- JPH08272462A JPH08272462A JP8085818A JP8581896A JPH08272462A JP H08272462 A JPH08272462 A JP H08272462A JP 8085818 A JP8085818 A JP 8085818A JP 8581896 A JP8581896 A JP 8581896A JP H08272462 A JPH08272462 A JP H08272462A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- coupled
- source
- limiting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Air Bags (AREA)
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 温度が変化しても高い精度で動作する電流制
限回路を提供する。 【解決手段】 電流制限回路（１０）は、温度係数がゼ
ロの基準電流（２８）を用いる。フィードバック・ルー
プ（１８，２６，２２）が、第１（２２）および第２
（２４）トランジスタのVGSをほぼ等しく維持する。基
準電流は第１トランジスタを流れる電流を設定するの
で、第２トランジスタ内の電流を制限する。第２トラン
ジスタは電力用素子であり、自動車のエアー・バッグに
使用されるスクイッブ起爆装置（３８）に電流を供給す
る。
限回路を提供する。 【解決手段】 電流制限回路（１０）は、温度係数がゼ
ロの基準電流（２８）を用いる。フィードバック・ルー
プ（１８，２６，２２）が、第１（２２）および第２
（２４）トランジスタのVGSをほぼ等しく維持する。基
準電流は第１トランジスタを流れる電流を設定するの
で、第２トランジスタ内の電流を制限する。第２トラン
ジスタは電力用素子であり、自動車のエアー・バッグに
使用されるスクイッブ起爆装置（３８）に電流を供給す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に電流制限
回路に関し、更に特定すれば高精度電流制限回路に関す
るものである。
回路に関し、更に特定すれば高精度電流制限回路に関す
るものである。
【０００２】
【従来の技術】電流制限回路は、回路を通過する電流フ
ロー(current flow)に所定の制限を設定するために、電
子回路設計に一般的に用いられている。一例では、全て
ではないにしても殆どの最新型の自動車はエアー・バッ
グ(air bag)を用いて、衝突という不幸な事象(event)に
おいて乗員(occupant)への衝撃を抑制する。エアー・バ
ッグは、衝突を検出すると発火(fire)する、一般的にス
クイッブ(squib)とよばれている起爆装置(detonation d
evice)によって膨張される。多くの車両は、全乗員を保
護するために、２つ、４つまたはそれ以上のエアー・バ
ッグを有する。通常、エアー・バッグ１つ当たり１台の
スクイッブが設けられ、電流フローによって起動(trigg
er)されると、発火しエアー・バッグを膨張させる。電
流源は主に自動車のバッテリである。
ロー(current flow)に所定の制限を設定するために、電
子回路設計に一般的に用いられている。一例では、全て
ではないにしても殆どの最新型の自動車はエアー・バッ
グ(air bag)を用いて、衝突という不幸な事象(event)に
おいて乗員(occupant)への衝撃を抑制する。エアー・バ
ッグは、衝突を検出すると発火(fire)する、一般的にス
クイッブ(squib)とよばれている起爆装置(detonation d
evice)によって膨張される。多くの車両は、全乗員を保
護するために、２つ、４つまたはそれ以上のエアー・バ
ッグを有する。通常、エアー・バッグ１つ当たり１台の
スクイッブが設けられ、電流フローによって起動(trigg
er)されると、発火しエアー・バッグを膨張させる。電
流源は主に自動車のバッテリである。
【０００３】衝突の際バッテリが不能となった場合のバ
ックアップとして、大きなコンデンサが、例えば２０．
０ボルト程度に充電された状態で維持され、スクイッブ
を発火させるために電流を供給する。スクイッブは抵抗
にばらつきがあり得るので、抵抗の低い１台のスクイッ
ブが、使用可能なコンデンサ電荷(capacitor charge)を
不均衡な程大量に消費してしまい、他の抵抗が高いスク
イッブを発火させるのに十分な量の電荷が残らないとい
う事態が発生する。得られるだけのコンデンサ電荷で全
てのスクイッブの発火を保証するために、電流制限回路
が所定電流を各スクイッブに供給する。こうすれば、１
台のスクイッブが使用可能なコンデンサ電荷の不均衡な
量を消費することはなくなる。
ックアップとして、大きなコンデンサが、例えば２０．
０ボルト程度に充電された状態で維持され、スクイッブ
を発火させるために電流を供給する。スクイッブは抵抗
にばらつきがあり得るので、抵抗の低い１台のスクイッ
ブが、使用可能なコンデンサ電荷(capacitor charge)を
不均衡な程大量に消費してしまい、他の抵抗が高いスク
イッブを発火させるのに十分な量の電荷が残らないとい
う事態が発生する。得られるだけのコンデンサ電荷で全
てのスクイッブの発火を保証するために、電流制限回路
が所定電流を各スクイッブに供給する。こうすれば、１
台のスクイッブが使用可能なコンデンサ電荷の不均衡な
量を消費することはなくなる。
【０００４】
【発明が解決しようとする課題】従来技術の電流制限回
路は、典型的に、受動素子、例えば、金属抵抗を含む
が、これは温度に対して変動する傾向がある。しかしな
がら、温度が変化しても電流制限回路の許容度を高精度
に維持することが望ましい。
路は、典型的に、受動素子、例えば、金属抵抗を含む
が、これは温度に対して変動する傾向がある。しかしな
がら、温度が変化しても電流制限回路の許容度を高精度
に維持することが望ましい。
【０００５】したがって、温度が変化しても高い精度で
動作する電流制限回路が必要とされている。
動作する電流制限回路が必要とされている。
【０００６】
【発明の実施の形態】図１を参照すると、従来の集積回
路プロセスを用いて集積回路（ＩＣ）として製造するの
に適した、電流制限回路１０が示されている。電流制限
回路１０はスクイッブ制御ＩＣの一部ということもあり
得る。電流源トランジスタ１２，１４は、それらのベー
スにおいて１１．３ボルトの基準電位VREFを受ける。ト
ランジスタ１２，１４のエミッタは、１２．０ボルトの
ような正電源電位VCCで動作する電源導体１６に結合さ
れている。トランジスタ１２のコレクタは、ノード２０
において、トランジスタ１８のコレクタに結合されてい
る。トランジスタ２２，２４のゲートもノード２０に結
合されている。トランジスタ１４のコレクタは、トラン
ジスタ２６のコレクタおよびベース、ならびにトランジ
スタ１８のベースに結合され、カレント・ミラー構成を
形成する。トランジスタ１８，２６はＭＯＳ素子とする
こともできる。トランジスタ２６のエミッタおよびトラ
ンジスタ２２のソースは、接地電位で動作する電源導体
３０を基準とする電源２８に結合されている。
路プロセスを用いて集積回路（ＩＣ）として製造するの
に適した、電流制限回路１０が示されている。電流制限
回路１０はスクイッブ制御ＩＣの一部ということもあり
得る。電流源トランジスタ１２，１４は、それらのベー
スにおいて１１．３ボルトの基準電位VREFを受ける。ト
ランジスタ１２，１４のエミッタは、１２．０ボルトの
ような正電源電位VCCで動作する電源導体１６に結合さ
れている。トランジスタ１２のコレクタは、ノード２０
において、トランジスタ１８のコレクタに結合されてい
る。トランジスタ２２，２４のゲートもノード２０に結
合されている。トランジスタ１４のコレクタは、トラン
ジスタ２６のコレクタおよびベース、ならびにトランジ
スタ１８のベースに結合され、カレント・ミラー構成を
形成する。トランジスタ１８，２６はＭＯＳ素子とする
こともできる。トランジスタ２６のエミッタおよびトラ
ンジスタ２２のソースは、接地電位で動作する電源導体
３０を基準とする電源２８に結合されている。
【０００７】電流源２８は、イネーブル(enable)制御信
号によってイネーブルされ、温度係数がゼロの１．０ミ
リアンペア基準電流Ｉ２８を発生する。温度係数がゼロ
の電流源は、例えば、本願でも使用されるU.S. Patent
4,673,867に記載されているように、当技術では既知で
ある。トランジスタ２２，２４の共通ドレインは端子３
４に結合され、一方トランジスタ１８のエミッタとトラ
ンジスタ２４のソースは端子３６に結合されている。あ
るいは、トランジスタ２２のドレインを電源導体１６に
結合してもよい。スクイッブ３８が、端子３６と電源導
体３０との間に結合されている。コンデンサ電荷源(cap
acitor charge source)４０が端子３４に結合されてい
る。
号によってイネーブルされ、温度係数がゼロの１．０ミ
リアンペア基準電流Ｉ２８を発生する。温度係数がゼロ
の電流源は、例えば、本願でも使用されるU.S. Patent
4,673,867に記載されているように、当技術では既知で
ある。トランジスタ２２，２４の共通ドレインは端子３
４に結合され、一方トランジスタ１８のエミッタとトラ
ンジスタ２４のソースは端子３６に結合されている。あ
るいは、トランジスタ２２のドレインを電源導体１６に
結合してもよい。スクイッブ３８が、端子３６と電源導
体３０との間に結合されている。コンデンサ電荷源(cap
acitor charge source)４０が端子３４に結合されてい
る。
【０００８】電流制限回路１０の動作は以下のように進
む。電流源２８がディセーブルされると、トランジスタ
２６に電流が流れなくなる。したがって、電流源トラン
ジスタ１４からの電流がトランジスタ１８のベースに流
れ込み、トランジスタ１８を完全(full)にオンさせ、ノ
ード２０をノード３６の飽和電圧以内に引き込む。結果
的に、トランジスタ２２，２４のゲート−ソース間電圧
(VGS)は、それらのターン・オン・スレシホールド(turn
on threshold)よりも低くなる。電流制限回路１０がデ
ィヤーブルされると、パワー・トランジスタ２４には電
流が流れなくなる。
む。電流源２８がディセーブルされると、トランジスタ
２６に電流が流れなくなる。したがって、電流源トラン
ジスタ１４からの電流がトランジスタ１８のベースに流
れ込み、トランジスタ１８を完全(full)にオンさせ、ノ
ード２０をノード３６の飽和電圧以内に引き込む。結果
的に、トランジスタ２２，２４のゲート−ソース間電圧
(VGS)は、それらのターン・オン・スレシホールド(turn
on threshold)よりも低くなる。電流制限回路１０がデ
ィヤーブルされると、パワー・トランジスタ２４には電
流が流れなくなる。
【０００９】スクイッブ３８を発火するためには、イネ
ーブル制御信号によって電流源２８をイネーブルし、ト
ランジスタ２２，２６からのゼロ温度係数を有する基準
電流を吸い込む(sink)。電流源２８は、トランジスタ２
２を通る電流を決定する。トランジスタ２６のエミッタ
からトランジスタ１８のベース−コレクタ接合部および
トランジスタ２２のゲート−ソース接合部を通じてフィ
ードバック・ループが形成され、トランジスタ２６のエ
ミッタにおける電圧を、トランジスタ１８のエミッタに
おける電圧にほぼ等しくなるように制御する。トランジ
スタ２４の固有ゲート容量(inherent gate capacitanc
e)が、ループに対する補償を行う。トランジスタ２２，
２４は共通ゲート電圧をノード２０において共用するの
で、トランジスタ２２のVGSは、トランジスタ２４のVGS
にほぼ等しくなる。電流源トランジスタ１２，１４は、
それぞれトランジスタ１８，２６を通じて、約１０．０
マイクロアンペアのほぼ等しい電流を導通させる。トラ
ンジスタ２４のサイズはトランジスタ２２のサイズの１
０００倍であるので、トランジスタ２２の１０００倍の
電流を導通させる。電流源２８は、トランジスタ２２を
通る電流、したがって、電流制限トランジスタ２４を通
る電流を約９９０．０ミリアンペアに制限するように動
作する。電流源２８がイネーブル制御信号によってイネ
ーブルされると、トランジスタ２４を流れる電流がスク
イッブ３８を発火し、エアー・バッグ（図示せず）を膨
張させる。温度係数がゼロの電流源２８を用いると、ト
ランジスタ２４の電流制限許容度(current limit toler
ance)を約±８％に維持することができる。
ーブル制御信号によって電流源２８をイネーブルし、ト
ランジスタ２２，２６からのゼロ温度係数を有する基準
電流を吸い込む(sink)。電流源２８は、トランジスタ２
２を通る電流を決定する。トランジスタ２６のエミッタ
からトランジスタ１８のベース−コレクタ接合部および
トランジスタ２２のゲート−ソース接合部を通じてフィ
ードバック・ループが形成され、トランジスタ２６のエ
ミッタにおける電圧を、トランジスタ１８のエミッタに
おける電圧にほぼ等しくなるように制御する。トランジ
スタ２４の固有ゲート容量(inherent gate capacitanc
e)が、ループに対する補償を行う。トランジスタ２２，
２４は共通ゲート電圧をノード２０において共用するの
で、トランジスタ２２のVGSは、トランジスタ２４のVGS
にほぼ等しくなる。電流源トランジスタ１２，１４は、
それぞれトランジスタ１８，２６を通じて、約１０．０
マイクロアンペアのほぼ等しい電流を導通させる。トラ
ンジスタ２４のサイズはトランジスタ２２のサイズの１
０００倍であるので、トランジスタ２２の１０００倍の
電流を導通させる。電流源２８は、トランジスタ２２を
通る電流、したがって、電流制限トランジスタ２４を通
る電流を約９９０．０ミリアンペアに制限するように動
作する。電流源２８がイネーブル制御信号によってイネ
ーブルされると、トランジスタ２４を流れる電流がスク
イッブ３８を発火し、エアー・バッグ（図示せず）を膨
張させる。温度係数がゼロの電流源２８を用いると、ト
ランジスタ２４の電流制限許容度(current limit toler
ance)を約±８％に維持することができる。
【００１０】次に図２に移ると、ベースにおいて１１．
３ボルトの基準電位VREFを受ける電流源トランジスタ４
４を含む電流制限回路４２として、別の実施例が示され
ている。トランジスタ４４のエミッタは電源導体１６に
結合され、そのコレクタは、ノード４８において、ダイ
オード構成のトランジスタ４６のコレクタおよびベース
に結合されている。トランジスタ５０のゲートもノード
４８に結合されている。トランジスタ４６のエミッタ
は、ノード５６において、トランジスタ５２のコレクタ
とトランジスタ５４のゲートとに結合されている。トラ
ンジスタ５４のゲートも、トランジスタ４６のベース−
エミッタ接合部を介して、ノード４８に結合されてい
る。トランジスタ４６，５２はＭＯＳ素子とすることが
できる。電流源５８はイネーブル制御信号によってイネ
ーブルされ、トランジスタ５２のベースおよびトランジ
スタ５０のソースからの温度係数がゼロの１．０ミリア
ンペア基準電流Ｉ58を吸い込む。電流源５８は、電源導
体３０を基準とする。トランジスタ５２のエミッタおよ
びトランジスタ５４のソースは、電源導体３０に結合さ
れている。トランジスタ５０，５４の共通ドレインは端
子６０に結合されている。あるいは、トランジスタ５０
のドレインを電源導体１６に結合してもよい。スクイッ
ブ３８は、端子６０とコンデンサ電荷源４０との間に結
合されている。
３ボルトの基準電位VREFを受ける電流源トランジスタ４
４を含む電流制限回路４２として、別の実施例が示され
ている。トランジスタ４４のエミッタは電源導体１６に
結合され、そのコレクタは、ノード４８において、ダイ
オード構成のトランジスタ４６のコレクタおよびベース
に結合されている。トランジスタ５０のゲートもノード
４８に結合されている。トランジスタ４６のエミッタ
は、ノード５６において、トランジスタ５２のコレクタ
とトランジスタ５４のゲートとに結合されている。トラ
ンジスタ５４のゲートも、トランジスタ４６のベース−
エミッタ接合部を介して、ノード４８に結合されてい
る。トランジスタ４６，５２はＭＯＳ素子とすることが
できる。電流源５８はイネーブル制御信号によってイネ
ーブルされ、トランジスタ５２のベースおよびトランジ
スタ５０のソースからの温度係数がゼロの１．０ミリア
ンペア基準電流Ｉ58を吸い込む。電流源５８は、電源導
体３０を基準とする。トランジスタ５２のエミッタおよ
びトランジスタ５４のソースは、電源導体３０に結合さ
れている。トランジスタ５０，５４の共通ドレインは端
子６０に結合されている。あるいは、トランジスタ５０
のドレインを電源導体１６に結合してもよい。スクイッ
ブ３８は、端子６０とコンデンサ電荷源４０との間に結
合されている。
【００１１】電流制限回路４２の動作は以下のように進
展する。スクイッブ３８を発火させるために、イネーブ
ル制御信号によって電流源５８をイネーブルし、トラン
ジスタ５０からの温度係数がゼロの基準電圧を吸い込
む。トランジスタ５２のベース−コレクタ接合部から、
トランジスタ４６のベース−エミッタ接合部およびトラ
ンジスタ５０のゲート−ソース接合部を通じて、フィー
ドバック・ループが形成される。トランジスタ５４の固
有ゲート容量がこのループに対する補償を行う。トラン
ジスタ５２のエミッタから始まる電圧ループ方程式(vol
tage loop equation)は、トランジスタ５２の1ベース−
エミッタ接合電位(Vbe)分上昇し、トランジスタ５０の
１VGS分上昇し、次いでトランジスタ４６のVbe分低下
し、トランジスタ５４のVGS分低下する。したがって、
トランジスタ５０のゲートにおける電圧は、トランジス
タ５４のゲートにおける電圧よりも、１Vbeだけ大きく
なる。同様に、トランジスタ５０のソースにおける電圧
は、トランジスタ５４のソースにおける電圧よりも１Vb
e分大きくなる。したがって、トランジスタ５０のVGS
は、トランジスタ５４のVGSにほぼ等しくなる。電流源
トランジスタ４４は、約１０．０マイクロアンペアの電
流をトランジスタ４６，５２に導通させる。電流源５８
は、トランジスタ５０を通る電流を決定する。トランジ
スタ５４のサイズはトランジスタ５０のサイズの１００
０倍であるので、トランジスタ５４はトランジスタ５０
の１０００倍の電流を導通させる。電流源５８は、電流
制限トランジスタ５０したがって電流制限トランジスタ
５４に対して動作し、約１０００．０ミリアンペアとす
る。イネーブル制御信号によって電流源５８をイネーブ
ルすると、トランジスタ５４を通る電流がスクイッブ３
８を発火させ、エアー・バッグを膨張させる。温度係数
がゼロの電流源５８を用いると、トランジスタ５４の電
流制限許容度を±８％に維持することができる。
展する。スクイッブ３８を発火させるために、イネーブ
ル制御信号によって電流源５８をイネーブルし、トラン
ジスタ５０からの温度係数がゼロの基準電圧を吸い込
む。トランジスタ５２のベース−コレクタ接合部から、
トランジスタ４６のベース−エミッタ接合部およびトラ
ンジスタ５０のゲート−ソース接合部を通じて、フィー
ドバック・ループが形成される。トランジスタ５４の固
有ゲート容量がこのループに対する補償を行う。トラン
ジスタ５２のエミッタから始まる電圧ループ方程式(vol
tage loop equation)は、トランジスタ５２の1ベース−
エミッタ接合電位(Vbe)分上昇し、トランジスタ５０の
１VGS分上昇し、次いでトランジスタ４６のVbe分低下
し、トランジスタ５４のVGS分低下する。したがって、
トランジスタ５０のゲートにおける電圧は、トランジス
タ５４のゲートにおける電圧よりも、１Vbeだけ大きく
なる。同様に、トランジスタ５０のソースにおける電圧
は、トランジスタ５４のソースにおける電圧よりも１Vb
e分大きくなる。したがって、トランジスタ５０のVGS
は、トランジスタ５４のVGSにほぼ等しくなる。電流源
トランジスタ４４は、約１０．０マイクロアンペアの電
流をトランジスタ４６，５２に導通させる。電流源５８
は、トランジスタ５０を通る電流を決定する。トランジ
スタ５４のサイズはトランジスタ５０のサイズの１００
０倍であるので、トランジスタ５４はトランジスタ５０
の１０００倍の電流を導通させる。電流源５８は、電流
制限トランジスタ５０したがって電流制限トランジスタ
５４に対して動作し、約１０００．０ミリアンペアとす
る。イネーブル制御信号によって電流源５８をイネーブ
ルすると、トランジスタ５４を通る電流がスクイッブ３
８を発火させ、エアー・バッグを膨張させる。温度係数
がゼロの電流源５８を用いると、トランジスタ５４の電
流制限許容度を±８％に維持することができる。
【００１２】別の実施例では、電流制限回路１０は、図
１に示すように、スクイッブに対してハイサイド駆動(h
igh-side drive)として配置されてもよく、一方電流制
限回路４２は、図２に示すように、スクイッブに対して
ローサイド駆動(low-side drive)として配置される。
１に示すように、スクイッブに対してハイサイド駆動(h
igh-side drive)として配置されてもよく、一方電流制
限回路４２は、図２に示すように、スクイッブに対して
ローサイド駆動(low-side drive)として配置される。
【００１３】以上の説明から、本発明は能動素子を用い
て電流を制限することが認められよう。フィードバック
・ループが、第１および第２トランジスタのVGSをほぼ
等しく維持する。基準電流は第１トランジスタを通る電
流を設定するので、第２トランジスタ内の電流を制限す
ることになる。第２トランジスタは電力用素子であり、
例えば、自動車のエアー・バッグに適用する場合に、ス
クイッブ起爆装置に電流を供給する。基準電流の温度係
数はゼロであり、精度の高い許容度が得られる。
て電流を制限することが認められよう。フィードバック
・ループが、第１および第２トランジスタのVGSをほぼ
等しく維持する。基準電流は第１トランジスタを通る電
流を設定するので、第２トランジスタ内の電流を制限す
ることになる。第２トランジスタは電力用素子であり、
例えば、自動車のエアー・バッグに適用する場合に、ス
クイッブ起爆装置に電流を供給する。基準電流の温度係
数はゼロであり、精度の高い許容度が得られる。
【００１４】本発明の具体的実施例について示し説明し
てきたが、当業者には更に別の変更や改良が想起されよ
う。また、本発明はここに示した特定形態に限定されな
いことは理解されよう。更に、特許請求の範囲は本発明
の精神および範囲から逸脱しない全ての変更を包含する
ことを意図するものである。
てきたが、当業者には更に別の変更や改良が想起されよ
う。また、本発明はここに示した特定形態に限定されな
いことは理解されよう。更に、特許請求の範囲は本発明
の精神および範囲から逸脱しない全ての変更を包含する
ことを意図するものである。
【図１】電流制限回路を示す構成図。
【図２】電流制限回路の他の実施例を示す構成図。
１０ 電流制限回路 １２，１４ 電流源トランジスタ １６ 電源導体 １８，２２，２４，２６ トランジスタ ２０ ノード２０ ２８ 電流源 ３０ 電源導体 ３４，３６ 端子 ３８ スクイッブ ４０ コンデンサ電荷源 ４２ 電流制限回路 ４４ 電流源トランジスタ ４６，５０，５２，５４ トランジスタ ４８ ノード ５８ 電流源 ６０ 端子
Claims (3)
- 【請求項１】電流制限回路であって：第１電流源（２
８）；第１ノードに結合されたゲートと、前記第１電流
源の出力に結合されたドレインおよびソース導通経路と
を有する第１トランジスタ（２２）；前記第１ノードに
結合されたゲートと、第１端子に結合されたドレイン
と、第２端子に結合されたソースとを有する第２トラン
ジスタ（２４）；および前記第１および第２トランジス
タのソースと前記第１ノードとの間に結合され、前記第
１および第２トランジスタのゲート・ソース間電圧をほ
ぼ等しく維持するフィードバック回路（１８，２６）；
から成ることを特徴とする電流制限回路。 - 【請求項２】スクイッブ制御集積回路における電流制限
回路であって：第１および第２電流源（１２，１４）；
第１ノード（２０）において前記第１電流源の第１出力
に結合されたコレクタと、第１端子に結合されたエミッ
タとを有する第１トランジスタ（１８）；前記第１電流
源の第２出力と前記第１トランジスタのベースとに共に
結合されたコレクタおよびベースと、前記第２電流源の
出力に結合されたエミッタとを有する第２トランジスタ
（２６）；前記第１ノードに結合されたゲートと、前記
第２電流源の出力に結合されたドレインおよびソース導
通経路とを有する第３トランジスタ（２２）；および第
２端子に結合されたドレインと、前記第１ノードに結合
されたゲートと、前記第１端子に結合されたソースとを
有する第４トランジスタ（２４）；から成ることを特徴
とする電流制限回路。 - 【請求項３】電流制限回路であって：第１および第２電
流源（４４，５８）；第１ノード（４８）において前記
第１電流源の出力に共に結合されたコレクタおよびベー
スを有する第１トランジスタ（４６）；第２ノードにお
いて前記第２トランジスタのエミッタに結合されたコレ
クタと、第１端子に結合されたエミッタと、前記第２電
流源の出力に結合されたベースとを有する第２トランジ
スタ（５２）；前記第１ノードに結合されたゲートと、
前記第２電流源の前記出力に結合されたドレインおよび
ソース導通経路とを有する第３トランジスタ；および第
２端子に結合されたドレインと、前記第２ノードに結合
されたゲートと、前記第１端子に結合されたソースとを
有する第４トランジスタ（５４）；から成ることを特徴
とする電流制限回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/407,121 US5670829A (en) | 1995-03-20 | 1995-03-20 | Precision current limit circuit |
| US407121 | 1995-03-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272462A true JPH08272462A (ja) | 1996-10-18 |
| JP3745824B2 JP3745824B2 (ja) | 2006-02-15 |
Family
ID=23610677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08581896A Expired - Fee Related JP3745824B2 (ja) | 1995-03-20 | 1996-03-13 | 高精度電流制限回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5670829A (ja) |
| EP (1) | EP0733960A3 (ja) |
| JP (1) | JP3745824B2 (ja) |
| KR (1) | KR100446996B1 (ja) |
| CN (1) | CN1165420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180579A (ja) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | サージ電流抑制回路及び直流電源装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3171129B2 (ja) * | 1996-11-01 | 2001-05-28 | 株式会社デンソー | 定電流制御機能を有する乗員保護装置の駆動回路および定電流制御回路 |
| DE19638457C1 (de) * | 1996-09-19 | 1998-01-22 | Siemens Ag | Schaltungsanordnung zur Strombegrenzung in einem Schutzsystem, insbesondere Airbag-Steuersystem |
| EP0927920A1 (en) * | 1998-01-05 | 1999-07-07 | Texas Instruments Incorporated | Voltage sag limiting system and method of operation |
| US6037674A (en) * | 1998-06-26 | 2000-03-14 | Motorola, Inc. | Circuit and method of current limiting a half-bridge driver |
| JP2004519883A (ja) * | 2001-02-21 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 差動信号のためのインタフェイス回路 |
| JP2005333691A (ja) * | 2004-05-18 | 2005-12-02 | Rohm Co Ltd | 過電流検出回路及びこれを有する電源装置 |
| JP4900692B2 (ja) * | 2006-11-17 | 2012-03-21 | 株式会社デンソー | 通信装置及び乗員保護装置 |
| CN103455078B (zh) | 2013-08-22 | 2015-12-02 | 华为技术有限公司 | 一种限流电路、装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1990002674A1 (en) * | 1988-09-14 | 1990-03-22 | Robert Bosch Gmbh | Air bag system for protection of the occupants of motor vehicles |
| US5018041A (en) * | 1989-06-16 | 1991-05-21 | National Semiconductor Corp. | Circuit for internal current limiting in a fast high side power switch |
| JP2510326B2 (ja) * | 1990-04-18 | 1996-06-26 | 日本電装株式会社 | エアバッグ作動装置 |
| US5159516A (en) * | 1991-03-14 | 1992-10-27 | Fuji Electric Co., Ltd. | Overcurrent-detection circuit |
| DE59108331D1 (de) * | 1991-07-17 | 1996-12-12 | Siemens Ag | Integrierbarer Stromspiegel |
| US5309030A (en) * | 1992-10-19 | 1994-05-03 | Delco Electronics Corporation | Current source for a supplemental inflatable restraint system |
| US5448158A (en) * | 1993-12-30 | 1995-09-05 | Sgs-Thomson Microelectronics, Inc. | PTAT current source |
-
1995
- 1995-03-20 US US08/407,121 patent/US5670829A/en not_active Expired - Lifetime
-
1996
- 1996-03-01 EP EP96103186A patent/EP0733960A3/en not_active Withdrawn
- 1996-03-13 JP JP08581896A patent/JP3745824B2/ja not_active Expired - Fee Related
- 1996-03-18 CN CN96103621A patent/CN1165420A/zh active Pending
- 1996-03-19 KR KR1019960008120A patent/KR100446996B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006180579A (ja) * | 2004-12-20 | 2006-07-06 | Freescale Semiconductor Inc | サージ電流抑制回路及び直流電源装置 |
| JP4594064B2 (ja) * | 2004-12-20 | 2010-12-08 | フリースケール セミコンダクター インコーポレイテッド | サージ電流抑制回路及び直流電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5670829A (en) | 1997-09-23 |
| CN1165420A (zh) | 1997-11-19 |
| EP0733960A2 (en) | 1996-09-25 |
| EP0733960A3 (en) | 1998-03-11 |
| KR100446996B1 (ko) | 2004-11-26 |
| KR960036289A (ko) | 1996-10-28 |
| JP3745824B2 (ja) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070075699A1 (en) | Sub-1V bandgap reference circuit | |
| JP3756961B2 (ja) | 半導体メモリ装置のチップ初期化信号発生回路 | |
| US10496122B1 (en) | Reference voltage generator with regulator system | |
| CN107870649B (zh) | 基准电压电路与集成电路 | |
| JPH10181519A (ja) | 定電流制御機能を有する乗員保護装置の駆動回路および定電流制御回路 | |
| JP3071654B2 (ja) | パワーオン・リセット回路 | |
| JP3745824B2 (ja) | 高精度電流制限回路 | |
| JPH1168539A (ja) | パワーオンリセット回路 | |
| JP3445041B2 (ja) | 半導体集積回路 | |
| US7053596B2 (en) | Constant voltage generating circuit and reference voltage generating circuit | |
| US6759891B2 (en) | Thermal shutdown circuit with hysteresis and method of using | |
| JP3680784B2 (ja) | 電源回路 | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JP3089873B2 (ja) | 出力回路 | |
| US6404221B1 (en) | Threshold invariant voltage detecting device | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JP7257164B2 (ja) | クランプ回路 | |
| US6377074B1 (en) | Semiconductor device having a constant-current source circuit | |
| JP7567914B2 (ja) | 電源回路、スイッチング制御回路 | |
| JPH09186294A (ja) | 電圧発生回路及び半導体装置 | |
| US6597237B2 (en) | Reference potential generator | |
| JP2003015754A (ja) | 基準電圧発生回路 | |
| JP6444213B2 (ja) | 定電圧生成回路、半導体装置、電子機器、及び、車両 | |
| JP4438230B2 (ja) | ヒステリシス回路 | |
| JP3955736B2 (ja) | 基準電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050118 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050418 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051118 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |