JP3743497B2 - フロッピ−ディスク記憶装置及びその検査装置 - Google Patents
フロッピ−ディスク記憶装置及びその検査装置 Download PDFInfo
- Publication number
- JP3743497B2 JP3743497B2 JP2000247398A JP2000247398A JP3743497B2 JP 3743497 B2 JP3743497 B2 JP 3743497B2 JP 2000247398 A JP2000247398 A JP 2000247398A JP 2000247398 A JP2000247398 A JP 2000247398A JP 3743497 B2 JP3743497 B2 JP 3743497B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input terminal
- inspection
- floppy disk
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の属する技術分野】
本発明は、USBインタ−フェ−ス等のインタ−フェ−スとフロッピ−ディスク駆動装置とから成るフロッピ−ディスク記憶装置及びその検査装置に関する。
【0002】
【従来の技術】
フロッピ−ディスク駆動装置即ちFDDを製造する際の検査工程では、完成した又はほぼ完成したFDDのリ−ド及びライト検査、ヘッド位置の微調整、トラック零センサの位置調整、シ−クテスト、リ−ドテスト等が行われる。これらの検査を行う時には、検査装置をFDDに接続し、検査用信号をFDDに送り、またFDDの各種の出力信号を検査装置に送る。従来の典型的なFDDは例えば次のような検査用端子を有する。
(1) ヘッド移動用ステップパルスを入力させるための検査用ステップパルス入力端子。
(2) ステップ方向を示す信号を入力させるための検査用ステップ方向信号入力端子。
(3) 2つのヘッドの一方を選択するためのサイドセレクト信号を入力させるための検査用サイドセレクト信号入力端子。
(4) デ−タの書き込みを許可するライトゲ−ト信号を入力させるための検査用ライトゲ−ト信号入力端子。
(5) ライトデ−タを入力させるための検査用ライトデ−タ入力端子。
(6) 1.6MBモ−ドと2.0MBモ−ドとの切換信号即ちスピンドルモ−タの回転速度の切換信号を入力させるための検査用1.6/2.0MBモ−ド識別信号入力端子。
(7) スピンドルモ−タをオンにするためのモ−タオン信号を入力させるための検査用モ−タオン信号入力端子。
(8) FDDの各信号線の有効・無効を選択するため、即ちFDDの駆動を選択するためのドライブセレクト信号を入力させるための検査用ドライブセレクト信号入力端子。
(9) パワ−セ−ブ信号を入力させるための検査用パワ−セ−ブ信号入力端子。
(10) リ−ドデ−タを出力するための検査用リ−ドデ−タ出力端子。
(11) トラックの基準を示すインデックス信号を出力するための検査用インデックス信号出力端子。
(12) トラックゼロ検出信号を出力するための検査用トラックゼロ検出信号出力端子。
(13) トラックゼロセンサの出力(TPTO)を送出するための検査用トラックゼロセンサ出力端子。
(14) ヘッドのプリアンプの出力をモニタするための検査用プリアンプモニタ端子。
【0003】
【発明が解決しようとする課題】
ところで、USBインタフェースとFDD制御装置(FDC)とFDDとを一体化した構成のUSB−FDDは、FDD単独の場合に設けられていた検査用のインタフェース端子を有していないので、FDDの検査が面倒であった。即ち、USB―FDDを検査する場合には、USBインタフェースに適合するような検査装置を作り、これをUSBインタフェースに接続することが必要になり、検査装置がコスト高になり、且つ、新しい検査方法に関する知識が必要になった。また、USBインタフェースを介すことによってFDDの全ての特性を十分に検査することが不可能になった。例えば、磁気ヘッドの再生出力をUSBインタフェースを介して取り出すことは不可能であり、磁気ヘッド及びその増幅器の特性の検査を十分に行うことができなかった。
今、USB―FDDについて述べたが、USB以外のインタフェースをFDDに一体化する場合にも同様な問題が生じる。
【0004】
そこで、本発明の第1の目的は、インタフェース及び制御手段を伴っているフロッピーディスク駆動装置の検査を容易に行うこと、又は第2の上位装置を選択的に接続することができる装置を提供することにある。
本発明の第2の目的は、検査用端子の数を低減することができるフロッピ−ディスク記憶装置及びその検査装置を提供することにある。
【0005】
【課題を解決するための手段】
上記第1の目的を達成するための本発明は、第1のインタフェースを有するフロッピーディスク駆動装置と、ホスト装置に接続される第2のインタフェースと、前記第2のインタフェースと前記第1のインタフェ−スとの間に接続され且つ前記ホスト装置から供給されたコマンドに従って前記フロッピーディスク駆動装置を制御するための制御手段と、外部装置に接続するためのコネクタを有する第3のインタフェースと、前記第3のインタフェースを前記第1のインタフェースに選択的に接続するために前記第3のインタフェースと前記第1のインタフェースとの間に接続されたのスイッチ手段と、前記第3のインタフェースの前記コネクタに前記外部装置が接続されたか否かを認識し、接続が認識された時に前記第3のインタフェースを前記第1のインタフェースに接続するように前記スイッチ手段を制御するスイッチ制御手段とから成るフロッピーディスク記憶装置に係わるものである。
なお、請求項2に示すように、検査装置を第2の上位装置とすることができる。
また、請求項3に示すように第3のインタフェースに磁気ヘッドの再生信号を出力する端子を設けることが望ましい。
【0006】
上記第2の目的を達成するための本発明は、フロッピ−ディスクを回転するためのディスク回転モ−タと、フロッピ−ディスクにデ−タを書き込むための信号変換磁気ヘッドと、前記ヘッドを前記ディスクの半径方向に送るためのステッピングモ−タと、前記ディスクに書き込むためのライトデ−タを受け入れるためのライトデ−タ入力端子と、前記ディスクに対するデ−タの書き込みを許可するためのライトゲ−ト信号を受け入れるためのライトゲ−ト信号入力端子と、前記ライトデ−タ入力端子と前記ライトゲ−ト信号入力端子と前記ヘッドとに接続され、前記ライトゲ−ト信号入力端子のライトゲ−ト信号によって書き込みが許可されている時に前記ライトデ−タ入力端子から供給されたライトデ−タに対応した記録信号を前記ヘッドに供給するライト回路と、前記ステッピングモ−タを駆動するためのステップパルスを受け入れるステップパルス入力端子と、前記ステップパルス入力端子と前記ステッピングモ−タとの間に接続され、前記ステップパルスに対応するように前記ステッピングモ−タを制御するためのステッピングモ−タ制御回路とを備えたフロッピ−ディスク駆動装置と、前記ライトデ−タ入力端子と前記ライトゲ−ト信号入力端子と前記ステップパルス入力端子とに接続され、ホスト装置の指令に基づいて前記ライトデ−タ入力端子に供給するためのライトデ−タと前記ライトゲ−ト信号入力端子に供給するためのライトゲ−ト信号と前記ステップパルス入力端子に供給するためのステップパルスとを発生するインタフェ−ス手段と、フロッピ−ディスク駆動装置を検査する時に使用するための検査用ライトデ−タと検査用ステップパルスとの混合信号を受け入れるための検査用混合信号入力端子と、前記検査用混合信号入力端子に入力した前記混合信号から検査用ライトデ−タと検査用ステップパルスとを抽出し、抽出された検査用ライトデ−タを前記ライトデ−タ入力端子に供給し、抽出された検査用ステップパルスを前記ステップパルス入力端子に供給するための検査用信号供給手段(例えば,実施例の検査用信号作成回路6及び第1,第5の選択スイッチS1,S5)と、を有していることを特徴とするフロッピ−ディスク記憶装置に係わるものである。
なお、請求項5に示すように検査用ライトゲ−ト信号を検査用ライトデ−タに基づいて作成することが望ましい。
また、検査用ステップパルスの周期と検査用ライトデ−タの周期とを請求項6に示すように設定することが望ましい。
上記第2の目的を達成するための請求項7の発明は、フロッピ−ディスクを回転するためのディスク回転モ−タを含むディスク回転手段と、フロッピ−ディスクに対するデ−タの書き込み及び/又は読み出しを行うための信号変換磁気ヘッドと、前記ディスク回転手段に対するフロッピ−ディスクの装着を検出してディスク検出信号を出力するためのディスク検出手段と、前記ディスク回転モ−タを回転駆動することを指令するためのモ−タオン信号を受け入れるモ−タオン信号入力端子と、フロッピ−ディスク駆動装置の駆動の選択を示すドライブセレクト信号を受け入れるドライブセレクト信号入力端子と、前記モ−タオン信号入力端子と前記ドライブセレクト信号入力端子と前記ディスク回転モ−タとに接続され、前記ドライブセレクト信号と前記モ−タオン信号とに基づいて前記ディスク回転モ−タを回転するためのモ−タ制御手段とを備えたフロッピ−ディスク駆動装置と、前記モ−タオン信号入力端子と前記ドライブセレクト信号入力端子とに接続され、ホスト装置の指令に基づいて前記モ−タオン信号入力端子に供給するモ−タオン信号と前記ドライブセレクト信号入力端子に供給するドライブセレクト信号とを発生するインタフェ−ス手段と、フロッピ−ディスク駆動装置の検査を示す検査モ−ド信号を発生する検査モ−ド信号発生手段と、前記ディスク検出手段と前記検査モ−ド信号発生手段と前記モータオン信号入力端子と前記ドライブセレクト信号入力端子とに接続され、前記検査モ−ド信号が検査モ−ドを示していることに応答して前記ディスク検出信号を検査用モ−タオン信号として前記モ−タオン信号入力端子に供給し且つ前記ディスク検出信号検査用ドライブセレクト信号として前記ドライブセレクト信号入力端子に供給する検査用信号供給手段(例えば、実施例の第7及び第8の選択用スイッチS7,S8)とを有していることを特徴とするフロッピ−ディスク記憶装置に係わるものである。
なお、請求項8に示すように構成することが望ましい.請求項8における第1の検査用信号供給手段は例えば実施例の検査用信号作成回路6と第1,第4及第5の選択用スイッチS1,S4,S5であり、第2の検査用信号供給手段は例えば実施例の第7及び第8の選択用スイッチS7,S8である。
【0007】
上記第2の目的を達成するための請求項9の発明は、フロッピ−ディスクを回転するためのディスク回転モ−タと、フロッピ−ディスクに対するデ−タの書き込み及び/又は読み出しを行うための信号変換磁気ヘッドと、前記ヘッドを前記ディスクの半径方向に送るためのステッピングモ−タと、前記ヘッドで読み出された信号に対応するリ−ドデ−タを作成するリ−ド回路と、前記リ−ド回路で作成されたリ−ドデ−タを出力するためのリ−ドデ−タ出力端子と、前記ステッピングモ−タを駆動するためのステップパルスを受け入れるステップパルス入力端子と、前記ステッピングモ−タのステップ方向を示すステップ方向信号を受け入れるステップ方向信号入力端子と、前記ステップパルス入力端子と前記ステップ方向信号入力端子と前記ステッピングモ−タとの間に接続され、前記ステップパルスと前記ステップ方向信号とに基づいて前記ステッピングモ−タを制御するためのステッピングモ−タ制御手段と、前記ヘッドが前記ディスクの基準トラックにほぼ位置しているか否かを検知するための基準トラックセンサと、前記基準トラックセンサの出力と前記ステップ方向信号と前記ステッピングモ−タの特定の相の励磁を示す信号とに基づいて前記ヘッドが前記基準トラックに位置していることを正確に示す基準トラック検出信号を得るための基準トラック検出手段と、前記基準トラック検出手段から得られた基準トラック検出信号を出力するための基準トラック検出信号出力端子とを備えたフロッピ−ディスク駆動装置と、前記リ−ドデ−タ入力端子と前記ステップパルス入力端子と前記ステップ方向信号入力端子と前記基準トラック検出信号出力端子とに接続され、ホスト装置の指令に基づいて前記ステップパルス入力端子にステップパルスを供給し、且つ前記ステップ方向信号入力端子にステップ方向信号を供給し、前記リ−ドデ−タ出力端子のリ−ドデ−タをホスト装置に転送するインタフェ−ス手段と、から成るフロッピ−ディスク記憶装置を検査するための装置であって、前記フロッピ−ディスク駆動装置を検査する時に使用する検査用ステップパルスを前記ステップパルス端子に供給するための検査用ステップパルス供給手段と、検査用ステップ方向信号を前記ステップ方向信号入力端子に供給するための検査用ステップ方向信号供給手段と、前記フロッピ−ディスク駆動装置の検査の時に、前記基準トラックセンサから得られたセンサ出力信号が基準トラックに位置していないことを示す状態から基準トラックにほぼ位置していることを示す状態へ転換した時点を所定時間遅延させて疑似的に基準トラック検出信号を形成するものであり、前記所定時間の遅延が前記ヘッドを前記基準トラックに対する位置決めする時に生じる前記基準トラックセンサの誤差に基づいて決定され、前記疑似的に形成された基準トラック検出信号を前記検査用ステップパルス供給手段に供給する疑似基準トラック検出信号作成手段とを備えた検査装置に係わるものである。
なお、請求項10に示すように検査用ステップパルス供給手段及び検査用ステップ方向信号供給手段を記憶装置側と外部の検査装置とに分けて配置することができる。
【0008】
【発明の効果】
各請求項の発明によれば、ホスト装置に従うインタフェースに拘束されないで、フロッピーディスク駆動装置(FDD)を検査装置又はこれに類似の外部装置に接続し、フロッピーディスク駆動装置の検査又は駆動を行うことが可能になる。従って,FDDの検査を低コスト且つ容易に達成することができる。
また、請求項1の発明によれば、ホスト装置以外の外部装置(例えば検査装置)のFDDに対する接続が容易になる。
また、請求項1〜3の発明によれば、第3のインタフェースを不要時にスイッチで切り離すので、FDDに対する不要なノイズの侵入を防ぐことができる。
また、請求項3の発明によれば、磁気ヘッドの検査を良好に行うことができる。
請求項4〜10の発明によれば、検査用端子の数を減らしてフロッピ−ディスク記憶装置の小型化、低コスト化を図ることができる。
即ち、請求項4〜6の発明によれば、従来独立に設けられていた検査用ステップパルス入力端子と検査用ライトデ−タ入力端子から成る2つの検査端子の代わりに、混合信号を受け入れる1つの検査用端子を設けるので、検査用端子の数を減らすことができる。
また、請求項5の発明によれば、ライトゲ−ト信号入力端子を省くことができる。
また、請求項7の発明によれば、従来の独立に設けていた検査用モ−タオン信号入力端子と検査用ドライブセレクト信号入力端子が不要になるので、検査用端子の数を2つ減らすことができる。
また,請求項8の発明によれば検査用端子の数を更に減らすことができる。
また、請求項9、10の発明によれば、従来の独立に設けられていた検査用トラックゼロセンサ端子と検査用トラックゼロ検出信号端子との2つの検査用端子の代わりに、1つの検査用基準トラックセンサ出力端子(例えば検査用トラックゼロセンサ出力端子)を設けるのみでよいから、検査用端子を1つ減らすことができる。
【0009】
【実施形態】
次に、図1〜図11を参照して本発明の実施形態を説明する。
【0010】
【第1の実施形態】
図1は本発明の第1の実施形態に従うホスト装置1とフロッピ−ディスク記憶装置2と検査装置3とを示す。図1ではホスト装置1が記憶装置2に接続されているが、記憶装置2の製造時にはホスト装置1は記憶装置2に接続されない。また、検査装置3は、記憶装置2の検査時にのみ記憶装置2に接続され、記憶装置2がホスト装置1の制御のもとにデ−タ変換している時には記憶装置2から分離される。
【0011】
フロッピ−ディスク記憶装置2は、フロッピ−ディスク駆動装置(以下FDDと呼ぶ)4と周知のUSBインタフェ−ス5と、検査用信号作成回路6と、検査モ−ド指令器7と、検査用混合信号入力端子A1 と、検査用ステップ方向信号入力端子A2 と、検査用サイドセレクト信号入力端子A3 と、検査用1.6/2.0MBモ−ド識別信号入力端子A4 と、検査用パワ−セ−ブ信号入力端子A5 と、検査用リ−ドデ−タ出力端子A6 と、検査用インデックス信号出力端子A7 と、検査用トラックゼロセンサ出力端子A8 と、検査用前置増幅器出力モニタ端子A9 と、第1〜第9の選択スイッチS1 〜S9 とから成る。
【0012】
FDD4は、周知の3.5インチ型フロッピ−ディスク駆動装置であって、STEPで示すステップパルスが入力するステップパルス入力端子T1 と、DIRで示すステップ方向信号が入力するステップ方向信号入力端子T2 と、SIDEで示すサイドセレクト信号が入力するサイドセレクト信号入力端子T3 と、WGで示すライトゲ−ト(Write Gate)信号が入力するライトゲ−ト信号入力端子T4 と、WDで示すライトデ−タ(Write Deta)が入力するライトデ−タ入力端子T5 と、1.6/2.0で示す1.6MB/2.0MBモ−ド識別信号(モ−ド切換信号)が入力する入力端子T6 と、Monで示すモ−タオン(MOTOR ON)信号が入力するモ−タオン信号入力端子T7 と、DSで示すドライブセレクト(DRIVE SELECT)信号が入力するドライブセレクト信号入力端子T8 と、PSで示すパワ−セ−ブ信号が入力するパワ−セ−ブ信号入力端子T9 と、RDで示すリ−ドデ−タが出力するリ−ドデ−タ出力端子T10と、IDXで示すインデックス信号が出力するインデックス信号出力端子T11と、基準トラック信号としてのTR00で示すトラックゼロ検出信号を出力するトラックゼロ検出信号出力端子T12とを有する。なお、FDD4の端子T1〜T12は第1のインタフェース又はFDDインタフェースと呼ぶことができる部分である。
【0013】
ホスト装置1とFDD4との間に接続されたUSBインタフェ−ス5は周知のものであり、端子F1 からステップパルスを発生し、端子F2 からステップ方向信号を発生し、端子F3 からサイドセレクト信号を発生し、端子F4 からライトゲ−ト信号を発生し、端子F5 からライトデ−タを発生し、端子F6 から1.6MB/2.0MBモ−ド識別信号を発生し、端子F7 からモ−タオン信号を発生し、端子F8 からドライブセレクト信号を発生し、端子F9 からパワ−セ−ブ信号を発生する。端子F10はリ−ドデ−タを受け入れ、端子F11はインデックス信号を受け入れ、端子F12はトラックゼロ検出信号を受け入れる。なお、USBインタフェース5はホスト装置1に接続されるコネクタを含むUSBインタフェース部とFDD制御部即ちFDCとの組み合わせから成り、ホスト装置1から与えられたコマンドに従うようにFDD4制御するためにコマンドを解釈し、且つコマンドに従う制御を実行するものである。本発明では、USBインタフェース部を第2のインタフェースと呼ぶこともある。
USBインタフェース5は、FDD4の端子T1〜T12、リード回路10、ライト回路18、制御回路20等と共に同一の回路基板上に配置され、これ等と一体的に形成されている。
【0014】
選択スイッチS1 〜S9 はインタフェ−ス5からの信号と検査装置3からの信号とをFDD4の端子T1 〜T9 に選択的に送るものであり、等価的に第1及び第2の接点a,bと可動子cとで示されている。即ち、各選択スイッチS1 〜S9 は、接点aに対応する第1の半導体スイッチと接点bに対応する第2の半導体スイッチとから成り、互いに逆にオン・オフ動作するように構成されている。各選択スイッチS1 〜S9 は検査モ−ド指令器7の出力によって制御され、検査モ−ドを示す信号が発生してる時に第2の接点bに可動子cが接触する。第1〜第9の選択スイッチS1 〜S9 の第1の接点aはインタフェ−ス5の第1〜第9の端子F1 〜F9 に接続されている。
【0015】
第1の選択スイッチS1 の第2の接点bは検査用ステップパルス供給手段としての機能を有し、検査用信号作成回路6の検査用ステップパルス出力ライン6aに接続されている。第2の選択スイッチS2 の第2の接点bは検査用ステップ方向信号入力端子A2 に接続されている。第3の選択スイッチS3 の第2の接点bは検査用サイドセレクト信号入力端子A3 に接続されている。第4の選択スイッチS4 の第2の接点bは検査用信号作成回路6の検査用ライトゲ−ト信号出力ライン6bに接続されている。第5の選択スイッチS5 の第2の接点bは検査用ライトデ−タ供給手段としての機能を有し、検査用信号作成回路6の検査用ライトデ−タ出力ライン6cに接続されている。第6の選択スイッチS6 の第2の接点bは1.6MB/2.0MBモ−ド識別信号入力端子A4 に接続されている。第7及び第8の選択スイッチS7 、S8 の第2の接点bは検査用モ−タオン信号供給手段及び検査用ドライブセレクト信号供給手段としての機能を有し、FDD4のディスクセンサ8にそれぞれ接続されている。第9の選択スイッチS9 の第2の接点bは検査用パワーセーブ信号入力端子A5 に接続されている。
なお、インターフェース5の出力信号と検査装置3及びディスクセンサ8に基づく信号との相互干渉の問題がない場合は、各選択スイッチS1 〜S9 を省き、FDD4の第1〜第9の端子T1 〜T9 にインターフェース5の出力信号と検査用信号とを択一的に入力させることができる。
検査用リードデータ出力端子A6 はFDD4のリードデータ出力端子T10に接続されている。検査用インデックス信号出力端子A7 はFDD4のインデックス信号出力端子T11に接続されている。検査用混合信号入力端子A1 は検査用ステップパルスと検査用ライトデータとの混合信号が入力する端子であり、検査用信号作成回路6に接続されている。この検査用信号作成回路6は混合信号から検査用ステップパルスと検査用ライトデータとを抽出即ち分別して出力ライン6a、6cに送り、且つ検査用ライトデータに基づいて検査用ライトゲート信号を作成して出力ライン6bに送る。検査用信号作成回路6は追って詳しく述べる。検査用トラックゼロセンサ出力端子A8 はFDD4のトラックゼロセンサ9に接続されている。検査用前置増幅器モニター端子A9 はFDD4のリード回路10に接続されている。
【0016】
A1 〜A9 で示す検査用信号入出力端子は検査手段の一部として機能し、検査モード時に検査装置3の検査用信号入出力端子B1 〜B9 に接続される。なお、端子A1〜A9は検査用インタフェース又は第3のインタフェースと呼ぶことができるものである。検査用信号入出力端子A1 〜A9 はインターフェース5等が搭載されている回路基板に設けられている。検査時には、検査用プローブ等を検査用信号入出力端子A1 〜A9 に接触させて検査装置3との間の電気的回路を成立させる。また、端子A1〜A9をまとめてコネクタ構成にし、ここに検査装置3を接続することができる。
【0017】
図2はFDD4をより詳しく示す。FDD4は図1に示したディスクセンサ8、基準トラックセンサとしてのトラックゼロセンサ9、及びリード回路10を有する他に、ディスク回転モータ11、この制御及び駆動回路12、一対の信号変換磁気ヘッド13a、13b、ヘッドキャリッジ14、ステッピングモータ15、回転運動を直線運動に変換する手段としてのリードスクリュー16、ステッピングモータ制御及び駆動回路17、ライト回路18、トラックゼロ検出回路19、及びFDD側インターフェース又は入出力回路とも呼ぶことができる制御回路20も有する。
【0018】
ディスク回転手段を構成するモータ11はターンテーブル11aに対して着脱可能に装着された磁気ディスク21を回転する。ディスク21は周知の3.5インチ両面型フロッピーディスク即ち可撓性磁気ディスクであり、下面(サイド0)と上面(サイド1)との両方に同心円状に配置された基準トラックとしてのトラックゼロT00からトラックTn までの多数のトラックを有する。なお、トラックゼロT00は周知のようにディスク21の外周側に配置されている。概略的に示す一対の磁気ヘッド13a、13bはディスク21の下面及び上面に接触してデータの記録及び再生を行うものであり、リード回路10及びライト回路18に接続されている。一対のヘッド13a、13bはこれ等を支持しているキャリッジ14と共にステッピングモータ15によってディスク21の半径方向に移動される。
【0019】
ディスク回転モータ制御及び駆動回路12は第7の端子T7 のモータオン信号Monに応答してモータ11を回転駆動するものである。ステッピングモータ15は、第1、第2、第3及び第4相巻線W1、W2、W3、W4を有し、例えば周知の2相励磁方式で駆動されるものである。ステッピングモータ制御及び駆動回路17は第1の端子T1 に接続されているライン22のステップパルスと第2の端子T2 に接続されているライン23のステップ方向信号とに基づいてステッピングモータ15を駆動するものである。なお、本実施例では、トラックゼロT00にヘッド13a、13bを位置決めした時には、ステッピングモータ15の第1相巻線W1と第2相巻線W2とが同時に励磁されるように、ステッピングモータ15とヘッド13a、13bとの位置関係が調整されている。ステッピングモータ制御及び駆動回路17から導出されているライン24には、ステッピングモータ15の第1及び第2相巻線W1、W2の同時励磁を示す信号W12が出力される。
【0020】
ライト回路18は、第5の端子T5 のライトデータを、第4の端子T4 のライトゲート信号で許可されている時にデータ記録電流を一対のヘッド13a、13bのいずれか一方に送る。リード回路10は一対のヘッド13a、13bのいずれか一方の再生出力を波形整形してリードデータを形成し、第10の端子T10に出力する。
【0021】
ディスクセンサ8は、ケースを伴ってディスク21がターンテーブル11a上に挿入された時に作動するマイクロスイッチ8aを有する。このスイッチ8aの一端はプルアップ抵抗8bを介して正の直流電源端子8cに接続され、他端はグランドに接続されている。従ってスイッチ8aの上端から導出された出力ライン8dはディスク21の挿入時に低レベル(グランド)となり、ディスク21が非挿入の時に高レベルになる。ディスクセンサ8のスイッチ8aには図2に示すように出力ライン8eも接続されており、検出結果を制御回路20にも通知する。
【0022】
トラックゼロセンサ9は、発光素子25とこれに光結合された受光素子26とを有し、キャリッジ14に一体のフォトインタラプタ27による両者間の遮光によってヘッド13a、13bがほぼトラックゼロT00に位置していることを検出するように構成されている。図1にはトラックゼロセンサ9の電気回路が詳しく示されている。LEDから成る発光素子25はトランジスタ28と抵抗29とを介して直流電源端子30とグランドとの間に接続されている。フォトトランジスタから成る受光素子26の一端(コレクタ)は抵抗31を介して電源端子30に接続され、この他端(エミッタ)はグランドに接続されている。受光素子26の一端から導出されたセンサ出力ライン32は検査用トラックゼロセンサ出力端子A8 に接続されていると共に、図2に示すトラックゼロ検出回路19に接続されている。発光素子25の電力消費を低減するために、タイマ33とORゲート34とが設けられている。タイマ33はステップパルスが入力する第1の端子T1 に接続され、ステップパルスに応答してトラックゼロ検出に必要な所定時間に対応して高レベル出力を発生する。ORゲート34の一方の入力端子はタイマ33に接続され、他方の入力端子は検査モード指令器7に接続され、この出力端子はトランジスタ28のベースに接続されている。従って、発光素子25及びトランジスタ28はタイマ33の出力と検査モード指令信号との両方に応答してオンになる。これにより、検査モード時においては連続的にトラックゼロセンサ出力を得ることができ、検査システムの誤動作を防ぐことができる。
【0023】
トラックゼロセンサ9は、検出誤差を有し、例えばヘッド13a、13bがトラック1に位置している時にトラックゼロを示す出力を発生する。この誤差を補正するために図2のトラックゼロ検出回路19が設けられている。この実施例ではトラックゼロ検出回路19は第1、第2及び第3の入力端子を有するANDゲート19aから成る。ANDゲート19aの第1の入力端子はトラックゼロセンサ9の出力ライン32に接続され、第2の入力端子はステップ方向信号ライン23に接続され、第3の入力端子は特定励磁相検出ライン24に接続されている。
【0024】
図6はトラックゼロ検出回路19の動作を説明するためのタイミングチャートである。ヘッド13a、13bを内周側から外周側に向かうステップアウト動作させるために第1、第2、第3及び第4相巻線W1 、W2 、W3 、W4 を有する4相ステッピングモ−タをユニポ−ラ2相励磁方式で駆動する時には、図6(B)に示すように高レベル(H)のステップアウトを示すステップ方向信号DIRをライン23に供給し、またステップパルスSTEPを図6(C)のt1 、t2 、t3 、t4 、t5 、t7 に示すように一定周期Ts (例えば4ms又は3ms)で発生させる。これにより、ステッピングモ−タ15の第1〜第4相巻線W1 〜W4 は図6(D)〜(G)に示すように励磁される。ステッピングモ−タ15の駆動によってヘッド13a、13bとディスク21のトラックとの関係は図6(H)に示すように変化し、ヘッド13a、13bはトラックゼロに徐々に近づく。また、この実施例ではヘッド13a、13bがトラック1のほぼ中間に位置するt6 時点でトラックゼロセンサ9の出力がほぼトラックゼロを示す高レベルに転換する。t6 時点はステッピングモ−タ15の第1及び第4相巻線W1、W4の励磁区間であるので、ライン24の特定励磁相検出信号W12は図6(I)に示すように低レベルに保たれる。その後、t7 時点で第1相及び第2相巻線W1 、W2 が同時に励磁されると、特定励磁相検出信号W12は図6(I)に示すように高レベルになり、ANDゲート19aの3入力の全部が高レベルになり、トラックゼロ検出信号TR00は図6(J)に示すように高レベルになる。このトラックゼロ検出信号TR00は制御回路20に送られる。図6(H)では、説明を容易にするために巻線W1 〜W4 の励磁の切換えによってヘッド13a、13bが直ちに次のトラックに移動するように示されているが、実際には遅れを伴って次のトラックに移動する。
なお、特定励磁相検出信号W12は第1及び第2相巻線W1 、W2 の励磁信号のAND出力によって形成されている。
【0025】
制御回路20はFDD4側のインターフェース又は入出力回路とも呼ぶことができるものであり、入力端子T1 、T2 、T3 、T6 、T7 、T8 、T9 及び出力端子T11、T12に接続されており、周知の制御を実行する。また、制御回路20には周知のリキャリブレーション回路33が内蔵されている。リキャリブレーション回路33はFDD4の電源投入又はディスク21の挿入に同期してヘッド13a、13bをディスク21のトラックゼロT00に位置決めするための回路である。なお、制御回路20には、端子T8からドライブセレクト信号DSが入力し、自己のFDDの駆動が選択されている時には各種の信号線が動作可能状態に設定される。
【0026】
FDD4のリード回路10には、ヘッド13a、13bの再生出力を増幅するために図1に示すように前置増幅器35が含まれている。検査用モニタ出力端子A9 は前置増幅器35に接続されている。
【0027】
【検査装置】
検査装置3は図3に等価的及び概略的に示すように、検査用ステップパルス発生回路41、検査用ステップ方向信号発生回路42、検査用サイドセレクト信号発生回路43、検査用ライトデータ発生回路44、検査用1.6MB/2.0MBモード識別信号発生回路45、検査用パワーセーブ信号発生回路46、混合回路47、制御及び検査回路48、及び疑似トラックゼロ検出信号作成回路49を有する。検査装置3の検査用ステップパルス発生回路41は図7(A)に示すように検査用ステップパルスを比較的長い周期Ts (例えば4ms)で発生する。これに対して検査用ライトデータ発生回路44は図7(B)に示すようにステップパルスの周期Ts よりも十分に短い周期Tw (2〜8μs)で検査用ライトデータを発生する。混合回路47は図7(A)の検査用ステップパルスと図7(B)の検査用ライトデータとを混合して図7(C)に示す検査用混合信号STEP+WDを出力端子B1 に送出する。検査時には図1及び図3の出力端子B1 が図1の検査用混合信号入力端子A1 に接続される。図1の検査用信号作成回路6は、入力端子A1 に供給される図7(C)の混合信号STEP+WDから図7(D)(E)に示すように検査用ステップパルスと検査用ライトデータとを抽出即ち分別してライン6a、6cに送る。ライトゲート信号は検査装置3からFDD4に送られない。そこで、本実施例では、検査用信号作成回路6において、図7(E)のライトデータWDに基づいて図7(F)の検査用ライトゲート信号WGを作成し、ライン6bに送出する。図7(F)の検査用ライトゲート信号はライトゲート信号が所定時間間隔(例えば11.5μs)よりも短い間隔で繰返して発生しているか否かの識別によって容易に形成し得る。
【0028】
図4は図1の第1の検査用信号供給手段として機能する検査用信号作成回路6を詳しく示す。この検査用信号作成回路6は大別してステップパルス分別回路71と、ライトデータ分別ゲート回路52と、ライトゲート信号作成回路53と、リセット回路54とから成る。
【0029】
ステップパルス分別回路71は、ANDゲート55、カウンタ56、フリップフロップ57、ORゲート58、ライトデータ除去用フリップフロップ59とから成る。ANDゲート55の一方の入力端子は検査用混合信号入力端子A1 に接続され、この他方の入力端子はライトデータ除去用フリップフロップ59に接続され、この出力端子はカウンタ56のリセット端子Rに接続されている。ANDゲート55の出力は図8(A)に示すように、入力端子A1 からステップパルスが負論理(負パルス)で入力している時には、図8(B)に示すように入力パルスの後縁時点t2 から一定時間(12.5μs)だけ連続的に高レベルになる。これに対して図9(A)に示すように入力端子A1 からライトデータが負論理(負パルス)でANDゲート55に入力している時には、図9(B)に示すようにライトデータパルス毎にANDゲート55の出力は低レベルになる。
【0030】
カウンタ56は、ライトデータWDの周期Tw よりも十分短い周期で繰返して供給されるクロックライン60のクロックを計数し、第1、第2及び第3の所定時間Tc1 、Tc2 、Tc3 を計測し、これ等の計測終了時に第1、第2及び第3の出力端子a1 、a2 、a3 から0.5μs幅の出力パルスを図8(C)(D)(E)に示すように出力する。また、検査用ライトデータWDが入力端子A1 に供給されている時には、ライトデータブロックのライトデータのパルス毎にカウンタ56がリセットされるために、カウンタ56の出力端子a1 、a2 、a3 からは図9(C)(D)(E)に示すように出力パルスが発生しない。しかし、ライトデータブロックの最後のデータパルスの終了時点t6 から第1、第2及び第3の所定時間Tc1 (10.5μs)、Tc2 (11.5μs)、Tc3 (12.5μs)が経過した時点t7 、t8 、t9 で第1、第2及び第3の出力端子a1 、a2 、a3 からパルスが発生する。従って、ANDゲート55とカウンタ56とフリップフロップ59とは、再トリガ可能なモノマルチバイブレータと同様又は類似な動作をしている。
【0031】
パルス生成用フリップフロップ57は対のNANDゲート57a、57bから成り、図8(C)に示すカウンタ56の第1の出力端子a1 の負出力パルスの前縁でセットされ、図8(D)の第2の出力端子a2 の負出力パルスの前縁でリセットされて図8(F)に示す1μs幅の負パルスを発生する。図9の検査用ステパルスが入力しない場合においても最後のライトデータパルスの後に図9(F)に示すようにフリップフロップ57からパルスが発生する。しかし、このパルスは次段のORゲート58で除去される。
【0032】
ORゲート58の一方の入力端子はフリップフロップ57に接続され、他方の入力端子はライトゲート信号作成回路53に接続されている。図8の検査用ステップパルスの発生時点近傍では、検査用ライトデータは発生しないので、図8(H)に示すように検査用ライトゲート信号は低レベル状態に保たれている。従って、ORゲート58の出力は図8(F)に示すように図8(F)のフリップフロップ57の出力と同一になり、t3 〜t4 区間にステップパルスが得られる。他方、図9の検査用ライトデータが発生している時には、前述したように最後のデータパルスの後のt7 〜t8 期間にフリップフロップ57から負パルス(低レベルパルス)が得られるが、図9(H)に示すように検査用ライトゲート信号が高レベルであるので、これによって図9(F)のフリップフロップ57の出力パルスがマスクされ、ORゲート58からパルスが出力されない。
【0033】
ライトデータ除去用フリップフロップ59は、一対のNANDゲート59a、59bから成り、セット端子Sが検査用混合信号入力端子A1 に接続され、第1のリセット端子R1 がリセット回路54に接続され、第2のリセット端子R2 がカウンタ56の第3の出力端子a3 に接続されている。従って、図8の検査用ステップパルスの発生時には、図8(G)に示すように図8(A)のステップパルスの後縁(立上り)時点t2 でセットされ、図8(E)に示すカウンタ56の第3の出力端子a3 の出力パルスの前縁(立下り)でリセットされ、12.5μs幅の高レベルパルスを発生する。また、図9の検査用ライトデータ発生時には、フリップフロップ59はデータブロックの最初のデータパルスの後縁(立上り)時点t2 でセットされ、最後のデータパルスの終了時点t6 から12.5μs後のt9 時点でリセットされ、図9(G)に示すt2 〜t9 の高レベルパルスを発生する。フリップフロップ59から高レベル出力が発生している期間t2 〜t9 においてはANDゲート55は入力端子A1 の検査用ライトデータに応答して図9(B)に示す負パルスを検査用ライトデータ毎に出力する。これにより、カウンタ56が図9のt3 、t4 、t5 でリセットされ、カウンタ56による検査用ライトデータの除去が達成される。
【0034】
検査用ライトゲート信号作成回路53は第1及び第2のDタイプフリップフロップ53a、53bとリセット用ANDゲート53cとから成る。第1及び第2のフリップフロップ53a、53bのデータ入力端子Dは直流電源端子61にそれぞれ接続され、それぞれのトリガ入力端子TはNOT回路72を介して検査用混合入力端子A1 に接続されている。リセット用ANDゲート53cの一方の入力端子はカウンタ56の第2の出力端子a2 に接続され、この他方の入力端子はリセット回路54に接続され、この出力端子は第1のフリップフロップ53aのリセット端子Rに接続されている。第1のフリップフロップ53aの正相出力端子Qは第2のフリップフロップ53bのリセット端子Rに接続されている。第2のフリップフロップ53bの正相出力端子Qは検査用ライトゲート信号出力端子6b、検査用ステップパルス出力用ORゲート58、及び検査用ライトデータ分別ゲート回路52に接続されている。
【0035】
図8に示す検査用ステップパルスの発生時には、例えばt1 よりも前のt0 でリセット回路54から負のリセットパルスが図8(L)に示すように発生し、これがANDゲート53cに入力するか、又は図9(E)に示すカウンタ56の第3の出力端子a3 の出力がリセット信号としてANDゲート53cに入力すると、第1のフリップフロップ53aがリセットされ、初期状態になる。しかる後、図8のt1 で検査用ステップパルスが発生すると、第1のフリップフロップ53aはセット状態となり、出力端子Qが高レベルになり、第2のフリップフロップ53bのリセットが解除され、第2のフリップフロップ53bはトリガ信号に応答可能な状態になる。しかし、t4時点よりも前にトリガ入力が無いので第2のフリップフロップ53bのリセット状態は保持される。このため、第2のフリップフロップ53bは図8(A)の検査用ステップパルスでセットされずにリセット状態に保たれ、図8(H)に示すように検査用ライトゲートWGは低レベル(0)に保たれる。この結果、検査用ステップパルス発生時にはORゲート58からは図8(I)に示すように負のステップパルスが発生するが、検査用データパルスの発生時には図9(I)に示すようにステップパルスがORゲート58から発生しない。
【0036】
第1のフリップフロップ53aがANDゲート53cの出力に基づいてリセットされ且つ第1のフリップフロップ53aの出力で第2のフリップフロップ53bがリセット制御されている状態において、図9(A)に示すように検査用ライトデータが発生すると、t1 〜t2 の最初のライトデータパルスに応答して第1のフリップフロップ53aがセットされ、第2のフリップフロップ53bのリセットが解除される。次に、t3 で2番目のライトデータパルスが入力すると、これが、第1及び第2のフリップフロップ53a、53bのトリガ端子Tに供給され、第1及び第2のフリップフロップ53a、53bはデータ入力端子Dの高レベルを読み込む。このため、第2のフリップフロップ53bの出力ライン6bのライトゲート信号WGは図9(H)に示すようにt3 時点から高レベルになる。ライトゲート信号WGの高レベル状態は、カウンタ56の第2の出力端子a2 の出力に基づいてANDゲート53cからリセットパルスが発生するt8 時点まで保持される。ライトゲート信号WGがt3 〜t8 区間に発生するので、図9(F)に示すステップパルス形成用フリップフロップ57の出力パルスがORゲート58で阻止される。従って誤ったステップ動作が発生しない。
【0037】
検査用ライトデ−タ供給手段として機能する検査用ライトデータ分別用ゲート52はNANDゲートであり、一方の入力端子はライトゲート出力ライン6bに接続され、他方の入力端子は検査用混合信号入力端子A1 にNOT回路72を介して接続されている。従って、ライトゲート信号WGが高レベルの時において他方の入力端子に低レベルの信号が入力した時にのみ低レベルの出力を発生する。図8(A)の検査用ステップパルスがゲート52に入力した時には、ライトゲート信号WGが低レベルであるので、検査用ステップパルスはゲート52で阻止される。また、図9(A)のt1 〜t2 に示されている検査用ライトデータの最初のパルスもゲート52で阻止される。しかし、2番目よりも後のライトデータはゲート52を通過し、出力ライン6cに図9(J)に示すライトデータが得られる。なお、検査モードにおいてライトデータブロックの最初のデータパルスが得られなくても問題が生じない。また、検査用ステップパルスが図8(A)のt1 から図8(F)のt3 に遅延するが、問題が生じない。
【0038】
図4のリセット回路54はリセット用トランジスタ54aとプルアップ抵抗54bとから成る。トランジスタ54aのコレクタは抵抗54bを介して直流電源端子54cに接続され、エミッタはグランドに接続されている。従って、ベースにリセット信号が入力した時にコレクタがグランド(低レベル)となり、低レベルのリセットパルスが得られる。
【0039】
再び図3の検査装置3を説明する。検査用ステップ方向信号発生回路42、検査用サイドセレクト信号発生回路43、検査用1.6MB/2.0MBモ−ド識別信号発生回路45、検査用パワ−セ−ブ信号発生回路46は、これ等の出力端子B2 、B3 、B4 、B5 にそれぞれ接続されている。検査装置3の端子B2 、B3 、B4 、B5 に出力される検査用信号は、図1のインタフェ−ス5の出力端子F2 、F3 、F6 、F9 から発生する信号と実質的に同一の機能を有する信号である。
制御及び検査回路48は、リ−ドデ−タ入力端子B6 、インデックス信号入力端子B7 、トラックゼロセンサ信号入力端子B8 、モニタ−信号入力端子B9 に接続され、また疑似トラックゼロ検出信号作成回路49にも接続され、これ等の入力信号に基づいてシ−ク検査、リ−ド検査、インデックスタイミング検査、トラックゼロタイミング検査等を実行する。
【0040】
疑似トラックゼロ検出信号作成回路49は、トラックゼロセンサ信号入力端子B8 に接続され、図1及び図2のトラックゼロセンサ9の出力に基づいて疑似的に検査用トラックゼロ検出信号を形成するものであり、バッファ増幅器50と遅延用コンデンサ51と抵抗52とダイオ−ド53と波形整形用増幅器54とから成る。増幅器50は入力端子B8 に接続されている。遅延用コンデンサ51の一端は充電用抵抗52を介して増幅器50に接続され、この他端はグランドに接続されている。ダイオ−ド53はコンデンサ51の放電経路を形成するように抵抗52に並列に接続されている。波形整形用増幅器54はコンデンサ51の一端に接続され、コンデンサ51の電圧をこのしきい値によって波形整形し、これを疑似トラックゼロ検出信号としてライン55に出力する。
【0041】
図10は疑似トラックゼロ検出信号作成回路49の動作を説明するためのタイミングチャ−トである。この例では、図10のt1 よりも前の時点におけるFDD4の電源の投入後におけるディスク21の挿入によって図2に示すリキャリブレ−ション回路33を動作させ、ヘッド13a、13bをトラックゼロに位置決めする。次に、t1 〜t6 区間でステップインを示す方向信号を図10(A)に示すように発生させ、且つステップパルスを図10(B)に示すようにt1 、t2 、t4 、t5 で発生させることによってヘッド13a、13bをトラック4まで移動させる。トラックゼロセンサ9はt1 〜t3 の誤差を有してt3 時点でトラックゼロを示す高レベルから非トラックゼロを示す低レベレに転換する。このt3 時点の情報はFDD4の制御に利用されないのでt1 〜t4 の長短は問題にならない。
しかる後、疑似トラックゼロ検出信号を得るために、図10(A)に示すようにt6 時点で方向信号をステップアウトに切換え、図10(B)に示すようにt7 、t8 、t9 、t11でステップパルスを発生させる。これにより、ヘッド13a、13bがトラック4からトラック0に向かって移動し、図10(D)に示すトラックゼロセンサ9の出力がt10時点で高レベルに反転する。この結果、増幅器50の出力も高レベルになり、コンデンサ51が抵抗52を介して徐々に充電される。コンデンサ51の電圧波形は増幅器54のしきい値によって方形波に波形整形され、図10(E)に示すようにt11から高レベルの疑似トラックゼロ検出信号が得られる。この疑似トラックゼロ検出信号は図10(D)のトラックゼロセンサ出力波形の立上りを時間Td だけ遅延し、t13における立下りはトラックゼロセンサ出力波形と同じにしたものである。なお、t13時点で図10(D)のトラックセンサ出力が低レベルになると、増幅器50の出力も低レベルになり、コンデンサ51の電荷がダイオード53を介して急速に放出されるので、立下り時点の遅延は実質的に生じない。
この例では、ヘッド13a、13bがトラック1に位置している時にトラックゼロセンサ9の出力が高レベルに立上っている。図10(B)に示す検査用ステップパルスは周期Ts (4ms)を有して順次発生し、トラックゼロセンサ出力はトラック1の中間で発生している。即ち、トラックゼロセンサ9はステップアウト送りにおいて約0.5トラック分の検出誤差を有する。なお、図10(c)では説明を簡略化するためにヘッド位置を示すトラック番号が図10(B)のステップパルスの発生と同時に変化しているが、実際には、ステップパルスが発生して励磁状態が切換り、ヘッド13a、13bが次のトラックに移動するまでに遅れ時間(約2ms)がある。従って、真のトラックゼロは図10のt11よりも少し後になる。
もし、図2のFDD4のトラックゼロ検出回路19に図10(A)、(D)の信号及び特定励磁相検出信号W12を入力させたとすれば、トラックゼロ検出信号は図10(E)のt11〜t12区間で得られる。従って、図10(E)の疑似トラックゼロ検出信号の立上り時点t11は真のトラックゼロ検出信号に一致する。
【0042】
疑似トラックゼロ検出信号の立下り時点t13はステップ方向信号の立下りt12よりも遅れているが、トラックゼロ検出信号はトラックゼロになる時点の情報を提供するのみで十分であるからt12〜t13の遅れは問題にならない。
【0043】
図10では疑似トラックゼロ検出信号の立上り時点t11をステップパルスの発生に同期させているが、これよりも少し遅れた例えばt11´時点としてもよい。トラックゼロセンサ出力と疑似トラックゼロ検出信号との間の遅延時間Td は、ステップアウト動作時におけるトラックゼロセンサ9のトラックゼロの検出誤差にほぼ一致するように設定されている。このTd の設定は図3のコンデンサ51の容量値、抵抗52の値、増幅器54のしきい値等の調整で行うことができる。この遅れ時間Td はステッピングモータ15の検査時のステップレートが4msの場合には、1〜2ms程度になる。
【0044】
t11時点で疑似トラックゼロ検出信号によるトラックゼロ検出を示す信号が得られたら、これを図3の制御及び検査回路48に送り、例えばシーク検査の基準として使用し、図10のt12時点以後においてステップインを示す方向信号とステップパルスを発生させ、ヘッド13a、13bを所定トラック数移動させる。
【0045】
この実施例では節電を図るために、図1に示すようにトラックゼロセンサ9にタイマ33が設けられ、ステップパルスが入力した時の所定時間のみで発光素子28を発光させるように構成されている。検査モード時においてもこの節電を行うと、疑似トラック検出信号を正確に作成することが不可能になる恐れがある。そこで、検査モード時には、検査モード指令器7の出力に基づいて発光素子25を連続的に点灯させる。これにより、図10(D)に示すようにトラックゼロセンサ出力を図2のトラックゼロ検出回路19から得られる信号に近似させることができ、図10(E)の疑似トラックゼロ検出信号を真のトラックゼロ検出信号に近づけることができる。
【0046】
【検査用モータオン信号及びドライブセレクト信号】
本実施例の検査装置3は検査用モータオン信号及び検査用ドライブセレクト信号の作成回路、及びこれ等の出力端子を有さない。また、フロッピーディスク記憶装置2は検査用モータオン信号入力端子及び検査用ドライブセレクト信号入力端子を有さない。この代りに、ディスクセンサ8の出力を疑似検査用モータオン信号及び疑似検査用ドライブセレクト信号として供給するための選択スイッチS7 、S8 が設けられている。図5は第2の検査用信号供給手段としての機能を有する図1の第7及び第8の選択スイッチS7 、S8 をより詳しく示すものであり、第7及び第8の選択スイッチS7 、S8 は図1の接点a、bに対応する電子スイッチから成る第1及び第2のスイッチS7a、S8a、S7b、S8bを有する。第7の選択スイッチS7 の第1のスイッチS7aはインターフェース5のモータオン信号入力端子F7 とFDD4の第7の端子T7 との間に接続され、検査モード指令器7の出力ライン7aが非検査モードを示している時にオンになる。第7の選択スイッチS7 の第2のスイッチS7bは、ディスクセンサ8の出力ライン8dと第7の端子T7 との間に接続され、検査モード信号ライン7aの信号をNOT回路60で反転したもので制御され、検査モード時にオンになり、ライン8dのディスクセンサ出力信号を疑似検査用モータオン信号として端子T7 に供給する。
第8の選択スイッチS8 の第1のスイッチS8aはインターフェース5のドライブセレクト信号出力端子F8 とFDD4の第8の端子T8 との間に接続され、ライン7aが非検査モードを示している時にオンになる。第8の選択スイッチS8 の第2のスイッチS8bは、ディスクセンサ出力ライン8dと第8の端子T8 との間に接続され、ライン7aが検査モード時を示している時にNOT回路61の出力に応答してオンになり、ディスクセンサ出力信号を疑似検査用ドライブセレクト信号として端子T7 に供給する。
【0047】
ディスクセンサ出力とモータオン信号とドライブセレクト信号とはそれぞれ別の機能を有するものであるが、検査モードにおいては、何らかの方法によってディスク回転モータ11を回転させ、且つ何らかの方法によってFDD4を動作可能状態(ドライブセレクト状態)にすれば、検査を実行することができる。そこで、本実施例ではディスクセンサ出力を検査用モータオン信号及び検査用ドライブセレクト信号に兼用し、これ等の検査用端子を省いている。
【0048】
上述から明らかなように、本実施形態は次の効果を有する。
(1)検査用端子A1〜A9を有するので、USBインタフェース5とFDD4が同一の回路基板を使用して一体的に形成されているにも拘らず、USBインタフェース5を介さないでFDD5の検査を行うことができる。従って、検査が容易になる。
(2) USBインタフェース5を介して得ることができない磁気ヘッド13a、13bの前置増幅器35の出力を端子A9から得てヘッド13a、13bを検査することができる。
(3) 検査装置3から検査用ライトデータと検査用ステップパルスとの混合信号を記憶装置2側の検査用混合信号入力端子A1 に供給する構成であるので、記憶装置2側に検査用ライトデータ入力端子と検査用ステップパルス入力端子とを独立に設けることが不要になり、検査用入力端子の数を低減し、記憶装置2の小型化を図ることができる。
(4) 検査用ライトゲート信号を検査装置3から供給しないで、検査用信号作成回路6においてライトデータに基づいて作成しているので、記憶装置2側に検査用ライトゲート信号入力端子を設けることが不要になり、記憶装置2の小型化を図ることができる。
(5) 検査用モータオン信号及び検査用ドライブセレクト信号を検査装置3からFDD4に供給しないで、ディスクセンサ8の出力に基づいて疑似検査用モータオン信号及び疑似検査用ドライブセレクト信号を作成しているので、検査用信号のための端子の数を低減し、記憶装置2の小型化を図ることができる。
(6) FDD4の端子T12のトラックゼロ検出信号TR00を検査装置3に供給するための端子を設けないで、検査装置3の中の疑似トラックゼロ検出信号作成回路49によって疑似的にトラックゼロ検出信号を作成するので、検査用信号のための端子数を低減し、記憶装置の小型化を図ることができる。
【0049】
【第2の実施形態】
次に、図11を参照して第2の実施形態のフロッピーディスク記憶装置2aを説明する。但し、図11において図1〜図10と共通する部分には同一の符号を付してその説明を省略する。また、第2の実施形態の説明において第1の実施形態と共通する部分は図1〜図10を参照する。
【0050】
図11のフロッピーディスク記憶装置2aは、図1のフロッピーディスク記憶装置2における検査装置3への接続の形態を変えた他は、図1と同一に形成したものである。
図11のFDD4の端子T1〜T12及びA9は図1で同一の符号で示すものと同一のものであり、第1のインタフェース71を構成している。USBインタフェース5は、ホスト装置1に接続されるコネクタ5aとUSB送受信回路を含むインタフェース部5bとFDD4の制御を司る制御部即ちFDC部5cとを有する。USBコネクタ5aとUSBインタフェース部5bは請求項2の発明の第2のインタフェースに相当している。FDC部5cの端子F1〜F12は図1と同様にFDD4の端子T1〜T12に接続されている。
【0051】
検査用端子a1〜a14を含むコネクタ72は、図示されていない検査装置に接続するものであり、請求項2の発明の第3のインタフェースを構成している。コネクタ72の端子a1〜a13はFFD4の端子T1〜T12及びA9にスイッチS1〜S13を介して選択的に接続される。端子a14は検査装置に接続された時にグランドに落とされるものであり、検査モード指定信号入力端子と呼ぶことができるものである。この端子a14に接続されたスイッチ制御手段73はスイッチ群74の各スイッチS1〜S13を検査時にオンに制御し、非検査時にオフに制御するものである。
【0052】
図11の実施形態においても、図1と同様にFDD4のリード回路10 、ライト回路18、制御回路20、USBインタフェース5、スイッチ群74 、検査用コネクタ72、スイッチ制御手段73が同一の回路基板上に一体的に形成されている。
【0053】
図11では、図1の端子A1の代りに3つの端子a1、a4、a5が設けられており、図示されていない検査装置からステップ信号STEPと、ライトゲート信号WGと、ライトデータWDとが独立に送られている。しかし、この代わりに図1と同様に検査用信号作成回路6を設け、ここから信号STEP、WG,WDを得ることができる。
なお、図11のa1、a4、a5は図1の6a、6b、6cに対応している。
また、図11では図1のライン8dの代りに独立にモータオン信号Monの入力端子a7とドライブセレクト信号DSの入力端子a8とを有する。しかし、図11においても、モータオン信号Monとドライブセレクト信号DSとを図1と同様にディスクセンサ8から入力させることができる。
図11の端子a9、a10、a11は、図1のA2、A3、A4、A5、A6、A7、に相当している。
図11のa12は図1では設けられていないトラック零信号TROOを検査用に出力するものである。また、a13は図1のA9に相当する。
【0054】
第2の実施形態は第1の実施形態の(1)(2)と同様な効果を有する。また、第2の実施例によれば、検査装置をコネクタ72に接続すると、制御回路73が検査装置の接続を認識してスイッチ群74の各スイッチS1〜S13をオンにして検査装置をFDD4に接続する。従って、検査装置のFDD4に対する電気的接続及び切り離しを容易に達成することができる。
【0055】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
(1) 検査モード指令器7を検査装置3側に設けることができる。
(2) 選択スイッチS1 、〜S6 、S9 をダイオードによるORゲート回路とし、いずれか一方の入力のみを端子T1 、〜T6 、T9 に供給するように構成することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態のフロッピーディスク記憶装置及びこの検査装置を示すブロック図である。
【図2】図1のFDDを詳しく示すブロック図である。
【図3】図1の検査装置を詳しく示すブロック図である。
【図4】図1の検査用信号作成回路を詳しく示す回路図である。
【図5】図1の第7及び第8の選択スイッチS7 、S8 を詳しく示す回路図である。
【図6】図2のトラックゼロ検出回路の動作を説明するための図2の各部の波形図である。
【図7】図3の混合回路の入出力及び図1の検査用信号作成回路の出力を示す波形図である。
【図8】検査用ステップパルスが入力した時の図4のA〜L点の状態を示す波形図である。
【図9】検査用ライトデータが入力した時の図4のA〜L点の状態を示す波形図である。
【図10】検査モード時における図3の疑似トラックゼロ検出信号作成回路動作を説明するための波形図である。
【図11】第2の実施形態のフロッピーディスク記憶装置を示すブロック図である。
【符号の説明】
2 フロッピーディスク記憶装置
3 検査装置
4 FDD
5 USBインターフェース
6 検査用信号作成回路
7 検査モード指令器
8 ディスクセンサ
9 トラックゼロセンサ
24 特定励磁相検出ライン
49 疑似トラックゼロ検出信号作成回路
A1 〜A9 検査用端子
Claims (10)
- 第1のインタフェースを有するフロッピーディスク駆動装置と、
ホスト装置に接続される第2のインタフェースと、
前記第2のインタフェースと前記第1のインタフェ−スとの間に接続され且つ前記ホスト装置から供給されたコマンドに従って前記フロッピーディスク駆動装置を制御するための制御手段と、
外部装置に接続するためのコネクタを有する第3のインタフェースと、
前記第3のインタフェースを前記第1のインタフェースに選択的に接続するために前記第3のインタフェースと前記第1のインタフェースとの間に接続されたスイッチ手段と、
前記第3のインタフェースの前記コネクタに前記外部装置が接続されたか否かを認識し、接続が認識された時に前記第3のインタフェースを前記第1のインタフェースに接続するように前記スイッチ手段を制御するスイッチ制御手段と
から成るフロッピーディスクの記憶装置。 - 前記外部装置は、前記フロッピーディスクの駆動装置を検査するための検査装置であることを特徴とする請求項1記載のフロッピーディスク記憶装置。
- 前記第1及び第3のインタフェースは、前記フロッピーディスクの駆動装置に含まれている磁気ヘッドの再生信号を出力するための端子をそれぞれ有していることを特徴とする請求項1又は2記載のフロッピーディスク記憶装置。
- フロッピ−ディスクを回転するためのディスク回転モ−タと、フロッピ−ディスクにデ−タを書き込むための信号変換磁気ヘッドと、前記ヘッドを前記ディスクの半径方向に送るためのステッピングモ−タと、前記ディスクに書き込むためのライトデ−タを受け入れるためのライトデ−タ入力端子と、前記ディスクに対するデ−タの書き込みを許可するためのライトゲ−ト信号を受け入れるためのライトゲ−ト信号入力端子と、前記ライトデ−タ入力端子と前記ライトゲ−ト信号入力端子と前記ヘッドとに接続され、前記ライトゲ−ト信号入力端子のライトゲ−ト信号によって書き込みが許可されている時に前記ライトデ−タ入力端子から供給されたライトデ−タに対応した記録信号を前記ヘッドに供給するライト回路と、前記ステッピングモ−タを駆動するためのステップパルスを受け入れるステップパルス入力端子と、前記ステップパルス入力端子と前記ステッピングモ−タとの間に接続され、前記ステップパルスに対応するように前記ステッピングモ−タを制御するためのステッピングモ−タ制御回路とを備えたフロッピ−ディスク駆動装置と、
前記ライトデ−タ入力端子と前記ライトゲ−ト信号入力端子と前記ステップパルス入力端子とに接続され、ホスト装置の指令に基づいて前記ライトデ−タ入力端子に供給するためのライトデ−タと前記ライトゲ−ト信号入力端子に供給するためのライトゲ−ト信号と前記ステップパルス入力端子に供給するためのステップパルスとを発生するインタフェ−ス手段と、
フロッピ−ディスク駆動装置を検査する時に使用するための検査用ライトデ−タと検査用ステップパルスとの混合信号を受け入れるための検査用混合信号入力端子と、
前記検査用混合信号入力端子に入力した前記混合信号から検査用ライトデ−タと検査用ステップパルスとを抽出し、抽出された検査用ライトデ−タを前記ライトデ−タ入力端子に供給し、抽出された検査用ステップパルスを前記ステップパルス入力端子に供給するための検査用信号供給手段と、
を有していることを特徴とするフロッピ−ディスク記憶装置。 - 更に、前記検査用ライトデ−タに基づいて検査用ライトゲ−ト信号を作成して前記フロッピ−ディスク駆動装置のライトゲ−ト信号入力端子に供給する検査用ライトゲ−ト信号作成手段を有していることを特徴とする請求項4記載のフロッピ−ディスク記憶装置。
- 前記混合信号は、複数の書き込みパルスの配列から成る検査用ライトデ−タと、前記書き込みパルスの配列におけるパルス相互間の最大時間隔よりも長い周期を有するステップパルス列から成る検査用ステップパルスとを混合したものであることを特徴とする請求項4又は5記載のフロッピ−ディスク記憶装置。
- フロッピ−ディスクを回転するためのディスク回転モ−タを含むディスク回転手段と、フロッピ−ディスクに対するデ−タの書き込み及び/又は読み出しを行うための信号変換磁気ヘッドと、前記ディスク回転手段に対するフロッピ−ディスクの装着を検出してディスク検出信号を出力するためのディスク検出手段と、前記ディスク回転モ−タを回転駆動することを指令するためのモ−タオン信号を受け入れるモ−タオン信号入力端子と、フロッピ−ディスク装置の駆動の選択を示すドライブセレクト信号を受け入れるドライブセレクト信号入力端子と、前記モ−タオン信号入力端子と前記ドライブセレクト信号入力端子と前記ディスク回転モ−タとに接続され、前記ドライブセレクト信号と前記モ−タオン信号とに基づいて前記ディスク回転モ−タを回転するためのモ−タ制御手段とを備えたフロッピ−ディスク駆動装置と、
前記モ−タオン信号入力端子と前記ドライブセレクト信号入力端子とに接続され、ホスト装置の指令に基づいて前記モ−タオン信号入力端子に供給するモ−タオン信号と前記ドライブセレクト信号入力端子に供給するドライブセレクト信号とを発生するインタフェ−ス手段と、
フロッピ−ディスク駆動装置の検査を示す検査モ−ド信号を発生する検査モ−ド信号発生手段と、
前記ディスク検出手段と前記検査モ−ド信号発生手段と前記モータオン信号入力端子と前記ドライブセレクト信号入力端子とに接続され、前記検査モ−ド信号が検査モ−ドを示していることに応答して前記ディスク検出信号を検査用モ−タオン信号として前記モ−タオン信号入力端子に供給し且つ前記ディスク検出信号を検査用ドライブセレクト信号として前記ドライブセレクト信号入力端子に供給する検査用信号供給手段と
を有していることを特徴とするフロッピ−ディスク記憶装置。 - フロッピ−ディスクを回転するためのディスク回転モ−タを含むディスク回転手段と、フロッピ−ディスクに対するデ−タの書き込み及び/又は読み出しを行うための信号変換磁気ヘッドと、前記ヘッドを前記ディスクの半径方向に送るためのステッピングモ−タと、前記ディスクに書き込むためのライトデ−タを受け入れるためのライトデ−タ入力端子と、前記ディスクに対するデ−タの書き込みを許可するためのライトゲ−ト信号を受け入れるためのライトゲ−ト信号入力端子と、前記ライトデ−タ入力端子と前記ライトゲ−ト信号入力端子と前記ヘッドとに接続され、前記ライトゲ−ト信号入力端子のライトゲ−ト信号によって書き込みが許可されている時に前記ライトデ−タ入力端子から供給されたライトデ−タに対応した記録信号を前記ヘッドに供給するライト回路と、前記ステッピングモ−タを駆動するためのステップパルスを受け入れるステップパルス入力端子と、前記ステップパルス入力端子と前記ステッピングモ−タとの間に接続され、前記ステップパルスに対応するように前記ステッピングモ−タを制御するためのステッピングモ−タ制御回路と、前記ディスク回転手段に対するフロッピ−ディスクの装着を検出してディスク検出信号を出力するためのディスク検出手段と、前記ディスク回転モ−タを回転駆動することを指令するためのモ−タオン信号を受け入れるモ−タオン信号入力端子と、フロッピ−ディスク装置の駆動の選択を示すドライブセレクト信号を受け入れるドライブセレクト信号入力端子と、前記モ−タオン信号入力端子と前記ドライブセレクト信号入力端子と前記ディスク回転モ−タとに接続され、前記ドライブセレクト信号と前記モ−タオン信号とに基づいて前記ディスク回転モ−タを回転するためのモ−タ制御手段とを備えたフロッピ−ディスク駆動装置と、
前記ライトデ−タ入力端子と前記ライトゲ−ト信号入力端子と前記ステップパルス入力端子と前記モ−タオン信号入力端子と前記ドライブセレクト信号入力端子とに接続され、ホスト装置の指令に基づいてライトデ−タを前記ライトデ−タ入力端子に供給し、ライトゲ−ト信号を前記ライトゲ−ト信号入力端子に供給し、ステップパルスを前記ステップパルス入力端子に供給し、モ−タオン信号を前記モ−タオン信号入力端子に供給し、ドライブセレクト信号を前記ドライブセレクト信号入力端子に供給するインタフェ−ス手段と、
フロッピ−ディスク駆動装置の検査を示す検査モ−ド信号を発生する検査モ−ド信号発生手段と、
フロッピ−ディスク駆動装置を検査する時に使用するための検査用ライトデ−タと検査用ステップパルスとの混合信号を受け入れるための検査用混合信号入力端子と、
前記検査用混合信号入力端子に入力した前記混合信号から検査用ライトデ−タと検査用ステップパルスとを抽出し、抽出された検査用ライトデ−タを前記ライトデ−タ入力端子に供給し、抽出された検査用ステップパルスを前記ステップパルス入力端子に供給し、且つ前記検査用ライトデ−タに基づいて検査用ライトゲ−ト信号を作成して前記フロッピ−ディスク駆動装置のライトゲ−ト信号入力端子に供給する第1の検査用信号供給手段と、
前記ディスク検出手段と前記検査モ−ド信号発生手段とに接続され、前記検査モ−ド信号が検査モ−ドを示していることに応答して前記ディスク検出信号を検査用モ−タオン信号として前記モ−タオン信号入力端子に供給し且つ前記ディスク検出信号を検査用ドライブセレクト信号として前記ドライブセレクト信号入力端子に供給する第2の検査用信号供給手段と
を有していることを特徴とするフロッピ−ディスク記憶装置。 - フロッピ−ディスクを回転するためのデイスク回転モ−タと、フロッピ−ディスクに対するデ−タの書き込み及び/又は読み出しを行うための信号変換磁気ヘッドと、前記ヘッドを前記ディスクの半径方向に送るためのステッピングモ−タと、前記ヘッドで読み出された信号に対応するリ−ドデ−タを作成するリ−ド回路と、前記リ−ド回路で作成されたリ−ドデ−タを出力するためのリ−ドデ−タ出力端子と、前記ステッピングモ−タを駆動するためのステップパルスを受け入れるステップパルス入力端子と、前記ステッピングモ−タのステップ方向を示すステップ方向信号を受け入れるステップ方向信号入力端子と、前記ステップパルス入力端子と前記ステップ方向信号入力端子と前記ステッピングモ−タとの間に接続され、前記ステップパルスと前記ステップ方向信号とに基づいて前記ステッピングモ−タを制御するためのステッピングモ−タ制御手段と、前記ヘッドが前記ディスクの基準トラックにほぼ位置しているか否かを検知するための基準トラックセンサと、前記基準トラックセンサの出力と前記ステップ方向信号と前記ステッピングモ−タの特定相の励磁を示す信号とに基づいて前記ヘッドが前記基準トラックに位置していることを正確に示す基準トラック検出信号を得るための基準トラック検出手段と、前記基準トラック検出手段から得られた基準トラック検出信号を出力するための基準トラック検出信号出力端子とを備えたフロッピ−ディスク駆動装置と、
前記リ−ドデ−タ入力端子と前記ステップパルス入力端子と前記ステップ方向信号入力端子と前記基準トラック検出信号出力端子とに接続され、ホスト装置の指令に基づいて前記ステップパルス入力端子にステップパルスを供給し、且つ前記ステップ方向信号入力端子にステップ方向信号を供給し、前記リ−ドデ−タ出力端子のリ−ドデ−タをホスト装置に転送するインタフェ−ス手段と、
から成るフロッピ−ディスク記憶装置を検査するための装置であって、
前記フロッピ−ディスク駆動装置を検査する時に使用する検査用ステップパルスを前記ステップパルス端子に供給するための検査用ステップパルス供給手段と、
検査用ステップ方向信号を前記ステップ方向信号入力端子に供給するための検査用ステップ方向信号供給手段と、
前記フロッピ−ディスク駆動装置の検査の時に、前記基準トラックセンサから得られたセンサ出力信号が基準トラックに位置していないことを示す状態から基準トラックにほぼ位置していることを示す状態へ転換した時点を所定時間遅延させて疑似的に基準トラック検出信号を形成するものであり、前記所定時間の遅延が前記ヘッドを前記基準トラックに対する位置決めする時に生じる前記基準トラックセンサの誤差に基づいて決定され、前記疑似的に形成された基準トラック検出信号を前記検査用ステップパルス供給手段に供給する疑似基準トラック検出信号作成手段と
を備えた検査装置。 - 前記検査用ステップパルス供給手段は、前記フロッピ−ディスク記憶装置側に設けられた検査用ステップパルスを入力させるためのステップパルス用入力端子(A1)と、前記フロッピ−ディスク記憶装置の検査時に前記ステップパルス用入力端子(A1)に接続するように前記フロッピ−ディスク記憶装置とは別の装置(3)に設けられた検査用ステップパルス発生回路(41)とから成り、
前記検査用ステップ方向信号供給手段は、前記フロッピ−ディスク記憶装置側に設けられた検査用ステップ方向信号入力端子(A2)と、検査時に前記検査用ステップ方向信号入力端子(A2)に接続される検査用ステップ方向信号発生回路(42)とから成ることを特徴とする請求項9記載の検査装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000247398A JP3743497B2 (ja) | 1999-08-18 | 2000-08-17 | フロッピ−ディスク記憶装置及びその検査装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23137799 | 1999-08-18 | ||
JP11-231377 | 1999-08-18 | ||
JP2000247398A JP3743497B2 (ja) | 1999-08-18 | 2000-08-17 | フロッピ−ディスク記憶装置及びその検査装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001125751A JP2001125751A (ja) | 2001-05-11 |
JP3743497B2 true JP3743497B2 (ja) | 2006-02-08 |
Family
ID=26529831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000247398A Expired - Fee Related JP3743497B2 (ja) | 1999-08-18 | 2000-08-17 | フロッピ−ディスク記憶装置及びその検査装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3743497B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6201117B2 (ja) * | 2012-06-15 | 2017-09-27 | 株式会社高尾 | 封入式遊技機 |
JP6489426B2 (ja) * | 2015-02-20 | 2019-03-27 | 日本精工株式会社 | 通信装置、通信方法及びプログラム |
-
2000
- 2000-08-17 JP JP2000247398A patent/JP3743497B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001125751A (ja) | 2001-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1489279B (zh) | 电动机驱动控制电路和电动机驱动设备 | |
KR890004760B1 (ko) | 디스크 구동장치 | |
JPS6028460B2 (ja) | 信号検出回路 | |
JP3743497B2 (ja) | フロッピ−ディスク記憶装置及びその検査装置 | |
KR890003564B1 (ko) | 디스크장치 | |
US6952316B2 (en) | Open head detection circuit and method in a voltage or current mode driver | |
JPH0352674B2 (ja) | ||
JP2001190055A (ja) | インデックス信号生成方法、インデックス信号生成装置、ディスクドライブ、及びddモータ | |
US6804076B2 (en) | Method and device for entering test mode in an integrated circuit for use in a floppy disk drive, and a floppy disk drive apparatus incorporating the method | |
US6754028B2 (en) | Control integrated circuit for floppy disk drive | |
US7236318B2 (en) | Built in full speed nonreturn to zero test method and apparatus for a data storage device controller | |
JP3709910B2 (ja) | フロッピーディスクドライブ用集積回路 | |
JP2659330B2 (ja) | フレキシブルディスク装置 | |
JP3758931B2 (ja) | Fdd装置 | |
KR0139159B1 (ko) | 포커스서보제어장치 | |
JPS60164954A (ja) | デイスク装置 | |
JP2001190054A (ja) | インデックス信号生成装置 | |
KR100482351B1 (ko) | 스핀들모터회전유무감지회로및감지결과출력방법 | |
KR100754093B1 (ko) | 자기기록 재생장치 및 그 드라이브용 반도체 집적회로장치 | |
JP2606529B2 (ja) | ディスク装置 | |
JP2546138B2 (ja) | ディスク駆動装置 | |
JP2001023286A (ja) | 記録再生装置、記録媒体アダプタ装置および記録再生方法 | |
JP2888090B2 (ja) | ディスク装置 | |
JPH0656688B2 (ja) | ディスク装置 | |
JPS6163979A (ja) | フロツピ−デイスク駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051108 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081125 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101125 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |