JP3732896B2

JP3732896B2 - 電源

Info

Publication number: JP3732896B2
Application number: JP17273396A
Authority: JP
Inventors: アライアン・ジャンセン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1995-07-14
Filing date: 1996-07-03
Publication date: 2006-01-11
Anticipated expiration: 2016-07-03
Also published as: KR100421352B1; ATE231251T1; EP0753807A1; DE69529408T2; KR970008812A; DE69529408D1; EP0753807B1; US5828204A; JPH0934567A

Description

【０００１】
【産業上の利用分野】
本発明は、電源に関する。
【０００２】
【従来の技術】
電子機器用調整（安定化）電源において、出力調整段には、一般に、顕著なリップル成分を有するDC（直流）入力電圧が供給され、且つ出力段は、電圧基準（この電圧基準は該段の回路に顕在もしくは潜在していてよい）で設定された電圧レベルの平滑化出力を作り出す働きをする。主要調整段前後の線間電圧降下、従って、該段での消費電力は、電圧基準とある瞬間の入力電圧との差に左右される。この電力消費は相当の量である可能性がある。
【０００３】
【発明の目的】
本発明の目的は、電源の出力調整段における電力消費を最小にする構成を提供することにある。
【０００４】
【発明の概要】
本発明の1つの様相により、入力と出力とを有し、その入力には顕著なリップル成分を有するDC入力電圧が供給され、その出力にはリップル成分のトラフ（波間の谷）におけるDC入力電圧値に事実上等レベルのDC出力電圧を与える働きをする調整段から成る電源が設けられる。
【０００５】
この方法で、該段における消費電力が最小になる。勿論、一般的には、DC出力電圧が特定レベルになるよう調整する必要がある。これを行うには、出力電圧を基準と比較して制御信号を生成し、これが下流側の調整段の入力でのトラフ電圧のレベルを変える働きをする上流側の調整段へフィードバックされる。
【０００６】
その出力をその入力のトラフ電圧に調整する調整段は、好ましくは次の要素から成る：
・DC入力電圧の最小値を示す最小電圧基準を誘導し且つ記憶するための最小電圧検出器；
・調整段の入力と出力の間で直列接続された調整経路を有する能動調整装置であって、その調整経路の両端間の電圧降下を調整するために制御できるもの；及び
・その調整経路の両端間の電圧降下がDC入力電圧の瞬間値と最小電圧基準で示されたようなDC入力電圧の最小値との間の差に一致するよう、能動調整装置を制御するべく最小電圧検出器によって記憶された最小電圧基準に応答する制御手段。
【０００７】
好都合にも、最小電圧検出器は、DC出力電圧を受けられるよう接続され且つその電圧の最小値の大きさを最小電圧基準として記憶するよう作動し、その制御手段は、入力電圧がその最小値近くにある期間中、その能動調整装置にその調整経路の両端間で微小電圧降下を生じさせるよう作動する。
【０００８】
本発明の好ましい実施例では、最小電圧検出器と制御手段とは、連携して次の要素を包含する：
・調整段の出力端子間で抵抗と直列に接続されたコンデンサであって、該コンデンサの端子間電圧は最小電圧基準として作用し、且つコンデンサと抵抗の接合点の電圧レベル（ここでは接合点電圧レベル）は、出力電圧と最小電圧基準で代表される最小電圧との間の差を表すことを特徴とするもの；
・出力を有し、且つ基準に比例した接合点電圧レベルの大きさに応答する比較手段であって、
・・接合点電圧レベルが前記基準を越えて上昇しようとする時、能動調整装置の調整経路の両端間の電圧降下が増え、且つ
・・接合点電圧レベルが前記基準以下に低下しようとする時、能動調整装置が完全にオンされてその調整経路の両端間の電圧降下を最小にする、
ようその出力に制御信号を生ずるもの；及び
・接合点電圧レベルが前記基準以下に低下しようとする期間中、コンデンサの放電経路を開放してコンデンサ電圧が出力電圧を下方に追従することができるように比較手段によって制御される放電手段。
【０００９】
好都合にも、ツェナーダイオードがコンデンサ／抵抗接合点と比較手段の出力との間に接続され、且つ接合点電圧レベルが前記基準以下に低下しようとする時、比較手段が作動してツェナーダイオードが導通するまで制御信号レベルを上昇させるもので；この構成で、ツェナーダイオードは、放電手段として機能し、且つ接合点電圧レベルが前記基準以下に低下しようとする期間中、能動調整装置を完全にオンにしておける程の十分な制御信号レベルを保証する。
【００１０】
本願発明の別の様相により、次の要素から成る電源が設けられる：
・出力に顕著なリップル成分を有する中間DC電圧を生じさせる第一調整段であって、そこへフィードバックされた制御入力に応答して中間DC電圧の平均値を変え、よってリップル成分のトラフを変化させるもの；
・入力と出力を有し、その入力において第一調整段より出力された前述の中間DC電圧を受けられるよう接続され且つ前記リップル成分のトラフで前記中間DC電圧の値と固定関係を有するレベルのDC出力電圧をその出力で与えるよう作用するもの、及び
・第二調整段によって生ずる前記DC出力電圧を基準と比較し、且つ第一調整段によって前記基準で設定されたレベルに定まる前記DC出力電圧を生ずるレベルにその平均値が調節されるように前記制御入力を発生させるための、ループ制御手段。
【００１１】
【実施例】
図1Aは、入力側でAC（交流）電源11に接続され且つ出力端子12で調整DC電圧を出力するよう作動する電源ユニット10を示す。
【００１２】
電源ユニットは、第一調整段14、第二調整段15、及びループ制御ブロック13を備えている。
【００１３】
第一調整段14は、その入力側でAC電源11に接続されて、その出力側16で顕著なリップル成分を有する中間DC電圧V_{S1_OUT}を生ずる（図1B参照）。この中間電圧の平均DC電圧レベルは、ライン17でループ制御ブロック13から第一段14へ帰還される制御信号Sによって制御される。
【００１４】
第一調整段14は、例えば、力率補正を有する切換えモード電源であり、制御信号Sはスイッチング装置のデューティサイクルを制御する働きがある。該電源段は当業者に周知であり、従ってここではこれ以上詳しく説明しない。
【００１５】
第二調整段は、入力として中間DC電圧V_{S1_OUT}を受け、出力端子12に平滑化DC電圧V_{S2_OUT}を生ずる。この電圧V_{S2_OUT}の高さは、実質的に、この電圧のリップル成分のトラフにおける中間電圧V_{S1_OUT}の値V_Tに対応する（図1B参照）。
【００１６】
出力電圧V_{S2_OUT}の高さを制御するため、この電圧をループ制御ブロック13へフィードバックし、これにはまた端子12での所望出力電圧値を表す基準値も供給される。ループ制御ブロック13は、そのフィードバック電圧V_{S2_OUT}を基準値と比較し、そして第一調整段14によって生じた中間電圧V_{S1_OUT}の平均値に必要な調整を実行できるよう制御信号Sを設定する。この平均レベルの調整によって、中間電圧V_{S1_OUT}のトラフ電圧V_Tが可変され、続いて、出力電圧V_{S2_OUT}が可変される（何故なら、上で触れたように、第二調整段によって、電圧V_{S2_OUT}が中間電圧V_{S1_OUT}のトラフ電圧値V_Tに追従することになる）。
【００１７】
図2Aは、出力電圧V_{S2_OUT}がループ制御ブロック13に送られた基準値によって表される目標電圧TARGETを下回る場合の状況を示すものである。この場合、ループ制御ブロック13は、第一段で中間電圧V_{S1_OUT}の平均値を高めることができるようTARGETとV_{S2_OUT}の間の差に依存して制御信号を設定する。
【００１８】
図2Bは、出力電圧V_{S2_OUT}がループ制御ブロック13に送られた基準値によって表される目標電圧TARGETを上回る場合の状況を示すものである。この場合、ループ制御ブロック13は、第一段で中間電圧V_{S1_OUT}の平均値を下げることができるようTARGETとV_{S2_OUT}の間の差に依存して制御信号を設定する。
【００１９】
ブロック13がどのように実行されてよいかは熟練した当業者には容易に分かる故、ループ制御ブロック13の詳細はここでは触れない。勿論、基準値は制御ブロックへの明確な入力の形を取る必要はなく、ブロック13自体の構成要素によって決められてよい、ということが明らかになろう。
【００２０】
図3は、第二調整段15の主要機能ブロックを示すブロック図である。これらの機能ブロックは、第二段に対する入力電圧V_{S1_OUT}の最小値の大きさを捕捉するための最小電圧検出器6と；第二段の入力と出力間に直列に接続された能動調整装置7と；そして最小電圧検出器6で捕捉された最小電圧の大きさとV_{S2_OUT}の大きさと間の差に依存して能動調整装置を調整するための制御ブロック8とである。非限定表示法で、制御ブロック8は、誤差演算増幅器として描写され、能動調整装置7はMOSFETとして描写されている。捕捉した最小電圧を超える出力電圧V_{S2_OUT}の動きを検知する際、制御ブロック8は、能動調整装置7を制御して、装置両端間の電圧降下を増大させて出力電圧を検出器6で捕捉された最小電圧の方へ低下させる。
【００２１】
最小電圧の基準尺度及び出力電圧V_{S2_OUT}の基準尺度は、もしそれらが測定電圧の値を表示するのに役立つなら、どんな形を採用してもよい。
【００２２】
図4は、第二段の好ましい実施例の簡略型バージョンを示す。この場合、MOSFET 20は図3の調整装置7を形成し、一方、誤差増幅器27とコンデンサ23は、それぞれ、制御ブロック8と最小電圧検出器6の主要要素を形成する。実際は、下記から明らかになるように、制御ブロック8と最小電圧検出器6の機能は、図4ではある程度併合されている。入力電圧V_{S1_OUT}の最小値の検出に関連して、図4の回路ではこの動作は電圧V_{S1_OUT}においてよりも出力電圧V_{S2_OUT}を監視して実施される。このことは、以下にさらに詳細に説明されるように、MOSFET 20が、出力電圧がその最小値に近い時にドレイン−ソース間の調整経路21両端間の最小電圧降下で完全にオンの状態に置かれ、その結果、入力電圧V_{S1_OUT}の最小値が出力に通されて、ここで最小電圧検出器で捕捉されるということから可能である。
【００２３】
既に触れたように、最小電圧検出器は、図4でプラス出力ライン26とマイナスバイアス電圧との間で抵抗25と直列に接続されているコンデンサ23を包含する。この実施例では、コンデンサ23は、プラス出力ライン26上に現れる最小電圧に等しい電圧を捕捉し記憶するよう配置される。コンデンサ23と抵抗25との接続点の電圧は、それ故、その捕捉電圧とプラス出力ライン26上の実際の電圧との間の差に対応する；この電圧は理想的にはゼロであるはずであり、入力電圧V_{S1_OUT}のリップル波形の主サイクル部分に関して、MOSFET 20のゲート22の電圧を調節してコンデンサ23と抵抗25との接続点の電圧がゼロに戻されるようにドレイン−ソース間の調整経路21両端間の電圧降下を調整することは、演算増幅器の機能である。換言すれば、プラス出力ライン26上の電圧は、入力電圧のリップルに追従し且つ入力電圧の最小値より高くなろうとするので、コンデンサ23と抵抗25との接続点の電圧も上がろうとし、直ちにゲート電圧を低下させることになる。このことは、MOSFET両端のドレイン−ソース間の電圧降下の増大をもたらし、その結果、ライン26上の電圧V_{S2_OUT}がコンデンサ23で保持された最小電圧に向けて抑制されることになる。
【００２４】
このV_{S2_OUT}の調整は、入力リップル波形の各サイクルの大半の間、即ち、ライン26上の電圧が捕捉最小電圧以上に移動しようとしているサイクル部分の間、継続する。このサイクル部分中、コンデンサ電圧は、コンデンサ23が徐々にチャージアップするにつれ多少上昇する。
【００２５】
入力電圧が、そのリップル成分に追従して、その最小値に近づくに従い、ライン26上の電圧が、コンデンサ23で保持された電圧以下に降下し始める段階がやって来て、これによりコンデンサ23と抵抗25との接続点の電圧をゼロ以下に下げる。結果として、演算増幅器は、MOSFETのゲート電圧を高くしてMOSFETを完全にオンにし、これにより、入力電圧V_{S1_OUT}の最小値がライン26を通過することが確保される。この期間中の演算増幅器の出力レベルは、コンデンサ23と抵抗25との接続点と演算増幅器出力との間に接続されているツェナーダイオード29によって設定される。演算増幅器の出力レベルは、ツェナーダイオード29が導通してコンデンサ23と抵抗25との接続点の電圧をゼロに引き戻すまで上昇する。ツェナーダイオード29の値は、MOSFETのゲート電圧が十分高くなってMOSFETを完全にオンにすることが保証されるよう選択される。
【００２６】
ツェナーダイオード29の導通によって、コンデンサ23が容易に放電できることがまた保証され、その結果、その両端間の電圧は、ライン26の電圧に下方追従して、MOSFET 20を通過する時の、入力電圧の最小にまでなる。
【００２７】
入力電圧V_{S1_OUT}が、それと共にライン26上の電圧を伴って再度上方へ動き始めると、コンデンサ23と抵抗25との接続点の電圧はプラスへ移動し始め、これによってMOSFETがもう一度演算増幅器で調整されるようになり、ライン26の電圧V_{S2_OUT}をコンデンサ23の端子間の電圧とほぼ等しい値に保持する。それ故、図4の回路の動作は、既に述べたように継続される。
【００２８】
図5は、図4の回路のより実用的な形を示すものである。この場合、マイナスバイアス電圧の必要性は、（ツェナーダイオード28で与えられる）プラスの基準電圧を演算増幅器27の非反転入力へ印加することにより排除された。この重要性は、コンデンサ23の端子間で捕捉された電圧は、入力V_{S1_OUT}の最小値の大きさであるが、その電圧に等しくはなく（むしろ、ツェナー28の基準電圧値で減じられたような電圧である）。また図5の回路においては、熟練した当業者に明らかになるような安定性の理由から要素部品24が追加された。
【００２９】
図6は、図5の回路での典型的な電圧／時間波形の記録を例証するものである。上方の図形Aは、第二段の入力電圧V_{S1_OUT}のリップル成分を示す。中間の図形Bは、図形Aと同じ縮尺で、第二段の出力電圧V_{S2_OUT}を示す。V_{S2_OUT}における摂動は、MOSFETが完全にオンされている期間に対応するものである。下方の図形Cは、これは図形A及びBとは違う尺度であるが、MOSFETのゲート22に印加された電圧を示し、この図形のピークはMOSFETの完全オン期間に対応するものである。
【００３０】
第二調整段について多くの変更が可能であることは明らかであろう。例えば、最小電圧検出器の（好ましくないとはいえ）1つの可能な実施としては、電圧V_{S1_OUT}、V_{S2_OUT}を素早く標本抽出し且つ別のプロセッサで処理できるようディジタル計測値を作って、能動調整装置用の制御信号を発生させることになろう。さらに、能動調整装置は、MOSFETよりむしろバイポーラ・パワートランジスタであってよく、また図5において、制御可能なツェナーダイオードをツェナー28及び演算増幅器27に置き換えて用いてもよい。
【００３１】
上述の実施例では、第二段15は、その出力電圧を実質上トラフ電圧V_Tのレベルに維持するが、その出力電圧がトラフ電圧（例えば、1ボルト未満）に対してある固定関係になるようにアレンジすることも可能であろう。しかし、望まれることは、この固定関係は、実質上、第二調整段15における電力消費を最小にするようなものと同等のものの1つであることである。
【００３２】
第二段への入力電圧V_{S1_OUT}のリップル成分は、正弦波波形として示されたが、このリップル成分は別の時間変化形を持っていてよい、ということが分かるであろう。
【００３３】
以上、本発明の実施例について詳述したが、以下、本発明の各実施態様の例を示す。
【００３４】
[実施態様１]
入力と出力とを有し、その入力には顕著なリップル成分を有するDC入力電圧が供給され、その出力には前記リップル成分のトラフにおける前記DC入力電圧値にほぼ等しいレベルのDC出力電圧を与える調整段を備えた電源。
【００３５】
[実施態様２]
前記調整段が、
前記DC入力電圧の最小値を示す最小電圧基準を誘導し且つ記憶するための最小電圧検出器と、
前記調整段の前記入力と出力との間で直列接続された調整経路を有する能動調整装置であって、前記調整経路の両端間の電圧降下を調整するよう制御可能な能動調整装置と、さらに、
その調整経路の両端間の電圧降下が、前記DC入力電圧の瞬間値と前記最小電圧基準で示されたような前記DC入力電圧の最小値との間の差にほぼ一致するよう、前記能動調整装置を制御するべく前記最小電圧検出器によって記憶された前記最小電圧基準に応答する制御手段と、
を備えて成る実施態様1記載の電源。
【００３６】
[実施態様３]
前記最小電圧検出器が、前記DC出力電圧を受けられるよう接続され且つその電圧の最小値の大きさを前記最小電圧基準として記憶するよう作動し、前記制御手段が、前記入力電圧がその最小値近くにある期間中、前記能動調整装置にその調整経路の両端間で微小電圧降下を生じさせるよう作動することを特徴とする実施態様2記載の電源。
【００３７】
[実施態様４]
前記最小電圧検出器と前記制御手段とは、連携して、
調整段の出力端子間で抵抗と直列に接続されたコンデンサであって、該コンデンサの端子間電圧は前記最小電圧基準として作用し、且つ前記コンデンサと抵抗の接合点の電圧レベル（ここでは接合点電圧レベル）は、前記出力電圧と前記最小電圧基準で代表される最小電圧との間の差を表すことを特徴とするコンデンサと、
出力を有し、且つ基準に対する前記接合点電圧レベルの大きさに応答する比較手段であって、
前記接合点電圧レベルが前記基準を越えて上昇しようとする時、前記能動調整装置の調整経路の両端間の電圧降下が増え、且つ
前記接合点電圧レベルが前記基準以下に低下しようとする時、前記能動調整装置が完全にオンされてその調整経路の両端間の電圧降下を最小にする、
ようその出力に前記制御信号を発生する比較手段と、さらに、
前記接合点電圧レベルが前記基準以下に低下しようとする期間中、前記コンデンサの放電経路を開放して前記コンデンサ電圧が前記出力電圧を下方に追従するよう前記比較手段によって制御される放電手段と、
を包含することを特徴とする実施態様3記載の電源。
【００３８】
[実施態様５]
ツェナーダイオードが前記コンデンサ／抵抗接合点と前記比較手段の出力との間に接続され、且つ前記接合点電圧レベルが前記基準以下に低下しようとする時、前記比較手段が作動して、前記ツェナーダイオードが導通するまで前記制御信号レベルを上昇させるもので、前記ツェナーダイオードは、前記放電手段として機能し、且つ前記接合点電圧レベルが前記基準以下に低下しようとする期間中、前記能動調整装置を完全にオンにしておける程の十分な制御信号レベルを保証することを特徴とする実施態様4記載の電源。
【００３９】
[実施態様６]
前記調整段が電源の下流側の調整段を構成し、該電源がさらに、
出力に、顕著なリップル成分を有する中間DC電圧を生じさせる上流側の調整段であって、この中間DC電圧が前記下流側の調整段の入力へ送られて該調整段のDC入力電圧を提供し、前記上流側の調整段が、送られて来た制御入力に応答して前記中間DC電圧の平均値を変え、これにより、前記中間DC電圧のリップル成分のトラフのレベルを変化させるものと、
前記下流側の調整段によって生ずる前記DC出力電圧を基準と比較し、且つ前記上流側調整段によって前記基準で設定されたレベルに定まる前記DC出力電圧を生ずるレベルにその平均値が調節されるように前記制御入力を発生させるための、ループ制御手段と、
を包含する実施態様1乃至5の何れか1つに記載の電源。
【００４０】
[実施態様７]
出力に、顕著なリップル成分を有する中間DC電圧を生じさせる第一調整段であって、該調整段に送られる制御入力に応答して前記中間DC電圧の平均値を変え、これによって、前記リップル成分のトラフのレベルを変化させる第一調整段と、
入力と出力とを有し、その入力において前記第一調整段より出力された前記中間DC電圧出力を受けられるよう接続され、且つその出力において、前記リップル成分のトラフにおいて前記中間DC電圧の値と固定関係を有するレベルのDC出力電圧を与えるよう作用する第二調整段と、さらに、
前記第二調整段によって生ずる前記DC出力電圧を基準と比較し、且つ前記第一調整段によって前記基準で設定されたレベルに定まる前記DC出力電圧を生ずるレベルにその平均値が調節されるように前記制御入力を発生させるための、ループ制御手段と、
を含んで成る電源。
【００４１】
【発明の効果】
以上説明したように、本発明を用いることにより、出力調整段における電力消費が最小である電源を提供することができる。
【図面の簡単な説明】
【図１Ａ】電源ユニットのブロック図である。
【図１Ｂ】電源ユニットの種々の点に存在する電圧を示す電圧／時間プロット図である。
【図２Ａ】出力電圧が非常に低い場合における、図1の電源ユニットの出力調整段の入力、出力及び目標電圧間の関係を示す電圧／時間プロット図である。
【図２Ｂ】出力電圧が非常に高い場合における、図1の電源ユニットの出力調整段の入力、出力及び目標電圧間の関係を示す電圧／時間プロット図である。
【図３】図1の電源ユニットの出力調整段の主要機能要素を示すブロック図である。
【図４】図3のブロック図の実施例を示す回路図である。
【図５】図4の回路のより実用的な形を示す回路図である。
【図６】図5の回路の電圧／時間プロット図である。
【符号の説明】
１３：ループ制御ブロック
１４：第一調整段
１５：第二調整段

Claims

顕著なリップル成分を有するＤＣ入力電圧を受け取る入力と、出力と、前記入力と出力との間に直列接続された調整経路を有する能動調整装置と、前記能動調整装置を制御して前記調整経路の両端間の電圧降下を調整するための制御手段とを有する調整段を具備する電源であって、
前記調整段は、前記ＤＣ入力電圧の最小値を示す最小電圧基準を誘導し且つ記憶するための最小電圧検出器をさらに備え、
前記最小電圧検出器は、前記ＤＣ出力電圧を受け取るように接続され且つその電圧の最小値の大きさを前記最小電圧基準として記憶するように動作し、
前記調整経路の両端間の電圧降下が、前記ＤＣ入力電圧の瞬間値と前記最小電圧基準で示されたようなＤＣ入力電圧の最小値との差にほぼ一致し、これによって、前記調整段が、その出力において、前記リップル成分のトラフで前記ＤＣ入力電圧値にほぼ等しいレベルのＤＣ出力電圧を提供するように、前記能動調整装置を制御するために、前記制御手段は、前記最小電圧検出器によって記憶された前記最小電圧基準に応答し、
前記制御手段は、前記ＤＣ入力電圧がその最小値近くにある期間中、前記能動調整装置にその調整経路の両端間で微小電圧降下を生じさせるように動作すること、
を特徴とする電源。
前記最小電圧検出器と前記制御手段とが、連携して、
（ａ）前記調整段の前記出力端子間で抵抗に直列接続されたコンデンサであって、該コンデンサの両端間の電圧は前記最小電圧基準として作用し、且つ、前記コンデンサと抵抗との接合点の電圧レベルすなわち接合点電圧レベルは、前記出力電圧と前記最小電圧基準で代表される最小電圧との間の差を表すようになされたコンデンサと、
（ｂ）出力を有し、且つ、基準に対する前記接合点電圧レベルの大きさに応答する比較手段であって、
前記接合点電圧レベルが前記基準を超えて上昇しようとする時、前記能動調整装置の調整経路の両端間の電圧降下が増え、且つ
前記接合点電圧レベルが前記基準以下に低下しようとする時、前記能動調整装置が完全にオンされてその調整経路の両端間の電圧降下を最小にする、
ようにその出力に前記制御信号を生成する比較手段と、
（ｃ）前記接合点電圧レベルが前記基準以下に低下しようとする期間中、前記コンデンサの放電経路を開放して前記コンデンサの電圧が前記出力電圧を下方に追従するように前記比較手段によって制御される放電手段と、
を備えることを特徴とする請求項１に記載の電源。
ツェナーダイオードが前記コンデンサ／抵抗器接合点と前記比較手段の出力との間に接続され、前記接合点電圧レベルが前記基準以下に低下しようとする時に、前記比較手段が動作して、前記ツェナーダイオードが導通するまで前記制御信号のレベルを上昇させ、前記ツェナーダイオードは、前記放電手段として機能し、前記接合点電圧レベルが前記基準以下に低下しようとする期間中、前記能動調整装置を完全にオンにしておける程度の十分な前記制御信号のレベルを保証することを特徴とする請求項２に記載の電源。
前記調整段が電源の下流側の調整段を構成し、該電源が、さらに、
出力に、顕著なリップル成分を有する中間ＤＣ電圧を生じさせるための上流側の調整段であって、前記中間ＤＣ電圧が前記下流側の調整段の入力に送られて前記調整段のＤＣ入力電圧を提供し、前記上流側の調整段が、送られてきた制御入力に応答して前記中間ＤＣ電圧の平均値を変え、これにより、前記中間ＤＣ電圧のリップル成分のトラフのレベルを変化させる上流側の調整段と、
前記下流側の調整段によって生ぜしめられる前記ＤＣ出力電圧を基準と比較し、且つ、前記上流側の調整段が、前記基準によって設定されたレベルに定まる前記ＤＣ出力電圧を生ずるレベルにその平均値を調節するように前記制御入力を発生させるためのループ制御手段と、
を備えることを特徴とする請求項１乃至３の何れか１項に記載の電源。