JP3725530B2 - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ Download PDF

Info

Publication number
JP3725530B2
JP3725530B2 JP2003190841A JP2003190841A JP3725530B2 JP 3725530 B2 JP3725530 B2 JP 3725530B2 JP 2003190841 A JP2003190841 A JP 2003190841A JP 2003190841 A JP2003190841 A JP 2003190841A JP 3725530 B2 JP3725530 B2 JP 3725530B2
Authority
JP
Japan
Prior art keywords
slave
unit
sequence control
signal
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003190841A
Other languages
English (en)
Other versions
JP2005025545A (ja
Inventor
毅 小池
靖司 野本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP2003190841A priority Critical patent/JP3725530B2/ja
Publication of JP2005025545A publication Critical patent/JP2005025545A/ja
Application granted granted Critical
Publication of JP3725530B2 publication Critical patent/JP3725530B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、多系統のシーケンス制御を行うマスタユニットと、複数のDI/DOのインタフェースを持ったスレーブユニットが、1つ以上の通信回線で接続された形態をもったプログラマブルコントローラに関する。
【0002】
【従来の技術】
多系統のシーケンス制御を行うマスタユニットと、DI/DOのインタフェースを持ったスレーブユニットとが、通信回線で接続される形態をもったプログラマブルコントローラにおいては、1つの通信回線で接続されたスレーブユニットを全ての系統で共有する形態のものと、系統毎にそれぞれ独立した通信回線をもち、各々の通信回線に接続されたスレーブユニットを占有する形態のものがある。
【0003】
1つの回線で接続される形態においては、接続できるスレーブユニットの最大接続数が、回線のもつ転送能力の上限で決まってしまう。I/O点数を増大させる場合、スレーブユニットの台数を追加し、通信データ数が転送能力の上限を越えた場合には、転送周期を落とす必要があった。また、1つの系統で使用するスレーブユニットの台数や接続順序などの設定が変更になった場合に、他の系統においても通信回線に関する設定の変更が必要となる場合があった。
一方、系統毎に通信回線をもつ形態においては、1つの系統の変更が他の系統に影響を及ぼすことは無い。しかし、他の系統の通信回線に接続されたスレーブユニットを自由に制御することが出来ない。また、機械の強電盤内の同じ場所に、複数の制御系統のスレーブユニットを配置した場合に、各系統の制御する回線のケーブルを、それぞれ引き回すことになるため、スレーブユニットの配置や、スレーブユニットの接続ケーブルの配線に無駄が生じる場合があった。
【0004】
【発明が解決しようとする課題】
工作機械等の機械や装置の多機能化の要求に伴って、シーケンス制御の多系統化の要求、及びI/O点数が増大する傾向にあり、従来の方法では、1つの系統の変更が他の系統に影響を及ぼすことや、転送周期を落とす必要が生じるケース、スレーブユニット間の接続方法の問題など、シーケンス制御の多系統化に伴い、スレーブユニットとの接続関係が複雑になってしまう問題がある。
【0005】
そこで、本発明は、多系統のシーケンス制御部とスレーブユニットと割り付けを自由に行えるようにすると共に、多様なシステム構成にも柔軟なシーケンス制御部とスレーブユニットの関係を構築することができるプログラマブルコントローラを提供することにある。
【0006】
【課題を解決するための手段】
本発明は、複数の系統のシーケンス制御を行うマスタユニットと、該マスタユニットと1以上の通信回線にて接続されたDI/DOのインタフェースを持つ複数のスレーブユニットとを有するプログラマブルコントローラであって、複数の系統のシーケンス制御を行うマスタユニットには、各系統毎に送受信されるスレーブユニットのDI/DO信号を記億するDI/DO信号テーブルと、該DI/DO信号テーブルと前記スレーブユニットのDI/DO信号との対応を記憶した転送アドレステーブルと、通信回線毎に接続されたスレーブユニットのDI/DO信号を転送する通信コントローラを有する通信制御部とを備え、前記転送アドレステーブルに基づいて前記スレーブユニットのDI/DO信号を送受信するようにした。これにより、シーケンス制御系統とスレーブユニットの対応を、接続される通信回線に関係なく、割り付けられるようにした。
また、前記マスタユニットに、特にマスタユニット内の前記通信コントローラに、前記複数のスレーブユニットと前記DI/DO信号テーブルとデータ転送を制御するDMAコントローラを設けるようにした。
【0007】
【発明の実施の形態】
図1は本発明の一実施形態の使用形態を説明する概要説明図である。図1(a)で示す使用形態においては、プログラマブルコントローラのマスタユニットMUのシーケンス制御部10は、系統1、系統2、系統3、系統4の4つの制御系統を持っており、4本の通信回線(通信回線S1〜S4)によって、DI/DOのインタフェースを持った複数のスレーブユニット(図1では各通信回線S1〜S4毎に3つのスレーブが接続された例を示している)SUと接続されている。また、マスタユニットMUは、通信制御部20を有し、該通信制御部20により、マスタユニットMUとスレーブユニットSU間の通信が制御されている。
シーケンス制御系統1には、通信回線S1のスレーブ番号1のスレーブユニットSU(1-1) ,通信回線S3のスレーブ番号3のスレーブユニットSU(3-3) ,通信回線S4のスレーブ番号2のスレーブユニットSU(4-2) が割り付けられている。
シーケンス制御系統2には通信回線S1のスレーブ番号2のスレーブユニットSU(1-2) 、通信回線S2のスレーブ番号1のスレーブユニットSU(2-1) 、通信回線S4のスレーブ番号3のスレーブユニットSU(4-3) が割り付けられている。
シーケンス制御系統3には、通信回線S1のスレーブ番号3のスレーブユニットSU(1-3) ,通信回線S2のスレーブ番号2のスレーブユニットSU(2-2) ,通信回線S3のスレーブ番号1のスレーブユニットSU(3-1) が割り付けられている。
シーケンス制御系統4には、通信回線S2のスレーブ番号3のスレーブユニットSU(2-3) ,通信回線S3のスレーブ番号2のスレーブユニットSU(3-2) ,通信回線S4のスレーブ番号1のスレーブユニットSU(4-1) が割り付けられている。
すなわち、通信回線Siに接続されたスレーブ番号jのスレーブユニットをSU(i-j) として表すと、各シーケンス制御系統にはスレーブユニットが次のように割り付けられている。
系統1…SU(1-1) ,SU(3-3) ,SU(4-2)
系統2…SU(1-2) ,SU(2-1) ,SU(4-3)
系統3…SU(1-3) ,SU(2-2) ,SU(3-1)
系統4…SU(2-3) ,SU(3-2) ,SU(4-1)
【0008】
一方、図1(b)に示す使用形態では、多数のI/O点数を必要とするシーケンス制御を担うシーケンス制御系統1には、通信回線S1,S2の全てのスレーブユニットSU(1-1) 〜SU(2-3) ,と通信回線S3のスレーブ番号1のスレーブユニットSU(3-1) が割り付けられている。
また、シーケンス制御系統2には、通信回線S3のスレーブ番号2のスレーブユニットSU(3-2) が、シーケンス制御系統3には、通信回線S3のスレーブ番号3のスレーブユニットSU(3-3) が割り付けられている。またユーザ用のシーケンス制御系統4には、他の系統とは独立した通信回線S4に接続された全てのスレーブユニットSU(4-1) 〜SU(4-3) が割り付けられて、ユーザ用のシーケンス制御系統4の変更が、他のシーケンス制御系統1〜3に影響を及ぼさないようになっている。この図1(b)に示す使用形態では次のように割り付けられている。
系統1…SU(1-1) 〜SU(1-3) ,SU(2-1) 〜SU(2-3) ,SU(3-1)
系統2…SU(3-2)
系統3…SU(3-3)
系統4…SU(4-1) 〜SU(4-3)
【0009】
このように、本発明は、マスタユニットMUのシーケンス制御部10の制御系統に対して、複数の通信回線S1〜S4に接続されたスレーブユニットSUを自由に割り当てることができるようにした点に特徴があるものである。
【0010】
図2は、本発明の一実施形態のプログラマブルコントローラのマスタユニットMUの要部ブロック図である。シーケンス制御部10には、シーケンス制御を司るプロセッサ11、制御ソフトウェアを格納し、ワークメモリとしても使用するRAM12、信号メモリ13を備えている。この信号メモリ13には、マスタユニットMUに設定されているシーケンス系統数分のシーケンス制御で処理する、スレーブユニットSUからのDI信号格納するDI信号テーブル、スレーブユニットSUへのDO信号を出力するためのDO信号テーブル(この図2に示す例では、4つのシーケンス系統が設定されているものとしてDI/DO信号用にそれぞれ4つのテーブル15〜18が設けられている例を示している。)が設けられている。
また、通信制御部20は、マスタユニットMUとスレーブユニットSU間の通信を制御する通信コントローラ21〜24が各通信回線S1〜S4毎に設けられている。
シーケンス制御部10のプロセッサ11,RAM12、信号メモリ13及び通信制御部の各通信コントローラ21〜24はバス14に接続されている。さらにこのバス14には、転送アドレス用テーブルデータを格納するRAM30が接続されている。
通信コントローラ21〜24には、DMA機能を備えており、スレーブユニットSUとの受信・送信データを、転送アドレステーブル30の内容に応じて信号メモリ13と転送を行うことが出来る。この実施形態では、DMA機能内蔵の通信コントローラ21〜24を使用しているが、バス14にDMAコントローラを配置し、DMA機能を持たない通信コントローラを使用する形態としてもよい。
【0011】
通信コントローラ21〜24は、周期的に、信号メモリ13のDOテーブルの内容を読み出し、送信データとして外部のスレーブユニットSUヘ転送し、またスレーブユニットSUからの受信データを、信号メモリ13のDIテーブルに書き込むことによって、シーケンス制御の入力・出力信号の処理を行う。
このDOテーブルからの読み出し、DIテーブルヘの書き込みを行うために、転送アドレステーブル30には、各S1〜S4に接続された各スレーブユニットSUのDI/DOデータに対応して、DOテーブル、DIテーブルのアドレスが設定され、これを用いて、DOテーブル、DIテーブルへのデータの書き込み、読み出しが制御されるように構成されている。
【0012】
図3は転送アドレステーブル30の構成を説明する説明図である。転送アドレステーブル30には、通信回線S1〜S4分のテーブル40〜43があり、各テーブルにはそれぞれ送信データ用のテーブル50と受信データ用のテーブル51が存在する。図3では、通信回線S1用の転送アドレステーブル40と該転送アドレステーブル40を構成する送信データ用のテーブル50と受信データ用のテーブル51を示している。
送信データ用テーブル50には、接続されたスレーブ分のテーブルが用意され、そこに、対応する系統のDOデータのアドレスデータを格納する。例えば、通信回線S1のスレーブ番号1スレーブユニットSU(1-1) のDOデータが、信号メモリ13の100番地のデータとすると、スレーブ1用転送アドレステーブル60に、100という値を設定する。他のスレーブ、及び受信データについても同様である。
【0013】
図4に示すように、3つのシーケンス制御系統を制御し、4つの通信回線S1〜S4を有し各通信回線S1〜S4には3つのスレーブユニットSUが接続されたプログラマブルコントローラの一実施使用形態の例について、転送アドレステーブル30への割り付け方法について説明する。図4において、各スレーブユニットSUに「DI IF」と記載されているものは、機械からのデータの入力(DI)のインタフェースのみを持ったスレーブユニットSU、「DO IF」と記載されているものは機械へのデータ出力のインタフェースのみを持ったスレーブユニットSU、「DI/DO IF」と記載されたものは機械との入力/出力の両方のインタフェースを持ったユニットであることを示している。すなわち、スレーブユニットSU(1-1) 〜SU(1-3) はDI(入力)インタフェースのみ有し、スレーブユニットSU(2-1) 〜SU(2-3) ,SU(3-2) ,SU(4-1) ,SU(4-2) はDO(出力)インタフェースのみ備え、スレーブユニットSU(3-1) ,SU(3-3) ,SU(4-3) は、DI/DO(入出力)インタフェースを備えるものである。
すなわち、通信回線S1には、DI(入力)インタフェースのみを持つシーケンス制御系統1用の2つのスレーブユニットSU(1-1) ,SU(1-2) と、シーケンス制御系統2用のスレーブユニットSU(1-3) が接続され、通信回線S2には、DO(出力)インタフェースのみを持つシーケンス制御系統2用のスレーブユニットSU(2-1) と、シーケンス制御系統3用のスレーブユニットSU(2-2) ,SU(2-3) が接続されている。また、通信回線S3には、DI/DO(入出力)インタフェースを持つシーケンス制御系統2、1用のスレーブユニットSU(3-1) ,SU(3-3) と、DO(出力)インタフェースのみを持つシーケンス制御系統2用のスレーブユニットSU(3-2) が接続され、通信回線S4には、DO(出力)インタフェースを持つシーケンス制御系統1、2用のスレーブユニットSU(4-1) ,SU(4-2) と、DI/DO(入出力)インタフェースを持つシーケンス制御系統3用のスレーブユニットSU(4-3) が接続されている。
【0014】
このような、実施形態のプログラマブルコントローラにおいて、信号メモリ13内の各系統のDI信号、DO信号の格納アドレスは、図5の示す状態とする。つまり、シーケンス制御系統1のDO信号のテーブルは、信号メモリ13の100番地からマッピングされており、DI信号のテーブルは、180番地からマッピングされているものとする。同様に、シーケンス制御系統2のDO信号のテーブルは200番地から、DI信号のテーブルは280番地から、シーケンス制御系統3のDO信号のテーブルは300番地からDI信号のテーブルは380番地からマッピングされているものとする。
【0015】
そこで、図4に示したプログラマブルコントローラを構成するために、転送アドレステーブル30に各スレーブユニットに対するデータに対して信号メモリ13のアドレスを割り付ける。
図6に転送アドレステーブル30への割付設定値の一例を示す。図6において設定値には、信号メモリ13のアドレスが設定されるものであるが、スレーブユニットが入力もしくは出力を持たない場合は、ダミーのアドレス(=0)を設定してある。
通信回線S1に接続されるスレーブユニットSU(1-1) 〜SU(1-3) は、入力インタフェースDI IFしか有さないスレーブユニットであるから、これらスレーブユニットSU(1-1) 〜SU(1-3) への送信データはない。そのため、通信回線S1のスレーブ番号1〜3に対するDOデータのアドレスはダミーの「0」が設定されている。
また、通信回線S1のスレーブ番号1のスレーブユニットSU(1-1) からの受信データは、信号メモリ13のアドレス180番地、つまりシーケンス制御系統1のDI信号領域に転送されることを示している。また、通信回線S1のスレーブ番号2のスレーブユニットSU(1-2) からの受信データは、信号メモリ13のアドレス181番地のシーケンス制御系統1のDI信号領域に転送される。さらに、通信回線S1のスレーブ番号3のスレーブユニットSU(1-3) からの受信データは、信号メモリ13のアドレス280番地のシーケンス制御系統2のDI信号領域に転送される。
通信回線S2に接続されるスレーブユニットSU(2-1) 〜SU(2-3) は、出力インタフェースDO IFしか有さないスレーブユニットであるから、これらスレーブユニットSU(2-1) 〜SU(2-3) からの受信データはない。そのため、通信回線S2のスレーブ番号1〜3に対するDIデータのアドレスはダミーの「0」が設定されている。そして、スレーブユニットSU(2-1) への送信データは、信号メモリ13のシーケンス制御系統2のDO信号領域であるアドレス200番地のDOデータが送信されるように設定されている。また、通信回線S2のスレーブ番号2のスレーブユニットSU(2-2) への送信データは、信号メモリ13のシーケンス制御系統3のDO信号領域であるアドレス300番地のDOデータと設定している。さらに、通信回線S2のスレーブ番号3のスレーブユニットSU(2-3) への送信データは、信号メモリ13のシーケンス制御系統3のDO信号領域であるアドレス301番地のDOデータが設定されている。
通信回線S3のスレーブ番号1のスレーブユニットSU(3-1) は、DI/DO(入出力)インタフェースを有するものであり、このスレーブユニットSU(3-1) への送信データは、アドレス201番地のシーケンス制御系統2のDOデータと設定し、受信データは、アドレス281番地のシーケンス制御系統2のDI信号領域に転送されるように設定されている。また、通信回線S3のスレーブ番号2のスレーブユニットSU(3-2) は、出力インタフェースしか備えていないから、受信データに対するアドレスはダミーの「0」、送信データに対するアドレスは、202番地のシーケンス制御系統2のDO領域が設定されている。通信回線S3のスレーブ番号3のスレーブユニットSU(3-3) に対しては、送信データに対しては100番地、受信データに対しては183番地のシーケンス制御系統1のDI/DO信号のテーブルのアドレスが設定されている。
同様に、通信回線S4に接続されたスレーブユニットSU(4-1) 〜SU(4-3) に対するデータの送信受信に対する信号メモリ13のアドレスが設定されるものである。
【0016】
以上のように、転送アドレステーブル30に、シーケンス制御のDI/DO信号テーブルのアドレス値を設定することで、スレーブユニットと制御系統を自由に割り付けることができるものである。
【0017】
【発明の効果】
本発明は、多系統のシーケンス制御部と任意のスレーブユニットを自由に割り付けることができるので、1つの系統に複数の回線接続されたスレーブユニットを割り付ける事ができ、通信周期を落とすことなく、DI/DOの容量を増やすことが可能である。また、スレーブの配置に応じて、1つの通信回線に接続されるスレーブユニットを、複数の系統で共用する事ができたり、通信回線を1つの系統に占有させ、その系統の変更が他の系統に影響を及ぼさないようにといった形態もとることができ、多様なシステム構成にも柔軟なシーケンス制御部とスレーブユニットの関係を構築することができる。
【図面の簡単な説明】
【図1】本発明の概要を説明する説明図である。
【図2】本発明の一実施形態の要部ブロック図である。
【図3】同実施形態における設定値の定義を説明する図である。
【図4】同実施形態において構築したシステムの1例を示すブロック図である。
【図5】同システムの1例を構築するための、信号メモリのアドレスマップである。
【図6】同システムの1例を構築するための、転送アドレステーブルに設定する設定値の説明図である。
【符号の説明】
1 プログラマブルコントローラ・マスタユニット
10 シーケンス制御部
20 通信制御部

Claims (3)

  1. 複数の系統のシーケンス制御を行うマスタユニットと、該マスタユニットと1以上の通信回線にて接続されたDI/DOのインタフェースを持つ複数のスレーブユニットとを有するプログラマブルコントローラであって、前記複数の系統のシーケンス制御を行うマスタユニットには、各系統毎に送受信される前記スレーブユニットのDI/DO信号を記億するDI/DO信号テーブルと、該DI/DO信号テーブルと前記スレーブユニットのDI/DO信号との対応を記憶した転送アドレステーブルと、
    前記通信回線毎に接続されたスレーブユニットのDI/DO信号を転送する通信コントローラを有する通信制御部とを備え、
    前記転送アドレステーブルに基づいて前記スレーブユニットのDI/DO信号を送受信することを特徴とするプログラマブルコントローラ。
  2. 前記通信コントローラは、前記複数のスレーブユニットと前記DI/DO信号テーブルとデータ転送を制御するDMAコントローラが内蔵されていることを特徴とする前記請求項1記載のプログラマブルコントローラ。
  3. 前記マスタユニットには、前記複数のスレーブユニットと前記DI/DOテーブルとのデータ転送を制御するDMAコントローラが設けられていることを特徴とする前記請求項1記載のプログラマブルコントローラ。
JP2003190841A 2003-07-03 2003-07-03 プログラマブルコントローラ Expired - Fee Related JP3725530B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003190841A JP3725530B2 (ja) 2003-07-03 2003-07-03 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003190841A JP3725530B2 (ja) 2003-07-03 2003-07-03 プログラマブルコントローラ

Publications (2)

Publication Number Publication Date
JP2005025545A JP2005025545A (ja) 2005-01-27
JP3725530B2 true JP3725530B2 (ja) 2005-12-14

Family

ID=34188607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003190841A Expired - Fee Related JP3725530B2 (ja) 2003-07-03 2003-07-03 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JP3725530B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5588820B2 (ja) * 2010-10-20 2014-09-10 株式会社日立製作所 データ伝送方法および制御システム
JP5570556B2 (ja) 2012-07-23 2014-08-13 ファナック株式会社 Ioユニットと通信を行う数値制御装置
JP6426666B2 (ja) 2016-07-27 2018-11-21 ファナック株式会社 プログラマブルコントローラ

Also Published As

Publication number Publication date
JP2005025545A (ja) 2005-01-27

Similar Documents

Publication Publication Date Title
US8266360B2 (en) I2C-bus interface with parallel operational mode
US5182801A (en) Apparatus and method for providing fast data transfer between multiple devices through dynamic reconfiguration of the memory space of the devices
US20050265108A1 (en) Memory controller which increases bus bandwidth, data transmission method using the same, and computer system having the same
JPH0916735A (ja) Pcカード
US7970960B2 (en) Direct memory access controller and data transmitting method of direct memory access channel
KR100505689B1 (ko) 송수신 흐름에 따라 공유 버퍼 메모리의 할당량을제어하는 송수신 네트워크 제어기 및 그 방법
JP3725530B2 (ja) プログラマブルコントローラ
US5511229A (en) Data processing system having a switching network connecting multiple peripheral devices using data paths capable of different data bus widths
US7650440B2 (en) Peripheral supplied addressing in a simple DMA module
CN101482853B (zh) 直接存储器访问系统及方法
CN103529766B (zh) 自动化系统
KR100602204B1 (ko) 메인 제어부와 부 제어부로 구성된 제어 시스템 및 버스연결 방법
CN101192208A (zh) 一种基于8位处理器的双总线电路
US7788466B2 (en) Integrated circuit with a plurality of communicating digital signal processors
KR20120064518A (ko) I2c 버스 프로토콜 기반의 직렬 클럭 버스 스위칭을 이용한 개별 또는 동시 접근 장치 및 그 방법
JP4346539B2 (ja) 制御装置
KR102496994B1 (ko) PCIe 인터페이스 장치 및 그 동작 방법
JP2550868B2 (ja) 通信制御lsi
JP2007508620A (ja) マルチマスタ共用資源システム中で使用するための通信ステアリング
JP4710925B2 (ja) プログラマブル制御装置システム
JP4480678B2 (ja) 半導体集積回路装置
KR100253200B1 (ko) 외부 버스 인터페이스
JPH10341257A (ja) パケット処理装置
KR0138394B1 (ko) 전전자 교환기에서의 입출력 단말접속 정합 장치
CN114968899A (zh) 一种实现芯片通讯的控制电路、系统及方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

R150 Certificate of patent or registration of utility model

Ref document number: 3725530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100930

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110930

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120930

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130930

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees