JP6426666B2 - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ Download PDF

Info

Publication number
JP6426666B2
JP6426666B2 JP2016147145A JP2016147145A JP6426666B2 JP 6426666 B2 JP6426666 B2 JP 6426666B2 JP 2016147145 A JP2016147145 A JP 2016147145A JP 2016147145 A JP2016147145 A JP 2016147145A JP 6426666 B2 JP6426666 B2 JP 6426666B2
Authority
JP
Japan
Prior art keywords
sequence program
program
storage unit
data storage
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016147145A
Other languages
English (en)
Other versions
JP2018018248A (ja
Inventor
幸大 平石
幸大 平石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FANUC Corp
Original Assignee
FANUC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FANUC Corp filed Critical FANUC Corp
Priority to JP2016147145A priority Critical patent/JP6426666B2/ja
Priority to DE102017007022.9A priority patent/DE102017007022A1/de
Priority to US15/659,882 priority patent/US10488841B2/en
Priority to CN201710617183.5A priority patent/CN107664978B/zh
Publication of JP2018018248A publication Critical patent/JP2018018248A/ja
Application granted granted Critical
Publication of JP6426666B2 publication Critical patent/JP6426666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/11101Verifying ram data correct, validity, reload faulty data with correct data
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output
    • G05B2219/1127Selector for I-O, multiplex for I-O
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13128Relay ladder diagram, RLL RLD KOP
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/14Plc safety
    • G05B2219/14089Display of control states on cards, by leds

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Description

本発明は、複数のシーケンスプログラムを実行するプログラマブルコントローラに関する。
従来から、シーケンスプログラムを実行可能なPLC装置(Programmable Logic Controller;以下、「プログラマブルコントローラ」ともいう)が開発されている。例えば、1台のプログラマブルコントローラを用いて複数のシーケンスプログラムを実行させる装置が提案されている(特許文献1参照)。
特開2005−025545号公報
ところで、工作機械の製造業者は、機械の納品と併せてこの機械を制御するためのシーケンスプログラム(以下、本プログラムともいう)をユーザに提供する場合がある。このとき、ユーザは、提供された本プログラムを独自に改変し、カスタマイズされたシーケンスプログラム(以下、改変プログラムともいう)を使用したいという要望がある。
例えば、比較例である図7に示すように、プログラム実行部1は、第1シーケンスプログラム2の実行中に発生するデータを第1データ格納部3に格納し、第2シーケンスプログラム4の実行中に発生するデータを第2データ格納部5に格納する場合を想定する。そして、第1シーケンスプログラム2及び第2シーケンスプログラム4の間で共有しようとするデータ(例えば、非常停止信号)を共有データ格納部6にて格納可能に構成されている。
ところが、第2シーケンスプログラム4の一部を改変するとき、第2データ格納部5のみならず、共有データ格納部6におけるメモリ領域の定義を併せて変更しなければならない場合がある。その結果、共有データ格納部6での定義変更に伴って、第1シーケンスプログラム2の改変を余儀なくされる。
このように、本プログラムと改変プログラムの間でデータを共有させるためには、図7に示すような一般的なデータ管理方法を用いる限り、本プログラムの内容に変更を加える必要が生じる。すなわち、データ共有の簡易化の観点で、改良の余地が十分に残されている。
本発明は上記した問題を解決するためになされたものであり、特定のシーケンスプログラムの内容に変更を加えることなく、複数のシーケンスプログラムの間で一部のデータを共有化可能なプログラマブルコントローラを提供することを目的とする。
本発明に係るプログラマブルコントローラは、複数のシーケンスプログラムを実行するコントローラであって、第1シーケンスプログラムの中で定義される信号メモリの識別子と状態値を対応付けて格納する第1データ格納部と、前記第1シーケンスプログラムとは異なる第2シーケンスプログラムの中で定義される信号メモリの識別子と状態値を対応付けて格納する第2データ格納部と、前記第2シーケンスプログラムの実行中における前記第1データ格納部へのアクセスの許否に関するアクセス規則を設定する規則設定部と、前記第1データ格納部のみにアクセスしながら前記第1シーケンスプログラムを実行する一方、前記規則設定部により設定された前記アクセス規則に従って前記第1データ格納部及び前記第2データ格納部にアクセスしながら前記第2シーケンスプログラムを実行するプログラム実行部と、を備える。
このように構成したので、第1シーケンスプログラムの独立性を確保しつつ、第2シーケンスプログラムの実行中であってもアクセス規則に従う範囲内で第1データ格納部(つまり、共有データの格納領域)にもアクセス可能となる。これにより、第1シーケンスプログラムの内容に変更を加えることなく、複数のシーケンスプログラムの間で一部のデータを共有化できる。
また、本発明に係るプログラマブルコントローラに関して、前記規則設定部は、前記第1シーケンスプログラム及び前記第2シーケンスプログラムの中で共通に定義される前記信号メモリの識別子毎に、前記状態値へのアクセスの許可属性が付与された前記アクセス規則を設定してもよい。これにより、共通に定義される信号メモリ毎にきめ細かな設定が可能となる。
また、本発明に係るプログラマブルコントローラに関して、前記プログラム実行部は、前記第1シーケンスプログラムの実行中に、前記アクセス規則に従って書込許可の属性が付与された前記信号メモリの識別子に関して、前記第1データ格納部における状態値の更新を無効化してもよい。これにより、第2シーケンスプログラムの実行結果に起因して、第1シーケンスプログラムによる予期しない動作が発生するのを防止できる。
また、本発明に係るプログラマブルコントローラに関して、前記第2シーケンスプログラムは、前記第1シーケンスプログラムをカスタマイズして作成したシーケンスプログラムであってもよい。第1シーケンスプログラムとの整合性を考慮することなく、高い自由度でカスタマイズを行うことができる。
本発明に係るプログラマブルコントローラによれば、特定のシーケンスプログラムの内容に変更を加えることなく、複数のシーケンスプログラムの間で一部のデータを共有化できる。
本発明の一実施形態におけるプログラマブルコントローラ(PLC装置)のブロック図である。 図1に示すプログラム実行部の機能を説明する概略図である。 図2のアクセス規則の内容を例示する図である。 プログラム実行部による第1の動作を示す図である。 プログラム実行部による第2の動作を示す図である。 プログラム実行部による第3の動作を示す図である。 共有データ格納部を設けた場合におけるプログラム実行部の動作を説明する概略図である。
以下、本発明に係るプログラマブルコントローラについて好適な実施形態を挙げ、添付の図面を参照しながら説明する。
[PLC装置10の構成]
<全体構成>
図1は、本発明の一実施形態におけるプログラマブルコントローラ(以下、PLC装置10という)のブロック図である。PLC装置10は、シーケンスプログラムで定められた順序又は条件に従って、I/O機器12に接続された1つ又は複数の工作機械(不図示)の動作を制御する装置である。このPLC装置10は、演算部14と、記憶部16と、入出力I/F18と、コネクタ20と、表示部22を含んで構成される。
入出力I/F18は、PLC装置10とI/O機器12の間を通信可能に接続するためのインターフェースである。コネクタ20は、外部記憶媒体の一形態であるメモリカード24を挿抜可能に構成される。表示部22は、演算部14で生成された表示用データに基づき、作業者向けの可視情報を提供可能である。
演算部14は、CPU(Central Processing Unit)又はMPU(Micro-Processing Unit)のプロセッサによって構成されている。演算部14は、記憶部16に格納されたシステムプログラム(不図示)を読み出し実行することで、複数のシーケンスプログラムを実行するプログラム実行部26と、シーケンスプログラムの実行中におけるアクセス規則60(図2及び図3参照)を設定する規則設定部28を含む各機能を実現可能である。
記憶部16は、少なくとも1つの揮発性又は不揮発性のメモリ装置から構成される。メモリ装置は、例えば、ROM(Read Only Memory)、RAM(Random Access Memory)、PROM(Programmable ROM)、EEPROM(Electrically Erasable Programmable ROM)、フラッシュメモリ等で構成される。
本図例では、記憶部16は、複数のシーケンスプログラムを格納可能なプログラム格納部32と、第1シーケンスプログラム40(図2)の実行に関わるデータを格納可能な第1データ格納部34と、第2シーケンスプログラム42(図2)の実行に関わるデータを格納可能な第2データ格納部36を含んで構成される。
<プログラム実行部26の構成>
図2は、図1に示すプログラム実行部26の機能を説明する概略図である。プログラム実行部26は、プログラム格納部32(図1)から読み出した複数のシーケンスプログラム(例えば、第1シーケンスプログラム40又は第2シーケンスプログラム42)を択一的に又は並列で実行する。ここで、第1シーケンスプログラム40は、図示しない工作機械の製造業者が作成したプログラムである。また、第2シーケンスプログラム42は、エンドユーザとしての作業者が第1シーケンスプログラム40の一部をカスタマイズして作成したプログラムである。
第1シーケンスプログラム40は、例えばラダー言語を用いて、複数の信号メモリからなる第1ラダー図44を記述する。以下、説明を容易にするため、第1ラダー図44を構成する信号メモリのうち、識別子が「X0.0」である接点46、識別子が「X2.0」である接点47、及び識別子が「Y0.0」である負荷48のみに着目する。
第2シーケンスプログラム42は、例えばラダー言語を用いて、複数の信号メモリからなる第2ラダー図50を記述する。以下、説明を容易にするため、第2ラダー図50を構成する信号メモリのうち、識別子が「X2.0」である接点52、識別子が「Y0.0」である負荷53、及び識別子が「Y1.0」である負荷54のみに着目する。
第1データ格納部34は、第1シーケンスプログラム40の実行中に発生する信号(すなわち、信号メモリの状態値)を格納するための第1メモリ領域56を有する。例えば、接点46、47、負荷48がいずれもビットデバイスである場合、第1メモリ領域56内には、識別子に応じたアドレスに信号メモリの状態値(1ビット単位)が格納される。
第2データ格納部36は、第2シーケンスプログラム42の実行中に発生する信号(すなわち、信号メモリの状態値)を格納するための第2メモリ領域58を有する。例えば、接点52、負荷53、54がいずれもビットデバイスである場合、第2メモリ領域58内には、識別子に応じたアドレスに信号メモリの状態値(1ビット単位)が格納される。
ところで、規則設定部28は、第2シーケンスプログラム42の実行中における第1データ格納部34へのアクセスの許否に関するアクセス規則60を設定する。プログラム実行部26は、規則設定部28により設定されたアクセス規則60に従って第2シーケンスプログラム42を実行する。
図3に示すように、アクセス規則60は、第1シーケンスプログラム40及び第2シーケンスプログラム42の中で共通に定義される信号メモリに関する、識別子(アドレス)毎の許可属性を示すテーブルデータである。3種類の許可属性のうち「R」は「読出許可」を、「W」は「書込許可」を、「R/W」は「読出・書込許可」をそれぞれ示す。
本図例では、「X0002.0」(接点47、52の「X2.0」に相当)及び「D0000−0010」の識別子或いはアドレスには、読出許可のアクセス権限が付与されている。また、「R0100」及び「Y0000.0」(負荷48、53の「Y0.0」に相当)の識別子或いはアドレスには、書込許可のアクセス権限が付与されている。また、「G0008」の識別子或いはアドレスには、読出・書込許可のアクセス権限が付与されている。
このように、規則設定部28は、第1シーケンスプログラム40及び第2シーケンスプログラム42の中で共通に定義される信号メモリの識別子毎に、状態値へのアクセスの許可属性が付与されたアクセス規則60を設定してもよい。これにより、共通に定義される信号メモリ毎にきめ細かな設定が可能となる。
[プログラム実行部26の動作]
続いて、アクセス規則60(図3)が設定されたプログラム実行部26(図2)の動作について、図4〜図6を参照しながら説明する。
図4は、プログラム実行部26による第1の動作を示す図である。本図は、信号メモリの識別子が互いに一致しないデータにアクセスする場合を想定する。プログラム実行部26は、アクセス規則60に列挙されていない「X0.0」に対して、通常のアクセス権限(ここでは「読出・書込許可」)を与えながら第1シーケンスプログラム40を実行する。一方、プログラム実行部26は、アクセス規則60に列挙されていない「Y1.0」に対して、通常のアクセス権限(ここでは「読出・書込許可」)を与えながら第2シーケンスプログラム42を実行する。
図5は、プログラム実行部26による第2の動作を示す図である。本図は、信号メモリの識別子が互いに一致するデータ(読出許可)にアクセスする場合を想定する。プログラム実行部26は、アクセス規則60に列挙されている「X2.0」に対して、通常のアクセス権限(ここでは「読出許可」)を与えながら第1シーケンスプログラム40を実行する。一方、プログラム実行部26は、アクセス規則60に列挙されている「X2.0」に対して、アクセス規則60に従ったアクセス権限(ここでは「読出許可」)を与えながら第2シーケンスプログラム42を実行する。
図6は、プログラム実行部26による第3の動作を示す図である。本図は、信号メモリの識別子が互いに一致するデータ(書込許可)にアクセスする場合を想定する。プログラム実行部26は、アクセス規則60に列挙されている「Y0.0」に対して、アクセス権限を無効化(「書込不可」に設定)しながら第1シーケンスプログラム40を実行する。この場合、プログラム実行部26は、「Y0.0」への書込動作を無効化する代わりに、書込み命令を変更して第1メモリ領域56内の未使用アドレスを指定することで、第1シーケンスプログラム40による動作の同一性を保つことができる。
一方、プログラム実行部26は、アクセス規則60に列挙されている「Y0.0」に対して、アクセス規則60に従ったアクセス権限(ここでは「書込許可」)を与えながら第2シーケンスプログラム42を実行する。
このように、プログラム実行部26は、第1シーケンスプログラム40の実行中に、アクセス規則60に従って書込許可の属性が付与された負荷48、53の識別子に関して、第1データ格納部34における状態値の更新を無効化してもよい。これにより、第2シーケンスプログラム42の実行結果に起因して、第1シーケンスプログラム40により予期しない動作が発生するのを防止できる。
[PLC装置10による効果]
以上のように、PLC装置10は、[1]第1シーケンスプログラム40の中で定義される信号メモリ(接点46、47、負荷48)の識別子と状態値を対応付けて格納する第1データ格納部34と、[2]第1シーケンスプログラム40とは異なる第2シーケンスプログラム42の中で定義される信号メモリ(接点52、負荷53、54)の識別子と状態値を対応付けて格納する第2データ格納部36と、[3]第2シーケンスプログラム42の実行中における第1データ格納部34へのアクセスの許否に関するアクセス規則60を設定する規則設定部28と、[4]第1データ格納部34のみにアクセスしながら第1シーケンスプログラム40を実行する一方、設定されたアクセス規則60に従って第1データ格納部34及び第2データ格納部36にアクセスしながら第2シーケンスプログラム42を実行するプログラム実行部26と、を備える。
このように構成したので、第1シーケンスプログラム40の独立性を確保しつつ、第2シーケンスプログラム42の実行中であってもアクセス規則60に従う範囲内で第1データ格納部34(つまり、共有データの格納領域)にもアクセス可能となる。これにより、第1シーケンスプログラム40の内容に変更を加えることなく、第1シーケンスプログラム40と第2シーケンスプログラム42の間で一部のデータを共有化できる。
特に、第2シーケンスプログラム42は、第1シーケンスプログラム40をカスタマイズして作成したシーケンスプログラムであることが好ましい。なぜならば、第1シーケンスプログラム40との整合性を考慮することなく、高い自由度でのカスタマイズが可能となるからである。
[備考]
なお、この発明は、上述した実施形態に限定されるものではなく、この発明の主旨を逸脱しない範囲で自由に変更できることは勿論である。或いは、技術的に矛盾が生じない範囲で各々の構成を任意に組み合わせてもよい。
例えば、本実施形態では、プログラム実行部26が2つのシーケンスプログラムを実行する場合を例に説明したが、本発明は3つ以上のシーケンスプログラムにも適用できる。
10…PLC装置(プログラマブルコントローラ)
12…I/O機器 14…演算部
16…記憶部 18…入出力I/F
26…プログラム実行部 28…規則設定部
32…プログラム格納部 34…第1データ格納部
36…第2データ格納部 40…第1シーケンスプログラム
42…第2シーケンスプログラム 44…第1ラダー図
46、47、52…接点(信号メモリ) 48、53、54…負荷(信号メモリ)
50…第2ラダー図 56…第1メモリ領域
58…第2メモリ領域 60…アクセス規則

Claims (3)

  1. 複数のシーケンスプログラムを実行するプログラマブルコントローラであって、
    第1シーケンスプログラムの中で定義される信号メモリの識別子と状態値を対応付けて格納する第1データ格納部と、
    前記第1シーケンスプログラムとは異なる第2シーケンスプログラムの中で定義される信号メモリの識別子と状態値を対応付けて格納する第2データ格納部と、
    前記第2シーケンスプログラムの実行中における前記第1データ格納部へのアクセスの許否に関するアクセス規則であって、前記第1シーケンスプログラム及び前記第2シーケンスプログラムの中で共通に定義された前記識別子に、該識別子に対応付けられた前記状態値へのアクセスの許可属性を付与した前記アクセス規則を設定する規則設定部と、
    前記第1データ格納部にアクセスしながら前記第1シーケンスプログラムを実行する一方、前記アクセス規則に従って前記第1データ格納部及び前記第2データ格納部にアクセスしながら前記第2シーケンスプログラムを実行するプログラム実行部と、
    を備え
    前記プログラム実行部は、
    前記アクセス規則において書込許可の属性が付与された前記識別子に対応付けられている前記状態値の、前記第1シーケンスプログラム実行中における前記第1シーケンスプログラムの実行による更新を無効化する、
    プログラマブルコントローラ。
  2. 請求項に記載のプログラマブルコントローラであって
    前記プログラム実行部は、前記アクセス規則において書込許可の属性が付与されている前記識別子に対応する前記状態値を更新する、前記第1シーケンスプログラムにおける書込み命令を、前記第1データ格納部における未使用領域を識別するための識別子を指定する書込み命令へと変更する、プログラマブルコントローラ。
  3. 請求項1または2に記載のプログラマブルコントローラにおいて、
    前記第2シーケンスプログラムは、前記第1シーケンスプログラムをカスタマイズして作成したシーケンスプログラムであることを特徴とするプログラマブルコントローラ。
JP2016147145A 2016-07-27 2016-07-27 プログラマブルコントローラ Active JP6426666B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016147145A JP6426666B2 (ja) 2016-07-27 2016-07-27 プログラマブルコントローラ
DE102017007022.9A DE102017007022A1 (de) 2016-07-27 2017-07-25 Programmierbare Steuervorrichtung
US15/659,882 US10488841B2 (en) 2016-07-27 2017-07-26 Programmable controller
CN201710617183.5A CN107664978B (zh) 2016-07-27 2017-07-26 可编程控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016147145A JP6426666B2 (ja) 2016-07-27 2016-07-27 プログラマブルコントローラ

Publications (2)

Publication Number Publication Date
JP2018018248A JP2018018248A (ja) 2018-02-01
JP6426666B2 true JP6426666B2 (ja) 2018-11-21

Family

ID=60951142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016147145A Active JP6426666B2 (ja) 2016-07-27 2016-07-27 プログラマブルコントローラ

Country Status (4)

Country Link
US (1) US10488841B2 (ja)
JP (1) JP6426666B2 (ja)
CN (1) CN107664978B (ja)
DE (1) DE102017007022A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052755B2 (ja) * 2019-02-27 2022-04-12 オムロン株式会社 制御装置、管理プログラムおよび制御システム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4222043C1 (ja) * 1992-07-04 1993-07-22 Kloeckner Moeller Gmbh
JP3659399B2 (ja) 1999-10-22 2005-06-15 オムロン株式会社 プログラマブルロジックコントローラ
JP2002312196A (ja) * 2001-04-09 2002-10-25 Denso Corp 割込命令チェック装置及びプログラム
JP3725530B2 (ja) 2003-07-03 2005-12-14 ファナック株式会社 プログラマブルコントローラ
US7398348B2 (en) * 2004-08-24 2008-07-08 Sandisk 3D Llc Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory
JP2007304954A (ja) * 2006-05-12 2007-11-22 Sharp Corp メモリ保護機能を有するコンピュータシステム
JP5928031B2 (ja) * 2011-03-15 2016-06-01 オムロン株式会社 ユーザプログラム開発支援装置、ユーザプログラム開発支援用プログラム、記録媒体、プログラマブルコントローラシステム及びプログラマブルコントローラ
KR101373442B1 (ko) * 2011-09-16 2014-03-13 미쓰비시덴키 가부시키가이샤 시퀀스 프로그램 작성 장치
JP2013140476A (ja) * 2012-01-04 2013-07-18 Toyota Motor Corp 情報処理装置、アクセス権限付与方法、プログラム生成装置、及びその方法
JP6171387B2 (ja) * 2013-02-15 2017-08-02 オムロン株式会社 コントローラ、情報処理装置およびプログラム
JP5777837B2 (ja) * 2013-03-04 2015-09-09 三菱電機株式会社 プログラム開発支援装置およびその方法
JP6201574B2 (ja) * 2013-08-08 2017-09-27 株式会社ジェイテクト Plc用のプログラミングツール
JP2015176370A (ja) * 2014-03-14 2015-10-05 オムロン株式会社 制御システム、方法、プログラムおよび情報処理装置
CN105760217A (zh) * 2016-03-23 2016-07-13 深圳森格瑞通信有限公司 一种访问共享内存的方法

Also Published As

Publication number Publication date
US20180032050A1 (en) 2018-02-01
CN107664978A (zh) 2018-02-06
CN107664978B (zh) 2019-06-07
DE102017007022A1 (de) 2018-02-01
US10488841B2 (en) 2019-11-26
JP2018018248A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
CN106484311B (zh) 一种数据处理方法及装置
JP4947441B2 (ja) マルチプロセッサシステム、マルチプロセッサシステムにおけるシステム構成方法及びそのプログラム
US20170293502A1 (en) Control device, control method and program
US20190163171A1 (en) Control device, control method, and non-transitory computer-readable recording medium
JP5045584B2 (ja) プログラム書き換え装置
JP6680741B2 (ja) 数値制御装置
JP6388736B1 (ja) プログラマブルロジックコントローラシステムおよびエンジニアリングツールプログラム
JP6426666B2 (ja) プログラマブルコントローラ
US20080031502A1 (en) Program-Controlled Microscope And Method For Externally Controlling Microscopes
US20120310379A1 (en) Programmable controller
KR101460451B1 (ko) 프로세스 주소 공간을 제어하는 장치 및 방법
CN112470088B (zh) 控制装置
JP2015099517A (ja) 車両制御装置
CN106844234B (zh) 数据写入方法及装置、双活系统
KR101918430B1 (ko) 시스템 설계 지원 툴
JP2017102528A (ja) プログラマブルコントローラ
JP2017204083A (ja) メモリ保護システム
JP2008310460A (ja) 制御回路、記憶媒体、処理装置、組込みシステムならびに領域管理方法
JP2007241570A (ja) プログラマブルコントローラ間通信のための共有メモリの設定方式
JP2007310834A (ja) データ保護方法、情報処理装置及びオペレーティングシステム
JP2020008941A (ja) 制御装置および制御方法
JP2010012535A (ja) ロボット制御システム、ロボット制御システムの実行方法およびそのプログラム
JP4333749B2 (ja) 演算システム,演算装置およびプログラム
CN107944297B (zh) 一种访问文件的控制方法及装置
JP2018514860A (ja) メモリオーバーラン攻撃を防止するための、細粒度のメモリ保護

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181025

R150 Certificate of patent or registration of utility model

Ref document number: 6426666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150