CN101192208A - 一种基于8位处理器的双总线电路 - Google Patents
一种基于8位处理器的双总线电路 Download PDFInfo
- Publication number
- CN101192208A CN101192208A CNA2006100980062A CN200610098006A CN101192208A CN 101192208 A CN101192208 A CN 101192208A CN A2006100980062 A CNA2006100980062 A CN A2006100980062A CN 200610098006 A CN200610098006 A CN 200610098006A CN 101192208 A CN101192208 A CN 101192208A
- Authority
- CN
- China
- Prior art keywords
- bus
- speed
- system bus
- speed system
- high speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
一种基于8位处理器的双总线电路。它是在8位处理器系统中加入一条高速系统总线，使系统变成双总线结构。低速系统总线连接低速设备，高速系统总线连接高速设备，两条总线通过选择以后连接系统存储单元。高速系统总线是一个带有总线仲裁器和DMA控制器的共享式总线，可以实现多个主控制器对多个从设备的分时复用访问。该类型的电路扩展了8位处理器系统的数据传输能力，可以广泛应用于手持式设备的电路系统中。
Description
所属技术领域
本发明主要应用于8位处理器系统，尤其是那些对系统中数据传输要求很高的电路。
背景技术
目前，公知的8位处理器系统主要由处理器、存储单元和各种外部设备组成。所有的数据操作都是通过一条内部系统总线来完成的，一般该系统总线为低速数据总线，只能达到低速设备的数据传输要求。所以该类型的系统电路只能应用在一些功能较为单一的工业控制、数据采集等领域。但是，随着电路复杂性的增加，尤其是随着一些消费类电子电路功能的增加，系统中必须加入一些高速设备。系统中高速设备的出现对于数据传输速度的要求非常高，现有8位处理器的低速系统总线已经不能满足要求。另外，低速系统总线属于点对多点的总线类型，总线上8位处理器是主控制器，存储单元和其他外设是从设备单元，而一些高速设备都能作为主控制器使用，现有的低速系统总线不能实现多个主控制器对多个从设备单元的并行访问功能。
发明内容
为了在8位处理器系统中使用高速设备，并达到数据传输速度的要求，本发明提供了一种双总线结构的电路，该电路不仅可以满足高速设备的数据传输要求，还可以实现系统中多个主控制器的并行访问功能。
本发明解决其技术问题所采用的技术方案是：
在原有的低速系统总线的基础上另外增加一个高速总线，该高速总线是一个带有总线仲裁器和DMA控制器的共享式总线，所有的高速设备的数据传输接口都与该高速总线相连，命令控制接口则与低速总线相连，所有低速设备仍旧与低速系统总线通过接口电路相连，而内部存储单元既可以与低速总线相连又可以与高速总线相连，并可以通过处理器来控制连接方式。这样当需要实现高速设备间的数据传输时，可以通过8位处理器启动高速总线上的DMA操作实现，而当需要实现高速设备和内部存储单元之间的数据传输时，则可以先将内部存储单元接口切换到高速总线，然后再启动高速总线的DMA数据传输，从而实现高速设备与存储单元之间的高速数据传输。
本发明的有益效果是，可以实现系统中高速设备之间的高速数据传输，并且在高速设备数据传输的同时，处理器仍旧可以访问低速设备，提高了系统的灵活性。另外，由于共享式总线的加入，多个主控制器可以轮流访问各个从设备，而不需要软件的调度，极大地提高了系统中并行传输高速数据的能力。
附图说明
图1是本发明的系统结构图。
具体实施方式
下面结合附图和实施实例对本发明进一步说明。
图1是本发明的系统结构图。
图中1.8位处理器，2.控制软件，3.输入输出接口电路，4.低速设备，5.低速系统总线，6.高速系统总线，7.DMA控制器，8.2号高速设备，9.总线选择电路，10.存储单元，11.1号高速设备，12.总线仲裁器，13.系统控制通道，14.3号高速设备。
在图1中，整个电路系统存在两条系统总线。一条为低速系统总线(5)，8位处理器(1)可以通过该低速系统总线(5)和输入输出接口电路(3)访问低速设备(4)。当存储单元(10)的总线选择电路(9)被控制软件(2)通过系统控制通道(13)设置为选择低速系统总线(5)时，8位处理器(1)还可以访问存储单元(10)。系统中另外一条是带有总线仲裁器(12)和DMA控制器(7)的高速系统总线(6)，8位处理器(1)可以通过系统控制通道(13)启动DMA控制器(7)工作，从而实现1号高速设备(11)和2号高速设备(8)之间的高速数据传输。
另外，如果1号高速设备(11)是个主控制设备，那么它可以与DMA控制器(7)通过总线仲裁器(12)竞争总线，当获得总线访问权的时候1号设备就可以通过高速系统总线(6)上的寻址直接访问2号高速设备(8)或者3号高速设备(14)，这样就实现了两个主控制器对两个从设备的共享式访问。由于总线仲裁器(12)的存在，多个高速设备间的数据访问可以有序的进行，不需要控制软件(2)的调度，提高了系统的可靠性。
Claims (3)
1.一种基于8位处理器的双总线电路，可以实现多个高速设备之间的高速数据传输，其特征是：电路系统中存在两条系统总线，一条低速系统总线和一条高速系统总线，低速设备与低速系统总线相连，高速设备与高速系统总线相连，系统存储单元通过总线选择电路与低速系统总线和高速系统总线都相连。
2.根据权利要求1所述的基于8位处理器的双总线电路，其特征是：高速系统总线是一个带有总线仲裁器和DMA控制器的共享式总线，它可以实现多个主控制器对多个从设备的访问功能。
3.根据权利要求1所述的基于8位处理器的双总线电路，其特征是高速系统总线的数据传输不影响低速系统总线的数据传输，高速系统总线数据传输的同时，8位处理器仍旧可以通过低速系统总线访问低速设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100980062A CN101192208A (zh) | 2006-11-24 | 2006-11-24 | 一种基于8位处理器的双总线电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100980062A CN101192208A (zh) | 2006-11-24 | 2006-11-24 | 一种基于8位处理器的双总线电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101192208A true CN101192208A (zh) | 2008-06-04 |
Family
ID=39487206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100980062A Pending CN101192208A (zh) | 2006-11-24 | 2006-11-24 | 一种基于8位处理器的双总线电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101192208A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101917318A (zh) * | 2010-02-11 | 2010-12-15 | 深圳市国微电子股份有限公司 | 一种高低速总线系统连接装置及高低速总线系统 |
| CN102156833A (zh) * | 2011-04-12 | 2011-08-17 | 华中科技大学 | 基于角色的访问控制模型构建系统 |
| CN105260331A (zh) * | 2015-10-09 | 2016-01-20 | 天津国芯科技有限公司 | 一种双总线内存控制器 |
| CN110781130A (zh) * | 2019-10-16 | 2020-02-11 | 广东高云半导体科技股份有限公司 | 一种片上系统 |
-
2006
- 2006-11-24 CN CNA2006100980062A patent/CN101192208A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101917318A (zh) * | 2010-02-11 | 2010-12-15 | 深圳市国微电子股份有限公司 | 一种高低速总线系统连接装置及高低速总线系统 |
| CN102156833A (zh) * | 2011-04-12 | 2011-08-17 | 华中科技大学 | 基于角色的访问控制模型构建系统 |
| CN105260331A (zh) * | 2015-10-09 | 2016-01-20 | 天津国芯科技有限公司 | 一种双总线内存控制器 |
| CN105260331B (zh) * | 2015-10-09 | 2018-08-28 | 天津国芯科技有限公司 | 一种双总线内存控制器 |
| CN110781130A (zh) * | 2019-10-16 | 2020-02-11 | 广东高云半导体科技股份有限公司 | 一种片上系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102231142B (zh) | 一种带有仲裁器的多通道dma控制器 | |
| CN103064808A (zh) | 优先级可调多通道dma控制器 | |
| US20130179622A1 (en) | System and method for transmitting and receiving data using an industrial expansion bus | |
| CN101667165B (zh) | 一种分布式多主cpu共享总线的方法及其装置 | |
| US7412556B2 (en) | Method and system for master devices accessing slave devices | |
| CN202404581U (zh) | 优先级可调多通道dma控制器 | |
| CN102841869B (zh) | 一种基于fpga的多通道i2c控制器 | |
| US9678917B2 (en) | Communications assembly having logic multichannel communication via a physical transmission path for serial interchip data transmission | |
| US20160140067A1 (en) | Slave side bus arbitration | |
| US20100017544A1 (en) | Direct memory access controller and data transmitting method of direct memory access channel | |
| CN101414291A (zh) | 一种主从分布式系统和应用于该系统的并行通信方法 | |
| EP3311287B1 (en) | Integrated circuit inputs and outputs | |
| EP3644192B1 (en) | Master chip, slave chip, and dma transfer system between chips | |
| CN101192208A (zh) | 一种基于8位处理器的双总线电路 | |
| CN206946471U (zh) | 一种多通道共享读写sdram的电路装置 | |
| CN102419739A (zh) | 多主总线仲裁共享装置以及仲裁方法 | |
| CN103246623A (zh) | Soc计算设备扩展系统 | |
| CN107370651B (zh) | 一种spi从机之间的通信方法 | |
| CN107566301A (zh) | 一种实现RapidIO交换机系统总线速度自动配置的方法及装置 | |
| CN101482853B (zh) | 直接存储器访问系统及方法 | |
| CN100587680C (zh) | 管理分离总线上总线代理之间的数据流的方法和系统 | |
| CN1191530C (zh) | 多命令部件共用主控器的pci主桥 | |
| CN103345455B (zh) | 监护仪及其多mcu内存数据交换装置 | |
| CN102521180A (zh) | 一种多通道实时直读存储器结构 | |
| CN202332303U (zh) | 一种多通道实时直读存储器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |