CN107566301A - 一种实现RapidIO交换机系统总线速度自动配置的方法及装置 - Google Patents

一种实现RapidIO交换机系统总线速度自动配置的方法及装置 Download PDF

Info

Publication number
CN107566301A
CN107566301A CN201710994335.3A CN201710994335A CN107566301A CN 107566301 A CN107566301 A CN 107566301A CN 201710994335 A CN201710994335 A CN 201710994335A CN 107566301 A CN107566301 A CN 107566301A
Authority
CN
China
Prior art keywords
processor
pcie
processors
exchange
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710994335.3A
Other languages
English (en)
Inventor
刘强
于治楼
金长新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jinan Inspur Hi Tech Investment and Development Co Ltd
Original Assignee
Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jinan Inspur Hi Tech Investment and Development Co Ltd filed Critical Jinan Inspur Hi Tech Investment and Development Co Ltd
Priority to CN201710994335.3A priority Critical patent/CN107566301A/zh
Publication of CN107566301A publication Critical patent/CN107566301A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

本发明公开了一种实现RapidIO交换机系统总线速度自动配置的方法及装置，包括：创建两个处理器之间的连接线路，实现两个处理器间通信与数据交互；创建一个非透明PCIE Switch芯片，使得两个处理器都连接到所述的非透明PCIE Switch芯片；所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。本发明的一种实现RapidIO交换机系统总线速度自动配置的方法及装置和现有技术相比，具有设计合理、结构简单、操作方便等特点，有效的解决了单处理设计的服务器性能低的问题，实现了双处理器间的心跳及数据传输方式和共享PCIE外设。

Description

一种实现RapidIO交换机系统总线速度自动配置的方法及 装置
技术领域
本发明涉及服务器产品领域，具体地说是一种实现RapidIO交换机系统总线速度自动配置的方法及装置。
背景技术
因很多国产处理器，类似飞腾1500A等设计中并没有实现多CPU互联设计的高速总线设计，导致采用这样的处理器无法设计双路或者多路服务器主板，导致采用这种处理器设计的服务器在性能上受到限制。
发明内容
本发明的技术任务是提供一种设计合理、操作方便的实现RapidIO交换机系统总线速度自动配置的方法及装置。
本发明的技术任务是按以下方式实现的：
一种实现RapidIO交换机系统总线速度自动配置的方法，包括：
创建两个处理器之间的连接线路，实现两个处理器间通信与数据交互；
创建一个非透明PCIE Switch芯片，使得两个处理器都连接到所述的非透明PCIESwitch芯片；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
所述的连接线路为RapioIO总线。
所述的使得两个处理器都连接到所述的非透明PCIE Switch芯片，包括，所述的两个处理器的PCIE上行总线能够进行主从切换来决定下行的PCIE设备连接到哪个处理器上。
所述的两个交换芯片间进行互联，包括，所述的两个处理器间的网络作为心跳线进行通信。
所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
所述的每个处理器有单独连接的对应的内存。
一种实现RapidIO交换机系统总线速度自动配置的装置，包括两个处理器、交换芯片、PCIE外设和内存；
所述的两个处理器之间采用RapioIO总线进行处理器间通信与数据交互；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
所述的两个处理器都连接到一个非透明PCIESwitch芯片，通过PCIESwitch芯片实现所述的两个处理器间PCIE设备的共享。
所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
所述的每个处理器有单独连接的对应的内存。
本发明的一种实现RapidIO交换机系统总线速度自动配置的方法及装置和现有技术相比，具有设计合理、结构简单、 操作方便等特点，有效的解决了单处理设计的服务器性能低的问题，实现了双处理器间的心跳及数据传输方式和共享PCIE外设。
附图说明
附图1为一种实现RapidIO交换机系统总线速度自动配置的方法的配置框图。
具体实施方式
实施例1：
配置装置：
一种实现RapidIO交换机系统总线速度自动配置的装置，包括两个处理器、交换芯片、PCIE外设和内存；
所述的两个处理器之间采用RapioIO总线进行处理器间通信与数据交互；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
所述的两个处理器都连接到一个非透明PCIESwitch芯片，通过PCIESwitch芯片实现所述的两个处理器间PCIE设备的共享。
所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
所述的每个处理器有单独连接的对应的内存。
操作方法：
一种实现RapidIO交换机系统总线速度自动配置的方法，包括：
创建两个处理器之间的连接线路为RapioIO总线，实现两个处理器间通信与数据交互；
创建一个非透明PCIE Switch芯片，使得两个处理器都连接到所述的非透明PCIESwitch芯片；所述的两个处理器的PCIE上行总线能够进行主从切换来决定下行的PCIE设备连接到哪个处理器上。
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联，所述的两个处理器间的网络作为心跳线进行通信。
所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设；所述的每个处理器有单独连接的对应的内存。
实施例2：
以采用双FT1500A 16核心处理器为例说明，在双路FT1500A服务器主板设计中每个CPU通过PCIE转RapidIO总线芯片TSI721进行互联，用于处理器间数据传输的通道，通过交换机间网络通信进行心跳，用于判断双处理器是否正常运行，并可以与外部网络连接实现交换机功能，通过PEX8632 芯片实现双处理器间PCIE设备的共享。
通过上面具体实施方式，所述技术领域的技术人员可容易的实现本发明。但是应当理解，本发明并不限于上述的几种具体实施方式。在公开的实施方式的基础上，所述技术领域的技术人员可任意组合不同的技术特征，从而实现不同的技术方案。

Claims (10)

1.一种实现RapidIO交换机系统总线速度自动配置的方法，其特征在于，包括：
创建两个处理器之间的连接线路，实现两个处理器间通信与数据交互；
创建一个非透明PCIE Switch芯片，使得两个处理器都连接到所述的非透明PCIESwitch芯片；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
2.根据权利要求1所述的方法，其特征在于，所述的连接线路为RapioIO总线。
3.根据权利要求1所述的方法，其特征在于，所述的使得两个处理器都连接到所述的非透明PCIE Switch芯片，包括，
所述的两个处理器的PCIE上行总线能够进行主从切换来决定下行的PCIE设备连接到哪个处理器上。
4.根据权利要求1所述的方法，其特征在于，所述的两个交换芯片间进行互联，包括，
所述的两个处理器间的网络作为心跳线进行通信。
5.根据权利要求1所述的方法，其特征在于，所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
6.根据权利要求1所述的方法，其特征在于，所述的每个处理器有单独连接的对应的内存。
7.一种实现RapidIO交换机系统总线速度自动配置的装置，其特征在于，包括两个处理器、交换芯片、PCIE外设和内存；
所述的两个处理器之间采用RapioIO总线进行处理器间通信与数据交互；
所述的每一个处理器的网口连接到一个交换芯片上，两个交换芯片间进行互联。
8.根据权利要求7所述的装置，其特征在于，所述的两个处理器都连接到一个非透明PCIE Switch芯片，通过PCIE Switch芯片实现所述的两个处理器间PCIE设备的共享。
9.根据权利要求7所述的装置，其特征在于，所述的每个处理器有单独的PCIE通道来连接对应的PCIE外设。
10.根据权利要求7所述的装置，其特征在于，所述的每个处理器有单独连接的对应的内存。
CN201710994335.3A 2017-10-23 2017-10-23 一种实现RapidIO交换机系统总线速度自动配置的方法及装置 Pending CN107566301A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710994335.3A CN107566301A (zh) 2017-10-23 2017-10-23 一种实现RapidIO交换机系统总线速度自动配置的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710994335.3A CN107566301A (zh) 2017-10-23 2017-10-23 一种实现RapidIO交换机系统总线速度自动配置的方法及装置

Publications (1)

Publication Number Publication Date
CN107566301A true CN107566301A (zh) 2018-01-09

Family

ID=60987234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710994335.3A Pending CN107566301A (zh) 2017-10-23 2017-10-23 一种实现RapidIO交换机系统总线速度自动配置的方法及装置

Country Status (1)

Country Link
CN (1) CN107566301A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547365A (zh) * 2018-10-29 2019-03-29 中国航空无线电电子研究所 一种基于srio的无人指控系统数据交换系统
CN111106981A (zh) * 2019-12-21 2020-05-05 锐捷网络股份有限公司 一种pcie通道的检修方法及装置
CN112214446A (zh) * 2020-09-28 2021-01-12 西南电子技术研究所（中国电子科技集团公司第十研究所） 板级RapidIO网络管理电路及网络管理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104933001A (zh) * 2015-06-15 2015-09-23 山东超越数控电子有限公司 一种基于RapidIO技术的双控制器数据通信方法
US20160103743A1 (en) * 2014-10-08 2016-04-14 Apple Inc. Methods and apparatus for recovering errors with an inter-processor communication link between independently operable processors
CN206249296U (zh) * 2016-09-30 2017-06-13 浙江宇视科技有限公司 一种双控存储服务器
CN106921672A (zh) * 2017-03-28 2017-07-04 南京国电南自维美德自动化有限公司 一种基于交换芯片的多网口多cpu的规约转换装置
CN107203439A (zh) * 2017-05-15 2017-09-26 中国船舶重工集团公司第七六研究所 基于PCIe的模块级冗余计算机

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160103743A1 (en) * 2014-10-08 2016-04-14 Apple Inc. Methods and apparatus for recovering errors with an inter-processor communication link between independently operable processors
CN104933001A (zh) * 2015-06-15 2015-09-23 山东超越数控电子有限公司 一种基于RapidIO技术的双控制器数据通信方法
CN206249296U (zh) * 2016-09-30 2017-06-13 浙江宇视科技有限公司 一种双控存储服务器
CN106921672A (zh) * 2017-03-28 2017-07-04 南京国电南自维美德自动化有限公司 一种基于交换芯片的多网口多cpu的规约转换装置
CN107203439A (zh) * 2017-05-15 2017-09-26 中国船舶重工集团公司第七六研究所 基于PCIe的模块级冗余计算机

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109547365A (zh) * 2018-10-29 2019-03-29 中国航空无线电电子研究所 一种基于srio的无人指控系统数据交换系统
CN111106981A (zh) * 2019-12-21 2020-05-05 锐捷网络股份有限公司 一种pcie通道的检修方法及装置
CN111106981B (zh) * 2019-12-21 2022-01-11 锐捷网络股份有限公司 一种pcie通道的检修方法及装置
CN112214446A (zh) * 2020-09-28 2021-01-12 西南电子技术研究所（中国电子科技集团公司第十研究所） 板级RapidIO网络管理电路及网络管理方法
CN112214446B (zh) * 2020-09-28 2023-05-12 西南电子技术研究所（中国电子科技集团公司第十研究所） 板级RapidIO网络管理电路及网络管理方法

Similar Documents

Publication Publication Date Title
CN104348673B (zh) 一种调测的方法、主控板和业务板
CN104484301B (zh) 一种基于fpga具有自识别功能的io总线装置
CN102685017A (zh) 一种基于fpga的片上网络路由器
US20160292115A1 (en) Methods and Apparatus for IO, Processing and Memory Bandwidth Optimization for Analytics Systems
CN103530245B (zh) 一种基于fpga的srio互联交换装置
CN103559152A (zh) 基于pcie协议的cpu访问本地总线的装置及方法
CN107566301A (zh) 一种实现RapidIO交换机系统总线速度自动配置的方法及装置
CN104699654B (zh) 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法
CN103106173A (zh) 多核处理器核间互联的方法
CN104408014A (zh) 一种计算系统之间处理单元互连的系统及方法
CN103257946A (zh) 一种紧耦合多控存储系统控制器之间的高速互联方法
US20220114132A1 (en) Data Switch Chip and Server
CN105763488B (zh) 数据中心汇聚核心交换机及其背板
CN206807466U (zh) 一种基于pcie非透明桥的高可用冗余加密终端
CN204256732U (zh) 基于PCI-Express接口的高速数据传输装置
CN205263801U (zh) 一种pcie信号的切换板卡
CN103488605A (zh) 多处理器并行通讯的总线架构
CN103246623A (zh) Soc计算设备扩展系统
CN205229926U (zh) 一种64路服务器上处理器协同互连板
CN116401065A (zh) 一种服务器、异构设备及其数据处理装置
CN106445865A (zh) 一种冗余计算机背板总线连接方法
CN104750581A (zh) 一种冗余互连的内存共享的服务器系统
CN206258865U (zh) 一种可重构的信号处理器asic架构
CN105550157A (zh) 一种分形树结构通信结构、方法、控制装置及智能芯片
CN106603355A (zh) 一种计算装置、节点设备和服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180109