CN112214446B - 板级RapidIO网络管理电路及网络管理方法 - Google Patents

板级RapidIO网络管理电路及网络管理方法 Download PDF

Info

Publication number
CN112214446B
CN112214446B CN202011043019.6A CN202011043019A CN112214446B CN 112214446 B CN112214446 B CN 112214446B CN 202011043019 A CN202011043019 A CN 202011043019A CN 112214446 B CN112214446 B CN 112214446B
Authority
CN
China
Prior art keywords
rapidio
msu
control bus
state
exchange chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011043019.6A
Other languages
English (en)
Other versions
CN112214446A (zh
Inventor
邵龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest Electronic Technology Institute No 10 Institute of Cetc
Original Assignee
Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest Electronic Technology Institute No 10 Institute of Cetc filed Critical Southwest Electronic Technology Institute No 10 Institute of Cetc
Priority to CN202011043019.6A priority Critical patent/CN112214446B/zh
Publication of CN112214446A publication Critical patent/CN112214446A/zh
Application granted granted Critical
Publication of CN112214446B publication Critical patent/CN112214446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17312—Routing techniques specific to parallel machines, e.g. wormhole, store and forward, shortest path problem congestion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
    • G06F11/3093—Configuration details thereof, e.g. installation, enabling, spatial arrangement of the probes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40215—Controller Area Network CAN
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开的一种板级RapidIO网络管理电路，明涉及综合化电子信息系统RapidIO网络管理。本发明通过下述技术方案予以实现：模块支持单元MSU通过I2C总线与RapidIO交换芯片相连并外接一路地开电路，MSU通过外接地开电路的地开信号LD为0或1判断工作模式为单板调试模式或正常工作模式；当为单板调试模式时，MSU通过I2C配置交换芯片默认路由，并通过I2C获取RapidIO交换芯片每个端口状态，然后通过控制总线CAN上报RapidIO交换芯片的每个端口状态给综合化电子信息系统；当为正常工作模式时，MSU通过I2C获取RapidIO交换芯片每个端口状态并通过控制总线CAN上报RapidIO交换芯片每个端口状态给综合化电子信息系统。

Description

板级RapidIO网络管理电路及网络管理方法
技术领域
本发明涉及综合化电子信息系统RapidIO网络管理领域，具体涉及综合化电子信息系统中数字模块内部的一种板级RapidIO网络管理电路及方法。
背景技术
基于高速串行总线技术的RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。近年来，RapidIO总线作为嵌入式领域的总线互联标准，以其高性能、低延迟、低引脚数和低功耗等特点，广泛应用于航天、航空、军事等领域。目前综合化电子信息系统主要包括通用数据处理模块(DPM)、通用信号处理模块(SPM)、网络交换模块(RCM)、系统控制模块(SCM)和高速大规模存储模块(MMM)。模块在功能单元划分与设计上，遵循模块通用功能框架要求进行。模块通用功能框架要求为：每个模块由模块支持单元(MSU)、处理单元(PU)、路由单元(RU)、网络接口单元(NIU)、电源支持部件(PSE)、模块物理接口(MPI)等单元组成，实现模块硬件电路的标准化通用化与综合化设计。各模块根据处理单元的不同而被划分为不同的功能模块。目前综合化电子信息系统主要模块间通过数据总线和控制总线双总线相连。控制总线负责模块间平台控制管理类信息的交互，一般信息量较小，通常选用CAN总线，挂接到模块内的模块支持单元管理MSU。数据总线用于模块间高速业务数据的交互，数据量大，通常选用RapidIO总线，直接挂接到模块内的处理单元PU。
最初，综合化电子信息系统各模块的需要进行RapidIO通信的处理器都接到网络交换模块，通过网络交换模块实现模块间或者模块内部各处理器间的RapidIO通信。随着集成度的提高，模块内部处理器越来越多，模块内部各处理器间的RapidIO通信需求也越来越多，所有处理器的RapidIO接口都直接连接到网络交换模块变得越来越困难，主要原因包括：
1)模块连接器的引脚密度短时间内也不能做到更高，没有足够多的高速管脚支持将所有处理器的RapidIO接口都直接接到模块连接器上；
2)所有处理器的RapidIO接口都通过模块连接器经由背板连接到网络交换模块，太多的高速总线在背板上汇集，背板PCB很难实现满足EMC要求的走线；
3)模块内部各处理器间的RapidIO通信还需要通过模块连接器经由背板到网络交换模块连接器，再到交换芯片交换后通过网络交换模块连接器经由背板到模块连接器再到处理器，这流程拉得太长，降低了通信效率；
4)模块内部各处理器间的RapidIO通信还需要背板和网络交换模块的配合，单板调试环境复杂。
当前，综合化电子信息系统中模块内部处理器较多或者模块内部各处理器间的RapidIO通信需求较多的模块，都将RapidIO直接放到该型模块内部，典型的就是信号处理模块。RapidIO交换芯片放到模块内部后，就涉及到对RapidIO交换芯片的管理。综合化电子信息系统的所有RapidIO网络管理都是通过统一的RapidIO网络管理软件进行管理。综合化电子信息系统的RapidIO网络管理软件可能部署在网络交换模块的CPU上，也可能部署在系统控制模块的CPU上，通过RapidIO的维护操作对系统内所有的RapidIO交换芯片进行管理，该方案中有如下一些缺点：
1)模块内部各处理器间的RapidIO通信还需要背板和网络交换模块的配合，单板调试环境复杂；
2)RapidIO交换芯片及RapidIO网络状态只能通过统一的网络管理软件获取到CPU上，而RapidIO交换芯片及RapidIO网络状态是属于平台控制管理类信息，本应通过MSU经由形如CAN总线的控制总线传输，没有做到业务数据和平台管理的分离，耦合性强。
发明内容
本发明的目的针对现有技术存在的不足之处，提供一种能够简化块单板调试的复杂度，并能提高模块内部各处理器间业务数据交互的效率和降低平台管理耦合度的板级RapidIO网络管理的电路及其方法。
为达到以上目的，本发明提供一种板级RapidIO网络管理电路，包括：通过控制总线CAN连接综合化电子信息系统的模块支持单元MSU和通过RapidIO数据总线连接综合化电子信息系统的RapidIO交换芯片，以及与所述RapidIO交换芯片连接的1～n片处理器，其特征在于：MSU通过I2C总线与RapidIO交换芯片相连并外接一路地开电路，MSU通过外接地开电路的地开信号LD为0或1判断工作模式为单板调试模式或正常工作模式；当为单板调试模式时，MSU通过I2C配置交换芯片默认路由，并通过I2C获取RapidIO交换芯片每个端口状态，然后通过控制总线CAN上报RapidIO交换芯片的每个端口状态给综合化电子信息系统；当为正常工作模式时，MSU通过I2C获取RapidIO交换芯片每个端口状态并通过控制总线CAN上报RapidIO交换芯片每个端口状态给综合化电子信息系统。
一种采用上述电路的板级RapidIO网络管理方法，其特征在于包括如下步骤：首先，MSU初始化控制总线和I2C总线；接着，MSU读取开信号LD，判断是否为0；当LD为0，表示是单板调试模式，MSU通过I2C配置交换芯片默认路由，然后进入正常工作模式工作流程，否则为正常工作模式，进入正常工作流程；正常工作流程下，MSU一直等待控制总线状态请求直到收到为RapidIO状态请求，收到为RapidIO状态请求后，MSU通过I2C获取RapidIO交换芯片个端口状态，并通过控制总线上报RapidIO交换芯片各端口状态。
本发明相比于现有技术具有如下有益效果：
本发明采用n片处理器1～n都连接到RapidIO交换芯片，再通过交换芯片与综合化电子信息系统相连，避免了n片处理器的RapidIO总线都直接通过模块连接器经由背板连接到网络交换模块，减轻了模块连接器选型和背板走线的困难度。
本发明采用RapidIO交换芯片不仅通过数据总线RapidIO与综合化电子信息系统相连，而且还通过I2C与MSU相连，MSU通过控制总线与综合化电子信息系统相连，MSU通过I2C获取RapidIO交换芯片个端口状态，并通过控制总线上报RapidIO交换芯片个端口状态，避免了传统的RapidIO交换芯片及RapidIO网络状态等平台控制管理类信息只能通过统一的网络管理软件获取到CPU上的业务数据和平台管理的耦合。
本发明采用n片处理器1～n都连接到RapidIO交换芯片，再通过交换芯片与综合化电子信息系统相连，模块内部各处理器的业务数据交互直接通过模块内部的RapidIO交换芯片完成，避免了模块内部各处理器间的RapidIO通信还需要通过模块连接器经由背板到网络交换模块连接器，再到交换芯片交换后通过网络交换模块连接器经由背板到模块连接器再到处理器，提高了模块内部各处理器间业务数据交互的效率。
本发明MSU通过I2C总线与RapidIO交换芯片相连并外接一路地开信号LD，MSU通过外接地开信号LD为0或1判断工作模式为单板调试模式或正常工作模式；当为单板调试模式时，MSU通过I2C配置交换芯片默认路由，以及通过I2C获取RapidIO交换芯片每个端口状态并通过控制总线CAN上报RapidIO交换芯片每个端口状态，避免了模块内部各处理器间的RapidIO通信还需要背板和网络交换模块的配合的缺陷，方便了单板调式。
附图说明
下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。
图1为本发明的板级RapidIO网络管理电路原理示意图。
图2为本发明的板级RapidIO网络管理流程示意图。
具体实施方式
参阅图1。在以下描述的实施例中种板级RapidIO网络管理电路，包括：通过控制总线CAN连接综合化电子信息系统的模块支持单元MSU和通过RapidIO数据总线连接综合化电子信息系统的RapidIO交换芯片，以及与所述RapidIO交换芯片连接的1～n片处理器，其特征在于：MSU通过I2C总线与RapidIO交换芯片相连并外接一路地开电路，MSU通过外接地开电路的地开信号LD为0或1判断工作模式为单板调试模式或正常工作模式；当为单板调试模式时，MSU通过I2C配置交换芯片默认路由，并通过I2C获取RapidIO交换芯片每个端口状态，然后通过控制总线CAN上报RapidIO交换芯片的每个端口状态给综合化电子信息系统；当为正常工作模式时，MSU通过I2C获取RapidIO交换芯片每个端口状态并通过控制总线CAN上报RapidIO交换芯片每个端口状态给综合化电子信息系统。
参阅图2。一种采用上述电路的板级RapidIO网络管理方法，其特征在于包括如下步骤：首先，MSU初始化控制总线和I2C总线；接着，MSU读取开信号LD，判断开信号LD是否为0；当开信号LD为0，表示是单板调试模式，MSU通过I2C配置交换芯片默认路由，然后进入正常工作模式工作流程，否则为正常工作模式，进入正常工作流程；正常工作流程下，MSU等待控制总线状态请求，判断是否为RapidIO状态请求，否则返回至等待控制总线状态请求继续等待控制总线状态请求；收到为RapidIO状态请求后，MSU通过I2C获取RapidIO交换芯片各端口状态，并通过控制总线CAN上报RapidIO交换芯片个端口状态，并返回至等待控制总线状态请求继续等待控制总线状态请求。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (2)

1.一种板级RapidIO网络管理电路，包括：通过控制总线CAN连接综合化电子信息系统的模块支持单元MSU和通过RapidIO数据总线连接综合化电子信息系统的RapidIO交换芯片，以及与所述RapidIO交换芯片连接的1～n片处理器，其特征在于：MSU通过I2C总线与RapidIO交换芯片相连并外接一路地开电路，MSU通过外接地开电路的地开信号LD为0或1判断工作模式为单板调试模式或正常工作模式；当为单板调试模式时，MSU通过I2C配置交换芯片默认路由，并通过I2C获取RapidIO交换芯片每个端口状态，然后通过控制总线CAN上报RapidIO交换芯片的每个端口状态给综合化电子信息系统；当为正常工作模式时，MSU通过I2C获取RapidIO交换芯片每个端口状态并通过控制总线CAN上报RapidIO交换芯片每个端口状态给综合化电子信息系统。
2.一种采用权利要求1所述电路的板级RapidIO网络管理方法，其特征在于包括如下步骤：首先，MSU初始化控制总线和I2C总线；接着，MSU读取开信号LD，判断开信号LD是否为0；当开信号LD为0，表示是单板调试模式，MSU通过I2C配置交换芯片默认路由，然后进入正常工作模式工作流程，否则为正常工作模式，进入正常工作流程；正常工作流程下，MSU等待控制总线状态请求，判断是否为RapidIO状态请求，否则返回至等待控制总线状态请求继续等待控制总线状态请求；收到为RapidIO状态请求后，MSU通过I2C获取RapidIO交换芯片各端口状态，并通过控制总线CAN上报RapidIO交换芯片个端口状态，并返回至等待控制总线状态请求继续等待控制总线状态请求。
CN202011043019.6A 2020-09-28 2020-09-28 板级RapidIO网络管理电路及网络管理方法 Active CN112214446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011043019.6A CN112214446B (zh) 2020-09-28 2020-09-28 板级RapidIO网络管理电路及网络管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011043019.6A CN112214446B (zh) 2020-09-28 2020-09-28 板级RapidIO网络管理电路及网络管理方法

Publications (2)

Publication Number Publication Date
CN112214446A CN112214446A (zh) 2021-01-12
CN112214446B true CN112214446B (zh) 2023-05-12

Family

ID=74051539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011043019.6A Active CN112214446B (zh) 2020-09-28 2020-09-28 板级RapidIO网络管理电路及网络管理方法

Country Status (1)

Country Link
CN (1) CN112214446B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115484219B (zh) * 2022-08-23 2023-06-27 中国电子科技集团公司第十研究所 规避国产srio交换芯片端口关联的方法、设备及介质
CN115484220B (zh) * 2022-08-23 2023-06-27 中国电子科技集团公司第十研究所 国产srio交换芯片事件狂报处理方法、设备及介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110121357A (ko) * 2010-04-30 2011-11-07 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
CN106773954A (zh) * 2016-12-15 2017-05-31 深圳市博巨兴实业发展有限公司 一种微控制器芯片中的工作模式控制方法
CN107566301A (zh) * 2017-10-23 2018-01-09 济南浪潮高新科技投资发展有限公司 一种实现RapidIO交换机系统总线速度自动配置的方法及装置
CN108616370A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种RapidIO交换网络动态配置方法
CN109271330A (zh) * 2018-08-16 2019-01-25 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于综合化信息系统的通用bmc系统
CN209055883U (zh) * 2018-12-27 2019-07-02 成都能通科技有限公司 一种基于多核powerpc处理器的非对称数据处理装置
CN110048876A (zh) * 2019-02-28 2019-07-23 西南电子技术研究所（中国电子科技集团公司第十研究所） 大规模信号与信息异构处理机深度解耦方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579572B2 (en) * 2018-07-20 2020-03-03 Dell Products, Lp Apparatus and method to provide a multi-segment I2C bus exerciser/analyzer/fault injector and debug port system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110121357A (ko) * 2010-04-30 2011-11-07 삼성전자주식회사 디버깅 기능을 지원하는 타겟 장치 및 그것을 포함하는 테스트 시스템
CN108616370A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种RapidIO交换网络动态配置方法
CN106773954A (zh) * 2016-12-15 2017-05-31 深圳市博巨兴实业发展有限公司 一种微控制器芯片中的工作模式控制方法
CN107566301A (zh) * 2017-10-23 2018-01-09 济南浪潮高新科技投资发展有限公司 一种实现RapidIO交换机系统总线速度自动配置的方法及装置
CN109271330A (zh) * 2018-08-16 2019-01-25 华东计算技术研究所（中国电子科技集团公司第三十二研究所） 基于综合化信息系统的通用bmc系统
CN209055883U (zh) * 2018-12-27 2019-07-02 成都能通科技有限公司 一种基于多核powerpc处理器的非对称数据处理装置
CN110048876A (zh) * 2019-02-28 2019-07-23 西南电子技术研究所（中国电子科技集团公司第十研究所） 大规模信号与信息异构处理机深度解耦方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Wu Changrui等.A high-performance heterogeneous embedded signal processing system based on serial RapidIO interconnection.《2010 3rd International Conference on Computer Science and Information Technology》.2010,第2卷第611-614页. *
卢斌.基于PCI-E架构的高速中频采样板卡的设计与实现.《中国优秀硕士学位论文全文数据库 信息科技辑》.2015,(第4期),I136-736. *
朱闻渊 ; 陈洁 ; 骆意 ; 刘鹏飞 ; .装甲车辆综合化计算平台.计算机工程.2011,第37卷(第S1期),第269-272页. *
黄彬.基于RapidIO互联技术的基带数据交换系统的研究.《中国优秀硕士学位论文全文数据库 信息科技辑》.2012,(第4期),I136-412. *

Also Published As

Publication number Publication date
CN112214446A (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
CN112214446B (zh) 板级RapidIO网络管理电路及网络管理方法
US20080086580A1 (en) System and method for managing baseboard management controller
CN108388532A (zh) 可配置硬件算力的ai运算加速板卡及其处理方法、服务器
CN112285530A (zh) Vpx高速信号板通用测试装置
CN116501681A (zh) Cxl数据传输板卡及控制数据传输的方法
CN1809176A (zh) 基于数字配线架的对线方法及其对线装置
CN208538025U (zh) 一种支持10个热插拔硬盘的服务器
CN117111693A (zh) 一种服务器机箱系统、服务器机箱系统设计方法及设备
CN112019402A (zh) 一种智能网卡多功能调试装置
CN113760803A (zh) 服务器和控制方法
CN114817111B (zh) 支持多卡并行的嵌入式智能计算装置
CN112199315B (zh) 综合化电子信息系统RapidIO网络管理装置及网络管理方法
CN112445657B (zh) 一种支持排除故障的电路切换方法及系统
CN115268581A (zh) 一种高性能计算力的ai边缘服务器系统架构
CN109240972A (zh) 一种gpu板卡和应用该板卡的vpx信号处理机箱
CN211791587U (zh) 一种新型框架式硬件系统平台装置
CN111414327B (zh) 网络设备
US6542952B1 (en) PCI computer system having a transition module and method of operation
CN114840461B (zh) 服务器的扩展装置和服务器
CN111526067A (zh) 一种网络分流器和网络分流器的通信方法
CN221429034U (zh) 一种网络处理模块及主板
CN109257306A (zh) 低功耗内嵌式三层交换装置
CN110022255A (zh) 基于混合通讯网络数据交换的模块化泛在电力物联网平台
CN214846707U (zh) 一种基于vpx架构的数据处理系统
CN219916339U (zh) 基于vpx架构的100ge通用处理模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant