CN209055883U - 一种基于多核powerpc处理器的非对称数据处理装置 - Google Patents

一种基于多核powerpc处理器的非对称数据处理装置 Download PDF

Info

Publication number
CN209055883U
CN209055883U CN201822211617.4U CN201822211617U CN209055883U CN 209055883 U CN209055883 U CN 209055883U CN 201822211617 U CN201822211617 U CN 201822211617U CN 209055883 U CN209055883 U CN 209055883U
Authority
CN
China
Prior art keywords
chip
multicore
data processing
powerpc processor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201822211617.4U
Other languages
English (en)
Inventor
胡卓
任金国
高伟
雷航
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu nengtong Technology Co.,Ltd.
Original Assignee
CHENGDU LANGTOP TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU LANGTOP TECHNOLOGY Co Ltd filed Critical CHENGDU LANGTOP TECHNOLOGY Co Ltd
Priority to CN201822211617.4U priority Critical patent/CN209055883U/zh
Application granted granted Critical
Publication of CN209055883U publication Critical patent/CN209055883U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

本实用新型公开了一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:包括多核POWERPC处理器、FPGA模块、以太网交换芯片、与以太网交换芯片连接的调试连接器、rapidio交换芯片以及与rapidio交换芯片连接的接口连接器;所述FPGA模块、以太网交换芯片、调试连接器、rapidio交换芯片的一端分别于多核POWERPC处理器连接;所述FPGA模块、以太网交换芯片的另一端分别于接口连接器连接。本实用新型的有益效果是:本实用新型实时性高、稳定性强、扩展性强的数据处理装置,并提供相对传统数据装置更高的性能、更低的功耗,已避免现有技术下的数据处理装置的不足。

Description

一种基于多核POWERPC处理器的非对称数据处理装置
技术领域
本实用新型涉及计算机信息处理技术领域,具体的说,是一种基于多核POWERPC处理器的非对称数据处理装置。
背景技术
在嵌入式计算机系统应用场景中,数据来源、数据类型多种多样,数据处理方式、算法也是千差万别,而且常常需要对处理后的数据进行输出;数据来源包括但不仅限于嵌入式计算机系统、各类编解码设备以及控制设备等;在完成数据处理后,选择在适当时候将其反馈给其他设备。
数据处理装置广泛应用于各类机载、舰载以及车载等各类需要对实时数据进行处理的电子工程领域,要求具备较为广泛适用的数据输入接口、小巧的安装体积、较低的功耗以及较高的性能,已满足各种场景下的应用,且在部分场合要求具备更高的性能和更大的容量,以应对高速率、大数据量的信息输入和输出要求。
现有的数据处理装置 CPU通常为单核的,运行嵌入式Linux或者其他嵌入式实时操作系统进行数据处理,通过多进程或多任务来对不同来源的数据进行采集,处于不同的处理方法对数据进行处理,主要来源。这种情况下,当某种数据量较大,处理复杂度高时,就和占用大量CPU资源,导致其他待处理数据处理不及时,通常的解决方案可以是添加多个CPU,但增加一个CPU就需要相应增加大量的外围电路,随之而来的是装置的面积增加,功耗增加,成品增加。另外一种处理方式是采用多核CPU增强处理能力,例如目前的手机大多是采用多核CPU来增强手机性能。现有的数据处理装置采用多核CPU是多采用对称处理的方式,即CPU上只运行一个操作系统,仍然通过不同的进程或者任务来完成不同的数据处理需求,这样做即可以满足数据处理的及时性,又不需要增加硬件成本。但是在某些特殊情况下,这种方式也不太适用;因为不同的数据处理需求是通过不同的进程来完成的,但硬件资源是所有进程共享的,在争夺某些资源时,任然可能造成数据处理不及时的现象;而且不同的进程之间需要添加很多同步互斥的操作,加大了二次开发的难度;一条进程可能会影响其他进程,系统的可靠性也会降低。
实用新型内容
本实用新型的目的在于提供一种基于多核POWERPC处理器的非对称数据处理装置,实时性高、稳定性强、扩展性强的数据处理装置,并提供相对传统数据装置更高的性能、更低的功耗,已避免现有技术下的数据处理装置的不足。
本实用新型通过下述技术方案实现:
一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:包括多核POWERPC处理器、FPGA模块、以太网交换芯片、与以太网交换芯片连接的调试连接器、rapidio交换芯片以及与rapidio交换芯片连接的接口连接器;所述FPGA模块、以太网交换芯片、调试连接器、rapidio交换芯片的一端分别于多核POWERPC处理器连接;所述FPGA模块、以太网交换芯片的另一端分别于接口连接器连接。
进一步地,为了更好的实现本实用新型,还包括设置在FPGA模块与接口连接器之间的第一接口芯片;所述FPGA模块通过第一接口芯片与接口连接器连接。
进一步地,为了更好的实现本实用新型,还包括分别与接口连接器和rapidio交换芯片连接的光电转换芯片。
进一步地,为了更好的实现本实用新型,所述接口连接器设置有光纤接口,所述rapidio交换芯片通过光电转换芯片与光纤接口连接。
进一步地,为了更好的实现本实用新型,所述FPGA模块连接有远程温度传感器;所述远程温度传感器的数量为两个。
进一步地,为了更好的实现本实用新型,还包括与接口连接器连接的电源管理模块。
本实用新型与现有技术相比,具有以下优点及有益效果:
本实用新型本实用新型实时性高、稳定性强、扩展性强的数据处理装置,并提供相对传统数据装置更高的性能、更低的功耗,已避免现有技术下的数据处理装置的不足。
附图说明
图1为本实用新型的系统框架图。
具体实施方式
下面详细描述本实用新型的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本实用新型,而不能理解为对本实用新型的限制。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
下面结合实施例对本实用新型作进一步地详细说明,但本实用新型的实施方式不限于此。
实施例1:
本实用新型通过下述技术方案实现,如图1所示,一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:包括多核 处理器、FPGA模块、以太网交换芯片、与以太网交换芯片连接的调试连接器、rapidio交换芯片以及与rapidio交换芯片连接的接口连接器;所述FPGA模块、以太网交换芯片、调试连接器、rapidio交换芯片的一端分别于多核POWERPC处理器连接;所述FPGA模块、以太网交换芯片的另一端分别于接口连接器连接。还包括分别与接口连接器和rapidio交换芯片连接的光电转换芯片。
需要说明的是,通过上述改进,多核POWERPC处理器采用非对称处理方式。多核POWERPC处理器具有高性能、低功耗的优点,每个核独立运行操作系统,提供强大的数据接收和处理能力每个核独立运行操作系统,提供强大的数据接收和处理能力;并通过使用FPGA模块,实现多种接口的扩展;使用以太网交换芯片、rapidio交换芯片及光电转换模块,增加可同时接入的外部设备的数量和种类。
通过使用FPGAM模块,实现多种接口的扩展;使用以太网交换芯片、rapidio交换芯片及光电转换模块等高速接口,增加可接入的外围设备的数量和种类的同时,提供数据处理能力。
所述以太网交换芯片的型号为BCM5396。
多核POWERPC处理器通过2路RS232接口与调试连接器连接。
多核POWERPC处理器通过2路SGMII接口、MDIO接口、SPI接口相互连接。
FPGA模块通过LBC接口、DMA接口与多个POWERPC处理器连接。
rapidio交换芯片即为图1所示的RIO交换芯片。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例2:
本实施例在上述实施例的基础上做进一步优化,如图1所示,进一步地,为了更好的实现本实用新型,还包括设置在FPGA模块与接口连接器之间的第一接口芯片;所述FPGA模块通过第一接口芯片与接口连接器连接。
进一步地,为了更好的实现本实用新型,还包括分别与接口连接器和rapidio交换芯片连接的光电转换芯片。
进一步地,为了更好的实现本实用新型,所述接口连接器设置有光纤接口,所述rapidio交换芯片通过光电转换芯片与光纤接口连接。
进一步地,为了更好的实现本实用新型,所述FPGA模块连接有远程温度传感器。所述远程温度传感器的数量为两个且分别与FPGA模块连接,所述远程温度传感器的型号为TMP432。
进一步地,为了更好的实现本实用新型,还包括与接口连接器连接的电源管理模块。
需要说明的是,通过上述改进,为了保证多核POWERPC处理器中的各个核的数据互不干扰,部分硬件资源为每个核单独配备,例如每个核拥有部分独立的以RS232通信功能,用于输入输出调试信息;每个核拥有独立的以太网通信功能,可独立配置MAC地址和IP地址,数据不会相互干扰,以太网的MAC层连接到以太网交换芯片,故每个核可独立与多个外部设备通信,形成一个小型局域网。
每个核均可访问flash进行数据存储,通过片选区分,保证数据不会被其他核修改;
为了连接到FPGA模块扩展的外部接口,每个核都可以通过localbus总线访问FPGA模块来收发扩展接口的数据,当同时使用时能够进行总线仲裁,保证不会因为冲突造成数据错误,FPGA模块可以扩展LXDS接口、LVCMOC接口、BLVDS接口、RS485接口、离散量接口并通过第一接口芯片与接口连接器连接,灵活性强,并且能够扩展I2C总线读取传感器的温度、电压值,监控装置状态;
为了应对高速数据处理的需求,每个核有独立的rapidio通道向外发送数据,互不干扰;当接收到数据是,能够将数据筛选,送给对应的核,rapidio通道连接到rapidio交换芯片,且光电转换模块将光纤信号也连接到rapidio交换芯片,故每个核能够独立与多个外部设备进行数据的高速传输,形成各种复杂的拓扑结构。
所述多核POWERPC处理器包括多核POWERPC处理器本体以及与多核POWERPC处理器本体连接的内存单元;
所述存储单元包括分别与多核POWERPC处理器本体连接的F-RAM、NARAM、NORFLASH*2、DDR3 512MB*4、DDR3 512MB。
本实施例的其他部分与上述实施例相同,故不再赘述。
实施例3:
本实施例在上述实施例的基础上做进一步优化,如图1所示,在多核处理器上每个核独立运行操作系统,对硬件平台的资源进行分配和管理,保证每个核能独立运行上层应用程序。每个核各自拥有仅供自己操作的内存空间,用于程序运行和数据存放,其他核无法访问;预留部分内存空间供所有核访问,用于数据共享和交互;每个核拥有独立的以RS232通信功能,用于输入输出调试信息。每个核拥有独立的以太网通信功能,可独立配置MAC地址和IP地址,数据不会相互干扰。每个核均可访问flash进行数据存储,通过片选区分,保证数据不会被其他核修改;每个核都可以通过localbus总线访问外部设备,当同时使用时能够进行总线仲裁,保证不会因为冲突造成数据错误;每个核有独立的rapidio通道向外发送数据,互不干扰;当接收到数据是,能够将数据筛选,送给对应的核。
以上所述,仅是本实用新型的较佳实施例,并非对本实用新型做任何形式上的限制,凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化,均落入本实用新型的保护范围之内。

Claims (6)

1.一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:包括多核POWERPC处理器、FPGA模块、以太网交换芯片、与以太网交换芯片连接的调试连接器、rapidio交换芯片以及与rapidio交换芯片连接的接口连接器;所述FPGA模块、以太网交换芯片、调试连接器、rapidio交换芯片的一端分别于多核POWERPC处理器连接;所述FPGA模块、以太网交换芯片的另一端分别于接口连接器连接。
2.根据权利要求1所述的一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:还包括设置在FPGA模块与接口连接器之间的第一接口芯片;所述FPGA模块通过第一接口芯片与接口连接器连接。
3.根据权利要求1所述的一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:还包括分别与接口连接器和rapidio交换芯片连接的光电转换芯片。
4.根据权利要求3所述的一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:所述接口连接器设置有光纤接口,所述rapidio交换芯片通过光电转换芯片与光纤接口连接。
5.根据权利要求1所述的一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:所述FPGA模块连接有远程温度传感器。
6.根据权利要求1所述的一种基于多核POWERPC处理器的非对称数据处理装置,其特征在于:还包括与接口连接器连接的电源管理模块。
CN201822211617.4U 2018-12-27 2018-12-27 一种基于多核powerpc处理器的非对称数据处理装置 Active CN209055883U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201822211617.4U CN209055883U (zh) 2018-12-27 2018-12-27 一种基于多核powerpc处理器的非对称数据处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201822211617.4U CN209055883U (zh) 2018-12-27 2018-12-27 一种基于多核powerpc处理器的非对称数据处理装置

Publications (1)

Publication Number Publication Date
CN209055883U true CN209055883U (zh) 2019-07-02

Family

ID=67055405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201822211617.4U Active CN209055883U (zh) 2018-12-27 2018-12-27 一种基于多核powerpc处理器的非对称数据处理装置

Country Status (1)

Country Link
CN (1) CN209055883U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112214446A (zh) * 2020-09-28 2021-01-12 西南电子技术研究所(中国电子科技集团公司第十研究所) 板级RapidIO网络管理电路及网络管理方法
CN112291118A (zh) * 2020-12-25 2021-01-29 南京华飞数据技术有限公司 一种基于fpga的多核数据处理装置及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112214446A (zh) * 2020-09-28 2021-01-12 西南电子技术研究所(中国电子科技集团公司第十研究所) 板级RapidIO网络管理电路及网络管理方法
CN112214446B (zh) * 2020-09-28 2023-05-12 西南电子技术研究所(中国电子科技集团公司第十研究所) 板级RapidIO网络管理电路及网络管理方法
CN112291118A (zh) * 2020-12-25 2021-01-29 南京华飞数据技术有限公司 一种基于fpga的多核数据处理装置及方法

Similar Documents

Publication Publication Date Title
CN103345461B (zh) 基于fpga的带有加速器的多核处理器片上网络系统
CN105279133B (zh) 基于SoC在线重构的VPX并行DSP信号处理板卡
CN103198043B (zh) 一种改进的AHB to APB总线桥及其控制方法
CN105207957B (zh) 一种基于片上网络多核架构的系统
CN103200081B (zh) 一种面向异构网络环境的物联网网关开发平台
CN103218337B (zh) 基于wishbone总线实现主与主、从与从通信的片上系统和方法
CN101605386A (zh) 无线多媒体传感器网络与无线局域网因特网的互联方法
CN209055883U (zh) 一种基于多核powerpc处理器的非对称数据处理装置
CN103581070B (zh) 一种卫星通信移动终端基带处理系统及其应用方法
CN101388889A (zh) 一种多协议总线之间的转换方法
CN105281433A (zh) 一种配电终端通信系统
CN101087304B (zh) 无线传感器网络与因特网的连接装置及连接方法
CN104714907B (zh) 一种pci总线转换为isa和apb总线设计方法
CN103441573B (zh) 一种基于iec61850标准的网络处理器
CN209201095U (zh) 一种无线访问接入装置
CN109634673A (zh) 星载电子系统管理控制设备
CN101290610A (zh) 嵌入式异构多核体系片上通信互连组织层次的实现方法
CN105045761B (zh) 一种数据中心的高速并行处理架构
CN107943732A (zh) 一种基于国产化fpga器件实现1553b总线模块
CN214281032U (zh) 基于边缘计算的智能配电网关
CN106059877A (zh) 一种基于SPARC架构CPU的EtherCAT主站模块
CN102063337A (zh) 多处理器核的信息交互和资源分配的方法及系统
CN103595690A (zh) 基于arm的多串口通信协议转换器
CN207473605U (zh) 一种基于多核处理器的直流控制保护系统
CN208723624U (zh) 一种电力远动分布式终端

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 610000 No.6, Wuke East 3rd road, Wuhou e-commerce industry functional zone management committee, Wuhou District, Chengdu City, Sichuan Province

Patentee after: Chengdu nengtong Technology Co.,Ltd.

Address before: 610000 402, building 13, No.17, Wuxing 2nd Road, Wuhou District, Chengdu, Sichuan Province

Patentee before: CHENGDU LAND TOP TECHNOLOGY CO.,LTD.