CN109257306A - 低功耗内嵌式三层交换装置 - Google Patents

Abstract

本发明公开了一种低功耗内嵌式三层交换装置，它包括处理器模块和交换模块，它们之间通过PCI接口相连，配合相应的外围电路形成完整的三层交换装置。本发明将变电站的光传输设备和三层交换机合为一体，不仅减少通信网络设备占地空间，减少供电种类，提高设备的可靠性和可维护性，也利于管理部门工作界面的切割，提高部门的工作效率。

Description

低功耗内嵌式三层交换装置

技术领域

本发明涉及光通信与计算机网络，具体涉及一种低功耗内嵌式三层交换装置。

背景技术

在电力系统的应用中，各级变电站系统控制机房主要安装的是工业控制系统设备，机房空间相对紧张，要求通信网络设备集成度高、占地空间少。目前，变电站光传输设备和三层交换机为两个设备，分别由直流-48V和交流220V供电，占机架空间多，供电复杂。此外，供电公司信息部门下设通信科和信息科。通信科负责维护光传输设备，信息科负责维护网络设备（三层交换机）。但在实际运维过程中，两类设备业务紧密耦合，故障关联度高。业务出现故障后，需要两个部门技术人员同时到现场进行处置，工作效率较低。

发明内容

本发明的目的是：设计一种低功耗内嵌式三层交换装置，将变电站的光传输设备和三层交换机合为一体，不仅减少通信网络设备占地空间，减少供电种类，提高设备的可靠性和可维护性，也利于管理部门工作界面的切割，提高部门的工作效率。

本发明的技术解决方案是：

一种低功耗内嵌式三层交换装置，其特征在于，包括处理器模块以及交换模块，所述处理器模块通过PCI接口与所述交换模块连接；

所述处理器模块包括处理器以及复数存储器，所述处理器与所述存储器之间通过60X总线连接；所述处理器在通过PCI接口连接所述交换模块；

所述交换模块包括集成电路芯片、外部动态存储器、若干百兆以太网接口以及若干千兆以太网接口，其中，所述外部动态存储器与所述集成电路芯片内存接口连接，所述百兆以太网接口以及千兆以太网接口分别通过所述集成电路芯片上的MII接口和GMII接口连接。

其中，所述复数存储器包括CPLD、SDRAM以及Flash芯片，其中，CPLD中保存处理器的初始化指令，所述Flash芯片中存储三层交换装置所需的软件以及配置参数，所述DRAM在处理器启动之后载入FLASH中的程序，保证正常运行。

其中，所述PCI总线：配置16个10/100M电口、1个1000M电口以及支持1个1000MSFP扩展槽，管理三层交换装置通过外置管理口进行交换机配置；所述PCI总线还提供1000Base-LX全双工的单模或多模LC光纤接口；光纤接口需成对使用，TX口为发射端，连接另一个光纤接口的接收端 RX；RX 口为光收端，连接另一个光纤接口的发射端 TX，光纤接口支持掉线指示。

本发明的优点、有益的技术效果是：三层交换装置实现低功耗和小型化，不同于通用标准的三层交换机，功耗适度、负载均衡，能在相对狭小的作业空间中稳定工作，解决中小型台站传输系统与信息网络设备独立建设、各自维护存在的连接关系复杂、管理多头、交叉责任界面不清等问题，通过嵌入式、低功耗将三层交换功能完整地集成到小尺寸板卡中，经板型适配，可以直接插入华为、中兴等主流供应商SDH设备上使用，两类设备统一供电、一体维护、综合管理，适应通信与信息网络融合发展的行业趋势，具有很好的市场推广价值。

附图说明

图 1为本发明的简称L3SU的结构框图；

图2为L3SU的处理器模块的硬件组成；

图3 为L3SU的交换模块的硬件组成。

具体实施方式

下面结合附图和实施例进一步说明本发明的技术解决方案，但不能理解为是对技术方案的限制。

如1所示，为三层交换装置的核心板设计；该低功耗内嵌式三层交换装置包括处理器模块和交换模块，它们之间通过PCI接口相连，同时配合相应的外围电路形成完整的三层交换装置。

如图2所示，处理器模块：由处理器同一些外部存储件以及一些外围电路构成处理器模块；处理器模块主要是运行嵌入式操作系统，配置系统和路由表的维持，而不是数据转发通路的组成部分；CPLD 保存一些CPU初始化的一些配置以保证上电后CPU正常启动，Flash 芯片用于存储三层交换机的所需要的所有软件和相关配置，SDRAM在系统启动之后载入FLASH中的程序，保证系统正常运行；处理器模块一方面提供一个快速以太网接口和一个异步口，用于对交换机进行配置和调试；另一方面通过PCI接口和交换模块相连，通过PCI接口对交换模块进行控制，并进行数据传输。

如图3所示，交换模块：交换模块采用了BROADCOM公司的BCM5645作为ASIC芯片，通过PCI接口与处理器模块进行通信完成数据传输，通过5645提供的内存接口，给交换模块提供一个64M的外部SDRAM，从而提高交换机的吞吐量和交换速度；5645通过MII接口和GMII接口分别连接16个百兆以太网和2个千兆以太网。

PCI总线接口：配置 16 个10/100M 电口，1个1000M电口，另外支持 1个1000M SFP扩展槽，管理型三层交换装置通过外置管理口（console 口）进行交换机配置；提供1000Base-LX 全双工的单模或多模 LC 光纤接口；光纤接口需成对使用，TX口为发射端，连接另一个光纤接口的接收端 RX；RX 口为光收端，连接另一个光纤接口的发射端 TX，光纤接口支持掉线指示。

其中，软件结构设计：交换装置的软件系统采用模块化、分布式的设计方法，基于实时多任务操作系统；软件系统的结构呈层次结构，一层建立在另一层的基础上，每一层都使用近邻它的下一层所提供的服务，并且为它上面一层提供更高一级的服务，其优点是：向上层软件屏蔽底层操作，提高上层软件的可移植性，提高软件的可维护性；软件分为三个层面：

（1）驱动层：驱动程序将上层软件和硬件系统进行连接，把上层软件的路由更新、管理及配置命令转化为硬件系统所能识别的格式，从而达到更新其内部数据结构如路由表、地址表等，控制及管理硬件交换系统；同时驱动程序把底层硬件收到的路由更新报文、控制管理帧及收到的各种信息传递给上层软件处理；

（2）协议栈：实现TCP/IP、802.1D和802.1Q协议，为上层的应用程序提供良好的接口；

（3）应用层：主要包括路由模块和网管模块，路由模块实现RIP和OSPF协议，即实现第三层路由的主要功能；网管模块实现SNMP和RMON网管模块，使三层交换装置具有部分网管功能，保证三层交换装置更好地正常运转。

其中，功耗控制设计：

（1）系统设计：采用HDL低功耗设计流程；实施软硬件划分，从系统功能的抽象描述(如Ｃ语言)着手，把系统功能分解为硬件和软件来实现对于一个系统功能的任务，通过在微处理器上运行软件来实现和通过专用电路实现比较两者的功耗得出一个低功耗的实现方案，给降低功耗带来更大的可能；

实施指令优化，包括几个方面：指令集提取，对于确定的处理器其每条指令的功耗是一定的，选择一个指令集实现系统功能并功耗最小选择合理的指令长度：如16位vs32位或可变长度，提高程序的代码密度，以减少对存储器访问的功耗；指令编码优化，通过对应用程序指令的相关性的统计，对指令进行编码优化，使读取指令时总线上的信号反转最少；指令压缩，存储器存储压缩后的指令，指令将在进入处理器前被解压；

实施cache低功耗技术，降低组相联cache功耗避免多余标签比较，具体是分两个阶段cache，即标签访问和比较为第一阶段，在第二阶段只有命中的那一路数据被访问，降低数据路访问的功耗，微量增加cache访问延迟；路预测cache，在标签访问前预测哪一路可能有被访问数据，如果预测正确，标签阵列访问就不需要了，而访问延迟相当于同样大小的直接映像cache的访问稍有延迟；代码压缩结构，在I-cache中存入经过压缩的指令，提高cache命中率，减少主存访问次数，减少取指的功耗；降低cache静态功耗，动态重构尺寸cache可以动态分配cache大小以适应应用程序所需cache容量，当尺寸减小时，采用门控电源技术关掉cache中不需要的部分的电源供应，从而减少漏电功耗；采用cache衰退（cache decay）技术，当cache行进入垂死区（dead period－成功访问到驱逐出cache的时段）时，关闭单个cache行；

实施总线低功耗技术：减小总线上信号的电压变化幅度（通常小于1Ｖ），此法对降低具有特大电容总线的功耗非常有效，额外代价是总线和功能模块之间信号电平变换电路；对总线进行分段控制，根据总线和功能模块连接的物理结构，在信号传输时，隔断总线的无关部分，从而减小总线的实际电容以降低功耗；总线数据编码，使数据在总线上传输时引起的电平反转减少，减小活动因子；

（2）软件优化：在软件方面采用预计算设计技术，在逻辑级实现挂起方法，加入预计算逻辑，在一定的输入条件下，使所有或部分输入寄存器的负载无效，从而降低功耗；

（3）工艺加工：在工艺级采用包括：多层金属布线，使用上层的金属进行全局互连，减小互连电容，从而减小延迟和功耗；通过加工技术减小芯片和封装的电容，改善功耗性能；采用SOI 技术、多芯片模块(MCM )，通过SOI 技术减少寄生电容和体效应，从而减小功耗；

（4）电源管理：优化电源管理，采用可变电压技术，根据系统的不同工作状态对系统性能的不同要求，动态地改变电压以最大限度地降低功耗，实现电压转换电路的功耗和电压转换时间对性能的影响是这项技术选择的制约因素；纳入多电压技术，可变电压技术在时间上改变电压，而多电压技术在空间上使用不同的电压，根据系统不同部分的性能要求不同，使其工作于不同的电压，从而降低系统功耗；补充利用动态功耗管理在不工作时进入低功耗的休眠状态的控制技术；由于系统在正常工作状态和休眠状态之间的转换需要时间，将影响系统性能，所以该技术的核心就是如何根据系统的状态信息决定系统何时进入低功耗的休眠状态；

（5）小型化设计：采用ADI最新推出的实时以太网、多协议（REM）交换机芯片fido5000，不仅缩小电路板尺寸，降低功耗，同时改善任何网络负载条件下节点处的以太网性能；fido5000针对互连运动和智能工厂应用的新一代高性能确定性以太网连接解决方案的一部分，连接到主流的 ADSP-SC58x，ADSP-2158x 和 ADSP-CM40x 运动控制处理器，实现Ether CAT、PROFINET IRT 和 POWERLINK 连接；该芯片轻松实现低于 125µs 的周期时间，并配有驱动程序，以简化与任何工业以太网协议栈的集成；在智能网络应用中，fido5000可以与任何处理器、任何协议和任何堆栈进行集成，因而易于并入单一工业以太网接口，能够在任何应用中支持多种协议；由于 fido5000 是“TSN就绪”产品，因此随着工业以太网协议向即将到来的 TSN(时间敏感网络)标准演进，它提供一种不会过时、能够适应未来应用的手段；

（6）稳定性设计：对供电电源的稳定性，时钟电路的稳定性，复位电路的稳定性，以及系统总线（高速或低速）进行设计；对于系统时钟电路，时钟脉冲电路尽量靠近CPU，引线短而粗；用地线包围振荡电路，晶体外壳接地；晶振电路电容性能稳定，容量准确且远离发热元件；印刷电路板上大电流信号线、电源变压器远离晶振信号的连线；对于外部时钟源电路，对其芯片电源采取滤波措施；时钟电路为其他芯片提供时钟信号时，采用隔离和驱动措施；对于系统总线，采用三态门式总线驱动器提供总线的抗干扰能力，三态门缓冲器减少分布电容与电感对总线工作的影响，其总线抗干扰能力比OC（集电极开路）门大约大10倍；总线接收端加施密特电路做缓冲器抗干扰；在接收端印刷板插座附件加施密特电路来做缓冲器，滤除外部噪声，提高总线的抗干扰性能；总线由三态输出器件构成的，在三态驱动器都是高阻抗时是不稳定的，可使用上拉电阻，将总线通过几kΩ电阻R接到电源，使其在瞬间处于稳定的高电位，从而增强抗干扰能力；改善总线的负载平衡，提高系统可靠性；给动态RAM加旁路电容，每片动态RAM的供电端上对地并接一个0.1μF的电容以抑制干扰，同时尽量缩短电源线和地线的印刷电路板布线；对于多路开关，在多路转换器输入端接入共模扼流圈，以抑制外部传感器引入的高频共模噪声；多路转换器的隔离变压器采用双重屏蔽接法，切断变压器分布电容传送高频噪声和脉冲噪声的通道；用电容器将前置放大器的频带变窄，降低其对高频噪声的响应能力，抑制高频噪声；对供电电路增加稳压控制环路。

Claims (3)

1.低功耗内嵌式三层交换装置，其特征在于，包括处理器模块以及交换模块，所述处理器模块通过PCI接口与所述交换模块连接；

所述处理器模块包括处理器以及复数存储器，所述处理器与所述存储器之间通过60X总线连接；所述处理器在通过PCI接口连接所述交换模块；

所述交换模块包括集成电路芯片、外部动态存储器、若干百兆以太网接口以及若干千兆以太网接口，其中，所述外部动态存储器与所述集成电路芯片内存接口连接，所述百兆以太网接口以及千兆以太网接口分别通过所述集成电路芯片上的MII接口和GMII接口连接。

2.根据权利要求1所述的低功耗内嵌式三层交换装置，其特征在于，所述复数存储器包括CPLD、SDRAM以及Flash芯片，其中，CPLD中保存处理器的初始化指令，所述Flash芯片中存储三层交换装置所需的软件以及配置参数，所述DRAM在处理器启动之后载入FLASH中的程序，保证正常运行。

3.根据权利要求1所述的低功耗内嵌式三层交换装置，其特征在于，所述PCI总线：配置16个10/100M电口、1个1000M电口以及支持1个1000MSFP扩展槽，管理三层交换装置通过外置管理口进行交换机配置；所述PCI总线还提供1000Base-LX全双工的单模或多模LC光纤接口；光纤接口需成对使用，TX口为发射端，连接另一个光纤接口的接收端 RX；RX 口为光收端，连接另一个光纤接口的发射端 TX，光纤接口支持掉线指示。