JP3723079B2 - バネ式パッケージングを備えた電子部品の組み立て体 - Google Patents

バネ式パッケージングを備えた電子部品の組み立て体 Download PDF

Info

Publication number
JP3723079B2
JP3723079B2 JP2000557668A JP2000557668A JP3723079B2 JP 3723079 B2 JP3723079 B2 JP 3723079B2 JP 2000557668 A JP2000557668 A JP 2000557668A JP 2000557668 A JP2000557668 A JP 2000557668A JP 3723079 B2 JP3723079 B2 JP 3723079B2
Authority
JP
Japan
Prior art keywords
substrate
socket
semiconductor device
interconnect
spring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000557668A
Other languages
English (en)
Other versions
JP2002519872A (ja
Inventor
ペダーセン，デイビッド，ブイ
エルドリッジ，ベンジャミン，エヌ
ハンドロス，イゴー，ワイ
Original Assignee
フォームファクター，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/108,163 external-priority patent/US6033935A/en
Application filed by フォームファクター，インコーポレイテッド filed Critical フォームファクター，インコーポレイテッド
Publication of JP2002519872A publication Critical patent/JP2002519872A/ja
Application granted granted Critical
Publication of JP3723079B2 publication Critical patent/JP3723079B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/02—Heating or cooling
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10878—Means for retention of a lead in a hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Environmental & Geological Engineering (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は電子部品用のソケット、特にバネ式パッケージング（MicroSpringTMコンタクト）を備えた半導体と係合するためのソケットに関する。このソケットは、単一のデバイスからウエハー全体に至るまでの、種々の構成をもつデバイスとコンタクトを行うために有用であり、デバイスを固定し、電気接触を行い、テストし、バーンインを行い、さらには通常の動作を行わせるために用いることができる。
【０００２】
【従来の技術】
チップスケールでのパッケージングという主題は、多年にわたって業界の真剣な研究対象であった。非常に有望な技術の一つは、適当な基板上に小さな弾性部材（複数）を固定し、これらの部材を用いて能動デバイスと他の回路との間の接触を行うことに関連したものである。
【０００３】
本出願人の所有する1993年11月16日に出願された米国特許出願第08/152,812号（現在では1995年12月19日に発行された米国特許第4,576,211号）、並びにこれに対応し本出願人の所有する同時係属中の「分割」米国特許出願である1995年６月１日出願の第08/457,479号（現状：出願中）及び1995年12月11日出願の第08/570,230号（現状：出願中）は、すべてKHANDROSの手になるものであるが、超小型電子技術に適用するための弾性相互接続要素を製造するための方法を開示している。これは可撓性の細長いコア要素（例えばワイヤの「軸」又は「骨格」）の一端を電子部品上の端子に実装し、この可撓性のコア要素と隣接する端子表面を１又はより多くの材料からなる「シェル」でコーティングすることを含んでいる。得られるバネ接触要素に所定の力−撓み特性があることを確実にするために、シェル材料は厚み、降伏強さ、及び弾性率について所定の組み合わせを満足する。コアについて例示される材料には金がある。コーティングについて例示される材料には、ニッケル及びその合金がある。得られるバネ接触要素は、半導体デバイスその他の２又はより多くの電子部品の間で圧力接続、即ち着脱可能な接続を達成するために都合良く使用される。
【０００４】
本出願人の所有する1994年11月15日に出願された同時係属中の米国特許出願第08/340,144号及びこれに対応する1994年11月16日に出願されたPCT特許出願第PCT/US94/13373号（1995年５月26日公開のWO95/14314号）は、両方ともKHANDROS及びMATHIEUの手になるものであるが、中継部材（インタポーザ）の作成といった、上述のバネ接触要素についての数多くの応用を開示している。こうした応用にはまた、バネ接触要素の端部にコンタクトパッド（接触用先端構造）を製作するための技術も開示されている。
【０００５】
本出願人の所有する1995年５月26日に出願された同時係属中の米国特許出願第08/452,255号及びこれに対応する1995年11月13日に出願されたPCT特許出願第PCT/US95/14909号（1996年６月６日公開のWO96/17278号）は、両方ともELDRIDGE、GRUBE、KHANDROS及びMATHIEUの手になるものであるが、複合相互接続要素のようなバネ接触要素を製造し、また接触用先端構造を製作し複合相互接続要素の自由端（先端）に実装するための、追加的な技術及び冶金術について開示している。
【０００６】
本出願人の所有する1995年11月15日に出願されたELDRIDGE、GRUBE、KHANDROS及びMATHIEUによる同時係属中の米国特許出願第08/558,332号及びこれに対応する1995年11月15日に出願されたELDRIDGE、GRUBE、KHANDROS及びMATHIEUによるPCT特許出願第PCT/US95/14885号は、半導体デバイス上にバネ接触要素を直接に製造するのに特に良好に適した、弾性接触要素の製造方法を開示している。
【０００７】
本発明は、最新の超小型電子デバイスに対して精細ピッチで相互接続を行うことを対象としており、またこれに特に良好に適している。本明細書の用法では、「精細ピッチ」という用語は、2.5ミルすなわち65マイクロメートルといった、約５ミル未満の間隔で配置された端子（本発明の場合は相互接続要素）を有する超小型電子デバイスに関連している。本発明は、どのようなピッチ（例えばミリメートル又はより大きな単位）のデバイスについても有用であるが、特に約15ミル（375マイクロメートル）未満のピッチについて有用である。ちょうどこれに有用な一つの例として、デバイスに対して約10ミル（250マイクロメートル）の間隔のエリア（領域的）アレイでもって、バネを装着することができる。対応する接続要素は、バネの接触面積と同じピッチを有することになる。例えば対応するソケットは、バネのアレイを受容するために、同じピッチの対応する捕獲パッドのパターンを有することになる。
【０００８】
以下において主として記述されるものは、半導体デバイスであり、また相互接続要素として細長い相互接続要素を、より特定的には表面から延びるバネ接触要素を有する電子部品をソケット式に受容することである。本明細書の用法として、実装されたバネ接触要素を有する半導体デバイスを、バネ付き半導体デバイスと呼ぶ。
【０００９】
バネ付き半導体デバイスは相互接続基板に対し、二つの主要な仕方のうち何れかでもって相互接続できる。バネ付き半導体デバイスは、バネ接触要素の自由端を印刷回路板のような相互接続基板の上にある対応する端子に半田付けするなどにより、固定接続することができる。或いはまた、バネ付き半導体デバイスは、端子とバネ接触要素の接触部分の間で圧力接続が行われるように、相互接続基板に対してバネ付き半導体デバイスを単に押し付けることにより、端子に対して可逆的に接続できる。このような可逆的圧力接続は、バネ付き半導体デバイスについての自己ソケット係合（ソケッティング）として説明できる。
【００１０】
相互接続基板との圧力接続からバネ付き半導体デバイスを取り外せるという能力は、バネ付き半導体デバイスを交換又はグレードアップするについて有用である。バネ付き半導体デバイスに対して単に可逆的接続を行うだけで、非常に有用な目的が達成される。これは特に、バネ付き半導体デバイスのテストについて有用である。またこれは、（１）バネ付き半導体デバイスをバーンインし、又は（２）バネ付き半導体デバイスがその仕様を満たしているかを確認するため、システムの相互接続基板に対して一時的に又は固定的に実装を行うために有用である。一般的な問題として、これはバネ付き半導体デバイスと圧力接続を行うことによって達成される。こうした接続は、接触力その他について、制約条件がより緩やかでありうる。本発明は、バネ付き半導体デバイスに対するソケット係合のための数多くの技術を開示する。
【００１１】
本出願人の所有する1995年10月18日に出願されたDOZIER、ELDRIDGE、GRUBE、KHANDROS及びMATHIEUによる同時係属中の米国特許出願第08/533,385号及びこれに対応する1995年11月13日に出願されたDOZIER、ELDRIDGE、GRUBE、KHANDROS及びMATHIEUによるPCT特許出願第PCT/US95/14842号は、能動半導体デバイスに対して可逆的接続を行うための、バネ接触要素を有するソケット基板を開示している。このソケットは次いで、電子回路に固定され、接続されている。非常に大まかなところでは本発明は、逆ではあるが同様のものと考えることもできる状況−即ちバネ接触要素を有する電子部品をソケット基板に対して可逆的に接続すること−を対象としている。
【００１２】
本出願人の所有する1997年１月15日に出願されたKHANDROS及びPEDERSENによる同時係属中の米国特許出願第08/784,862号及びこれに対応する1997年５月15日に出願されたKHANDROS及びPEDERSENによるPCT特許出願第PCT/US97/08604号は、ウエハーレベルでのバーンイン及びテストのためのシステムを開示している。そこでは複数の比較的小さな能動電子部品、例えば特定用途向け集積回路（ＡＳＩＣ）の如きが、比較的大きな相互接続基板に実装される。テストされるウエハー（ＷＵＴ）上には、複数の半導体デバイスが存在している。
【００１３】
バネ接触要素は半導体デバイスの表面から延びるものであり、好適には前述した本出願人の所有する1995年５月26日に出願された同時係属中の米国特許出願第08/452,255号及びこれに対応する1995年11月13日に出願されたPCT特許出願第PCT/US95/14909号に開示されているような自立式の細長い相互接続要素であるが、これに限定されるものではない。当該出願の図３Ｂに図示されているように、好適には逆ピラミッド型の複数の凹陥部が、ＡＳＩＣの表面から内部へと及んでいる。これらの凹陥部の側壁はメタライズされ、ＡＳＩＣの回路要素との電気通信が確立される。
【００１４】
使用時には、ＡＳＩＣとＷＵＴが一緒にされ、ＷＵＴのバネ接触要素の先端がＡＳＩＣの凹陥部に入り、信頼できる電気的圧力接続を確実に行うに十分な力でもって、凹陥部の側壁と係合する。上記出願の図３Ｃに例示されているように、各々のＡＳＩＣは代替的には、その表面に在来の手法で形成された複数のパッド（端子）と、絶縁材料の層とを有する。こうしたシリコンチップは微細機械加工され、貫通する複数の開口を有するようにされると共にコンタクトパッドと整列され、またＡＳＩＣの表面上に配置される。絶縁材料の層は、ＡＳＩＣに形成された凹陥部に匹敵する「捕獲」能力をもたらす。上記特許出願の図５Ａ−５Ｃは、ＡＳＩＣを通る導電性バイア（通路）を作成する技術を例示しており、そこではＡＳＩＣの両側から凹陥部（第１及び第２の孔部分）が、それらが相互に連続するようになるまで穿設される。次いで導電層（例えばタングステン、チタン−タングステンなど）が、第１及び第２の孔部分内へとスパッタリングの如きにより堆積され、第１の孔部分内へと延びる第１の導電層と、第２の孔部分内へと延びる第２の導電層とが得られる。第１及び第２の孔部分がウエハーのようなシリコン基板の両側にある場合には、これは特に興味深い。それからある量の導電材料（例えば金、ニッケルなど）が、これら二つの孔部分にある導電層を接続（架橋）するように適用される。この導電材料は、適切にはメッキによって適用される。
【００１５】
本出願人の所有する1998年６月30日に出願されたELDRIDGE、GRUBE、KHANDROS、MATHIEU、PEDERSEN及びSTADTによる同時係属中の米国特許出願第09/108,163号は、バネ付き半導体デバイスをバーンインし、またバネ付き半導体デバイスがその仕様を満たす動作を行いうるか否かを確認する目的で、バネ付き半導体デバイスに対して可逆接続を行うための数多くの技術を開示している。例えばこの特許出願の図２は、バネ付き半導体デバイスを印刷回路板（ＰＣＢ）のような相互接続基板に対し、バネ接触要素の先端がＰＣＢ上の対応する複数の端子と圧力接触してこれと圧力接続を確立するように付勢する技術を例示している。例えばこの特許出願の図４は、印刷回路板のような相互接続基板のメッキされた貫通孔端子内へと、バネ接触要素の端部を挿入する技術を例示している。例えばこの特許出願の図５Ａは、バネ接触要素の端部が、相互接続基板の複数の凹陥端子の対応するそれぞれと接触されるようにする技術を例示している。凹陥端子はメッキされた貫通孔のように形成され、円錐又はピラミッドの形の上部を有し、この円錐又はピラミッドはその基部が相互接続基板の表面にあり、その頂点（先端）が相互接続基板の内部にある。この特許出願の図５Ｂは、それぞれ半球状の形の凹陥端子を例示しており、これらの半球はその基部が相互接続基板の表面にあり、頂点が相互接続基板の内部にある。この特許出願の図５Ｃは、台形立体の形の上部を有する凹陥端子を例示しており、これらの台形立体は相対的に幅広の基部が相互接続基板の表面にあり、相対的に幅の狭い基部が相互接続基板の内部にある。この特許出願の図５Ａ、図５Ｂ、及び図５Ｃの例の各々において、バネ接触構造の先端は凹陥端子へと、その最も広い部分において入り込み、かくしてバネ接触要素の端部の容易な進入及び案内又は端子による「捕獲」を可能にする。
【００１６】
【発明が解決しようとする課題】
従って本発明の課題は、電子部品から延びる細長い相互接続要素をソケット式に受容するための技術を提供することである。好ましい電子部品は半導体デバイスである。好ましい細長い相互接続要素はバネ接触要素である。
【００１７】
【課題を解決するための手段】
本発明の主たる側面によれば、単一のバネ付き半導体デバイスを単一のソケット基板でソケット式に受容するための装置及び技術が開示される（例えば図５、５Ａ、５Ｂ、５Ｃ、及び５Ｄ参照）。図５を参照すると、半導体デバイスは、細長い相互接続要素がソケット基板上の捕獲パッドと係合するようにして配置することができる。ハウジングが半導体デバイス上で固定されてこれをその場に保持し、また主たる基板に固定されている。ハウジング内部にあるバネ機構は、半導体デバイスをその場に保持するための張力をもたらす。特に好ましい機構では、テーブルのような格好をした、脚を有する簡単なハウジングが、位置決めされた半導体デバイスに対して直接に押し付けられ、捕獲パッドは印刷回路板のような基板上に直接設けられる。脚は基板の孔を通して位置決めされ、その場でロックされる。熱可塑性材料を溶融することによる「加熱かしめ」が特に好ましい。
【００１８】
本発明によれば、ソケット基板には、電子部品から延びる１又はより多くの相互接続要素と可逆的な接続を行うための「捕獲パッド」が備えられる。図１Ｃは、電子部品から延びるバネ接触要素の形を有する細長い相互接続要素（130）を有する、電子部品（108）の好ましい実施例を例示している。
【００１９】
本発明の別の側面によれば、電子部品は半導体デバイスであり、これが有する相互接続要素は、そこから延びるバネ接触要素である。こうしたデバイスは、ここでは「バネ付き半導体デバイス」と呼んでいる。
【００２０】
本発明の別の側面によれば、ソケット基板上にある捕獲パッドは平坦なパッドである。これらのパッドは、ソケット基板の表面より低い凹陥をなしていることができる（例えば図２、２Ａ、及び２Ｂ参照）。凹陥した捕獲パッドは、細長い相互接続要素の端部を物理的に位置決めするのに役立つ。
【００２１】
本発明の別の側面によれば、ソケット基板上の捕獲パッドは凹陥状であり、ソケット基板の表面から内部へと延びていて、半球状の凹み、逆ピラミッド状の穴、及び反転された截頭ピラミッド状の穴などからなる（例えば図２Ｃ、２Ｄ、及び２Ｅ参照）。凹陥状の端子はまた、細長い相互接続要素の端部を物理的に「捕獲」するのを助ける。
【００２２】
本発明の別の側面によれば、ソケット基板上の捕獲パッドは、ソケット基板を貫通して延びる孔である。こうした孔は、円筒形の孔や、砂時計形状の孔（頂点同士が突き合わされたピラミッド形の孔）その他の、多くの形態を取ることができる（図２Ｆ参照）。貫通孔タイプの端子は、基板の反対側からソケット基板に接続を行うことを容易にする。シリコンソケット基板に、対称又は非対称の砂時計形状の貫通孔端子を作成するための技術が開示される（図４Ａ−４Ｉ参照）。これらの技術は、（1,0,0）シリコンが角度をなしてエッチングされ、またそのエッチングが自己限定的であるという、自然の性質を利用したものである。
【００２３】
本発明の別の側面によれば、ソケット基板の表面上（例えば図２及び３Ａ参照）又は内部（例えば図２Ａ参照）にある導電性トレースを介して、外部デバイスによるソケット基板への接続が行われる。導電性トレースは、接点と端子又は他の回路との間などにおける経路付けを可能にする。
【００２４】
本発明の別の側面によれば、ソケット基板は、相互接続基板としても機能しうる支持基板によって支持される（例えば図３Ｂ、３Ｃ、及び６Ａ参照）。外部デバイスに対する接続は、支持／相互接続基板を介して行うことができる（例えば図３Ｂ及び３Ｃ参照）。
【００２５】
本発明の別の側面によれば、複数のバネ付き半導体デバイスを複数のソケット基板でソケット式に受容するための技術が開示される（例えば図７及び７Ａ参照）。
【００２６】
本発明の別の側面によれば、複数のバネ付き半導体デバイスを単一の大きなソケット基板でソケット式に受容するための技術が開示される（例えば図７Ｂ参照）。
【００２７】
本発明の別の側面によれば、テストされる半導体ウエハー（ＷＵＴ）上に存在している複数のバネ付き半導体デバイスを単一の非常に大きなソケット基板でソケット式に受容するための技術が開示される（例えば図８、８Ａ、８Ｂ、及び８Ｃ参照）。
【００２８】
本発明の別の側面によれば、半導体ウエハー上に存在している１又はより多くの一連のバネ付き半導体デバイスを、１又はより多くのソケット基板でソケット式に受容するための技術が開示される（例えば図９参照）。
【００２９】
本発明の別の側面によれば、バネ付き半導体デバイスを製造するためのプロセス全体が開示される（例えば図10参照）。
【００３０】
本発明のこれらの、及び他の課題並びに利点、さらには図示の実施例の詳細は、明細書の以下の部分及び図面からより完全に理解されるところである。
【００３１】
【発明の実施の形態】
これから本発明の好ましい実施例を詳細に参照するが、その具体例は添付の図面に示されている。本発明はこれらの好ましい実施例の文脈において記述されるが、これが本発明の思想及び範囲をこれらの具体的な実施例に限定することを意図しないことは理解されねばならない。ここで呈示される側面図においては多くの場合、図示の明確化のために、側面図の一部だけが断面で示され、他の部分は斜視図的に示される。ここで呈示される図面においては図示の明確化のために、ある種の要素の寸法が誇張されていることが多い（図面中の他の要素に対して縮尺通りでない）。
半導体デバイスに対するバネ接触要素の実装
上述した本出願人の所有するPCT特許出願第PCT/US95/14909号は、ここで図１Ａ、１Ｂ、及び１Ｃとして再掲するその図１Ｃ、１Ｄ、及び１Ｅに関連する本文中において、前述した複合相互接続タイプのバネ接触要素を、半導体デバイスである電子部品上に製作するための例示的な技術を開示している。有用な技術は、1998年６月30日に発行された「Sockets for Electronic Components and Methods of Connecting to Electronic Components」と題する米国特許第5,772,451号、及び1998年９月15日に発行された「Contact Carriers (Tiles) for Populating Larger Substrates with Spring Contacts」と題する米国特許第5,806,181号に詳細に開示されている。
【００３２】
さて図１Ａ、１Ｂ、及び１Ｃを参照すると、弾性で細長い、自立式のバネ接触要素を製造するための例示的な技術により、電子部品108上に複合相互接続要素が与えられる。特に好ましい実施例では、電子部品108は半導体デバイスであってよい。導電性材料からなる導電層126が、パッシベーション層124の上に堆積される。フォトレジスト128が適用され、パッシベーション層の開口122上に整列する開口132を有するようパターニングされる。ワイヤ102の自由端102aが電子部品108の表面に対して接合され、次いで１又はより多くの導電材料の層でメッキされてバネ接触要素が与えられるが、これは自立式の、細長い複合相互接続構造である。フォトレジスト128と、このレジストにより覆われた導電層126の部分は除去される。
【００３３】
図１Ｃに示されたバネ接触要素130は複合相互接続要素であり、細長く、電子部品108に実装された底（基）端部と、その反対側の端にある自由（末）端部（先端）とを有する。これは、別の電子部品の端子又は他の接点と圧力接触を行うのに有用である（図２、２Ａ−２Ｆ）。
【００３４】
特定の好ましい実施例では、他の弾性コンタクトも有用である。例えば1997年11月20日に公開されたWO97/43654号、又は1997年11月27日に公開されたWO97/44676号の弾性コンタクト構造は、特に好ましい。これらの弾性接触要素は、半導体デバイス上に所望形状で直接にメッキされるか、或いは中間の犠牲基板にメッキされ、そこからコンタクトが所望の半導体デバイスに固定され、犠牲基板が除去される。
【００３５】
本発明においては、さらに別の弾性コンタクトも有用である。一例としては、1998年２月26に出願されたPedersen及びKhandrosによる「Lithographically Defined Microelectronic Contact Structures」と題する米国特許出願第09/032,473号の開示に従えば、特に有用なコンタクトが作成される。
単純なソケット係合技術
図２は一つの好適な、基本的なソケット係合技術を例示している。この例では、アセンブリ200は電子部品202を含み、これは対応する端子206に実装されてそこから延びる１又はより多くの、それぞれがバネ接触要素204の形をした相互接続要素を備えている。ソケット基板208は１又はより多くの捕獲パッド210を有し、これらは各々が図示のように、表面上にある平坦な端子の形態をもつ。一つの特に好ましい実施例では、電子部品202は半導体デバイスである。
【００３６】
ソケット基板208は、セラミック又はＰＣＢといった、適当な絶縁材料を任意に含む、多くの形態を取ることができる。一つの特に好ましいソケット基板はシリコンである。シリコンは半導体として直接に使用してもよく、或いは図示の導電性要素を絶縁し分離するように処理されてもよい。この基板はそれ自体が、能動半導体デバイスであることができる。ソケット基板はシリコンウエハーでも、又はシリコンウエハーの一部でもよい。
【００３７】
電子部品202は矢印212で示すようにしてソケット基板208に対して押し付けられ、バネ接触要素204の先端（末端部）が対応する捕獲パッド210と係合し、電気接触を行うようにされる。
【００３８】
ソケット基板208上には、導電性トレース214を設けることができる。導電性トレース214は捕獲パッド210から、電子部品202上にある対応する端子206に対して電気接続が行われるように延びる。これは、テスタ（図示せず）のような外部デバイスを、捕獲パッド210及びバネ接触要素204を介して電子部品202に接続するために特に有用である。
【００３９】
電子部品とソケット基板の間の接続は、これらの部品の間で十分な接触が行われるかどうかに依存する。電子部品は、ソケット基板から取り外すことができる。従って、異なる電子部品及び／又は異なるソケット基板の多数の、又は繰り返しての組み合わせにより、種々の、或いは同じ電子部品を所定のソケット基板に対して繰り返して装着することが可能になる。今日では半導体デバイスを含むパッケージを実装するために、種々のソケットが広汎に使用されているから、これは半導体デバイスを最終製品に実装するについて特に有用である。
【００４０】
このことはまた、半導体デバイスのバーンイン又はテストを行うために特に有用である。バーンイン又はテストの場合、ソケット及び支援用のエレクトロニクスは、所望のテストを実行するために半導体デバイスを固定し接触を行うように設計可能である。しかしながらここで違うことは、半導体デバイスが別個のパッケージングなしに、直接にソケット係合されることである。
【００４１】
このようにして、ソケット基板208は、表面から立ち上がって延びる接触要素を有する電子部品202に対し、可逆的な接続を行うためのソケットとして機能する。他のソケット構成については後述する。
【００４２】
バネ接触要素204と対応する捕獲パッド210の間で電気接続を行うについては、何らかのワイピング（拭い）動作があると一般に有用である。これは通常、捕獲パッドの表面を横断する、接触要素の先端の横方向変位の形をとる。これが有用であるのは、捕獲パッドの表面又はバネ接触要素の先端にある何らかの残滓又は汚染物質が払われたり、又はこれらの中へと食い込むような効果があるからである。バネ接触要素204について適切な形状を選択すれば、電子部品202を方向212（ソケット基板208のＺ軸方向）に移動させることにより、接触要素は反対向きのＺ軸方向に変形する。弾性接触要素は、このＺ軸方向の変位に対する応動が、Ｚ軸に垂直なＸＹ平面内の移動ベクトル成分を含むように形成できる。好ましい実施例では、弾性接触要素の形状は、このＸＹ成分が電子部品の接触要素の先端をコンタクトパッドに沿って移動させて、有用なワイピング動作が与えられるように設計される。接触要素の先端が捕獲パッドと接触するに際して、或いはその後で、ソケット基板を半導体デバイスに対してＸＹ平面内で物理的に変位させることにより、別のワイピング動作を導入することもできる。当業者であれば、選択された接触要素と対応するコンタクトパッドの間で何らかのワイピング動作が生ずるように、有用なバネ形状を設計することが可能である。
【００４３】
導電性トレース214は、例えば外部の電子デバイスや、外部の電子デバイスに対する接続のための接点又は端子といった他の回路に接続することができる。他の回路をソケット基板に取り込み、１又はより多くの相互接続要素204を通じて最終的に電子部品に接続を行うために、導電性トレースに接続することができる。
第２のソケット構成
図２Ａは、電子部品（図示せず）の相互接続要素222（204と比較せよ）との接続を行うための、別のソケット220を例示している。ソケット基板224はソケット基板208と同様でよい。メタライズ層が公知の仕方でソケット基板224の表面上に形成され、１又はより多くの絶縁層と、１又はより多くのメタライズ層を含むようになる。これらの層は標準的な技術によってパターニング可能である。この例では、メタライズ層226が、絶縁層228内に埋設して示されている。別のメタライズ層が露出されアクセス可能になっており、相互接続要素222の端部と接続を行うための捕獲パッド230を形成すると共に、外部デバイス（図示せず）に対する接続を行うための第２の端子232を形成している。捕獲パッド230のうち選択されたものは第２の端子232のうち選択されたものへと、周知の技術を用いて、メタライズ層226の選択された部分及び適当な内部接続を介して電気的に接続されている。接続を行うための多数の層を製作することができる。こうして、複合的な経路付け方式を達成できる。
第３のソケット構成
図２Ｂは、電子部品（図示せず）の相互接続要素242（222と比較せよ）と可逆的な接続を行うための、別のソケット240を例示している。この例では、捕獲パッド248を露出するための開口を有する絶縁層244が、ソケット基板246（224と比較せよ）上に適用されている。絶縁層244にあるこれらの開口は、捕獲パッド248に対して相互接続要素242の端部を位置決めするのに役立つが、これは特に、相互接続要素が捕獲パッド248に対して最初に整列され大体の位置決めが行われる場合にそうである。ソケット基板が半導体ウエハー又はその一部である場合には、絶縁層244は在来のパッシベーション層として適用できる。絶縁層244は導電性トレース（例えば図２の214）に対する物理的な保護をもたらす。例えばこの絶縁層244は、相互接続要素242が不適当に位置決めされて対応する捕獲パッド248を捉えていない場合に、信号又は電気エネルギーが誤って伝達されるのを防止しうる。
第４のソケット構成
図２Ｃは、電子部品（図示せず）の相互接続要素262（242と比較せよ）と接続を行うための、別のソケット260を例示している。この例では、ソケット基板264（246と比較せよ）は、平坦ではなく凹陥状の（捕獲パッド210、230、248と比較せよ）捕獲パッド266を有している。一つの好ましい実施例では、捕獲パッド266はソケット基板264の表面から中へと凹んでおり、或いはソケット基板上にある層（図２Ａの228と比較せよ）の表面から中へと凹んでいる。凹陥状の捕獲パッド266は、捕獲パッド266と接触しに来る相互接続要素262の端部の直径よりも大きな直径を有する半球として図示されており、捕獲パッドに対して相互接続要素を案内し又は位置決めするのを助ける。
【００４４】
上述したような仕方でもって、導電性トレース268（図２の214と比較せよ）は、捕獲パッド266からソケット基板264上の他の位置へと適宜延びている。
【００４５】
端子は、ソケット基板の表面やソケット基板上の層から内部へと延びる円筒形の凹陥部といった、他の形状を有していてもよく、それらは本発明の範囲内にある。本明細書の用法で、「凹陥」は円筒形を含むものである。
第５のソケット構成
図２Ｄは、電子部品（図示せず）の相互接続要素282（262と比較せよ）と可逆的な接続を行うための、別のソケット280を例示している。この例では、ソケット基板284（264と比較せよ）には「凹陥」捕獲パッド286（266と比較せよ）が備えられており、これは適切には逆ピラミッド形をしている。好ましい実施例では、ソケット基板284（224と比較せよ）の表面上には既知の仕方でメタライズ層が形成されており、１又はより多くの絶縁層と、１又はより多くのメタライズ層が含まれている。この例示では、メタライズ層288（226と比較せよ）は絶縁層290（228と比較せよ）中に埋設して示されている。別のメタライズ層がパターニングされて第１の導電性トレース292（230と比較せよ）を形成し、これらは他の回路と接続を行うために、捕獲パッド286及び導電性トレース294（232と比較せよ）のそれぞれと電気的に接触している。第１の導電性トレース292のうち選択されたものは、埋設されたメタライズ層288の選択された部分を介して、第２の導電性トレース294のうち選択されたものと電気的に接続されている。
第６のソケット構成
図２Ｅは、電子部品（図示せず）の相互接続要素203（282と比較せよ）と接続を行うための、別のソケット201を例示している。この例示的な例では、ソケット基板205（284と比較せよ）には、平坦な底部表面を備えた逆ピラミッド形の凹部207が備えられている。こうした凹部207は、シリコンウエハーをマスキングし、エッチングし、傾斜した側壁が出会って頂点を形成する前にエッチングを終了させることによって作成できる（上述したピラミッド形の端子286と比較せよ）。この凹部は、金属層209で示すようにメタライズされる。これにより有用な捕獲パッドが形成される。ソケット基板205上には、メタライズ層209（210と比較せよ）に接続された導電性トレース211（図２の214と比較せよ）が示されている。
第７のソケット構成
これまでに図２Ａ−２Ｅに関して記載したソケット構成では、ソケット端子と外部デバイス（図示せず）の間の接続は、ソケット構成の第１の表面上にある（又は第１の表面内部にある）導電性トレース（又はメタライズ層）によって行われるのが通例であった。この第１の表面は、ソケット基板の「一番上の」表面と考えることができる。
【００４６】
図２Ｆは、電子部品（図示せず）の相互接続要素223（一つだけを示す。203と比較せよ）と可逆的な接続を行うための、別のソケット221を例示している。特に好ましい実施例では、ソケット基板はシリコンであり、これはシリコンウエハーの全部又は一部であることができる。このソケット基板225（205と比較せよ）には凹部227（一つだけを示す。207と比較せよ）が備えられ、その各々は頂点が突き合わせられた二つの逆向きのピラミッドの形をもつ。この凹部は、金属層229（209と比較せよ）で示すようにしてメタライズされる。こうした構造を製作するための方法は、以下で図４−４Ｉに関して詳細に説明する。
【００４７】
この例では、メタライズされた凹部の上側部分が、相互接続要素223の自由（末）端部を受容する。外部デバイスに対する接続は、ソケット基板の底部表面から、凹部端子の下側部分に接続することで直接に行うことができる。導電性トレース231は、接点を再度位置決めし、或いは所望の内部接続を行うために使用することができる。もちろん、導電性トレースはソケット基板の何れの表面にも設けることができ、１又はより多くのメタライズ層を用いることができる。こうして、複合的な接続方式を達成することが可能になる。
基板に対する接続
図３Ａは、細長い相互接続要素（図示せず）の端部を受容するための捕獲パッド304を有するソケット基板302を通じて、外部デバイスを電子デバイスに接続するためのソケット300を例示している。図２Ｅのソケット基板205及び対応する相互接続要素と比較されたい。ここでは導電性トレース306が、メタライズされた捕獲パッド304を基板302の縁部に図示された端子308に対して接続する。この導電性トレース306はあくまで例示的なものである。なぜなら図２Ａ及び２Ｄに図示されまた技術的にも知られているように、端子304と308の間の接続は埋設型のものであってもよいからである。矢印310は、外部デバイスから端子308に対して行うことのできる接続を概略的に表している。有用な接続手段は周知のところであり、付属のソケットを備えたエッジコネクタ、ポゴピン、ワイヤボンド、リードフレームその他がある。
【００４８】
図３Ｂは、細長い相互接続要素（図示せず。203と比較せよ）の端部を受容する捕獲パッド324を有するソケット基板322へと外部デバイスを接続するための、ソケットアセンブリ320の好ましい実施例を示している。この例では導電性トレース326が基板322上に設けられ、ここでは基板322の縁部にある端子328へと延びている。この例では、ソケット基板322は支持基板330によって支持されている。支持基板は種々の材料、好ましくはセラミック、シリコン又はＰＣＢからなることができる。支持基板330は端子332を有する。ソケット基板322の端子328は任意の適当な手段、例えば在来のワイヤボンディング技術を用いて取着可能なボンディングワイヤ334により、支持基板330の端子332に電気的に接続される。矢印336は、外部デバイスから端子338に対して、従って捕獲ピット（孔）324に対して行うことのできる接続を概略的に表している。
【００４９】
図３Ｃはソケットの別の好ましい実施例、ここではソケット340を例示している。ソケット基板342は捕獲ピット344を有し、その一部344a（227aと比較せよ）は細長い相互接続要素（図示せず）の端部を受容するようになっている。この例では捕獲ピット344はソケット基板342を完全に貫通して延びており、さらに接続を行うための下側部分344b（227bと比較せよ）を有している。この実施例において支持基板346は、第１の端子348、第２の端子350、及びこれら二つの端子348と350を接続するための導電性トレース352を有している。半田、半田ボール、導電性エポキシ樹脂の小塊その他のような導電性材料の塊354（334と比較せよ）が、端子344の下側部分344bの中に置かれ、支持基板から離れる方に延びて、ソケット基板342の端子344と支持基板346の端子348の間で電気接続を行わせる。この例では矢印356により示される接続が、外部デバイス（図示せず）から端子350へと行われる。
シリコン基板に対する貫通孔端子の形成
図２Ｆ及び３Ｃに関して上に記載したように、ソケット基板（225、346）に貫通型の端子を設け、その上側部分で細長い相互接続要素の自由端部を受け、その下側部分は所望に応じて接続可能なようにすることができる。
【００５０】
ある種の応用例では、ソケット基板をシリコンから形成することが望ましい。これは特に、動作する半導体デバイスと密接しておかれるアセンブリについて有用である。こうしたデバイスは一般に使用時、又は恐らくはテスト時に熱くなるから、能動デバイスとこれに対する接触側が同じ幾何学的関係を保つように、類似の熱膨張係数をもつ材料に接続しておくのが有用である。シリコンデバイスは、別のシリコンデバイスとマッチングさせるのが特に望ましい。
【００５１】
図４Ａ−４Ｆは、構造体400をプロセス処理してシリコン基板402に貫通型の端子を形成する手順を示す。一般論としては、WO97/43656号（「ウエハーレベルでのバーンイン及びテスト」）の図５Ａ、５Ｂ、及び５Ｃに関する説明を参照のこと）。
【００５２】
図４Ａは、プロセス中の最初のステップを例示する。窒化物層404が、（1,0,0）シリコンの一片からなる基板402の上側表面に適用される。窒化物層はパターニングされて開口406が設けられる。これらの開口406は正方形であるのが好ましく、150-250マイクロメートル、例えば200マイクロメートルの断面寸法（Ｓ１）を有する。同様の仕方で、窒化物層408が基板402の下側表面に適用され、開口410を有するようにパターニングされる。窒化物層408にある開口410も好ましくは正方形であり、150-250マイクロメートル、例えば200マイクロメートルの断面寸法（Ｓ２）を有する。開口406のうちの選択されたもの、通常は開口の各々は、開口410の対応するそれぞれのちょうど反対側に配置される。対をなす整列した開口406と410は、シリコン基板402に形成される貫通孔端子の位置を決定する。
【００５３】
これらの開口406と410は相互に同じ断面寸法（即ちＳ１＝Ｓ２）を有するように図示されているが、以下で述べるようにこれは必然的なものではなく、幾つかの実施形態では好ましくない場合もある。
【００５４】
一つの好ましい実施例では、406と410に相当する開口は長方形である。相互に反対側にある開口は平行に配向された長方形をなしていてもよく、また相互に反対側の開口が直交するようになっていてもよい。一般に、長方形の開口はエッチングされた場合、点ではなく溝状の構造を生成するようになる。個々の相対的な寸法が同じである必要はない。
【００５５】
図４Ｂは次のステップを図示しており、そこでは開口406と410の内部で基板402がエッチングされ、窒化物層404と408は開口406と410以外でエッチングが生ずるのを防止するマスク材料として作用する。適切なエッチング液は水酸化カリウム（ＫＯＨ）である。（1,0,0）シリコンはＫＯＨ中で角度をもってエッチングされるという特徴をもち、この角度は53.7°である。このエッチングはシリコンの結晶格子に従って進行する。従って、406や410のような開口を、結晶格子と整列するように配向するのが好ましい。結晶格子の向きは既知であり、通常はほぼ円形のシリコンウエハーにあるノッチによって示されている。
【００５６】
片側だけからエッチングを行うと、基板のその側に向かって延びるピラミッド形のピット（図２Ｄの286と比較せよ）が与えられる。このピットの寸法は、エッチングが行われる開口の寸法と向き、並びに（1,0,0）シリコンのエッチング角度によって制御される。エッチングは、基板表面に露出されているシリコンが残っていないようになった場合に停止される。一般に、正方形の開口から出発すると、ピラミッド形のピットが生成される。エッチングが終わりまで行われなければ、截頭ピラミッド形を形成することが可能である。エッチング開口が長方形の場合は、溝形の構造が形成される。
【００５７】
好ましい実施例では、エッチングは両側から行われ、二つのピラミッド形のピット412及び414がお互いに向かって「成長」する。開口が十分に幅広で、基板が十分に薄いようにすることで、これら二つのピラミッド形のピット412と414は相互に入り込んで（重なり合って）成長し、その結果として図４Ｂに示す「砂時計形」の貫通孔が得られる。所望ならば、これらのピットは「オーバーエッチング」することを許され、それによって窒化物層404と408がピットの開口に対して僅かに張り出すようにされる。エッチングが行われたならば、窒化物層404と408は優先的エッチングによって除去できる。
【００５８】
このような砂時計形をエッチングすることにより、シリコン基板にバイアが形成される。バイアは、半導体デバイスや多層基板のような多くの電子製品において幅広く使用されている。この新たなバイアは電気的に導通するようにされ、次いでバイアの使用に関して既知の仕方の多くのものについて使用することができる。
【００５９】
図４Ｃは次なるステップを図示しており、そこでは例えば非常に薄い窒化物層416を基板402の全表面上に熱成長させるなどにより、ピット412と414の側壁内部を含めて、基板402に再度窒化物層が設けられる。この窒化物層は部分的には、半導体基板本体をその後適用される何らかの導電性材料から絶縁するように作用する。
【００６０】
図４Ｄは次のステップを示す。そこでは基板402全体がチタン−タングステン（ＴｉＷ）の薄い層418でコーティング（例えばスバッタコーティング）され、次いで金（Ａｕ）の薄いシード層420がコーティングされる。代表的な寸法や、有用な方法及び材料は、ここでの参照によってその全内容を本明細書に取り入れる、本出願人の所有に係る1998年２月26に出願された「Lithographically Defined Microelectronic Contact Structures」と題する米国特許出願第09/032,473号に詳細に記載されている。
【００６１】
図４Ｅが例示する次のステップでは、フォトレジストのようなマスク材料の層430が基板402の両側に適用され、パターニングされて、ピット412と414に整列する開口を有するようにされる。ピット内部のシード層420は、マスク材料で被覆されない。次いでニッケルのような導電性材料432の１又はより多くの層がメッキの如きによって、ピット412及び414の内部の露出されたシード層420上に堆積される。
【００６２】
図４Ｆは次の（最後の）ステップを図示しており、そこではマスク層430が除去（すすぎ洗いの如きにより）され、シード層418及び420のメッキされていない部分が除去（選択的化学エッチングの如きにより）されて、二つのピット412と414の内部にあってこれらを橋絡している導電性材料432が残され、それによって基板402を貫通する導電性バイアが形成される。これによりピット412とピット414の間には電気的な連続性がもたらされる。
【００６３】
図４Ｇは、いま説明したプロセス中における中間的な一時的ステップを示す。ピット412と414（図４Ｂ参照）は最初のエッチングに際して、お互いに向かって「成長」する。開口406と410（図４Ａ参照）が同じ断面寸法（両方とも「Ｓ１」）を有する場合、成長するピットは相互に対称的であり、図示のように一方が他方の鏡像となる。
【００６４】
図４Ｈは、開口406と410（図４Ａ参照）が同じ断面寸法を有しない場合、例えば開口406が開口410よりも大きな断面寸法を有する場合（即ちＳ１＞Ｓ２）における、プロセス中における中間的な一時的ステップを示す（図４Ｇと比較せよ）。ここでは、二つのピット444及び446（412及び414と比較せよ）が基板442（402と比較せよ）の内部へと同じ速度で成長するが、ピット446は頂点に達して成長を終えることが観察できる。ピット444は、自己終了するまで成長を続ける。設計者はこのエッチングパターン、或いは選ばれた別のエッチングパターンを可能にするように、基板402の厚みと開口406及び410の寸法を選択しなければならない。
【００６５】
図４Ｉはソケット基板452（442と比較せよ）を例示しており、そこではプロセスは図４Ｈに関して述べた場合のように、同じ断面寸法を持たない開口（406及び410と比較せよ）でもって開始される。ここでは、ピット454（444と比較せよ）がピット456（446と比較せよ）よりも幅広で深いことが観察できる。導電性材料458がピット454及び456にあるシード層（図示せず）上に堆積されているのが示されている。
【００６６】
使用時には、細長い相互接続要素（図２Ｆの223と比較せよ）の自由端がピット412内部の導電性材料432と接触を行うことができ、導電性の塊（図３Ｃの354と比較せよ）がピット414内部の導電性材料432と接触を行うことができる。
代替的な裏面接続技術
これまで、例えば上記した図２Ｆ、３Ｃ、及び４Ｅにおいて、ソケット基板を介してその裏側と接続を行うための技術を説明してきた。
【００６７】
図４Ｊは代替的な構造460を示す。この好ましい実施例において接続は、ソケット基板462の表面側にある捕獲端子464からソケット基板462を介して、その裏側へと行われる。端子464は、図２Ｄ又は３Ａのそれぞれに関して記述したような（286及び304）ピット型の端子として例示されている。
【００６８】
導電性の経路付けトレース466が、端子464と、ソケット基板462を通って延びる在来のメッキされた貫通孔468の間に延びている。このようにして、ソケット基板462の裏側への接続（例えば相互接続基板その他に対する）を行うことができる。こうしたトレースは、上述のメッキされた貫通孔と関連して使用することができる。例えば図４Ｉと、そこに例示の構成を図４Ｊにおいて468の代わりに使用することを参照されたい。
【００６９】
図４Ｋは、メタライズされた二重ピラミッド形の貫通孔484（344と比較せよ）を用いるソケット基板482（図３Ｃの342と比較せよ）を介して接続を行うための、別の代替的な技術480を例示している。このソケット基板482は、シリコンウエハーからなるのが適切である。接続は貫通孔484の下側部分484bに対して、相互接続基板488（346と比較せよ）から延びる細長い相互接続要素486により、図２Ｆに示したのと大体同じ仕方で行われる。一つの好ましい実施例では、この相互接続要素486は中継部材に対して取り付けることができる。ソケット基板482は１又はより多くの支持基板によって支持され強化されるが、これらと電気的に接続する必然性はない。これらは好ましくは電気的に分離され、絶縁材料から作成することができる。シリコン又はセラミックが特に有用である。この例では、二つの支持基板490と492が示されている。
【００７０】
第１の支持基板490はソケット基板482に直接に隣接して配置され、貫通孔484と整列（例えば同軸）し貫通して延びる孔494を備えている。この孔494は、ソケット基板482の裏面に入り込む部分で貫通孔484が有する断面寸法よりも大きな断面寸法を有している。ソケット基板482は支持基板490に対し、好ましくはシアノアクリレートのような適当な接着剤で取着される。
【００７１】
第２の支持基板492は第１の支持基板490に隣接して配置され、孔494と整列（例えば同軸）し貫通して延びる孔496を備えている。孔496は、孔494の断面寸法よりも大きな断面寸法を有する。第１の支持基板490は第２の支持基板492に対し、好ましくはシアノアクリレートのような適当な接着剤で取着される。孔494と496の寸法は順次大きくなるのが好ましく傾斜した開口が形成される。しかしながら、所望の相互接続要素が貫通孔484と電気接触を行うことができるなら、これらの寸法は重要なものではない。例えば強度を幾らか向上させ、又は細長い相互接続要素486の位置決めを助けるために、より狭い孔496とするのが望ましい場合もある。
【００７２】
このようにして、相互接続基板488からソケット基板482の捕獲パッドをなす貫通孔484の一部484aまで、電気的な接続を行うことができる。
単一チップのためのバーンイン用取り付け具（アセンブリ）
以上においては、半導体デバイスのような電子部品上にある細長い接触要素と電気接続を行うに適した、数多くのソケット基板について説明してきた。こうしたソケット基板についての例示的な応用を以下に記載する。
【００７３】
図５は、上記で図３Ｂに関して記述したタイプのソケット基板504（322と比較せよ）と、相互接続支持基板502（図３Ｂの330と比較せよ）からなるアセンブリ500を示している。ソケット基板504が有する捕獲パッドは、導電性トレース510（326と比較せよ）によって外部ボンド端子508（328と比較せよ）に接続された端子506（324と比較せよ）である。外部ボンド端子508はボンディングワイヤ512（334と比較せよ）によって、相互接続基板502上の端子514（332と比較せよ）に接続されている。端子514は他のデバイスへと、周知の技術を用いて接続可能である。一つの代表的な方法は、支持基板の表面上に導電性トレースを備えることである。図５Ａの頂部平面図を参照すると、ソケット基板504には複数の端子506が適宜備えられている。一例として、８個が示されている。
【００７４】
端子506は使用時に、半導体デバイスのような電子部品518（202と比較せよ）の表面から延びる、バネ接触要素のような対応する複数の相互接続要素516（204と比較せよ）の端部を受容する。
【００７５】
アセンブリ500はさらに、全体としては蓋のない箱のような形状を有するハウジング（容器）520を含む。図５Ｂを参照すると、このハウジング520は上側表面522と４つの側壁524、526、528、及び530（これらのうち２つの側壁524と528は図５の断面図においても認められる）を有する。ハウジング520の底部は開放されている。向かい合った側壁524と528の各々には、それぞれタブ状の脚532及び534が設けられており、これらはハウジング520の底部よりも下側へと延びている。ハウジング520の上側表面522には弓形部分（断面）536が備えられ、これは使用時に図５の矢印538により示されるように下側に向かって、電子部品518の裏側表面に対して押し付けられ、相互接続要素516の端部を端子506と接触状態に保持する。ハウジング520を相互接続基板502上の適切な位置に保持するために、脚532と534の端部は、相互接続基板502に設けられた対応する孔部540及び542のそれぞれへと挿入される。図５を参照すると、脚532と534の端部は相互接続基板502の下側表面を越えて延び、またその形状は（カール状、ベント状）、相互接続基板502の下側表面上に捕捉されて、ハウジング520を相互接続基板502上の所定位置に保持するようになっている。
【００７６】
このアセンブリ500は、以下のようにして、半導体デバイスのような電子部品についてバーンインを実行するのに有用である。デバイス518はソケット基板502上に、相互接続要素516の端部がソケット基板504の端子506と係合するようにして配置される。ハウジング520は半導体デバイス518上に、弓形部分536が半導体デバイス518の裏側表面に対して圧接し、それによってタブ532と534が相互接続基板502にある対応する孔部540及び542を通って延びるようにして配置される。半導体デバイス518をパワーアップしバーンインするために、相互接続基板502の端子508に対して電力を供給することができる。ハウジング520は、矢印544によって示されているように脚532と534を内側へと（お互いに向けて）変位させることによって取り外すことができ、次いで半導体デバイス518を取り外すことが可能である。その場所には別の電子部品が配置され、プロセスが繰り返される（ハウジングが相互接続基板上に再度設置され、この別の電子部品がバーンインされる）。
単一部品のための別の取り付け具
図５Ｃ及び５Ｄは、別の好ましい実施例を示している。ハウジング550は、上記したハウジング520と類似している。このハウジング550は全体的に、蓋のない箱のような形状を有する。図５Ｄ（図５Ｂと比較せよ）から最も良く看取しうるように、ハウジング550は上側表面552（522と比較せよ）と４つの側壁554、556、558、及び560（524、526、528、及び530と比較せよ）を有し、これらのうち２つの側壁554と558は図５Ｃの断面図においても認められる。ハウジング550の底部は開放されている。二つの向かい合った側壁554と558の各々には、それぞれタブ状の脚562及び564（532及び534と比較せよ）が設けられており、これらはハウジング550の底部よりも下側へと延びている。
【００７７】
ハウジング550の上側表面552はパンチングその他によって、三つの細長い部分566、568、及び570を有するようにされる。これら三つの細長い部分のうち二つである566と570は、相互に間隔を置いて平行に、上側表面522の一方の縁部に隣接する位置から、上側表面の他方の縁部に向けて延びている。これらの細長い部分のうち三つ目のもの568は、上側表面の前記他方の縁部に隣接する位置から、上側表面の前記一方の縁部に向けて、上記二つの細長い部分566と570の間を平行に延びている。これらの細長い部分566、568、及び570の各々は片持ち梁式の「弓」（536と比較せよ）として形成されており、矢印574（538と比較せよ）によって示されているように、電子部品572（518と比較せよ）の裏側表面上に圧接することができる。
【００７８】
ハウジング550の脚562と564は、次の仕方でもって適切に形成される。図５Ｄを参照すると脚564はハウジングの側壁558に、二つの間隔を置いた平行なノッチ576及び578によって形成されており、これらは側壁558の底縁部から、その側壁558の実質的に上側縁部まで延びている。この脚564は次いで側壁から外へと曲げることができ、次いで脚の端部564Aを側壁と平行に延びるように曲げることができる。これは、細長い脚564の端部を受容するための孔部（542と比較せよ）を有する相互接続基板（502と比較せよ）に対して直角（90°）をなす。そして前述の例におけるように、脚562と564の端部は相互接続基板502の底部表面によって捕捉されるように形成でき（カール状、ベント状）、ハウジング550は相互接続基板502上の所定位置に保持される。
【００７９】
接触を行う構成の有用な変形例では、コンタクト端子は支持基板上に直接に設けられる。一例として図５を参照すると、端子506は支持基板502に直接に形成することができる。好ましい実施例では、こうした端子506は支持基板の表面に隣接する平坦なコンタクトである。支持基板502は、印刷回路板のような有機材料であることができる。この実施例ではボンディングワイヤ512の必要はなく、端子506は他の回路へと所望に応じて接続可能である。
【００８０】
包囲用ハウジングの有用な変形例では、単なる平坦なユニットの四隅に、ちょうど普通のテーブルのようにして脚が備えられ、これらの脚が支持基板に向けて延びるようにされる。支持基板は対応する孔部を有し、これらの孔部に脚を挿入可能である。この平坦なユニットの位置を保持し、半導体デバイス518を端子506と接触させて固定するために、脚は折り曲げ可能な、派生的な、又は広がってなるロック機構を含むことができる。特に好ましい実施例では、ハウジングには熱可塑性材料の脚が装着される。半導体デバイス518は端子506と整列され、ハウジングは半導体デバイスに幾らかの圧力を加えるように配置され、脚は支持基板にある孔部を貫通される。ハウジングの各々の脚は次いで加熱（「熱かしめ」）されて、脚が基板の孔部を通って戻ってしまうのを防止するような仕方で、熱可塑性材料の溶融が行われる。
単一チップのための別の配置
上記においては二つの取り付け具が記述されたが、これらは何れもハウジング（520、550）を含み、電子部品を試みる（バーンイン又はテスト）目的で、電子部品（518、572）をソケット基板に対して可逆的に接続するものであった。ソケット基板と外部のデバイス又はシステムの間で接続を行うための方法も記述してきた。
【００８１】
図６は、ソケット基板608の端子に向かって延びる細長い相互接続要素604を有する電子部品602を保持するための、代替的な技術600を例示している。この例ではソケット基板608は、図３Ｂに関して上述したタイプのものである。ソケット基板608（322と比較せよ）は、導電性トレース612（326と比較せよ）によって外部ボンド端子610（328と比較せよ）に接続された、ピット型の端子606（324と比較せよ）を有している。この外部ボンド端子610はボンディングワイヤ614（334と比較せよ）によって、相互接続基板609上にある端子616（332と比較せよ）に接続されている。
【００８２】
この例では、相互接続基板608の表面上にトレース（339と比較せよ）や端子（336と比較せよ）を設けて相互接続基板609の上側表面に対して接続（336と比較せよ）を行うのではなしに、相互接続基板609にはその底部表面から延びる「ポゴピン」620のセットが設けられ、内部の導電性トレース622によって端子616へと接続されている。
【００８３】
この例では、ソケット基板に対して電子部品（518、572）を保持するハウジング（520、550）を有するのではなしに、電子部品602はテストヘッド（又は真空チャック）630によってソケット基板608に保持されている。
【００８４】
図６Ａが例示している技術650は、バーンイン又はテストを行うために電子部品をソケット式に受容するための、上述した何れの技術についても、また全ての技術について、代表的なものである。ソケット基板652はその表面上に複数の「捕獲」端子（ピット、パッドその他）654を有し、何らかの適当な仕方（ボンディングワイヤ、導電性の塊その他）でもって、相互接続基板656に設けられ且つこれに接続されている。この相互接続基板は順次、何らかの適当な手段（例えばエッジコネクタ、ポゴピンその他）でもって、外部のテスト装置又はシステム（「テスタ」）658に接続されている。
多数のチップ用の取り付け具
単一のバネ付き半導体デバイスをソケット式に受容するという概念は、以下のようにして、複数のバネ付き半導体デバイスへと容易に拡張可能である。
【００８５】
図７及び７Ａは、バネ付き半導体デバイスである複数（図７では４つを示す）の電子部品702を同時に訓練するための配置700を例示している。バネ付き半導体デバイス702（518と比較せよ）の各々は細長い相互接続要素を有し、これらは当該デバイスの表面から延びるバネ接触要素である。対応する複数（図７Ａでは８つを示す）のソケット基板704（504と比較せよ）は捕獲パッド706（ソケット基板当たり６つが示されている）を有し、これらは適切には、これまで説明してきたような仕方の何れかでもって細長い相互接続要素の自由端をソケット式に受容するための、ピット端子（506と比較せよ）である。ソケット基板704はすべて、これまで説明してきたような仕方の何れかでもって、共通の相互接続支持基板708（502と比較せよ）に適切に設けられ、電気接続される。図示の明確化のために、具体的な接続は何も示していない。相互接続基板708から「外界」に対する例示的な接続が、この例では複数のポゴピン710として示されている。バネ付き半導体デバイス702は、矢印712により示されているように、これまでに説明したような適当な何れかの仕方（例えばハウジング520及び550、テストヘッド630、その他）により、対応するソケット基板704に対して保持されている。このようにして、数多く（８など）の別個の半導体デバイス704を外部デバイス又はシステム（658と比較せよ）により、可逆的に接続することができる。
【００８６】
図７Ｂに示されているように、単一チップ（電子部品）の群を訓練するという概念は、相互接続基板708'（708と比較せよ）に支持され接続された、単一のソケット基板704'についても実行可能である。この図ではソケット基板704'上の８つのソケット領域が点線で区切られて示されており、これらは図７Ａに図示された８つの別々のソケット基板704に対応している。
ウエハーレベルのシステム
単一のバネ付き半導体デバイスをソケット式に受容するという概念、及び多数のバネ付き半導体デバイスをソケット式に受容するという概念について、これまでに記載してきた。これらの概念は、以下のようにしてバネ付き半導体デバイスのウエハー全体を訓練することへと拡張可能である。
【００８７】
図８は、バネ付き半導体デバイスを有するウエハー全体（ＷＵＴ）802（702と比較せよ）をテストするシステム800を示している。単一のソケット基板、又はソケット基板と相互接続基板の組み合わせであって、適切な捕獲パッドを有するものが全体的に所定の大きさとされ、この場合にはＷＵＴ802上にあるすべての半導体デバイスから延びる相互接続要素の自由端を受容する捕獲パッド（端子、図示せず）を備えて形成される。このことは、種々の仕方で行うことができる。
【００８８】
これを行うための第１の仕方は、単一の大きな相互接続基板（708と比較せよ）に適切な数の個々のソケット基板（704と比較せよ）を配置し、ＷＵＴ802上にある各々の半導体デバイスがそれと関連するソケット基板を有し、その相互接続要素を受容するようにすることである。これは図７に示したシステムと大体似ているが、規模はより大きく、半導体デバイス702がＷＵＴ802上に存在している（即ちＷＵＴから切り出されていない）点が異なる。
【００８９】
これを行うための別の仕方は、単一の大きな相互接続基板（708と比較せよ）に適切なより少ない数のソケット基板（704'と比較せよ）を配置し、その各々がＷＵＴ802上にある数多く（例えば８つ）の半導体チップ（702と比較せよ）からの相互接続要素を受容することができるようにすることである。これは図７Ａに示したシステムと大体似ているが、規模はより大きい。
【００９０】
これを行うためのさらに別の仕方が図８Ａに示されている。この場合は、別のシリコンウエハーから形成できる単一のソケット基板804は、ＷＵＴ802よりも大きい（例えば直径が）。ＷＵＴ802の周縁を越えて広がるこのソケット基板804の周縁領域には、これまでに述べた仕方の何れかでもって外部システム及びデバイスと接続を行うための、パッド806その他が配置される。使用時（即ちＷＵＴ上の半導体デバイスを動作させる場合）には、サーマルチャック812と814のそれぞれにより、ＷＵＴ802及びソケット基板804から望ましくない熱を除去することができる。
【００９１】
これを行うためのさらなる仕方が図８Ｂに示されている。この場合は、別のシリコンウエハーから形成できる単一のソケット基板804'は、ＷＵＴ802とほぼ同じ大きさ（例えば直径が）であり、ソケット基板804'又はＷＵＴ802の何れかよりも大きな相互接続基板808に実装され、接続されている。ソケット基板804'の周縁を越えて広がるこの相互接続基板808の周縁領域には、これまでに述べた仕方の何れかでもって外部システム及びデバイスと接続を行うための、パッド806'その他が配置される。使用時（即ちＷＵＴ上の半導体デバイスを動作させる場合）には、サーマルチャック812'と814'のそれぞれにより、ＷＵＴ802及びソケット基板804'から望ましくない熱を除去することができる。
【００９２】
図８Ｃは、ソケット基板が図８Ａのソケット基板804であるか図８Ｂのソケット基板804'であるかを問わず、ソケット基板上に存在している種々のソケット（704'と比較せよ）を配置し相互接続するための、例示的な方式820を概略的に示している。複数のソケット822が列（「ａ」から「ｎ」まで番号を振られている）及び行（「１」から「Ｎ」まで番号を振られている）に配置されている。各々のソケット822は、テストされるウエハー（ＷＵＴ）802上にある半導体デバイスの一つに対応している。ＷＵＴ802上に存在している複数の半導体デバイスを単にバーンインするという目的に関しては、バネ付き半導体デバイスであって、当該半導体デバイスのバーンインのために電力を必要とするものの相互接続要素に対応して、各々のソケットが端子（例えばピット端子）を有することが一般には適切である。換言すれば、半導体デバイスのバーンインのためには、半導体デバイスの全ての相互接続要素に対して接続を行うことは一般に必要でない。この図に示されているように、電力は種々のソケット822に対し、より少ない数の共通線路824を介して供給可能であり、各々の線路は抵抗826を介して対応のソケットに接続される。このようにして、ＷＵＴ802上に存在する半導体デバイスの一つが短絡するような場合には、それは抵抗によって、バーンインされている残りの半導体デバイスのそれぞれから分離されることになる。
プローブカードの変換
プローブカードは、相互接続基板と、そこから直接的又は間接的に延び、半導体ウエハー上に存在している半導体デバイスの端子と接触を行うように配置された、細長いバネ接触要素からなる。テスタがプローブカードに接続されて、ウエハー上の半導体デバイスの訓練を行う。
【００９３】
本出願人の所有する1995年11月９日に出願された同時係属中の米国特許出願第08/554,902号（状況：係属中）、及びこれに対応する1995年11月13日に出願されたＰＣＴ特許出願第PCT/US95/14844号（状況：係属中、1996年５月23日にWO96/15458号として公開）は、例示的なプローブカードを開示している。本件の図９はこれらの係属中の出願の図５に相当する。それらの出願で5xxと番号を付けられた要素は、ここでは大体9xxと番号付けられている。
【００９４】
図９はプローブカードアセンブリ900を示しており、これはその主たる機能部品としてプローブカード902と、中継部材904と、空間変換部材でありうる相互接続基板906とを含むが、空間変換部材は半導体ウエハー908上に存在している半導体デバイスから延びる細長い相互接続要素926と可逆的な相互接続を行うよう使用するのに適切なものである。
【００９５】
上記同時係属中の出願の空間変換部材（518）には、複数の弾性相互接続要素（524、「プローブ」、「プローブ要素」）が備えられ、これらは半導体ウエハー（508）上に存在している半導体デバイス上にある対応のボンディングパッド（526）と圧力接続を行うように配置されている。これに対し、本発明のプローブカードアセンブリ900においては、これまでに記載したソケット基板の何れかのタイプのソケット基板924が、やはりこれまでに記載した仕方の何れかでもって、相互接続基板918に適宜実装され、接続されている。
【００９６】
使用時には、ウエハー908がプローブカードアセンブリ900に対して（矢印925で示すように）押し付けられ（又はその逆）、半導体ウエハー908上の半導体デバイスの１又はより多く（全部の場合もある）から延びる細長い相互接続要素926の端部が、ソケット基板924上の端子（例えばピット端子）と接触を行うようにされる。半導体デバイスの全部よりは少ないものの相互接続要素が接触を行う場合には、接触したものをテストした後にウエハー908を再度位置決めして、他の半導体デバイスに対する接触が行われるようにし（繰り返し「タッチダウン」）、テストを行うことができる。
【００９７】
本発明のプローブカードアセンブリ900を使用することにより容易に実現される利点は、ソケット基板924の捕獲端子の冶金学的性質を容易に制御して、例えば金と金のコンタクトを行い擦り作用を限定するといったように、相互接続要素926の端部との接触を最適化しうることである。
【００９８】
完全を期するために、プローブカードアセンブリ900の残りの要素について簡単な説明を以下に行う。
【００９９】
プローブカード902は一般に、在来の回路基板であって、その上側（図面で見て）表面に配置された複数（多数のうち２つを示す）のコンタクト領域（端子）910を有する。中継部材904は基板912を含む。複数（多数のうち２つを示す）の弾性相互接続要素914が基板912の下側（図面で見て）表面から下方（図面で見て）に延びるように実装（基端部で）され、対応する複数（多数のうち２つを示す）の弾性相互接続要素916が基板912の上側（図面で見て）表面から上方（図面で見て）に延びるように実装（基端部で）されている。相互接続基板906は適当な回路を有する基板918からなるが、これは例えば多層セラミック基板であって、その下側（図面で見て）表面上に配置された複数（多数のうち２つを示す）の端子（コンタクト領域、パッド）920と、その上側（図面で見て）表面上に配置された複数（多数のうち２つを示す）の端子（コンタクト領域、パッド）922を有する。
【０１００】
このプローブカードアセンブリ900は、中継部材904と相互接続基板906をプローブカード902上に積み重ねるために、以下の主要な部材を含んでいる。
【０１０１】
ステンレス鋼のような剛性材料で作成された後部実装プレート930、
ステンレス鋼のような剛性材料で作成されたアクチュエータ実装プレート932、
ステンレス鋼のような剛性材料で作成された前部実装プレート934、
外側差動ネジ要素936と内側差動ネジ要素938を含む、複数（多数のうち２つを示す。３つが好ましい）の差動ネジ、
りん青銅のようなバネ様材料で好ましく作成され、そこから延びるバネ様タブ（図示せず）のパターンを有する実装リング940、
相互接続基板906を間に挟んだ状態で実装リング940を前部実装プレート934に保持するための複数（多数のうち２つを示す）のネジ942、
任意選択的に、実装リング940と相互接続基板906の間に配置され、製造誤差を吸収するためのスペーサリング944、及び
差動ネジの上側（図面で見て）に配置された（例えば内側差動ネジ要素938の上側）、複数（多数のうち２つを示す）の枢動（ピボット）球946。
【０１０２】
後部実装プレート930は金属製のプレート又はリング（図示ではリング）であり、プローブカード902の底部（図示のように）表面上に配置される。複数（多数のうち１つを示す）の孔948が、後部実装プレートを貫通して延びている。
【０１０３】
アクチュエータ実装プレート932は金属製のプレート又はリング（図示ではリング）であり、後部実装プレート930の底部（図示のように）表面上に配置される。複数（多数のうち１つを示す）の孔950が、アクチュエータ実装プレートを貫通して延びている。使用時には、アクチュエータ実装プレート932は後部実装プレート930に対し、ネジのような適当な手段（図示の明確化のため図面上は省略）によって固定される。
【０１０４】
前部実装プレート934は剛性の、好ましくは金属製のリングである。使用時には、前部実装プレート934は後部実装プレート930に対し、プローブカード902を貫通する対応した孔（図示の明確化のため図面上は省略）を通る、ネジのような適当な手段（図示の明確化のため図面上は省略）によって固定され、それによってプローブカード902を前部実装プレート934と後部実装プレート930の間に固定して挟み込む。
【０１０５】
前部実装プレート934は、プローブカード902の上側（図面で見て）表面に対して配置される、平坦な底部（図面で見て）表面を有する。前部実装プレート934は、それ自体を貫通し、且つその内側縁部952によって規定される大きな中央開口を有し、この開口の大きさは、プローブカード902の複数の接触端子910が図示のように前部実装プレート934の当該中央開口内に存在することを許容するような寸法である。
【０１０６】
前述したように、前部実装プレート934はリング状の構造であり、平坦な底部（図面で見て）表面を有する。前部実装プレート934の上側（図面で見て）表面には段が付いており、前部実装プレートの外側領域がその内側領域よりも厚い（図面で見て垂直の広がり）ようになっている。この段、すなわちショルダ（肩部）は点線の位置（954で示す）に配置され、相互接続基板906が前部実装プレートの外側領域を避け、前部実装プレート934の内側領域上に戴置されるのを可能にする寸法を有する（但し看取されるように、相互接続基板906は実際には、ピボット球946上に載置される）。
【０１０７】
複数（多数のうち１つを示す）の孔955が、前部実装プレート934の上側（図面で見て）表面から外側領域内部へと、前部実装プレート934の少なくとも一部にわたって延び（図面ではこれらの孔は、前部実装プレート934を通って部分的に延びるものとして示されている）、これらは対応する複数のネジ942の端部を受容する。この目的のために、孔955はネジ切りされた孔である。これにより、相互接続基板906を実装リング940によって前部実装プレートに固定し、かくしてプローブカード902に向けて押し付けることが可能になる。
【０１０８】
複数（多数のうち１つを示す）の孔958が、前部実装プレート934の肉薄の内側領域を貫通して延び、プローブカード902を貫通して延びる複数（多数のうち１つを示す）の対応する孔960と整列されている。これらの孔960は順次、後部実装プレートにある孔948及びアクチュエータ実装プレート932にある孔950と整列している。
【０１０９】
ピボット球946は、内側差動ネジ要素938の上側（図面で見て）端部において、整列された孔958及び960の内側に緩く配置されている。外側差動ネジ要素936はアクチュエータ実装プレート932の（ネジ切りされた）孔950の中へとねじ込まれており、内側差動ネジ要素938は外側差動ネジ要素936のネジ切りされたボアの内部へとねじ込まれている。こうして、個々のピボット球946の位置において、非常に細かな調節を行うことができる。例えば外側差動ネジ要素936は１インチあたり72山の外向きネジ山を有し、内側差動ネジ要素938は１インチあたり80山の外向きネジ山を有する。このことは、プローブカード902に対する相互接続基板906の平面性の簡易で精密な調節を可能にする。こうしてソケット基板924の位置は、プローブカード902の向きを変えることなく変化させることができる。中継部材904は、その中継部材の二つの表面上に配置された弾性又はコンプライアントな接触構造によって、相互接続基板の調節範囲全体にわたって、相互接続基板906とプローブカード902の間に電気的な接続が維持されることを保証する。
【０１１０】
プローブカードアセンブリ900は、中継部材904を前部実装プレート934の開口952内部に配置して、相互接続要素914の先端をプローブカード902のコンタクト端子910と接触させ、相互接続基板906を中継部材904上に配置して、相互接続要素916の先端を相互接続基板906のコンタクトパッド920と接触させ、任意選択的にスペーサ944を相互接続基板906の上に配置し、実装リング940をスペーサ944上に配置し、ネジ942を前部実装プレート934の孔955内へと、実装リング940及びスペーサ944を介して挿入し、この「サブアセンブリ」をプローブカード902へと、後部実装プレート930及びプローブカード902を介して前部実装プレート934の底部（図面で見て）表面にあるネジ切りされた孔（図示せず）にネジ（１つを955で部分的に示す）を挿入して実装することにより、簡単に組み立てられる。次いでアクチュエータ実装プレート932を後部実装プレート930に組み付ける（例えばネジで。その１つを部分的に956で示す）ことができ、ピボット球946がアクチュエータ実装プレート932の孔950の中に落とされ、差動ネジ要素936と938がアクチュエータ実装プレート932の孔950内へと挿入される。
全体的な方法論
これまでのところで、電子部品（例えばバネ付き半導体デバイス）から延びる細長い相互接続要素と接触を行うための技術について記載してきた。電子部品には、単一の半導体デバイス、半導体デバイスのグループ（群）、及び半導体デバイスのウエハー全体を含み、また説明は、バーンイン及び／又はテスト手順を実行することにより、半導体デバイスを訓練することをも含んでいた。今度は製造から最終製品に至るまでの、プロセス全体について記載する。
【０１１１】
図10は、表面から延びる弾性接触要素を有する半導体デバイスを製造するための全体的なプロセス1000の、一連のステップを図示している。
【０１１２】
プロセスの流れ1000の最初のステップ（「ウエハー製造」）1002では、半導体デバイスが製造される。これらの半導体デバイスは、在来のボンディングパッドを備えたものではなく、その表面から延びる細長い弾性相互接続要素を備えて製造され、「バネ付き半導体デバイス」と呼ばれる。半導体ウエハー上には、複数のバネ付き半導体デバイスが存在する。
【０１１３】
プロセスの流れ1000の次のステップ（「ウエハー選別１」）1004では、バネ付き半導体デバイスを備えて製造されたウエハーが選別（ソート）される。これには、例えば図９のプローブカードを用いた在来のプローブ検査を使用することができる。
【０１１４】
プロセスの流れ1000の次のステップ（「修復」）1006では、レーザ修復、非溶融技術その他といった既知の技術を用いて、任意選択的に問題の修正を図ることができる。
【０１１５】
プロセスの流れ1000の次のステップ（「ウエハーレベルのバーンイン」）1008では、ウエハー上にある既知の良好なチップが、例えば上記した図８の技術を用いることによってバーンインされる。
【０１１６】
プロセスの流れ1000の次のステップ（「ウエハー選別２」1010では、ステップ1008でバーンインされた既知の良好なチップが、例えば上記した図９の技術を用いることによって機能的にテストされ、選別される。
【０１１７】
最終ステップ（図示せず）では、バーンインされ、テスト／選別されたチップがウエハーから切り出され、パッケージング（所望の場合）され、ラベル付けされ、保管又は輸送されて、システム（図示せず）内に組み付けられる。
【０１１８】
本発明を用いたデバイス及び方法の全般的な説明、並びに本発明の幾つかの好ましい実施例について、以上に記載してきた。当業者であれば、上記したデバイス及び方法の多くの側面について多くの変形を認識し、またそれらを実行可能であるが、それらは本発明の教示範囲内にある変形態様を含むものである。本発明の思想及び範囲は、特許請求の範囲の記載によってのみ制限を受けるものである。
【図面の簡単な説明】
【図１Ａ】 本発明により、複合相互接続要素であるバネ接触要素を作成するためのステップを示す側部断面図である。
【図１Ｂ】 本発明により、図１Ａのバネ接触要素を作成するための別のステップを示す側部断面図である。
【図１Ｃ】 本発明による、図１Ｂのステップの後のバネ接触要素を示す側部断面図である。
【図２】 本発明による、相互接続基板の平坦な捕獲パッド（端子）と接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図２Ａ】 本発明による、相互接続基板の平坦な捕獲パッドと接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図２Ｂ】 本発明による、相互接続基板の平坦な端子と接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図２Ｃ】 本発明による、相互接続基板の半球状凹陥端子と接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図２Ｄ】 本発明による、相互接続基板のピラミッド状凹陥端子と接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図２Ｅ】 本発明による、相互接続基板の截頭ピラミッド状凹陥端子と接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図２Ｆ】 本発明による、相互接続基板の複合砂時計状貫通孔端子と接触するようバネ付き半導体デバイスを押し付けている状態を示す側部断面図である。
【図３Ａ】 本発明による、本発明のソケット基板を外部デバイス（図示せず）に対して接続する状態を示す側部断面図である。
【図３Ｂ】 本発明による、本発明のソケット基板を外部デバイス（図示せず）に対して接続する状態を示す側部断面図である。
【図３Ｃ】 本発明による、本発明のソケット基板を外部デバイス（図示せず）に対して接続する状態を示す側部断面図である。
【図４Ａ】 本発明による、ソケット基板に対する砂時計状の貫通孔である捕獲パッドの作成を示す側部断面図である。
【図４Ｂ】 本発明による、ソケット基板に対する砂時計状の貫通孔である捕獲パッドの作成を示す側部断面図である。
【図４Ｃ】 本発明による、ソケット基板に対する砂時計状の貫通孔である捕獲パッドの作成を示す側部断面図である。
【図４Ｄ】 本発明による、ソケット基板に対する砂時計状の貫通孔である捕獲パッドの作成を示す側部断面図である。
【図４Ｅ】 本発明による、ソケット基板に対する砂時計状の貫通孔である捕獲パッドの作成を示す側部断面図である。
【図４Ｆ】 本発明による、ソケット基板に対する砂時計状の貫通孔である捕獲パッドの作成を示す側部断面図である。
【図４Ｇ】 本発明による、図４Ａ−４Ｆに関して記述したプロセス中の一つのステップを示す概略図である。
【図４Ｈ】 本発明による、図４Ａ−４Ｆに関して記述したプロセス中の別のステップを示す概略図である。
【図４Ｉ】 本発明による、図４Ｈに記載の手順を用いて作成されたソケット基板の側部断面図である。
【図４Ｊ】 本発明による、別のソケット基板の側部断面図である。
【図４Ｋ】 本発明による、ソケット基板に対する支持及び接続を示す側部断面図である。
【図５】 本発明による、バネ付き半導体デバイスをソケット基板でソケット式に受容するための取り付け具アセンブリを示す側部断面図である。
【図５Ａ】 本発明による、図５のソケット基板の頂部平面図である。
【図５Ｂ】 本発明による、図５に関して説明したアセンブリのハウジング部材の斜視図である。
【図５Ｃ】 本発明による、バネ付き半導体デバイスをソケット基板でソケット式に受容するための別の取り付け具アセンブリを示す側部断面図である。
【図５Ｄ】 本発明による、図５Ｃに関して説明したアセンブリのハウジング部材の斜視図である。
【図６】 本発明による、バネ付き半導体デバイスをソケット基板でソケット式に受容するための取り付け具を示す、部分的に概略的な側部断面図である。
【図６Ａ】 本発明による、バネ付き半導体デバイスをソケット式に受容し、外部デバイスに対して接続を行う状態を示す概略図である。
【図７】 本発明による、多数のバネ付き半導体デバイスを多数のソケット基板でソケット式に受容する状態を示す側部断面図である。
【図７Ａ】 本発明による、相互接続基板上に存在している図７のソケット基板の頂部平面図である。
【図７Ｂ】 本発明による、相互接続基板上に存在している多数のバネ付き半導体チップをソケット式に受容するための、単一の大きなソケット基板の頂部平面図である。
【図８】 本発明による、半導体ウエハー上に存在している複数のバネ付き半導体デバイスをソケット式に受容するための、単一の大きなソケット基板を有する相互接続基板アセンブリの平面図である。
【図８Ａ】 本発明による図８のアセンブリの側部断面図である。
【図８Ｂ】 本発明による図８のアセンブリの代替的な実施形態の側部断面図である。
【図８Ｃ】 本発明による、半導体ウエハー上に存在している複数のバネ付き半導体デバイスをソケット式に受容するための、非常に大きな基板上にある複数のソケット部位に対する接続を示す概略図である。
【図９】 本発明による、バネ付き半導体デバイスに対してプローブ検査を行うアセンブリの側部断面図である。
【図１０】 本発明によるテストステップを示す全体的なプロセスのフローチャートである。

Claims (13)

  1. 半導体デバイスをテストするための装置であって、
    それぞれが複数の細長いバネ接触要素を含む複数の半導体デバイスと、
    前記半導体デバイスに対するテスト信号を送受信するための複数の第１の電気的なコネクタを含む支持基板と、
    複数のソケット基板であって、当該ソケット基板のそれぞれの第１の側が前記支持基板に固定され、当該ソケット基板のそれぞれが、前記複数の細長いバネ接触要素の１つを受容するための、当該ソケット基板の第２の側に配置されている複数のソケット含む複数のソケット基板と、
    それぞれが前記ソケット基板の１つの前記第２の側に配置され、前記ソケットの１つと電気的に接続されている複数の導電性トレースと、
    前記第１の電気的なコネクタの１つに前記トレースの１つを接続する複数の第２の電気的なコネクタと、
    前記細長いバネ接触要素が前記ソケットと電気接続を形成するように、前記ソケット基板に対して前記半導体デバイスを押し付ける押し付け機構とからなり、
    前記ソケット基板が前記支持基板上に行をなして配置され、さらにそれぞれがソケット基板の当該行の１つと対応し、当該行の全てのソケット基板に電力を供給する前記支持基板上に配置されている複数の電力線を含む装置。
  2. 前記複数の半導体デバイスが、切り出されていない半導体ウエハーのチップである請求項１記載の装置。
  3. 前記ソケット基板のそれぞれが前記チップの１つに対応する請求項２記載の装置。
  4. 前記支持基板がプローブカードアセンブリの部分である請求項１記載の装置。
  5. 前記支持基板が、中継部材を介してプローブカードに電気的に接続され、前記支持基板と前記中継部材と前記プローブカードが前記プローブカードを構成する請求項４記載の装置。
  6. 前記半導体デバイスが、パッケージングされていない単一化された半導体チップである請求項１記載の装置。
  7. 前記半導体デバイスの温度を制御するように配置されている温度制御装置をさらに含む請求項１記載の装置。
  8. 前記温度制御装置が、前記半導体デバイスと熱接触する第１のサーマルチャックと、
    前記ソケット基板と熱接触する第２のサーマルチャックとを含む請求項７記載の装置。
  9. それぞれが前記電力線の１つと前記ソケット基板の１つの間に配置されている複数の分離抵抗器をさらに含む請求項１記載の装置。
  10. 前記押し付け機構がテストヘッド又は真空チャックの１つを含む請求項１記載の装置。
  11. 前記複数の第２の電気的なコネクタが複数のボンディングワイヤを含み、該ボンディングワイヤのそれぞれが前記トレースの１つと前記第１の電気的なコネクタの１つに接続されている請求項１記載の装置。
  12. 前記ソケットが、対応するソケット基板の前記第２の側にエッチングされたピットを含む請求項１記載の装置。
  13. 前記ソケット基板がシリコンを含む請求項１記載の装置。
JP2000557668A 1998-06-30 1999-06-30 バネ式パッケージングを備えた電子部品の組み立て体 Expired - Fee Related JP3723079B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US09/108,163 US6033935A (en) 1997-06-30 1998-06-30 Sockets for "springed" semiconductor devices
US09/108,163 1998-12-04
US09/205,502 1998-12-04
US09/205,502 US20020004320A1 (en) 1995-05-26 1998-12-04 Attaratus for socketably receiving interconnection elements of an electronic component
PCT/US1999/014924 WO2000001208A1 (en) 1998-06-30 1999-06-30 Assembly of an electronic component with spring packaging

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005201965A Division JP2006013526A (ja) 1998-06-30 2005-07-11 バネ式パッケージングを備えた電子部品の組み立て体

Publications (2)

Publication Number Publication Date
JP2002519872A JP2002519872A (ja) 2002-07-02
JP3723079B2 true JP3723079B2 (ja) 2005-12-07

Family

ID=26805592

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000557668A Expired - Fee Related JP3723079B2 (ja) 1998-06-30 1999-06-30 バネ式パッケージングを備えた電子部品の組み立て体
JP2005201965A Pending JP2006013526A (ja) 1998-06-30 2005-07-11 バネ式パッケージングを備えた電子部品の組み立て体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005201965A Pending JP2006013526A (ja) 1998-06-30 2005-07-11 バネ式パッケージングを備えた電子部品の組み立て体

Country Status (7)

Country Link
US (3) US20020004320A1 (ja)
EP (1) EP1092338B1 (ja)
JP (2) JP3723079B2 (ja)
CN (1) CN1197443C (ja)
DE (2) DE69937416T2 (ja)
TW (1) TW548756B (ja)
WO (1) WO2000001208A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230018510A1 (en) * 2019-11-21 2023-01-19 Yokowo Co., Ltd. Socket and tool

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
WO1999000844A2 (en) * 1997-06-30 1999-01-07 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6468098B1 (en) * 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7396236B2 (en) * 2001-03-16 2008-07-08 Formfactor, Inc. Wafer level interposer
DE10121969C1 (de) * 2001-05-05 2002-08-29 Semikron Elektronik Gmbh Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
JP4752157B2 (ja) * 2001-08-27 2011-08-17 株式会社村田製作所 コイル装置
US6764869B2 (en) 2001-09-12 2004-07-20 Formfactor, Inc. Method of assembling and testing an electronics module
US6891385B2 (en) * 2001-12-27 2005-05-10 Formfactor, Inc. Probe card cooling assembly with direct cooling of active electronic components
US7064953B2 (en) * 2001-12-27 2006-06-20 Formfactor, Inc. Electronic package with direct cooling of active electronic components
US6650456B2 (en) * 2002-04-11 2003-11-18 Triquint Technology Holding Co. Ultra-high frequency interconnection using micromachined substrates
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
US7135704B2 (en) * 2003-08-14 2006-11-14 Lockhead Martin Corporation VCSEL settling fixture
US20050108875A1 (en) * 2003-11-26 2005-05-26 Mathieu Gaetan L. Methods for making vertical electric feed through structures usable to form removable substrate tiles in a wafer test system
US7024763B2 (en) 2003-11-26 2006-04-11 Formfactor, Inc. Methods for making plated through holes usable as interconnection wire or probe attachments
JP2005311205A (ja) * 2004-04-23 2005-11-04 Nec Corp 半導体装置
CN1304189C (zh) * 2004-08-24 2007-03-14 宇东电浆科技股份有限公司 热塑性固定装置和热塑性固定装置处理方法
JP2006339553A (ja) * 2005-06-06 2006-12-14 Fuji Electric Device Technology Co Ltd 薄膜磁気誘導素子およびその製造方法
JP4581864B2 (ja) * 2005-06-21 2010-11-17 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
KR100731351B1 (ko) * 2006-02-01 2007-06-21 삼성전자주식회사 탄성 표면파 디바이스 웨이퍼 레벨 패키지 및 그 패키징방법
US20080073778A1 (en) * 2006-09-27 2008-03-27 Texas Instruments Incorporated Two-way heat extraction from packaged semiconductor chips
US7479794B2 (en) * 2007-02-28 2009-01-20 Sv Probe Pte Ltd Spring loaded probe pin assembly
US7928582B2 (en) 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US7688077B2 (en) * 2007-08-23 2010-03-30 Advantest Corporation Test system and daughter unit
CN101316014B (zh) * 2007-10-17 2012-02-01 番禺得意精密电子工业有限公司 电连接装置及其组装方法
JP5351071B2 (ja) * 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
DE102009022659B4 (de) * 2009-05-26 2012-01-19 Semikron Elektronik Gmbh & Co. Kg Kontakteinrichtung für ein Leistungshalbleitermodul
TWI405375B (zh) * 2009-11-13 2013-08-11 Unimicron Technology Corp 電連接器
JP5798435B2 (ja) * 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP5690678B2 (ja) * 2011-07-19 2015-03-25 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
CN102891116B (zh) * 2011-07-20 2015-06-10 讯芯电子科技（中山）有限公司 内埋元件封装结构及制造方法
CN103325773A (zh) * 2012-03-22 2013-09-25 民瑞科技股份有限公司 集成电路的封装结构
JP6341634B2 (ja) * 2013-05-28 2018-06-13 新光電気工業株式会社 プローブガイド板及びその製造方法、半導体検査装置
US9252138B2 (en) * 2014-05-27 2016-02-02 General Electric Company Interconnect devices for electronic packaging assemblies
EP2962799B8 (de) * 2014-07-04 2016-10-12 ABB Schweiz AG Halbleitermodul mit Ultraschall geschweißten Anschlüssen
CN104251923B (zh) * 2014-09-17 2017-06-30 大族激光科技产业集团股份有限公司 二线测试探针装置及其应用方法
US9530749B2 (en) * 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
WO2017091591A1 (en) 2015-11-25 2017-06-01 Formfactor, Inc. Floating nest for a test socket
JP6706076B2 (ja) * 2016-01-14 2020-06-03 新光電気工業株式会社 プローブガイド板及びその製造方法とプローブ装置
CN106983966B (zh) * 2017-03-31 2022-05-20 四川华川工业有限公司 一种钢化玻璃自动破碎装置
RU2657460C1 (ru) * 2017-05-10 2018-06-14 Открытое акционерное общество "ОКБ-Планета" ОАО "ОКБ-Планета" Контактное устройство
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
CN109300859B (zh) * 2018-09-18 2020-08-28 苏州施密科微电子设备有限公司 一种半导体芯片封装框架
TWI799887B (zh) * 2021-06-08 2023-04-21 進聯工業股份有限公司 接合器及可組合該接合器之導線端子座結構
JP7182817B1 (ja) 2022-03-14 2022-12-05 ユニコン株式会社 プローブシート及びその製造方法
EP4261872A1 (en) * 2022-04-11 2023-10-18 Nexperia B.V. Molded electronic package with an electronic component encapsulated between two substrates with a spring member between the electronic component and one of the substrates and method for manufacturing the same
TWI811005B (zh) * 2022-07-05 2023-08-01 中華精測科技股份有限公司 可拆式測試裝置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US720677A (en) * 1902-12-18 1903-02-17 Seth A Crone Brake-beam.
NL292051A (ja) * 1962-04-27
US3939831A (en) * 1974-03-04 1976-02-24 Intreprinderea Flacara Rosie Process for preparing medicinal dressings
US3939381A (en) * 1974-03-22 1976-02-17 Mcm Industries, Inc. Universal burn-in fixture
GB1530786A (en) * 1974-12-30 1978-11-01 Trw Inc Electrical connector
FR2322465A1 (fr) * 1975-08-29 1977-03-25 Doloise Metallurgique Dispositif de raccordement pour composants munis de fiches
DE2936615C2 (de) * 1979-09-11 1985-03-28 Brown, Boveri & Cie Ag, 6800 Mannheim Schutzvorrichtung
US4477134A (en) * 1981-08-14 1984-10-16 Hewlett-Packard Company Electrostatic discharge protected integrated circuit module
CA1186418A (en) * 1981-08-14 1985-04-30 Allen J. Wright Electrostatic discharge protected integrated circuit module
US4711024A (en) * 1981-10-30 1987-12-08 Honeywell Information Systems Inc. Method for making testable electronic assemblies
US4511201A (en) * 1982-11-05 1985-04-16 At&T Bell Laboratories Module mounting assembly
US4553192A (en) * 1983-08-25 1985-11-12 International Business Machines Corporation High density planar interconnected integrated circuit package
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS62229896A (ja) * 1986-03-29 1987-10-08 株式会社東芝 印刷配線基板
US5195237A (en) * 1987-05-21 1993-03-23 Cray Computer Corporation Flying leads for integrated circuits
JPH063820B2 (ja) 1988-07-25 1994-01-12 松下電器産業株式会社 半導体装置の実装方法
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
DE3903060A1 (de) * 1989-02-02 1990-08-09 Minnesota Mining & Mfg Vorrichtung zum pruefen von integrierten schaltungsanordnungen
US4940181A (en) * 1989-04-06 1990-07-10 Motorola, Inc. Pad grid array for receiving a solder bumped chip carrier
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US4933808A (en) * 1989-05-11 1990-06-12 Westinghouse Electric Corp. Solderless printed wiring board module and multi-module assembly
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
US4966556A (en) * 1989-06-13 1990-10-30 General Datacomm, Inc. Electrical connector for direct connection to plated through holes in circuit board
JPH03142847A (ja) 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置
JPH0711422Y2 (ja) * 1989-12-25 1995-03-15 山一電機工業株式会社 Ｉｃソケット
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5663654A (en) * 1990-08-29 1997-09-02 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
US5239260A (en) * 1991-06-28 1993-08-24 Digital Equipment Corporation Semiconductor probe and alignment system
US5175491A (en) * 1991-09-18 1992-12-29 Sgs-Thomson Microelectronics, Inc. Integrated circuit testing fixture
JPH0649656A (ja) 1992-08-04 1994-02-22 Vacuum Metallurgical Co Ltd ガス・デポジション法による超微粒子膜の形成法およびその形成装置
US5489854A (en) * 1993-04-01 1996-02-06 Analog Devices, Inc. IC chip test socket with double-ended spring biased contacts
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US6452406B1 (en) * 1996-09-13 2002-09-17 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips
US5811982A (en) * 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
JP3053507B2 (ja) 1993-06-11 2000-06-19 裕子 鈴木 ドーム型羽毛ふとん
US5500605A (en) * 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
US6525555B1 (en) * 1993-11-16 2003-02-25 Formfactor, Inc. Wafer-level burn-in and test
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
US6336269B1 (en) 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5772451A (en) 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5475317A (en) * 1993-12-23 1995-12-12 Epi Technologies, Inc. Singulated bare die tester and method of performing forced temperature electrical tests and burn-in
GB9400384D0 (en) 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
US5455390A (en) * 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5635832A (en) * 1994-06-15 1997-06-03 Advantest Corporation IC carrier for use with an IC handler
US5476818A (en) * 1994-08-19 1995-12-19 Motorola, Inc. Semiconductor structure and method of manufacture
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
JP3387930B2 (ja) 1994-11-15 2003-03-17 フォームファクター，インコーポレイテッド 半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法
DE69535629T2 (de) 1994-11-15 2008-07-31 Formfactor, Inc., Livermore Montage von elektronischen komponenten auf einer leiterplatte
JPH1069955A (ja) 1996-08-28 1998-03-10 Fujitsu Ltd Ｉｃソケット及びこれを用いた試験方法及びｉｃソケットの実装機構
US6229320B1 (en) * 1994-11-18 2001-05-08 Fujitsu Limited IC socket, a test method using the same and an IC socket mounting mechanism
JPH08263092A (ja) 1995-03-23 1996-10-11 N T T Data Tsushin Kk 応答音声生成方法および音声対話システム
EP0740348B1 (de) * 1995-04-24 2002-02-27 Infineon Technologies AG Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung
EP0742682B1 (en) * 1995-05-12 2005-02-23 STMicroelectronics, Inc. Low-profile socketed integrated circuit packaging system
US6002266A (en) * 1995-05-23 1999-12-14 Digital Equipment Corporation Socket including centrally distributed test tips for testing unpackaged singulated die
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5578870A (en) * 1995-08-03 1996-11-26 Precision Connector Designs, Inc. Top loading test socket for ball grid arrays
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
US5714803A (en) * 1995-07-28 1998-02-03 Sgs-Thomson Microelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
US5686842A (en) * 1995-08-31 1997-11-11 Nat Semiconductor Corp Known good die test apparatus and method
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
WO1997043656A2 (en) 1996-05-17 1997-11-20 Formfactor, Inc. Wafer-level burn-in and test
US5865639A (en) * 1996-06-25 1999-02-02 Texas Instruments Incorporated Burn-in test socket apparatus
US5764486A (en) * 1996-10-10 1998-06-09 Hewlett Packard Company Cost effective structure and method for interconnecting a flip chip with a substrate
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6025730A (en) * 1997-03-17 2000-02-15 Micron Technology, Inc. Direct connect interconnect for testing semiconductor dice and wafers
WO1999000844A2 (en) * 1997-06-30 1999-01-07 Formfactor, Inc. Sockets for semiconductor devices with spring contact elements
JPH1172534A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp テスト端子付き半導体装置およびｉｃソケット
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6292003B1 (en) * 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6031282A (en) * 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6644982B1 (en) 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US7694246B2 (en) 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
US6920689B2 (en) 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230018510A1 (en) * 2019-11-21 2023-01-19 Yokowo Co., Ltd. Socket and tool

Also Published As

Publication number Publication date
US7202677B2 (en) 2007-04-10
US20070285114A1 (en) 2007-12-13
WO2000001208A1 (en) 2000-01-06
US7534654B2 (en) 2009-05-19
DE69937416D1 (de) 2007-12-06
DE69922656T2 (de) 2005-11-03
DE69922656D1 (de) 2005-01-20
TW548756B (en) 2003-08-21
DE69937416T2 (de) 2008-07-24
JP2006013526A (ja) 2006-01-12
CN1307793A (zh) 2001-08-08
US20040152348A1 (en) 2004-08-05
US20020004320A1 (en) 2002-01-10
EP1092338A1 (en) 2001-04-18
CN1197443C (zh) 2005-04-13
JP2002519872A (ja) 2002-07-02
EP1092338B1 (en) 2004-12-15

Similar Documents

Publication Publication Date Title
JP3723079B2 (ja) バネ式パッケージングを備えた電子部品の組み立て体
EP1523229B1 (en) Semiconductor exercising apparatus, test socket apparatus and method of making thereof
US6741085B1 (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US7649368B2 (en) Wafer level interposer
US5806181A (en) Contact carriers (tiles) for populating larger substrates with spring contacts
US6202297B1 (en) Socket for engaging bump leads on a microelectronic device and methods therefor
EP0886894B1 (en) Contact carriers for populating substrates with spring contacts
US7064566B2 (en) Probe card assembly and kit
US7002362B2 (en) Test system for bumped semiconductor components
KR100355972B1 (ko) 팁 구조물을 제조하는 방법
KR20020026585A (ko) 집적회로를 테스트하고 패키지하기 위한 시스템
WO1999038232A1 (en) Small contactor for test probes, chip packaging and the like
KR100266389B1 (ko) 스프링 접점부를 구비한 대 기판을 정주시키기 위한 접점 캐리어(타일)
JP2008141211A (ja) ウェーハレベルのバーンインおよびテスト

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050411

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050914

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees