JP3721586B2 - 光検出器 - Google Patents
光検出器 Download PDFInfo
- Publication number
- JP3721586B2 JP3721586B2 JP20422494A JP20422494A JP3721586B2 JP 3721586 B2 JP3721586 B2 JP 3721586B2 JP 20422494 A JP20422494 A JP 20422494A JP 20422494 A JP20422494 A JP 20422494A JP 3721586 B2 JP3721586 B2 JP 3721586B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- electrode
- photodetector
- type semiconductor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、光検出器に関し、例えば、高速光検出を行うのに用いて好適なものである。
【０００２】
【従来の技術】
従来、フォトダイオードを用いた光検出器として、図１８に示すようなものがある。図１８に示すように、この光検出器は、フォトダイオードＰＤ´と、このフォトダイオードＰＤ´の出力を増幅するための通常のトランジスタＴ´（この例ではバイポーラトランジスタ）とにより構成されている。ここで、フォトダイオードＰＤ´のアノードは負荷抵抗ＲL ´を介して接地されており、そのカソードはフォトダイオードＰＤ´を逆バイアスするための正電圧ＶPDを供給する正極電源に接続されている。また、トランジスタＴ´のエミッタは接地されており、そのコレクタは出力抵抗ＲO ´を介して正電圧ＶCCを供給する正極電源に接続されている。そして、フォトダイオードＰＤ´のアノードとトランジスタＴ´のベースとが互いに接続されている。この光検出器においては、トランジスタＴ´のコレクタから出力電圧Ｖout が得られる。
【０００３】
上述のフォトダイオードＰＤ´としては、ｐｎ接合ダイオード、ｐｉｎダイオード、金属／半導体／金属（ＭＳＭ）ダイオード、ヘテロ接合ダイオードなどが用いられる。これらのｐｎ接合ダイオード、ｐｉｎダイオード、ＭＳＭダイオードおよびヘテロ接合ダイオードの一例をそれぞれ図１９、図２０、図２１および図２２に示す。
【０００４】
図１９に示すｐｎ接合ダイオードにおいては、ｎ+ 型半導体基板１０１上にｎ型半導体層１０２が積層されており、このｎ型半導体層１０２中にｐ+ 型半導体層１０３が選択的に設けられている。符号１０４はＳｉＯ2 膜を示す。このＳｉＯ2 膜１０４には、ｐ+ 型半導体層１０３に対応する部分に開口１０４ａが設けられている。そして、この開口１０４ａの縁の近傍の部分におけるｐ+ 型半導体層１０３にｐ側の電極１０５がオーミック接触している。また、ｎ+ 型半導体基板１０１の裏面にはｎ側の電極１０６がオーミック接触している。
【０００５】
図２０に示すｐｉｎダイオードにおいては、ｎ+ 型半導体基板２０１上にｉ型半導体層２０２が積層されており、このｉ型半導体層２０２中にｐ+ 型半導体層２０３が選択的に設けられている。符号２０４はＳｉＯ2 膜を示す。このＳｉＯ2 膜２０４には、ｐ+ 型半導体層２０３に対応する部分に開口２０４ａが設けられている。そして、この開口２０４ａの縁の近傍の部分におけるｐ+ 型半導体層２０３にｐ側の電極２０５がオーミック接触している。また、ｎ+ 型半導体基板２０１の裏面にはｎ側の電極２０６がオーミック接触している。
【０００６】
図２１に示すＭＳＭダイオードにおいては、ｉ型半導体基板３０１の両主面にそれぞれ電極３０２および３０３がショットキー接触している。
【０００７】
図２２に示すヘテロ接合ダイオードにおいては、ｐ型ＡｌＧａＡｓ層４０１とｐ型ＧａＡｓ層４０２とｎ型ＡｌＧａＡｓ層４０３とが順次積層され、ｎ型ＡｌＧａＡｓ層４０３およびｐ型ＡｌＧａＡｓ層４０１にそれぞれｎ側の電極４０４およびｐ側の電極４０５がオーミック接触している。
【０００８】
【発明が解決しようとする課題】
上述の光検出器による光検出の高速化を図るためには、そのフォトダイオードＰＤ´の電極間隔を短くする必要がある。すなわち、図１９に示すｐｎ接合ダイオードにおいては電極１０５および１０６間の間隔、図２０に示すｐｉｎダイオードにおいては電極２０５および２０６間の間隔、図２１に示すＭＳＭダイオードにおいては電極３０２および３０３間の間隔および図２２に示すヘテロ接合ダイオードにおいては電極４０４および４０５間の間隔を短くする必要がある。しかし、このようにフォトダイオードＰＤ´の電極間隔を短くすると、このフォトダイオードＰＤ´の容量Ｃ´（図１８）が大きくなってしまう。
【０００９】
ところで、図１８に示すように、上述の光検出器においては、フォトダイオードＰＤ´に負荷抵抗ＲL ´が直列に接続されているが、この光検出器の増幅回路は従来用いられている通常のトランジスタＴ´により構成されたものであることから、その雑音特性や閾値特性の限界により、この負荷抵抗ＲL ´を極端に小さくすることはできない。このため、たとえフォトダイオードＰＤ´の電極間隔を短くしても、有限のＣ´ＲL ´値により光検出速度が律速されてしまう。また、この負荷抵抗ＲL ´を小さくすることができない限り、出力電圧Ｖout の熱揺らぎも小さくならず、雑音の低減を図ることができない。
【００１０】
したがって、この発明の目的は、光検出の高速化を図ることができる光検出器を提供することにある。
この発明の他の目的は、光検出の低雑音化を図ることができる光検出器を提供することにある。
この発明の他の目的は、光検出の低消費電力化を図ることができる光検出器を提供することにある。
この発明の他の目的は、光検出の高感度化を図ることができる光検出器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明による光検出器は、
フォトダイオード（ＰＤ）と、二次元電子ガスと空乏層との接合からなる微小トンネル接合（Ｊ 1 、Ｊ 2 ）により構成された単一電子トランジスタ（ＳＥＴ）とを有し、単一電子トランジスタ（ＳＥＴ）を用いてフォトダイオード（ＰＤ）の出力を増幅するように構成され、フォトダイオード（ＰＤ）のアノードは負荷抵抗（Ｒ L ）を介して接地されているとともに、フォトダイオード（ＰＤ）のカソードは第１の正極電源（Ｖ PD ）に接続され、単一電子トランジスタ（ＳＥＴ）のドレインは接地されているとともに、単一電子トランジスタ（ＳＥＴ）のソースは出力抵抗（Ｒ out ）を介して第２の正極電源（Ｖ CC ）に接続され、フォトダイオード（ＰＤ）のアノードと単一電子トランジスタ（ＳＥＴ）のゲートとは容量（Ｃ g ）または抵抗を介して結合された光検出器であって、
単一電子トランジスタ（ＳＥＴ）においては、半絶縁性半導体基板（５１）上に電子供給層としてｎ型半導体層（５２）が積層されたヘテロ接合構造を有し、ｎ型半導体層（５２）と半絶縁性半導体基板（５１）とのヘテロ接合界面の近傍における半絶縁性半導体基板（５１）中に二次元電子ガス（５３）が形成され、ｎ型半導体層（５２）上に第１のゲート電極（Ｇ 1 ）、第２のゲート電極（Ｇ 2 ）、第３のゲート電極（Ｇ 3 ）、ソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、第１のゲート電極（Ｇ 1 ）、第２のゲート電極（Ｇ 2 ）および第３のゲート電極（Ｇ 3 ）はショットキー電極であってソース電極（Ｓ）およびドレイン電極（Ｄ）の近傍に二次元電子ガス（５３）と空乏層との接合を形成し、ソース電極（Ｓ）側に形成された二次元電子ガス（５３）と空乏層との接合が第１の微小トンネル接合（Ｊ 1 ）を構成し、ドレイン電極（Ｄ）側に形成された二次元電子ガス（５３）と空乏層との接合が第２の微小トンネル接合（Ｊ 2 ）を構成し、フォトダイオード（ＰＤ）は半絶縁性半導体基板（５１）の両主面にそれぞれショットキー電極（５４、５５）が設けられた金属／半導体／金属ダイオードであることを特徴とするものである。
【００１２】
ここで、上記の微小トンネル接合により構成された単一電子トランジスタについては、例えばIBM J. RES. DEVELOP. VOL. 32 NO.1 JANUARY 1988 pp.144-158 において論じられている。
【００１５】
【作用】
上述のように構成されたこの発明による光検出器によれば、単一電子トランジスタは微小なゲート電圧変化を測定することができるため、フォトダイオードと直列に接続される出力用の負荷抵抗の値を小さくすることができ、これによって光検出の高感度化および高速化を図ることができる。また、単一電子トランジスタ側では帯電効果により熱雑音が抑制されるため、増幅回路側で発生する雑音を低減することができる。さらに、単一電子トランジスタはその基本動作において一個の電子のトンネル効果しか用いないので、極めて低消費電力である。
【００１６】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。
図１はこの発明の一実施例による光検出器を示す回路図である。
【００１７】
図１に示すように、この実施例による光検出器は、フォトダイオードＰＤと、このフォトダイオードＰＤの出力を増幅するための単一電子トランジスタＳＥＴとにより構成されている。このフォトダイオードＰＤの容量をＣで示す。単一電子トランジスタＳＥＴは、ドレイン側の微小トンネル接合Ｊ1 とソース側の微小トンネル接合Ｊ2 とにより構成されている。これらの微小トンネル接合Ｊ1 およびＪ2 の容量をそれぞれＣ1 およびＣ2 とする。
【００１８】
フォトダイオードＰＤのアノードは負荷抵抗ＲL を介して接地されており、そのカソードはフォトダイオードＰＤを逆バイアスするための正電圧ＶPDを供給する正極電源に接続されている。一方、単一電子トランジスタＳＥＴのソースは接地されており、そのドレインは出力抵抗Ｒout を介して正電圧ＶCCを供給する正極電源に接続されている。そして、フォトダイオードＰＤのアノードと単一電子トランジスタＳＥＴのゲートとが容量Ｃg を介して互いに接続されている。
【００１９】
上述のように構成されたこの実施例による光検出器においては、フォトダイオードＰＤに光が当たって受光電流が流れたときに負荷抵抗ＲL の両端に発生する電圧により容量Ｃg が充電され、この容量Ｃg を介して単一電子トランジスタＳＥＴのゲートにゲート電圧Ｖg が印加される。そして、この容量Ｃg に蓄積された電荷量の変化ΔＱ＝Ｃg ΔＶg を測定することによりゲート電圧Ｖg の変化ΔＶg を測定する。
【００２０】
ここで、フォトダイオードＰＤの出力を増幅するために用いられている単一電子トランジスタＳＥＴは、従来のトランジスタの１００万倍もの感度で容量Ｃg に蓄積された電荷量の変化ΔＱ＝Ｃg ΔＶg を測定することができることが実験的に確かめられている。すなわち、単一電子トランジスタＳＥＴは微小なゲート電圧Ｖg の変化ΔＶg を測定することができるため、負荷抵抗ＲL の値を小さくすることができる。これによって、光検出器の高感度化および高速化を図ることができる。また、単一電子トランジスタＳＥＴ側では帯電効果により熱雑音が抑制されるので、増幅回路側で発生する雑音を抑制することができる。さらに、単一電子トランジスタＳＥＴはその基本動作において一個の電子のトンネル効果しか用いないので、極めて低消費電力である。
【００２１】
この実施例においては、上述のようにフォトダイオードＰＤと単一電子トランジスタＳＥＴとは容量結合されている。このときの電圧利得はＣg ／Ｃ1 で与えられるため、微小トンネル接合Ｊ1 の容量Ｃ1 を十分に小さくしておくことにより、この光検出器の次段に接続される素子を駆動するのに十分な大きさの出力電圧Ｖout を得ることができる。
【００２２】
以上のように、この実施例による光検出器によれば、単一電子トランジスタＳＥＴによりフォトダイオードＰＤの出力を増幅するように構成されているので、従来の通常のトランジスタによりフォトダイオードの出力を増幅する上述の従来の光検出器に比べて、光検出の高速化、高感度化、低雑音化および低消費電力化を図ることができる。
【００２３】
なお、この実施例においては、フォトダイオードＰＤのアノードと単一電子トランジスタＳＥＴのゲートとを容量結合しているが、フォトダイオードＰＤのアノードと単一電子トランジスタＳＥＴのゲートとを抵抗結合してもよい。この場合には、Ｖg ＝ｅ／２（Ｃ1 ＋Ｃ2 ）（ただし、ｅは電気素量）のときに、理想的には無限大の電圧利得が得られる。
【００２４】
次に、この実施例による光検出器の具体的な構造例について説明する。
まず、単一電子トランジスタＳＥＴが金属／絶縁体接合により構成されたものであり、フォトダイオードＰＤがｐｎ接合ダイオードである第１の構造例について説明する。
【００２５】
図２はこの第１の構造例による光検出器の平面図である。また、図３はこの光検出器におけるフォトダイオードＰＤの部分の断面図、図４はこの光検出器における単一電子トランジスタＳＥＴの部分の拡大断面図である。
【００２６】
図２、図３および図４に示すように、この第１の構造例による光検出器においては、ｎ+ 型半導体基板１上にｎ型半導体層２およびｐ+ 型半導体層３が順次積層されている。ｐ+ 型半導体層３上には、例えばＳｉＯ2 膜、ＳｉＮ膜、ポリイミド膜のような絶縁膜４が設けられている。
【００２７】
フォトダイオードＰＤの部分における絶縁膜４には、開口４ａが設けられている。そして、この開口４ａの全体を覆うｐ側の電極５がｐ+ 型半導体層３とオーミック接触している。この電極５は、例えばＡｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る。また、この場合、光はこの電極５を透過してフォトダイオードＰＤにより受光されるので、この電極５の厚さはこの電極５が光に対して透明となるように十分に小さく選ばれ、具体的には数１０ｎｍ以下に選ばれる。また、ｎ+ 型半導体基板１の裏面にはｎ側の電極６がオーミック接触している。
【００２８】
一方、単一電子トランジスタＳＥＴの部分においては、絶縁膜４上にソース電極Ｓおよびドレイン電極Ｄが互いに対向して設けられている。そして、これらのソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部と部分的に重なるようにゲート電極Ｇが形成されている。ここで、少なくともこのゲート電極Ｇが重なった部分のソース電極Ｓおよびドレイン電極Ｄの表面には例えば膜厚が０．数ｎｍ〜数ｎｍの絶縁膜７が形成されており、したがってゲート電極Ｇはこの絶縁膜７を介してソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部と部分的に重なっている。この重なり部の大きさは、典型的には、数１００ｎｍ×数１００ｎｍ以下である。この場合、ゲート電極Ｇとソース電極Ｓとが絶縁膜７を介して重なった部分およびゲート電極Ｇとドレイン電極Ｄとが絶縁膜７を介して重なった部分がそれぞれ図１における微小トンネル接合Ｊ1 およびＪ2 に対応する。これらのゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄは、例えばＡｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る。
【００２９】
図示は省略するが、必要に応じて、フォトダイオードＰＤおよび単一電子トランジスタＳＥＴを覆うように全面にパッシベーション膜が設けられる。
【００３０】
この場合、フォトダイオードＰＤの電極５の一端部は、単一電子トランジスタＳＥＴのゲート電極Ｇと近接している。そして、パッシベーション膜が設けられない場合には、電極５の一端部とゲート電極Ｇとの間に空気層がはさまれた構造のキャパシタが形成され、それによってこの電極５とゲート電極Ｇとが容量結合される。また、パッシベーション膜が設けられる場合には、電極５の一端部とゲート電極Ｇとの間にこのパッシベーション膜がはさまれた構造のキャパシタが形成され、それによってこの電極５とゲート電極Ｇとが容量結合される。
【００３１】
次に、この第１の構造例による光検出器の製造方法について説明する。
まず、図５に示すように、ｎ+ 型半導体基板１上にｎ型半導体層２およびｐ+ 型半導体層３を順次エピタキシャル成長させてｐｎ接合ダイオード構造を形成する。このエピタキシャル成長には、例えば分子線エピタキシー（ＭＢＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）法、有機金属分子線エピタキシー（ＭＯＭＢＥ）法、液相エピタキシー（ＬＰＥ）法などが用いられる。
【００３２】
次に、図６に示すように、例えば化学気相成長（ＣＶＤ）法により全面に絶縁膜４を形成した後、この絶縁膜４を例えばリソグラフィーおよびエッチングによりパターニングしてフォトダイオードＰＤの受光部に対応する部分に開口４ａを形成する。このリソグラフィーには、例えばフォトリソグラフィー法、電子線リソグラフィー法、Ｘ線リソグラフィー法などが用いられる。また、エッチングには、ウエットエッチングまたはドライエッチングが用いられる。
【００３３】
次に、電極５の形成部にこれに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る極めて薄い（数１０ｎｍ以下）金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、図７に示すように、開口４ａを覆う電極５が形成される。
【００３４】
次に、ソース電極Ｓおよびドレイン電極Ｄの形成部にこれらに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、図８に示すように、絶縁膜４上にソース電極Ｓおよびドレイン電極Ｄが形成される。
【００３５】
次に、図９に示すように、ソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部の近傍を除いた部分の表面を例えばレジストから成るマスク８で覆った後、このマスク８で覆われていないソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部の表面を酸化する。これによって、図４に示すように、酸化膜から成る絶縁膜７が形成される。この後、マスク８を除去する。なお、この絶縁膜７は、このように酸化により形成するのではなく、例えば、マスク８を形成した後にＣＶＤ法などにより形成してもよい。この場合、この絶縁膜７としては、例えばＳｉＯ2 膜やＳｉＮ膜が用いられる。
【００３６】
次に、ゲート電極Ｇの形成部にこれに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、図２および図４に示すように、絶縁膜７を介してソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部と重なったゲート電極Ｇが形成される。
【００３７】
この後、フォトダイオードＰＤの部分におけるｎ+ 型半導体基板１の裏面にｎ側の電極６を形成する。
以上により、目的とする光検出器が製造される。
【００３８】
次に、第２の構造例による光検出器について説明する。
この第２の構造例による光検出器は、フォトダイオードＰＤが図１０に示すようなｐｉｎダイオードであることを除いて、第１の構造例による光検出器と同様な構造を有する。図１０において、符号１１はｎ+ 型半導体基板、１２はｉ型半導体層、１３はｐ+ 型半導体層、１４は絶縁膜、１４ａは開口、１５はｐ側の電極、１６はｎ側の電極を示す。ここで、電極１５はｐ+ 型半導体層１３にオーミック接触しているとともに、電極１６はｎ+ 型半導体基板１１にオーミック接触している。
【００３９】
次に、第３の構造例による光検出器について説明する。
この第３の構造例による光検出器は、フォトダイオードＰＤが図１１に示すようなＭＳＭダイオードであることを除いて、第１の構造例による光検出器と同様な構造を有する。図１１において、符号２１はｉ型半導体基板、２２は絶縁膜、２２ａは開口、２３および２４は電極を示す。ここで、電極２３および２４はｉ型半導体基板２１とショットキー接触している。
【００４０】
次に、第４の構造例による光検出器について説明する。
この第４の構造例による光検出器は、フォトダイオードＰＤが図１２に示すようなヘテロ接合ダイオードであることを除いて、第１の構造例による光検出器と同様な構造を有する。図１２において、符号３１はｐ型ＡｌＧａＡｓ層、３２はｐ型ＧａＡｓ層、３３はｎ型ＡｌＧａＡｓ層、３４は絶縁膜、３４ａは開口、３５はｎ側の電極、３６はｐ側の電極を示す。ここで、電極３５はｎ型ＡｌＧａＡｓ層３３にオーミック接触しているとともに、電極３６はｐ型ＡｌＧａＡｓ層３１にオーミック接触している。
【００４１】
次に、第５の構造例による光検出器について説明する。上述の第１、第２、第３および第４の構造例による光検出器におけるフォトダイオードＰＤは縦型構造を有するのに対して、この第５の構造例による光検出器におけるフォトダイオードＰＤは横型構造を有する。
【００４２】
図１３に示すように、この第５の構造例による光検出器においては、フォトダイオードＰＤの部分における絶縁膜４が除去されており、それにより露出されたｐ+ 型半導体層３上に一対の電極４１および４２が互いに対向して設けられている。そして、これらの電極４１および４２とｐ+ 型半導体層３とにより横型構造のＭＳＭダイオードから成るフォトダイオードＰＤが構成されている。ここで、電極４１には正電圧ＶPDが印加され、電極４２は接地される。この第５の構造例による光検出器のその他の構成は、第１の構造例による光検出器と同様であるので、説明を省略する。ただし、この場合、第１の構造例による光検出器におけるｎ側の電極６は不要である。
【００４３】
この第５の構造例による光検出器を製造するには、例えば、図３に示すようにｐ+ 型半導体層３までエピタキシャル成長させ、さらにこのｐ+ 型半導体層３の全面に絶縁膜４を形成した後、この絶縁膜４のうちフォトダイオードＰＤの形成部の部分を除去する。そして、第１の構造例による光検出器の製造方法において述べたと同様な方法により絶縁膜４上に単一電子トランジスタＳＥＴを形成するとともに、ｐ+ 型半導体層３上に電極４１および４２を形成する。
【００４４】
なお、図１０に示すようにｎ+ 型半導体基板１１上にｉ型半導体層１２およびｐ+ 型半導体層１３を順次積層し、このｐ+ 型半導体層１３上に電極４１および４２を設けることによりｐｉｎダイオードから成るフォトダイオードＰＤを構成してもよい。また、図１１に示すｉ型半導体基板２１上に電極４１および４２を設けることによりＭＳＭダイオードから成るフォトダイオードＰＤを構成してもよい。さらには、ｎ型半導体層上に電極４１および４２を設けることによりＭＳＭダイオードから成るフォトダイオードＰＤを構成してもよい。
【００４５】
次に、第６の構造例による光検出器について説明する。この第６の構造例による光検出器においては、単一電子トランジスタＳＥＴが２次元電子ガス／空乏層接合により構成されたものであり、フォトダイオードＰＤがＭＳＭダイオードである。
【００４６】
図１４はこの第６の構造例による光検出器の平面図である。また、図１５はこの光検出器における単一電子トランジスタＳＥＴの部分の断面図、図１６はこの光検出器におけるフォトダイオードＰＤの部分の断面図を示す。
【００４７】
図１４、図１５および図１６に示すように、この第６の構造例による光検出器においては、単一電子トランジスタＳＥＴ部は、例えば半絶縁性ＧａＡｓ基板のような半絶縁性半導体基板５１上に電子供給層としての例えばｎ型ＡｌＧａＡｓ層のようなｎ型半導体層５２が積層されたヘテロ接合構造を有する。このｎ型半導体層５２と半絶縁性半導体基板５１とのヘテロ接合界面の近傍における半絶縁性半導体基板５１中には二次元電子ガス５３が形成される。そして、このｎ型半導体層５２上にゲート電極Ｇ1 、Ｇ2 、Ｇ3 、ソース電極Ｓおよびドレイン電極Ｄが設けられている。ゲート電極Ｇ1 、Ｇ2 およびＧ3 は、二次元電子ガス５３と空乏層との接合を、図１４において一点鎖線で示すような平面形状に形成するためのショットキー電極である。ここで、この一点鎖線で囲まれた部分が二次元電子ガス５３が形成されている部分に対応し、それらの外側の部分が空乏層に対応する。ソース電極Ｓ側に形成された二次元電子ガス／空乏層接合およびドレイン電極Ｄ側に形成された二次元電子ガス／空乏層接合がそれぞれ図１における微小トンネル接合Ｊ1 およびＪ2 に対応する。
【００４８】
この場合、ゲート電極Ｇ1 とゲート電極Ｇ2 とが最も近接した部分におけるそれらの間の間隔およびゲート電極Ｇ1 とゲート電極Ｇ3 とが最も近接した部分におけるそれらの間の間隔は、好適には、いずれも例えば数１００ｎｍ以下に選ばれる。ショットキー電極としてのこれらのゲート電極Ｇ1 、Ｇ2 およびＧ3 は、例えばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成される。また、ソース電極Ｓおよびドレイン電極Ｄは、二次元電子ガス５３とオーミック接触するオーミック電極である。オーミック電極としてのこれらのソース電極Ｓおよびドレイン電極Ｄは、例えばＡｕ／Ｇｅ／Ｎｉ、Ｔｉ／Ｐｔ／Ａｕなどにより形成される。
【００４９】
一方、この第６の構造例による光検出器におけるフォトダイオードＰＤ部においては、半絶縁性半導体基板５１の両主面にそれぞれ電極５４および５５が設けられており、これによってＭＳＭダイオードから成るフォトダイオードＰＤが構成されている。これらの電極５４および５５はショットキー電極である。ショットキー電極としてのこれらの電極５４および５５は、例えばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成される。
【００５０】
この第６の構造例による光検出器においては、ＭＳＭダイオードから成るフォトダイオードＰＤに光が当たることにより生じる電極５４の電位変化は、ゲート電極Ｇ1 、Ｇ2 およびＧ3 により囲まれた部分に対応する部分の二次元電子ガス５３の電位を変化させる。そして、この電位変化が単一電子トランジスタＳＥＴにより増幅され、出力電圧Ｖout が得られる。
【００５１】
次に、この第６の構造例による光検出器の製造方法について説明する。
まず、半絶縁性半導体基板５１上にＭＢＥ法、ＭＯＣＶＤ法、ＭＯＭＢＥ法、ＬＰＥ法などによりｎ型半導体層５２をエピタキシャル成長させる。
【００５２】
次に、図１７に示すように、フォトダイオードＰＤの形成部の表面を、レジスト、ＳｉＯ2 、ＳｉＮなどから成るマスク５６で覆った後、このマスク５６を用いてウエットエッチング法またはドライエッチング法により、半絶縁性半導体基板５１に達するまでエッチングを行う。これによって、フォトダイオードＰＤの形成部以外の部分のｎ型半導体層５２が除去される。この後、マスク５６を除去する。
【００５３】
次に、ソース電極Ｓおよびドレイン電極Ｄの形成部にこれらに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｕ／Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕなどから成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、ソース電極Ｓおよびドレイン電極Ｄが形成される。この後、アニールによるアロイ処理を行うことにより、これらのソース電極Ｓおよびドレイン電極Ｄを二次元電子ガス５３とオーミック接触させる。
【００５４】
次に、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 および電極５４の形成部にこれらに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｕ、Ａｌ、Ｉｎ、Ｐｔなどから成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 および電極５４が形成される。
【００５５】
この後、半絶縁性半導体基板５１の裏面に例えば真空蒸着法により金属薄膜を形成して電極５５を形成する。
以上により、目的とする光検出器が製造される。
【００５６】
以上、この発明の一実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５７】
例えば、上述の第１の構造例による光検出器においては、フォトダイオードＰＤとして図３に示すような構造のものを用いているが、このフォトダイオードＰＤとして図１９に示すような構造のものを用いてもよい。また、第２の構造例による光検出器においては、フォトダイオードＰＤとして図１０に示すような構造のものを用いているが、このフォトダイオードＰＤとして図２０に示すような構造のものを用いてもよい。また、第３の構造例による光検出器においては、フォトダイオードＰＤとして図１１に示すような構造のものを用いているが、このフォトダイオードＰＤとして図２１に示すような構造のものを用いてもよい。さらに、第４の構造例による光検出器においては、フォトダイオードＰＤとして図１２に示すような構造のものを用いているが、このフォトダイオードＰＤとして図２２に示すような構造のものを用いてもよい。
【００５８】
【発明の効果】
以上説明したように、この発明による光検出器によれば、光検出の高速化、低雑音化、低消費電力化および高感度化を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例による光検出器を示す回路図である。
【図２】この発明の一実施例による光検出器の第１の構造例を示す平面図である。
【図３】この発明の一実施例による光検出器の第１の構造例におけるフォトダイオード部の断面図である。
【図４】この発明の一実施例による光検出器の第１の構造例における単一電子トランジスタ部の拡大断面図である。
【図５】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための断面図である。
【図６】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図７】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図８】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図９】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図１０】この発明の一実施例による光検出器の第２の構造例を説明するための断面図である。
【図１１】この発明の一実施例による光検出器の第３の構造例を説明するための断面図である。
【図１２】この発明の一実施例による光検出器の第４の構造例を説明するための断面図である。
【図１３】この発明の一実施例による光検出器の第５の構造例を説明するための平面図である。
【図１４】この発明の一実施例による光検出器の第６の構造例を説明するための平面図である。
【図１５】この発明の一実施例による光検出器の第６の構造例における単一電子トランジスタ部の断面図である。
【図１６】この発明の一実施例による光検出器の第６の構造例におけるフォトダイオード部の断面図である。
【図１７】この発明の一実施例による光検出器の第６の構造例の製造方法を説明するための斜視図である。
【図１８】従来の光検出器を示す回路図である。
【図１９】従来の光検出器の第１の例によるフォトダイオード部の断面図である。
【図２０】従来の光検出器の第２の例によるフォトダイオード部の断面図である。
【図２１】従来の光検出器の第３の例によるフォトダイオード部の断面図である。
【図２２】従来の光検出器の第４の例によるフォトダイオード部の断面図である。
【符号の説明】
ＰＤ フォトダイオード
ＳＥＴ 単一電子トランジスタ
Ｊ1 、Ｊ2 微小トンネル接合
Ｓ ソース電極
Ｄ ドレイン電極
Ｇ、Ｇ1 、Ｇ2 、Ｇ3 ゲート電極
【産業上の利用分野】
この発明は、光検出器に関し、例えば、高速光検出を行うのに用いて好適なものである。
【０００２】
【従来の技術】
従来、フォトダイオードを用いた光検出器として、図１８に示すようなものがある。図１８に示すように、この光検出器は、フォトダイオードＰＤ´と、このフォトダイオードＰＤ´の出力を増幅するための通常のトランジスタＴ´（この例ではバイポーラトランジスタ）とにより構成されている。ここで、フォトダイオードＰＤ´のアノードは負荷抵抗ＲL ´を介して接地されており、そのカソードはフォトダイオードＰＤ´を逆バイアスするための正電圧ＶPDを供給する正極電源に接続されている。また、トランジスタＴ´のエミッタは接地されており、そのコレクタは出力抵抗ＲO ´を介して正電圧ＶCCを供給する正極電源に接続されている。そして、フォトダイオードＰＤ´のアノードとトランジスタＴ´のベースとが互いに接続されている。この光検出器においては、トランジスタＴ´のコレクタから出力電圧Ｖout が得られる。
【０００３】
上述のフォトダイオードＰＤ´としては、ｐｎ接合ダイオード、ｐｉｎダイオード、金属／半導体／金属（ＭＳＭ）ダイオード、ヘテロ接合ダイオードなどが用いられる。これらのｐｎ接合ダイオード、ｐｉｎダイオード、ＭＳＭダイオードおよびヘテロ接合ダイオードの一例をそれぞれ図１９、図２０、図２１および図２２に示す。
【０００４】
図１９に示すｐｎ接合ダイオードにおいては、ｎ+ 型半導体基板１０１上にｎ型半導体層１０２が積層されており、このｎ型半導体層１０２中にｐ+ 型半導体層１０３が選択的に設けられている。符号１０４はＳｉＯ2 膜を示す。このＳｉＯ2 膜１０４には、ｐ+ 型半導体層１０３に対応する部分に開口１０４ａが設けられている。そして、この開口１０４ａの縁の近傍の部分におけるｐ+ 型半導体層１０３にｐ側の電極１０５がオーミック接触している。また、ｎ+ 型半導体基板１０１の裏面にはｎ側の電極１０６がオーミック接触している。
【０００５】
図２０に示すｐｉｎダイオードにおいては、ｎ+ 型半導体基板２０１上にｉ型半導体層２０２が積層されており、このｉ型半導体層２０２中にｐ+ 型半導体層２０３が選択的に設けられている。符号２０４はＳｉＯ2 膜を示す。このＳｉＯ2 膜２０４には、ｐ+ 型半導体層２０３に対応する部分に開口２０４ａが設けられている。そして、この開口２０４ａの縁の近傍の部分におけるｐ+ 型半導体層２０３にｐ側の電極２０５がオーミック接触している。また、ｎ+ 型半導体基板２０１の裏面にはｎ側の電極２０６がオーミック接触している。
【０００６】
図２１に示すＭＳＭダイオードにおいては、ｉ型半導体基板３０１の両主面にそれぞれ電極３０２および３０３がショットキー接触している。
【０００７】
図２２に示すヘテロ接合ダイオードにおいては、ｐ型ＡｌＧａＡｓ層４０１とｐ型ＧａＡｓ層４０２とｎ型ＡｌＧａＡｓ層４０３とが順次積層され、ｎ型ＡｌＧａＡｓ層４０３およびｐ型ＡｌＧａＡｓ層４０１にそれぞれｎ側の電極４０４およびｐ側の電極４０５がオーミック接触している。
【０００８】
【発明が解決しようとする課題】
上述の光検出器による光検出の高速化を図るためには、そのフォトダイオードＰＤ´の電極間隔を短くする必要がある。すなわち、図１９に示すｐｎ接合ダイオードにおいては電極１０５および１０６間の間隔、図２０に示すｐｉｎダイオードにおいては電極２０５および２０６間の間隔、図２１に示すＭＳＭダイオードにおいては電極３０２および３０３間の間隔および図２２に示すヘテロ接合ダイオードにおいては電極４０４および４０５間の間隔を短くする必要がある。しかし、このようにフォトダイオードＰＤ´の電極間隔を短くすると、このフォトダイオードＰＤ´の容量Ｃ´（図１８）が大きくなってしまう。
【０００９】
ところで、図１８に示すように、上述の光検出器においては、フォトダイオードＰＤ´に負荷抵抗ＲL ´が直列に接続されているが、この光検出器の増幅回路は従来用いられている通常のトランジスタＴ´により構成されたものであることから、その雑音特性や閾値特性の限界により、この負荷抵抗ＲL ´を極端に小さくすることはできない。このため、たとえフォトダイオードＰＤ´の電極間隔を短くしても、有限のＣ´ＲL ´値により光検出速度が律速されてしまう。また、この負荷抵抗ＲL ´を小さくすることができない限り、出力電圧Ｖout の熱揺らぎも小さくならず、雑音の低減を図ることができない。
【００１０】
したがって、この発明の目的は、光検出の高速化を図ることができる光検出器を提供することにある。
この発明の他の目的は、光検出の低雑音化を図ることができる光検出器を提供することにある。
この発明の他の目的は、光検出の低消費電力化を図ることができる光検出器を提供することにある。
この発明の他の目的は、光検出の高感度化を図ることができる光検出器を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明による光検出器は、
フォトダイオード（ＰＤ）と、二次元電子ガスと空乏層との接合からなる微小トンネル接合（Ｊ 1 、Ｊ 2 ）により構成された単一電子トランジスタ（ＳＥＴ）とを有し、単一電子トランジスタ（ＳＥＴ）を用いてフォトダイオード（ＰＤ）の出力を増幅するように構成され、フォトダイオード（ＰＤ）のアノードは負荷抵抗（Ｒ L ）を介して接地されているとともに、フォトダイオード（ＰＤ）のカソードは第１の正極電源（Ｖ PD ）に接続され、単一電子トランジスタ（ＳＥＴ）のドレインは接地されているとともに、単一電子トランジスタ（ＳＥＴ）のソースは出力抵抗（Ｒ out ）を介して第２の正極電源（Ｖ CC ）に接続され、フォトダイオード（ＰＤ）のアノードと単一電子トランジスタ（ＳＥＴ）のゲートとは容量（Ｃ g ）または抵抗を介して結合された光検出器であって、
単一電子トランジスタ（ＳＥＴ）においては、半絶縁性半導体基板（５１）上に電子供給層としてｎ型半導体層（５２）が積層されたヘテロ接合構造を有し、ｎ型半導体層（５２）と半絶縁性半導体基板（５１）とのヘテロ接合界面の近傍における半絶縁性半導体基板（５１）中に二次元電子ガス（５３）が形成され、ｎ型半導体層（５２）上に第１のゲート電極（Ｇ 1 ）、第２のゲート電極（Ｇ 2 ）、第３のゲート電極（Ｇ 3 ）、ソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、第１のゲート電極（Ｇ 1 ）、第２のゲート電極（Ｇ 2 ）および第３のゲート電極（Ｇ 3 ）はショットキー電極であってソース電極（Ｓ）およびドレイン電極（Ｄ）の近傍に二次元電子ガス（５３）と空乏層との接合を形成し、ソース電極（Ｓ）側に形成された二次元電子ガス（５３）と空乏層との接合が第１の微小トンネル接合（Ｊ 1 ）を構成し、ドレイン電極（Ｄ）側に形成された二次元電子ガス（５３）と空乏層との接合が第２の微小トンネル接合（Ｊ 2 ）を構成し、フォトダイオード（ＰＤ）は半絶縁性半導体基板（５１）の両主面にそれぞれショットキー電極（５４、５５）が設けられた金属／半導体／金属ダイオードであることを特徴とするものである。
【００１２】
ここで、上記の微小トンネル接合により構成された単一電子トランジスタについては、例えばIBM J. RES. DEVELOP. VOL. 32 NO.1 JANUARY 1988 pp.144-158 において論じられている。
【００１５】
【作用】
上述のように構成されたこの発明による光検出器によれば、単一電子トランジスタは微小なゲート電圧変化を測定することができるため、フォトダイオードと直列に接続される出力用の負荷抵抗の値を小さくすることができ、これによって光検出の高感度化および高速化を図ることができる。また、単一電子トランジスタ側では帯電効果により熱雑音が抑制されるため、増幅回路側で発生する雑音を低減することができる。さらに、単一電子トランジスタはその基本動作において一個の電子のトンネル効果しか用いないので、極めて低消費電力である。
【００１６】
【実施例】
以下、この発明の実施例について図面を参照しながら説明する。
図１はこの発明の一実施例による光検出器を示す回路図である。
【００１７】
図１に示すように、この実施例による光検出器は、フォトダイオードＰＤと、このフォトダイオードＰＤの出力を増幅するための単一電子トランジスタＳＥＴとにより構成されている。このフォトダイオードＰＤの容量をＣで示す。単一電子トランジスタＳＥＴは、ドレイン側の微小トンネル接合Ｊ1 とソース側の微小トンネル接合Ｊ2 とにより構成されている。これらの微小トンネル接合Ｊ1 およびＪ2 の容量をそれぞれＣ1 およびＣ2 とする。
【００１８】
フォトダイオードＰＤのアノードは負荷抵抗ＲL を介して接地されており、そのカソードはフォトダイオードＰＤを逆バイアスするための正電圧ＶPDを供給する正極電源に接続されている。一方、単一電子トランジスタＳＥＴのソースは接地されており、そのドレインは出力抵抗Ｒout を介して正電圧ＶCCを供給する正極電源に接続されている。そして、フォトダイオードＰＤのアノードと単一電子トランジスタＳＥＴのゲートとが容量Ｃg を介して互いに接続されている。
【００１９】
上述のように構成されたこの実施例による光検出器においては、フォトダイオードＰＤに光が当たって受光電流が流れたときに負荷抵抗ＲL の両端に発生する電圧により容量Ｃg が充電され、この容量Ｃg を介して単一電子トランジスタＳＥＴのゲートにゲート電圧Ｖg が印加される。そして、この容量Ｃg に蓄積された電荷量の変化ΔＱ＝Ｃg ΔＶg を測定することによりゲート電圧Ｖg の変化ΔＶg を測定する。
【００２０】
ここで、フォトダイオードＰＤの出力を増幅するために用いられている単一電子トランジスタＳＥＴは、従来のトランジスタの１００万倍もの感度で容量Ｃg に蓄積された電荷量の変化ΔＱ＝Ｃg ΔＶg を測定することができることが実験的に確かめられている。すなわち、単一電子トランジスタＳＥＴは微小なゲート電圧Ｖg の変化ΔＶg を測定することができるため、負荷抵抗ＲL の値を小さくすることができる。これによって、光検出器の高感度化および高速化を図ることができる。また、単一電子トランジスタＳＥＴ側では帯電効果により熱雑音が抑制されるので、増幅回路側で発生する雑音を抑制することができる。さらに、単一電子トランジスタＳＥＴはその基本動作において一個の電子のトンネル効果しか用いないので、極めて低消費電力である。
【００２１】
この実施例においては、上述のようにフォトダイオードＰＤと単一電子トランジスタＳＥＴとは容量結合されている。このときの電圧利得はＣg ／Ｃ1 で与えられるため、微小トンネル接合Ｊ1 の容量Ｃ1 を十分に小さくしておくことにより、この光検出器の次段に接続される素子を駆動するのに十分な大きさの出力電圧Ｖout を得ることができる。
【００２２】
以上のように、この実施例による光検出器によれば、単一電子トランジスタＳＥＴによりフォトダイオードＰＤの出力を増幅するように構成されているので、従来の通常のトランジスタによりフォトダイオードの出力を増幅する上述の従来の光検出器に比べて、光検出の高速化、高感度化、低雑音化および低消費電力化を図ることができる。
【００２３】
なお、この実施例においては、フォトダイオードＰＤのアノードと単一電子トランジスタＳＥＴのゲートとを容量結合しているが、フォトダイオードＰＤのアノードと単一電子トランジスタＳＥＴのゲートとを抵抗結合してもよい。この場合には、Ｖg ＝ｅ／２（Ｃ1 ＋Ｃ2 ）（ただし、ｅは電気素量）のときに、理想的には無限大の電圧利得が得られる。
【００２４】
次に、この実施例による光検出器の具体的な構造例について説明する。
まず、単一電子トランジスタＳＥＴが金属／絶縁体接合により構成されたものであり、フォトダイオードＰＤがｐｎ接合ダイオードである第１の構造例について説明する。
【００２５】
図２はこの第１の構造例による光検出器の平面図である。また、図３はこの光検出器におけるフォトダイオードＰＤの部分の断面図、図４はこの光検出器における単一電子トランジスタＳＥＴの部分の拡大断面図である。
【００２６】
図２、図３および図４に示すように、この第１の構造例による光検出器においては、ｎ+ 型半導体基板１上にｎ型半導体層２およびｐ+ 型半導体層３が順次積層されている。ｐ+ 型半導体層３上には、例えばＳｉＯ2 膜、ＳｉＮ膜、ポリイミド膜のような絶縁膜４が設けられている。
【００２７】
フォトダイオードＰＤの部分における絶縁膜４には、開口４ａが設けられている。そして、この開口４ａの全体を覆うｐ側の電極５がｐ+ 型半導体層３とオーミック接触している。この電極５は、例えばＡｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る。また、この場合、光はこの電極５を透過してフォトダイオードＰＤにより受光されるので、この電極５の厚さはこの電極５が光に対して透明となるように十分に小さく選ばれ、具体的には数１０ｎｍ以下に選ばれる。また、ｎ+ 型半導体基板１の裏面にはｎ側の電極６がオーミック接触している。
【００２８】
一方、単一電子トランジスタＳＥＴの部分においては、絶縁膜４上にソース電極Ｓおよびドレイン電極Ｄが互いに対向して設けられている。そして、これらのソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部と部分的に重なるようにゲート電極Ｇが形成されている。ここで、少なくともこのゲート電極Ｇが重なった部分のソース電極Ｓおよびドレイン電極Ｄの表面には例えば膜厚が０．数ｎｍ〜数ｎｍの絶縁膜７が形成されており、したがってゲート電極Ｇはこの絶縁膜７を介してソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部と部分的に重なっている。この重なり部の大きさは、典型的には、数１００ｎｍ×数１００ｎｍ以下である。この場合、ゲート電極Ｇとソース電極Ｓとが絶縁膜７を介して重なった部分およびゲート電極Ｇとドレイン電極Ｄとが絶縁膜７を介して重なった部分がそれぞれ図１における微小トンネル接合Ｊ1 およびＪ2 に対応する。これらのゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄは、例えばＡｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る。
【００２９】
図示は省略するが、必要に応じて、フォトダイオードＰＤおよび単一電子トランジスタＳＥＴを覆うように全面にパッシベーション膜が設けられる。
【００３０】
この場合、フォトダイオードＰＤの電極５の一端部は、単一電子トランジスタＳＥＴのゲート電極Ｇと近接している。そして、パッシベーション膜が設けられない場合には、電極５の一端部とゲート電極Ｇとの間に空気層がはさまれた構造のキャパシタが形成され、それによってこの電極５とゲート電極Ｇとが容量結合される。また、パッシベーション膜が設けられる場合には、電極５の一端部とゲート電極Ｇとの間にこのパッシベーション膜がはさまれた構造のキャパシタが形成され、それによってこの電極５とゲート電極Ｇとが容量結合される。
【００３１】
次に、この第１の構造例による光検出器の製造方法について説明する。
まず、図５に示すように、ｎ+ 型半導体基板１上にｎ型半導体層２およびｐ+ 型半導体層３を順次エピタキシャル成長させてｐｎ接合ダイオード構造を形成する。このエピタキシャル成長には、例えば分子線エピタキシー（ＭＢＥ）法、有機金属化学気相成長（ＭＯＣＶＤ）法、有機金属分子線エピタキシー（ＭＯＭＢＥ）法、液相エピタキシー（ＬＰＥ）法などが用いられる。
【００３２】
次に、図６に示すように、例えば化学気相成長（ＣＶＤ）法により全面に絶縁膜４を形成した後、この絶縁膜４を例えばリソグラフィーおよびエッチングによりパターニングしてフォトダイオードＰＤの受光部に対応する部分に開口４ａを形成する。このリソグラフィーには、例えばフォトリソグラフィー法、電子線リソグラフィー法、Ｘ線リソグラフィー法などが用いられる。また、エッチングには、ウエットエッチングまたはドライエッチングが用いられる。
【００３３】
次に、電極５の形成部にこれに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る極めて薄い（数１０ｎｍ以下）金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、図７に示すように、開口４ａを覆う電極５が形成される。
【００３４】
次に、ソース電極Ｓおよびドレイン電極Ｄの形成部にこれらに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、図８に示すように、絶縁膜４上にソース電極Ｓおよびドレイン電極Ｄが形成される。
【００３５】
次に、図９に示すように、ソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部の近傍を除いた部分の表面を例えばレジストから成るマスク８で覆った後、このマスク８で覆われていないソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部の表面を酸化する。これによって、図４に示すように、酸化膜から成る絶縁膜７が形成される。この後、マスク８を除去する。なお、この絶縁膜７は、このように酸化により形成するのではなく、例えば、マスク８を形成した後にＣＶＤ法などにより形成してもよい。この場合、この絶縁膜７としては、例えばＳｉＯ2 膜やＳｉＮ膜が用いられる。
【００３６】
次に、ゲート電極Ｇの形成部にこれに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、図２および図４に示すように、絶縁膜７を介してソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部と重なったゲート電極Ｇが形成される。
【００３７】
この後、フォトダイオードＰＤの部分におけるｎ+ 型半導体基板１の裏面にｎ側の電極６を形成する。
以上により、目的とする光検出器が製造される。
【００３８】
次に、第２の構造例による光検出器について説明する。
この第２の構造例による光検出器は、フォトダイオードＰＤが図１０に示すようなｐｉｎダイオードであることを除いて、第１の構造例による光検出器と同様な構造を有する。図１０において、符号１１はｎ+ 型半導体基板、１２はｉ型半導体層、１３はｐ+ 型半導体層、１４は絶縁膜、１４ａは開口、１５はｐ側の電極、１６はｎ側の電極を示す。ここで、電極１５はｐ+ 型半導体層１３にオーミック接触しているとともに、電極１６はｎ+ 型半導体基板１１にオーミック接触している。
【００３９】
次に、第３の構造例による光検出器について説明する。
この第３の構造例による光検出器は、フォトダイオードＰＤが図１１に示すようなＭＳＭダイオードであることを除いて、第１の構造例による光検出器と同様な構造を有する。図１１において、符号２１はｉ型半導体基板、２２は絶縁膜、２２ａは開口、２３および２４は電極を示す。ここで、電極２３および２４はｉ型半導体基板２１とショットキー接触している。
【００４０】
次に、第４の構造例による光検出器について説明する。
この第４の構造例による光検出器は、フォトダイオードＰＤが図１２に示すようなヘテロ接合ダイオードであることを除いて、第１の構造例による光検出器と同様な構造を有する。図１２において、符号３１はｐ型ＡｌＧａＡｓ層、３２はｐ型ＧａＡｓ層、３３はｎ型ＡｌＧａＡｓ層、３４は絶縁膜、３４ａは開口、３５はｎ側の電極、３６はｐ側の電極を示す。ここで、電極３５はｎ型ＡｌＧａＡｓ層３３にオーミック接触しているとともに、電極３６はｐ型ＡｌＧａＡｓ層３１にオーミック接触している。
【００４１】
次に、第５の構造例による光検出器について説明する。上述の第１、第２、第３および第４の構造例による光検出器におけるフォトダイオードＰＤは縦型構造を有するのに対して、この第５の構造例による光検出器におけるフォトダイオードＰＤは横型構造を有する。
【００４２】
図１３に示すように、この第５の構造例による光検出器においては、フォトダイオードＰＤの部分における絶縁膜４が除去されており、それにより露出されたｐ+ 型半導体層３上に一対の電極４１および４２が互いに対向して設けられている。そして、これらの電極４１および４２とｐ+ 型半導体層３とにより横型構造のＭＳＭダイオードから成るフォトダイオードＰＤが構成されている。ここで、電極４１には正電圧ＶPDが印加され、電極４２は接地される。この第５の構造例による光検出器のその他の構成は、第１の構造例による光検出器と同様であるので、説明を省略する。ただし、この場合、第１の構造例による光検出器におけるｎ側の電極６は不要である。
【００４３】
この第５の構造例による光検出器を製造するには、例えば、図３に示すようにｐ+ 型半導体層３までエピタキシャル成長させ、さらにこのｐ+ 型半導体層３の全面に絶縁膜４を形成した後、この絶縁膜４のうちフォトダイオードＰＤの形成部の部分を除去する。そして、第１の構造例による光検出器の製造方法において述べたと同様な方法により絶縁膜４上に単一電子トランジスタＳＥＴを形成するとともに、ｐ+ 型半導体層３上に電極４１および４２を形成する。
【００４４】
なお、図１０に示すようにｎ+ 型半導体基板１１上にｉ型半導体層１２およびｐ+ 型半導体層１３を順次積層し、このｐ+ 型半導体層１３上に電極４１および４２を設けることによりｐｉｎダイオードから成るフォトダイオードＰＤを構成してもよい。また、図１１に示すｉ型半導体基板２１上に電極４１および４２を設けることによりＭＳＭダイオードから成るフォトダイオードＰＤを構成してもよい。さらには、ｎ型半導体層上に電極４１および４２を設けることによりＭＳＭダイオードから成るフォトダイオードＰＤを構成してもよい。
【００４５】
次に、第６の構造例による光検出器について説明する。この第６の構造例による光検出器においては、単一電子トランジスタＳＥＴが２次元電子ガス／空乏層接合により構成されたものであり、フォトダイオードＰＤがＭＳＭダイオードである。
【００４６】
図１４はこの第６の構造例による光検出器の平面図である。また、図１５はこの光検出器における単一電子トランジスタＳＥＴの部分の断面図、図１６はこの光検出器におけるフォトダイオードＰＤの部分の断面図を示す。
【００４７】
図１４、図１５および図１６に示すように、この第６の構造例による光検出器においては、単一電子トランジスタＳＥＴ部は、例えば半絶縁性ＧａＡｓ基板のような半絶縁性半導体基板５１上に電子供給層としての例えばｎ型ＡｌＧａＡｓ層のようなｎ型半導体層５２が積層されたヘテロ接合構造を有する。このｎ型半導体層５２と半絶縁性半導体基板５１とのヘテロ接合界面の近傍における半絶縁性半導体基板５１中には二次元電子ガス５３が形成される。そして、このｎ型半導体層５２上にゲート電極Ｇ1 、Ｇ2 、Ｇ3 、ソース電極Ｓおよびドレイン電極Ｄが設けられている。ゲート電極Ｇ1 、Ｇ2 およびＧ3 は、二次元電子ガス５３と空乏層との接合を、図１４において一点鎖線で示すような平面形状に形成するためのショットキー電極である。ここで、この一点鎖線で囲まれた部分が二次元電子ガス５３が形成されている部分に対応し、それらの外側の部分が空乏層に対応する。ソース電極Ｓ側に形成された二次元電子ガス／空乏層接合およびドレイン電極Ｄ側に形成された二次元電子ガス／空乏層接合がそれぞれ図１における微小トンネル接合Ｊ1 およびＪ2 に対応する。
【００４８】
この場合、ゲート電極Ｇ1 とゲート電極Ｇ2 とが最も近接した部分におけるそれらの間の間隔およびゲート電極Ｇ1 とゲート電極Ｇ3 とが最も近接した部分におけるそれらの間の間隔は、好適には、いずれも例えば数１００ｎｍ以下に選ばれる。ショットキー電極としてのこれらのゲート電極Ｇ1 、Ｇ2 およびＧ3 は、例えばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成される。また、ソース電極Ｓおよびドレイン電極Ｄは、二次元電子ガス５３とオーミック接触するオーミック電極である。オーミック電極としてのこれらのソース電極Ｓおよびドレイン電極Ｄは、例えばＡｕ／Ｇｅ／Ｎｉ、Ｔｉ／Ｐｔ／Ａｕなどにより形成される。
【００４９】
一方、この第６の構造例による光検出器におけるフォトダイオードＰＤ部においては、半絶縁性半導体基板５１の両主面にそれぞれ電極５４および５５が設けられており、これによってＭＳＭダイオードから成るフォトダイオードＰＤが構成されている。これらの電極５４および５５はショットキー電極である。ショットキー電極としてのこれらの電極５４および５５は、例えばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成される。
【００５０】
この第６の構造例による光検出器においては、ＭＳＭダイオードから成るフォトダイオードＰＤに光が当たることにより生じる電極５４の電位変化は、ゲート電極Ｇ1 、Ｇ2 およびＧ3 により囲まれた部分に対応する部分の二次元電子ガス５３の電位を変化させる。そして、この電位変化が単一電子トランジスタＳＥＴにより増幅され、出力電圧Ｖout が得られる。
【００５１】
次に、この第６の構造例による光検出器の製造方法について説明する。
まず、半絶縁性半導体基板５１上にＭＢＥ法、ＭＯＣＶＤ法、ＭＯＭＢＥ法、ＬＰＥ法などによりｎ型半導体層５２をエピタキシャル成長させる。
【００５２】
次に、図１７に示すように、フォトダイオードＰＤの形成部の表面を、レジスト、ＳｉＯ2 、ＳｉＮなどから成るマスク５６で覆った後、このマスク５６を用いてウエットエッチング法またはドライエッチング法により、半絶縁性半導体基板５１に達するまでエッチングを行う。これによって、フォトダイオードＰＤの形成部以外の部分のｎ型半導体層５２が除去される。この後、マスク５６を除去する。
【００５３】
次に、ソース電極Ｓおよびドレイン電極Ｄの形成部にこれらに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｕ／Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕなどから成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、ソース電極Ｓおよびドレイン電極Ｄが形成される。この後、アニールによるアロイ処理を行うことにより、これらのソース電極Ｓおよびドレイン電極Ｄを二次元電子ガス５３とオーミック接触させる。
【００５４】
次に、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 および電極５４の形成部にこれらに対応する形状の開口を有するレジストパターン（図示せず）をリソグラフィー法により形成した後、Ａｕ、Ａｌ、Ｉｎ、Ｐｔなどから成る金属薄膜を例えば真空蒸着法により全面に形成する。この後、このレジストパターンをその上に形成された金属薄膜とともに除去する。これによって、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 および電極５４が形成される。
【００５５】
この後、半絶縁性半導体基板５１の裏面に例えば真空蒸着法により金属薄膜を形成して電極５５を形成する。
以上により、目的とする光検出器が製造される。
【００５６】
以上、この発明の一実施例について具体的に説明したが、この発明は、上述の実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５７】
例えば、上述の第１の構造例による光検出器においては、フォトダイオードＰＤとして図３に示すような構造のものを用いているが、このフォトダイオードＰＤとして図１９に示すような構造のものを用いてもよい。また、第２の構造例による光検出器においては、フォトダイオードＰＤとして図１０に示すような構造のものを用いているが、このフォトダイオードＰＤとして図２０に示すような構造のものを用いてもよい。また、第３の構造例による光検出器においては、フォトダイオードＰＤとして図１１に示すような構造のものを用いているが、このフォトダイオードＰＤとして図２１に示すような構造のものを用いてもよい。さらに、第４の構造例による光検出器においては、フォトダイオードＰＤとして図１２に示すような構造のものを用いているが、このフォトダイオードＰＤとして図２２に示すような構造のものを用いてもよい。
【００５８】
【発明の効果】
以上説明したように、この発明による光検出器によれば、光検出の高速化、低雑音化、低消費電力化および高感度化を図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例による光検出器を示す回路図である。
【図２】この発明の一実施例による光検出器の第１の構造例を示す平面図である。
【図３】この発明の一実施例による光検出器の第１の構造例におけるフォトダイオード部の断面図である。
【図４】この発明の一実施例による光検出器の第１の構造例における単一電子トランジスタ部の拡大断面図である。
【図５】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための断面図である。
【図６】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図７】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図８】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図９】この発明の一実施例による光検出器の第１の構造例の製造方法を説明するための平面図である。
【図１０】この発明の一実施例による光検出器の第２の構造例を説明するための断面図である。
【図１１】この発明の一実施例による光検出器の第３の構造例を説明するための断面図である。
【図１２】この発明の一実施例による光検出器の第４の構造例を説明するための断面図である。
【図１３】この発明の一実施例による光検出器の第５の構造例を説明するための平面図である。
【図１４】この発明の一実施例による光検出器の第６の構造例を説明するための平面図である。
【図１５】この発明の一実施例による光検出器の第６の構造例における単一電子トランジスタ部の断面図である。
【図１６】この発明の一実施例による光検出器の第６の構造例におけるフォトダイオード部の断面図である。
【図１７】この発明の一実施例による光検出器の第６の構造例の製造方法を説明するための斜視図である。
【図１８】従来の光検出器を示す回路図である。
【図１９】従来の光検出器の第１の例によるフォトダイオード部の断面図である。
【図２０】従来の光検出器の第２の例によるフォトダイオード部の断面図である。
【図２１】従来の光検出器の第３の例によるフォトダイオード部の断面図である。
【図２２】従来の光検出器の第４の例によるフォトダイオード部の断面図である。
【符号の説明】
ＰＤ フォトダイオード
ＳＥＴ 単一電子トランジスタ
Ｊ1 、Ｊ2 微小トンネル接合
Ｓ ソース電極
Ｄ ドレイン電極
Ｇ、Ｇ1 、Ｇ2 、Ｇ3 ゲート電極
Claims (2)
- フォトダイオードと、二次元電子ガスと空乏層との接合からなる微小トンネル接合により構成された単一電子トランジスタとを有し、上記単一電子トランジスタを用いて上記フォトダイオードの出力を増幅するように構成され、上記フォトダイオードのアノードは負荷抵抗を介して接地されているとともに、上記フォトダイオードのカソードは第１の正極電源に接続され、上記単一電子トランジスタのドレインは接地されているとともに、上記単一電子トランジスタのソースは出力抵抗を介して第２の正極電源に接続され、上記フォトダイオードの上記アノードと上記単一電子トランジスタのゲートとは容量または抵抗を介して結合された光検出器であって、
上記単一電子トランジスタにおいては、半絶縁性半導体基板上に電子供給層としてｎ型半導体層が積層されたヘテロ接合構造を有し、上記ｎ型半導体層と上記半絶縁性半導体基板とのヘテロ接合界面の近傍における上記半絶縁性半導体基板中に二次元電子ガスが形成され、上記ｎ型半導体層上に第１のゲート電極、第２のゲート電極、第３のゲート電極、ソース電極およびドレイン電極が設けられ、上記第１のゲート電極、上記第２のゲート電極および上記第３のゲート電極はショットキー電極であって上記ソース電極および上記ドレイン電極の近傍に二次元電子ガスと空乏層との接合を形成し、上記ソース電極側に形成された上記二次元電子ガスと上記空乏層との接合が第１の微小トンネル接合を構成し、上記ドレイン電極側に形成された上記二次元電子ガスと上記空乏層との接合が第２の微小トンネル接合を構成し、上記フォトダイオードは上記半絶縁性半導体基板の両主面にそれぞれショットキー電極が設けられた金属／半導体／金属ダイオードであることを特徴とする光検出器。 - 上記半絶縁性半導体基板は半絶縁性ＧａＡｓ基板であり、上記ｎ型半導体層はｎ型ＡｌＧａＡｓ層であることを特徴とする請求項１記載の光検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20422494A JP3721586B2 (ja) | 1994-08-05 | 1994-08-05 | 光検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20422494A JP3721586B2 (ja) | 1994-08-05 | 1994-08-05 | 光検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851232A JPH0851232A (ja) | 1996-02-20 |
| JP3721586B2 true JP3721586B2 (ja) | 2005-11-30 |
Family
ID=16486898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20422494A Expired - Fee Related JP3721586B2 (ja) | 1994-08-05 | 1994-08-05 | 光検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721586B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4029420B2 (ja) | 1999-07-15 | 2008-01-09 | 独立行政法人科学技術振興機構 | ミリ波・遠赤外光検出器 |
| KR100821474B1 (ko) * | 2006-12-20 | 2008-04-11 | 동부일렉트로닉스 주식회사 | 포토 다이오드 저항 측정 방법 및 포토 다이오드 저항 측정장치의 제조 방법 |
| JP5066687B2 (ja) * | 2008-09-08 | 2012-11-07 | 日本電信電話株式会社 | 微小伝導領域のインピーダンス測定回路、ならびに微小伝導領域のインピーダンス測定方法 |
| US8417070B2 (en) * | 2009-09-30 | 2013-04-09 | Intel Corporation | Waveguide coupled surface plasmon polarition photo detector |
| GB2579418A (en) * | 2018-11-30 | 2020-06-24 | Sumitomo Chemical Co | Organic photodetector |
-
1994
- 1994-08-05 JP JP20422494A patent/JP3721586B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0851232A (ja) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8076740B2 (en) | Photo detector with a quantum dot layer | |
| US8299497B1 (en) | Near-infrared photodetector with reduced dark current | |
| Sridhara et al. | Performance enhancement of GaInP/GaAs heterojunction bipolar phototransistors using DC base bias | |
| JP3721586B2 (ja) | 光検出器 | |
| US8143648B1 (en) | Unipolar tunneling photodetector | |
| JPS61129883A (ja) | 光検出装置 | |
| JP3108528B2 (ja) | 光位置検出半導体装置 | |
| JP3716401B2 (ja) | 量子井戸型光センサ | |
| CN109494277B (zh) | 一种长波红外探测器及其制作方法 | |
| JP3178072B2 (ja) | 受光素子 | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JPH05343731A (ja) | 受光素子 | |
| JPH08321632A (ja) | 半導体受光素子 | |
| JP5218370B2 (ja) | 電流増幅回路及び光検出デバイス | |
| JP3036600B2 (ja) | Ｊ―ｆｅｔ型トランジスタ装置 | |
| JPH07122774A (ja) | 光検出器 | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP6563835B2 (ja) | 受光素子 | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH0358191B2 (ja) | ||
| JPS59181084A (ja) | 半導体レ−ザ装置 | |
| JP2854634B2 (ja) | 受光装置 | |
| JPH0521832A (ja) | 半導体受光素子 | |
| JPH01236670A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| LAPS | Cancellation because of no payment of annual fees |