JPH0851232A - 光検出器 - Google Patents
光検出器Info
- Publication number
- JPH0851232A JPH0851232A JP6204224A JP20422494A JPH0851232A JP H0851232 A JPH0851232 A JP H0851232A JP 6204224 A JP6204224 A JP 6204224A JP 20422494 A JP20422494 A JP 20422494A JP H0851232 A JPH0851232 A JP H0851232A
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- photodetector
- electrode
- photodetector according
- electron transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【目的】 光検出の高速化、低雑音化、低消費電力化お
よび高感度化が可能な光検出器を実現する。 【構成】 フォトダイオードＰＤと微小トンネル接合に
より構成された単一電子トランジスタＳＥＴとにより光
検出器を構成し、フォトダイオードＰＤの出力を単一電
子トランジスタＳＥＴを用いて増幅する。
よび高感度化が可能な光検出器を実現する。 【構成】 フォトダイオードＰＤと微小トンネル接合に
より構成された単一電子トランジスタＳＥＴとにより光
検出器を構成し、フォトダイオードＰＤの出力を単一電
子トランジスタＳＥＴを用いて増幅する。
Description
【０００１】
【産業上の利用分野】この発明は、光検出器に関し、例
えば、高速光検出を行うのに用いて好適なものである。
えば、高速光検出を行うのに用いて好適なものである。
【０００２】
【従来の技術】従来、フォトダイオードを用いた光検出
器として、図１８に示すようなものがある。図１８に示
すように、この光検出器は、フォトダイオードＰＤ´
と、このフォトダイオードＰＤ´の出力を増幅するため
の通常のトランジスタＴ´（この例ではバイポーラトラ
ンジスタ）とにより構成されている。ここで、フォトダ
イオードＰＤ´のアノードは負荷抵抗ＲL ´を介して接
地されており、そのカソードはフォトダイオードＰＤ´
を逆バイアスするための正電圧ＶPDを供給する正極電源
に接続されている。また、トランジスタＴ´のエミッタ
は接地されており、そのコレクタは出力抵抗ＲO ´を介
して正電圧ＶCCを供給する正極電源に接続されている。
そして、フォトダイオードＰＤ´のアノードとトランジ
スタＴ´のベースとが互いに接続されている。この光検
出器においては、トランジスタＴ´のコレクタから出力
電圧Ｖout が得られる。
器として、図１８に示すようなものがある。図１８に示
すように、この光検出器は、フォトダイオードＰＤ´
と、このフォトダイオードＰＤ´の出力を増幅するため
の通常のトランジスタＴ´（この例ではバイポーラトラ
ンジスタ）とにより構成されている。ここで、フォトダ
イオードＰＤ´のアノードは負荷抵抗ＲL ´を介して接
地されており、そのカソードはフォトダイオードＰＤ´
を逆バイアスするための正電圧ＶPDを供給する正極電源
に接続されている。また、トランジスタＴ´のエミッタ
は接地されており、そのコレクタは出力抵抗ＲO ´を介
して正電圧ＶCCを供給する正極電源に接続されている。
そして、フォトダイオードＰＤ´のアノードとトランジ
スタＴ´のベースとが互いに接続されている。この光検
出器においては、トランジスタＴ´のコレクタから出力
電圧Ｖout が得られる。
【０００３】上述のフォトダイオードＰＤ´としては、
ｐｎ接合ダイオード、ｐｉｎダイオード、金属／半導体
／金属（ＭＳＭ）ダイオード、ヘテロ接合ダイオードな
どが用いられる。これらのｐｎ接合ダイオード、ｐｉｎ
ダイオード、ＭＳＭダイオードおよびヘテロ接合ダイオ
ードの一例をそれぞれ図１９、図２０、図２１および図
２２に示す。
ｐｎ接合ダイオード、ｐｉｎダイオード、金属／半導体
／金属（ＭＳＭ）ダイオード、ヘテロ接合ダイオードな
どが用いられる。これらのｐｎ接合ダイオード、ｐｉｎ
ダイオード、ＭＳＭダイオードおよびヘテロ接合ダイオ
ードの一例をそれぞれ図１９、図２０、図２１および図
２２に示す。
【０００４】図１９に示すｐｎ接合ダイオードにおいて
は、ｎ+ 型半導体基板１０１上にｎ型半導体層１０２が
積層されており、このｎ型半導体層１０２中にｐ+ 型半
導体層１０３が選択的に設けられている。符号１０４は
ＳｉＯ2 膜を示す。このＳｉＯ2 膜１０４には、ｐ+ 型
半導体層１０３に対応する部分に開口１０４ａが設けら
れている。そして、この開口１０４ａの縁の近傍の部分
におけるｐ+ 型半導体層１０３にｐ側の電極１０５がオ
ーミック接触している。また、ｎ+ 型半導体基板１０１
の裏面にはｎ側の電極１０６がオーミック接触してい
る。
は、ｎ+ 型半導体基板１０１上にｎ型半導体層１０２が
積層されており、このｎ型半導体層１０２中にｐ+ 型半
導体層１０３が選択的に設けられている。符号１０４は
ＳｉＯ2 膜を示す。このＳｉＯ2 膜１０４には、ｐ+ 型
半導体層１０３に対応する部分に開口１０４ａが設けら
れている。そして、この開口１０４ａの縁の近傍の部分
におけるｐ+ 型半導体層１０３にｐ側の電極１０５がオ
ーミック接触している。また、ｎ+ 型半導体基板１０１
の裏面にはｎ側の電極１０６がオーミック接触してい
る。
【０００５】図２０に示すｐｉｎダイオードにおいて
は、ｎ+ 型半導体基板２０１上にｉ型半導体層２０２が
積層されており、このｉ型半導体層２０２中にｐ+ 型半
導体層２０３が選択的に設けられている。符号２０４は
ＳｉＯ2 膜を示す。このＳｉＯ2 膜２０４には、ｐ+ 型
半導体層２０３に対応する部分に開口２０４ａが設けら
れている。そして、この開口２０４ａの縁の近傍の部分
におけるｐ+ 型半導体層２０３にｐ側の電極２０５がオ
ーミック接触している。また、ｎ+ 型半導体基板２０１
の裏面にはｎ側の電極２０６がオーミック接触してい
る。
は、ｎ+ 型半導体基板２０１上にｉ型半導体層２０２が
積層されており、このｉ型半導体層２０２中にｐ+ 型半
導体層２０３が選択的に設けられている。符号２０４は
ＳｉＯ2 膜を示す。このＳｉＯ2 膜２０４には、ｐ+ 型
半導体層２０３に対応する部分に開口２０４ａが設けら
れている。そして、この開口２０４ａの縁の近傍の部分
におけるｐ+ 型半導体層２０３にｐ側の電極２０５がオ
ーミック接触している。また、ｎ+ 型半導体基板２０１
の裏面にはｎ側の電極２０６がオーミック接触してい
る。
【０００６】図２１に示すＭＳＭダイオードにおいて
は、ｉ型半導体基板３０１の両主面にそれぞれ電極３０
２および３０３がショットキー接触している。
は、ｉ型半導体基板３０１の両主面にそれぞれ電極３０
２および３０３がショットキー接触している。
【０００７】図２２に示すヘテロ接合ダイオードにおい
ては、ｐ型ＡｌＧａＡｓ層４０１とｐ型ＧａＡｓ層４０
２とｎ型ＡｌＧａＡｓ層４０３とが順次積層され、ｎ型
ＡｌＧａＡｓ層４０３およびｐ型ＡｌＧａＡｓ層４０１
にそれぞれｎ側の電極４０４およびｐ側の電極４０５が
オーミック接触している。
ては、ｐ型ＡｌＧａＡｓ層４０１とｐ型ＧａＡｓ層４０
２とｎ型ＡｌＧａＡｓ層４０３とが順次積層され、ｎ型
ＡｌＧａＡｓ層４０３およびｐ型ＡｌＧａＡｓ層４０１
にそれぞれｎ側の電極４０４およびｐ側の電極４０５が
オーミック接触している。
【０００８】
【発明が解決しようとする課題】上述の光検出器による
光検出の高速化を図るためには、そのフォトダイオード
ＰＤ´の電極間隔を短くする必要がある。すなわち、図
１９に示すｐｎ接合ダイオードにおいては電極１０５お
よび１０６間の間隔、図２０に示すｐｉｎダイオードに
おいては電極２０５および２０６間の間隔、図２１に示
すＭＳＭダイオードにおいては電極３０２および３０３
間の間隔および図２２に示すヘテロ接合ダイオードにお
いては電極４０４および４０５間の間隔を短くする必要
がある。しかし、このようにフォトダイオードＰＤ´の
電極間隔を短くすると、このフォトダイオードＰＤ´の
容量Ｃ´（図１８）が大きくなってしまう。
光検出の高速化を図るためには、そのフォトダイオード
ＰＤ´の電極間隔を短くする必要がある。すなわち、図
１９に示すｐｎ接合ダイオードにおいては電極１０５お
よび１０６間の間隔、図２０に示すｐｉｎダイオードに
おいては電極２０５および２０６間の間隔、図２１に示
すＭＳＭダイオードにおいては電極３０２および３０３
間の間隔および図２２に示すヘテロ接合ダイオードにお
いては電極４０４および４０５間の間隔を短くする必要
がある。しかし、このようにフォトダイオードＰＤ´の
電極間隔を短くすると、このフォトダイオードＰＤ´の
容量Ｃ´（図１８）が大きくなってしまう。
【０００９】ところで、図１８に示すように、上述の光
検出器においては、フォトダイオードＰＤ´に負荷抵抗
ＲL ´が直列に接続されているが、この光検出器の増幅
回路は従来用いられている通常のトランジスタＴ´によ
り構成されたものであることから、その雑音特性や閾値
特性の限界により、この負荷抵抗ＲL ´を極端に小さく
することはできない。このため、たとえフォトダイオー
ドＰＤ´の電極間隔を短くしても、有限のＣ´ＲL ´値
により光検出速度が律速されてしまう。また、この負荷
抵抗ＲL ´を小さくすることができない限り、出力電圧
Ｖout の熱揺らぎも小さくならず、雑音の低減を図るこ
とができない。
検出器においては、フォトダイオードＰＤ´に負荷抵抗
ＲL ´が直列に接続されているが、この光検出器の増幅
回路は従来用いられている通常のトランジスタＴ´によ
り構成されたものであることから、その雑音特性や閾値
特性の限界により、この負荷抵抗ＲL ´を極端に小さく
することはできない。このため、たとえフォトダイオー
ドＰＤ´の電極間隔を短くしても、有限のＣ´ＲL ´値
により光検出速度が律速されてしまう。また、この負荷
抵抗ＲL ´を小さくすることができない限り、出力電圧
Ｖout の熱揺らぎも小さくならず、雑音の低減を図るこ
とができない。
【００１０】したがって、この発明の目的は、光検出の
高速化を図ることができる光検出器を提供することにあ
る。この発明の他の目的は、光検出の低雑音化を図るこ
とができる光検出器を提供することにある。この発明の
他の目的は、光検出の低消費電力化を図ることができる
光検出器を提供することにある。この発明の他の目的
は、光検出の高感度化を図ることができる光検出器を提
供することにある。
高速化を図ることができる光検出器を提供することにあ
る。この発明の他の目的は、光検出の低雑音化を図るこ
とができる光検出器を提供することにある。この発明の
他の目的は、光検出の低消費電力化を図ることができる
光検出器を提供することにある。この発明の他の目的
は、光検出の高感度化を図ることができる光検出器を提
供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、この発明による光検出器は、フォトダイオード（Ｐ
Ｄ）と、微小トンネル接合（Ｊ1 、Ｊ2 ）により構成さ
れた単一電子トランジスタ（ＳＥＴ）とを有し、単一電
子トランジスタ（ＳＥＴ）を用いてフォトダイオード
（ＰＤ）の出力を増幅するように構成されていることを
特徴とするものである。
に、この発明による光検出器は、フォトダイオード（Ｐ
Ｄ）と、微小トンネル接合（Ｊ1 、Ｊ2 ）により構成さ
れた単一電子トランジスタ（ＳＥＴ）とを有し、単一電
子トランジスタ（ＳＥＴ）を用いてフォトダイオード
（ＰＤ）の出力を増幅するように構成されていることを
特徴とするものである。
【００１２】ここで、上記の微小トンネル接合により構
成された単一電子トランジスタについては、例えばIBM
J. RES. DEVELOP. VOL. 32 NO.1 JANUARY 1988 pp.144-
158において論じられている。
成された単一電子トランジスタについては、例えばIBM
J. RES. DEVELOP. VOL. 32 NO.1 JANUARY 1988 pp.144-
158において論じられている。
【００１３】この発明による光検出器の一実施形態にお
いては、フォトダイオード（ＰＤ）のアノードは負荷抵
抗（ＲL ）を介して接地されているとともに、フォトダ
イオード（ＰＤ）のカソードは第１の正極電源（ＶPD）
に接続され、単一電子トランジスタ（ＳＥＴ）のドレイ
ンは接地されているとともに、単一電子トランジスタ
（ＳＥＴ）のソースは出力抵抗（Ｒout ）を介して第２
の正極電源（ＶCC）に接続され、フォトダイオード（Ｐ
Ｄ）のアノードと単一電子トランジスタ（ＳＥＴ）のゲ
ートとは容量（Ｃg ）または抵抗を介して結合される。
いては、フォトダイオード（ＰＤ）のアノードは負荷抵
抗（ＲL ）を介して接地されているとともに、フォトダ
イオード（ＰＤ）のカソードは第１の正極電源（ＶPD）
に接続され、単一電子トランジスタ（ＳＥＴ）のドレイ
ンは接地されているとともに、単一電子トランジスタ
（ＳＥＴ）のソースは出力抵抗（Ｒout ）を介して第２
の正極電源（ＶCC）に接続され、フォトダイオード（Ｐ
Ｄ）のアノードと単一電子トランジスタ（ＳＥＴ）のゲ
ートとは容量（Ｃg ）または抵抗を介して結合される。
【００１４】この発明による光検出器において、単一電
子トランジスタの微小トンネル接合は、例えば、金属と
絶縁体との接合または二次元電子ガスと空乏層との接合
である。また、フォトダイオードは、例えば、ｐｎ接合
ダイオード、ｐｉｎダイオード、金属／半導体／金属ダ
イオード、ヘテロ接合ダイオードなどである。
子トランジスタの微小トンネル接合は、例えば、金属と
絶縁体との接合または二次元電子ガスと空乏層との接合
である。また、フォトダイオードは、例えば、ｐｎ接合
ダイオード、ｐｉｎダイオード、金属／半導体／金属ダ
イオード、ヘテロ接合ダイオードなどである。
【００１５】
【作用】上述のように構成されたこの発明による光検出
器によれば、単一電子トランジスタは微小なゲート電圧
変化を測定することができるため、フォトダイオードと
直列に接続される出力用の負荷抵抗の値を小さくするこ
とができ、これによって光検出の高感度化および高速化
を図ることができる。また、単一電子トランジスタ側で
は帯電効果により熱雑音が抑制されるため、増幅回路側
で発生する雑音を低減することができる。さらに、単一
電子トランジスタはその基本動作において一個の電子の
トンネル効果しか用いないので、極めて低消費電力であ
る。
器によれば、単一電子トランジスタは微小なゲート電圧
変化を測定することができるため、フォトダイオードと
直列に接続される出力用の負荷抵抗の値を小さくするこ
とができ、これによって光検出の高感度化および高速化
を図ることができる。また、単一電子トランジスタ側で
は帯電効果により熱雑音が抑制されるため、増幅回路側
で発生する雑音を低減することができる。さらに、単一
電子トランジスタはその基本動作において一個の電子の
トンネル効果しか用いないので、極めて低消費電力であ
る。
【００１６】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１はこの発明の一実施例による光
検出器を示す回路図である。
しながら説明する。図１はこの発明の一実施例による光
検出器を示す回路図である。
【００１７】図１に示すように、この実施例による光検
出器は、フォトダイオードＰＤと、このフォトダイオー
ドＰＤの出力を増幅するための単一電子トランジスタＳ
ＥＴとにより構成されている。このフォトダイオードＰ
Ｄの容量をＣで示す。単一電子トランジスタＳＥＴは、
ドレイン側の微小トンネル接合Ｊ1 とソース側の微小ト
ンネル接合Ｊ2 とにより構成されている。これらの微小
トンネル接合Ｊ1 およびＪ2 の容量をそれぞれＣ1 およ
びＣ2 とする。
出器は、フォトダイオードＰＤと、このフォトダイオー
ドＰＤの出力を増幅するための単一電子トランジスタＳ
ＥＴとにより構成されている。このフォトダイオードＰ
Ｄの容量をＣで示す。単一電子トランジスタＳＥＴは、
ドレイン側の微小トンネル接合Ｊ1 とソース側の微小ト
ンネル接合Ｊ2 とにより構成されている。これらの微小
トンネル接合Ｊ1 およびＪ2 の容量をそれぞれＣ1 およ
びＣ2 とする。
【００１８】フォトダイオードＰＤのアノードは負荷抵
抗ＲL を介して接地されており、そのカソードはフォト
ダイオードＰＤを逆バイアスするための正電圧ＶPDを供
給する正極電源に接続されている。一方、単一電子トラ
ンジスタＳＥＴのソースは接地されており、そのドレイ
ンは出力抵抗Ｒout を介して正電圧ＶCCを供給する正極
電源に接続されている。そして、フォトダイオードＰＤ
のアノードと単一電子トランジスタＳＥＴのゲートとが
容量Ｃg を介して互いに接続されている。
抗ＲL を介して接地されており、そのカソードはフォト
ダイオードＰＤを逆バイアスするための正電圧ＶPDを供
給する正極電源に接続されている。一方、単一電子トラ
ンジスタＳＥＴのソースは接地されており、そのドレイ
ンは出力抵抗Ｒout を介して正電圧ＶCCを供給する正極
電源に接続されている。そして、フォトダイオードＰＤ
のアノードと単一電子トランジスタＳＥＴのゲートとが
容量Ｃg を介して互いに接続されている。
【００１９】上述のように構成されたこの実施例による
光検出器においては、フォトダイオードＰＤに光が当た
って受光電流が流れたときに負荷抵抗ＲL の両端に発生
する電圧により容量Ｃg が充電され、この容量Ｃg を介
して単一電子トランジスタＳＥＴのゲートにゲート電圧
Ｖg が印加される。そして、この容量Ｃg に蓄積された
電荷量の変化ΔＱ＝Ｃg ΔＶg を測定することによりゲ
ート電圧Ｖg の変化ΔＶg を測定する。
光検出器においては、フォトダイオードＰＤに光が当た
って受光電流が流れたときに負荷抵抗ＲL の両端に発生
する電圧により容量Ｃg が充電され、この容量Ｃg を介
して単一電子トランジスタＳＥＴのゲートにゲート電圧
Ｖg が印加される。そして、この容量Ｃg に蓄積された
電荷量の変化ΔＱ＝Ｃg ΔＶg を測定することによりゲ
ート電圧Ｖg の変化ΔＶg を測定する。
【００２０】ここで、フォトダイオードＰＤの出力を増
幅するために用いられている単一電子トランジスタＳＥ
Ｔは、従来のトランジスタの１００万倍もの感度で容量
Ｃgに蓄積された電荷量の変化ΔＱ＝Ｃg ΔＶg を測定
することができることが実験的に確かめられている。す
なわち、単一電子トランジスタＳＥＴは微小なゲート電
圧Ｖg の変化ΔＶg を測定することができるため、負荷
抵抗ＲL の値を小さくすることができる。これによっ
て、光検出器の高感度化および高速化を図ることができ
る。また、単一電子トランジスタＳＥＴ側では帯電効果
により熱雑音が抑制されるので、増幅回路側で発生する
雑音を抑制することができる。さらに、単一電子トラン
ジスタＳＥＴはその基本動作において一個の電子のトン
ネル効果しか用いないので、極めて低消費電力である。
幅するために用いられている単一電子トランジスタＳＥ
Ｔは、従来のトランジスタの１００万倍もの感度で容量
Ｃgに蓄積された電荷量の変化ΔＱ＝Ｃg ΔＶg を測定
することができることが実験的に確かめられている。す
なわち、単一電子トランジスタＳＥＴは微小なゲート電
圧Ｖg の変化ΔＶg を測定することができるため、負荷
抵抗ＲL の値を小さくすることができる。これによっ
て、光検出器の高感度化および高速化を図ることができ
る。また、単一電子トランジスタＳＥＴ側では帯電効果
により熱雑音が抑制されるので、増幅回路側で発生する
雑音を抑制することができる。さらに、単一電子トラン
ジスタＳＥＴはその基本動作において一個の電子のトン
ネル効果しか用いないので、極めて低消費電力である。
【００２１】この実施例においては、上述のようにフォ
トダイオードＰＤと単一電子トランジスタＳＥＴとは容
量結合されている。このときの電圧利得はＣg ／Ｃ1 で
与えられるため、微小トンネル接合Ｊ1 の容量Ｃ1 を十
分に小さくしておくことにより、この光検出器の次段に
接続される素子を駆動するのに十分な大きさの出力電圧
Ｖout を得ることができる。
トダイオードＰＤと単一電子トランジスタＳＥＴとは容
量結合されている。このときの電圧利得はＣg ／Ｃ1 で
与えられるため、微小トンネル接合Ｊ1 の容量Ｃ1 を十
分に小さくしておくことにより、この光検出器の次段に
接続される素子を駆動するのに十分な大きさの出力電圧
Ｖout を得ることができる。
【００２２】以上のように、この実施例による光検出器
によれば、単一電子トランジスタＳＥＴによりフォトダ
イオードＰＤの出力を増幅するように構成されているの
で、従来の通常のトランジスタによりフォトダイオード
の出力を増幅する上述の従来の光検出器に比べて、光検
出の高速化、高感度化、低雑音化および低消費電力化を
図ることができる。
によれば、単一電子トランジスタＳＥＴによりフォトダ
イオードＰＤの出力を増幅するように構成されているの
で、従来の通常のトランジスタによりフォトダイオード
の出力を増幅する上述の従来の光検出器に比べて、光検
出の高速化、高感度化、低雑音化および低消費電力化を
図ることができる。
【００２３】なお、この実施例においては、フォトダイ
オードＰＤのアノードと単一電子トランジスタＳＥＴの
ゲートとを容量結合しているが、フォトダイオードＰＤ
のアノードと単一電子トランジスタＳＥＴのゲートとを
抵抗結合してもよい。この場合には、Ｖg ＝ｅ／２（Ｃ
1 ＋Ｃ2 ）（ただし、ｅは電気素量）のときに、理想的
には無限大の電圧利得が得られる。
オードＰＤのアノードと単一電子トランジスタＳＥＴの
ゲートとを容量結合しているが、フォトダイオードＰＤ
のアノードと単一電子トランジスタＳＥＴのゲートとを
抵抗結合してもよい。この場合には、Ｖg ＝ｅ／２（Ｃ
1 ＋Ｃ2 ）（ただし、ｅは電気素量）のときに、理想的
には無限大の電圧利得が得られる。
【００２４】次に、この実施例による光検出器の具体的
な構造例について説明する。まず、単一電子トランジス
タＳＥＴが金属／絶縁体接合により構成されたものであ
り、フォトダイオードＰＤがｐｎ接合ダイオードである
第１の構造例について説明する。
な構造例について説明する。まず、単一電子トランジス
タＳＥＴが金属／絶縁体接合により構成されたものであ
り、フォトダイオードＰＤがｐｎ接合ダイオードである
第１の構造例について説明する。
【００２５】図２はこの第１の構造例による光検出器の
平面図である。また、図３はこの光検出器におけるフォ
トダイオードＰＤの部分の断面図、図４はこの光検出器
における単一電子トランジスタＳＥＴの部分の拡大断面
図である。
平面図である。また、図３はこの光検出器におけるフォ
トダイオードＰＤの部分の断面図、図４はこの光検出器
における単一電子トランジスタＳＥＴの部分の拡大断面
図である。
【００２６】図２、図３および図４に示すように、この
第１の構造例による光検出器においては、ｎ+ 型半導体
基板１上にｎ型半導体層２およびｐ+ 型半導体層３が順
次積層されている。ｐ+ 型半導体層３上には、例えばＳ
ｉＯ2 膜、ＳｉＮ膜、ポリイミド膜のような絶縁膜４が
設けられている。
第１の構造例による光検出器においては、ｎ+ 型半導体
基板１上にｎ型半導体層２およびｐ+ 型半導体層３が順
次積層されている。ｐ+ 型半導体層３上には、例えばＳ
ｉＯ2 膜、ＳｉＮ膜、ポリイミド膜のような絶縁膜４が
設けられている。
【００２７】フォトダイオードＰＤの部分における絶縁
膜４には、開口４ａが設けられている。そして、この開
口４ａの全体を覆うｐ側の電極５がｐ+ 型半導体層３と
オーミック接触している。この電極５は、例えばＡｌ、
Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る。また、こ
の場合、光はこの電極５を透過してフォトダイオードＰ
Ｄにより受光されるので、この電極５の厚さはこの電極
５が光に対して透明となるように十分に小さく選ばれ、
具体的には数１０ｎｍ以下に選ばれる。また、ｎ+ 型半
導体基板１の裏面にはｎ側の電極６がオーミック接触し
ている。
膜４には、開口４ａが設けられている。そして、この開
口４ａの全体を覆うｐ側の電極５がｐ+ 型半導体層３と
オーミック接触している。この電極５は、例えばＡｌ、
Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から成る。また、こ
の場合、光はこの電極５を透過してフォトダイオードＰ
Ｄにより受光されるので、この電極５の厚さはこの電極
５が光に対して透明となるように十分に小さく選ばれ、
具体的には数１０ｎｍ以下に選ばれる。また、ｎ+ 型半
導体基板１の裏面にはｎ側の電極６がオーミック接触し
ている。
【００２８】一方、単一電子トランジスタＳＥＴの部分
においては、絶縁膜４上にソース電極Ｓおよびドレイン
電極Ｄが互いに対向して設けられている。そして、これ
らのソース電極Ｓおよびドレイン電極Ｄのそれぞれの一
端部と部分的に重なるようにゲート電極Ｇが形成されて
いる。ここで、少なくともこのゲート電極Ｇが重なった
部分のソース電極Ｓおよびドレイン電極Ｄの表面には例
えば膜厚が０．数ｎｍ〜数ｎｍの絶縁膜７が形成されて
おり、したがってゲート電極Ｇはこの絶縁膜７を介して
ソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部
と部分的に重なっている。この重なり部の大きさは、典
型的には、数１００ｎｍ×数１００ｎｍ以下である。こ
の場合、ゲート電極Ｇとソース電極Ｓとが絶縁膜７を介
して重なった部分およびゲート電極Ｇとドレイン電極Ｄ
とが絶縁膜７を介して重なった部分がそれぞれ図１にお
ける微小トンネル接合Ｊ1 およびＪ2 に対応する。これ
らのゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄ
は、例えばＡｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属か
ら成る。
においては、絶縁膜４上にソース電極Ｓおよびドレイン
電極Ｄが互いに対向して設けられている。そして、これ
らのソース電極Ｓおよびドレイン電極Ｄのそれぞれの一
端部と部分的に重なるようにゲート電極Ｇが形成されて
いる。ここで、少なくともこのゲート電極Ｇが重なった
部分のソース電極Ｓおよびドレイン電極Ｄの表面には例
えば膜厚が０．数ｎｍ〜数ｎｍの絶縁膜７が形成されて
おり、したがってゲート電極Ｇはこの絶縁膜７を介して
ソース電極Ｓおよびドレイン電極Ｄのそれぞれの一端部
と部分的に重なっている。この重なり部の大きさは、典
型的には、数１００ｎｍ×数１００ｎｍ以下である。こ
の場合、ゲート電極Ｇとソース電極Ｓとが絶縁膜７を介
して重なった部分およびゲート電極Ｇとドレイン電極Ｄ
とが絶縁膜７を介して重なった部分がそれぞれ図１にお
ける微小トンネル接合Ｊ1 およびＪ2 に対応する。これ
らのゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄ
は、例えばＡｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属か
ら成る。
【００２９】図示は省略するが、必要に応じて、フォト
ダイオードＰＤおよび単一電子トランジスタＳＥＴを覆
うように全面にパッシベーション膜が設けられる。
ダイオードＰＤおよび単一電子トランジスタＳＥＴを覆
うように全面にパッシベーション膜が設けられる。
【００３０】この場合、フォトダイオードＰＤの電極５
の一端部は、単一電子トランジスタＳＥＴのゲート電極
Ｇと近接している。そして、パッシベーション膜が設け
られない場合には、電極５の一端部とゲート電極Ｇとの
間に空気層がはさまれた構造のキャパシタが形成され、
それによってこの電極５とゲート電極Ｇとが容量結合さ
れる。また、パッシベーション膜が設けられる場合に
は、電極５の一端部とゲート電極Ｇとの間にこのパッシ
ベーション膜がはさまれた構造のキャパシタが形成さ
れ、それによってこの電極５とゲート電極Ｇとが容量結
合される。
の一端部は、単一電子トランジスタＳＥＴのゲート電極
Ｇと近接している。そして、パッシベーション膜が設け
られない場合には、電極５の一端部とゲート電極Ｇとの
間に空気層がはさまれた構造のキャパシタが形成され、
それによってこの電極５とゲート電極Ｇとが容量結合さ
れる。また、パッシベーション膜が設けられる場合に
は、電極５の一端部とゲート電極Ｇとの間にこのパッシ
ベーション膜がはさまれた構造のキャパシタが形成さ
れ、それによってこの電極５とゲート電極Ｇとが容量結
合される。
【００３１】次に、この第１の構造例による光検出器の
製造方法について説明する。まず、図５に示すように、
ｎ+ 型半導体基板１上にｎ型半導体層２およびｐ+型半
導体層３を順次エピタキシャル成長させてｐｎ接合ダイ
オード構造を形成する。このエピタキシャル成長には、
例えば分子線エピタキシー（ＭＢＥ）法、有機金属化学
気相成長（ＭＯＣＶＤ）法、有機金属分子線エピタキシ
ー（ＭＯＭＢＥ）法、液相エピタキシー（ＬＰＥ）法な
どが用いられる。
製造方法について説明する。まず、図５に示すように、
ｎ+ 型半導体基板１上にｎ型半導体層２およびｐ+型半
導体層３を順次エピタキシャル成長させてｐｎ接合ダイ
オード構造を形成する。このエピタキシャル成長には、
例えば分子線エピタキシー（ＭＢＥ）法、有機金属化学
気相成長（ＭＯＣＶＤ）法、有機金属分子線エピタキシ
ー（ＭＯＭＢＥ）法、液相エピタキシー（ＬＰＥ）法な
どが用いられる。
【００３２】次に、図６に示すように、例えば化学気相
成長（ＣＶＤ）法により全面に絶縁膜４を形成した後、
この絶縁膜４を例えばリソグラフィーおよびエッチング
によりパターニングしてフォトダイオードＰＤの受光部
に対応する部分に開口４ａを形成する。このリソグラフ
ィーには、例えばフォトリソグラフィー法、電子線リソ
グラフィー法、Ｘ線リソグラフィー法などが用いられ
る。また、エッチングには、ウエットエッチングまたは
ドライエッチングが用いられる。
成長（ＣＶＤ）法により全面に絶縁膜４を形成した後、
この絶縁膜４を例えばリソグラフィーおよびエッチング
によりパターニングしてフォトダイオードＰＤの受光部
に対応する部分に開口４ａを形成する。このリソグラフ
ィーには、例えばフォトリソグラフィー法、電子線リソ
グラフィー法、Ｘ線リソグラフィー法などが用いられ
る。また、エッチングには、ウエットエッチングまたは
ドライエッチングが用いられる。
【００３３】次に、電極５の形成部にこれに対応する形
状の開口を有するレジストパターン（図示せず）をリソ
グラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａ
ｕ、Ｐｔなどの金属から成る極めて薄い（数１０ｎｍ以
下）金属薄膜を例えば真空蒸着法により全面に形成す
る。この後、このレジストパターンをその上に形成され
た金属薄膜とともに除去する。これによって、図７に示
すように、開口４ａを覆う電極５が形成される。
状の開口を有するレジストパターン（図示せず）をリソ
グラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎｂ、Ａ
ｕ、Ｐｔなどの金属から成る極めて薄い（数１０ｎｍ以
下）金属薄膜を例えば真空蒸着法により全面に形成す
る。この後、このレジストパターンをその上に形成され
た金属薄膜とともに除去する。これによって、図７に示
すように、開口４ａを覆う電極５が形成される。
【００３４】次に、ソース電極Ｓおよびドレイン電極Ｄ
の形成部にこれらに対応する形状の開口を有するレジス
トパターン（図示せず）をリソグラフィー法により形成
した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から
成る金属薄膜を例えば真空蒸着法により全面に形成す
る。この後、このレジストパターンをその上に形成され
た金属薄膜とともに除去する。これによって、図８に示
すように、絶縁膜４上にソース電極Ｓおよびドレイン電
極Ｄが形成される。
の形成部にこれらに対応する形状の開口を有するレジス
トパターン（図示せず）をリソグラフィー法により形成
した後、Ａｌ、Ｉｎ、Ｎｂ、Ａｕ、Ｐｔなどの金属から
成る金属薄膜を例えば真空蒸着法により全面に形成す
る。この後、このレジストパターンをその上に形成され
た金属薄膜とともに除去する。これによって、図８に示
すように、絶縁膜４上にソース電極Ｓおよびドレイン電
極Ｄが形成される。
【００３５】次に、図９に示すように、ソース電極Ｓお
よびドレイン電極Ｄのそれぞれの一端部の近傍を除いた
部分の表面を例えばレジストから成るマスク８で覆った
後、このマスク８で覆われていないソース電極Ｓおよび
ドレイン電極Ｄのそれぞれの一端部の表面を酸化する。
これによって、図４に示すように、酸化膜から成る絶縁
膜７が形成される。この後、マスク８を除去する。な
お、この絶縁膜７は、このように酸化により形成するの
ではなく、例えば、マスク８を形成した後にＣＶＤ法な
どにより形成してもよい。この場合、この絶縁膜７とし
ては、例えばＳｉＯ2 膜やＳｉＮ膜が用いられる。
よびドレイン電極Ｄのそれぞれの一端部の近傍を除いた
部分の表面を例えばレジストから成るマスク８で覆った
後、このマスク８で覆われていないソース電極Ｓおよび
ドレイン電極Ｄのそれぞれの一端部の表面を酸化する。
これによって、図４に示すように、酸化膜から成る絶縁
膜７が形成される。この後、マスク８を除去する。な
お、この絶縁膜７は、このように酸化により形成するの
ではなく、例えば、マスク８を形成した後にＣＶＤ法な
どにより形成してもよい。この場合、この絶縁膜７とし
ては、例えばＳｉＯ2 膜やＳｉＮ膜が用いられる。
【００３６】次に、ゲート電極Ｇの形成部にこれに対応
する形状の開口を有するレジストパターン（図示せず）
をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎ
ｂ、Ａｕ、Ｐｔなどの金属から成る金属薄膜を例えば真
空蒸着法により全面に形成する。この後、このレジスト
パターンをその上に形成された金属薄膜とともに除去す
る。これによって、図２および図４に示すように、絶縁
膜７を介してソース電極Ｓおよびドレイン電極Ｄのそれ
ぞれの一端部と重なったゲート電極Ｇが形成される。
する形状の開口を有するレジストパターン（図示せず）
をリソグラフィー法により形成した後、Ａｌ、Ｉｎ、Ｎ
ｂ、Ａｕ、Ｐｔなどの金属から成る金属薄膜を例えば真
空蒸着法により全面に形成する。この後、このレジスト
パターンをその上に形成された金属薄膜とともに除去す
る。これによって、図２および図４に示すように、絶縁
膜７を介してソース電極Ｓおよびドレイン電極Ｄのそれ
ぞれの一端部と重なったゲート電極Ｇが形成される。
【００３７】この後、フォトダイオードＰＤの部分にお
けるｎ+ 型半導体基板１の裏面にｎ側の電極６を形成す
る。以上により、目的とする光検出器が製造される。
けるｎ+ 型半導体基板１の裏面にｎ側の電極６を形成す
る。以上により、目的とする光検出器が製造される。
【００３８】次に、第２の構造例による光検出器につい
て説明する。この第２の構造例による光検出器は、フォ
トダイオードＰＤが図１０に示すようなｐｉｎダイオー
ドであることを除いて、第１の構造例による光検出器と
同様な構造を有する。図１０において、符号１１はｎ+
型半導体基板、１２はｉ型半導体層、１３はｐ+ 型半導
体層、１４は絶縁膜、１４ａは開口、１５はｐ側の電
極、１６はｎ側の電極を示す。ここで、電極１５はｐ+
型半導体層１３にオーミック接触しているとともに、電
極１６はｎ+ 型半導体基板１１にオーミック接触してい
る。
て説明する。この第２の構造例による光検出器は、フォ
トダイオードＰＤが図１０に示すようなｐｉｎダイオー
ドであることを除いて、第１の構造例による光検出器と
同様な構造を有する。図１０において、符号１１はｎ+
型半導体基板、１２はｉ型半導体層、１３はｐ+ 型半導
体層、１４は絶縁膜、１４ａは開口、１５はｐ側の電
極、１６はｎ側の電極を示す。ここで、電極１５はｐ+
型半導体層１３にオーミック接触しているとともに、電
極１６はｎ+ 型半導体基板１１にオーミック接触してい
る。
【００３９】次に、第３の構造例による光検出器につい
て説明する。この第３の構造例による光検出器は、フォ
トダイオードＰＤが図１１に示すようなＭＳＭダイオー
ドであることを除いて、第１の構造例による光検出器と
同様な構造を有する。図１１において、符号２１はｉ型
半導体基板、２２は絶縁膜、２２ａは開口、２３および
２４は電極を示す。ここで、電極２３および２４はｉ型
半導体基板２１とショットキー接触している。
て説明する。この第３の構造例による光検出器は、フォ
トダイオードＰＤが図１１に示すようなＭＳＭダイオー
ドであることを除いて、第１の構造例による光検出器と
同様な構造を有する。図１１において、符号２１はｉ型
半導体基板、２２は絶縁膜、２２ａは開口、２３および
２４は電極を示す。ここで、電極２３および２４はｉ型
半導体基板２１とショットキー接触している。
【００４０】次に、第４の構造例による光検出器につい
て説明する。この第４の構造例による光検出器は、フォ
トダイオードＰＤが図１２に示すようなヘテロ接合ダイ
オードであることを除いて、第１の構造例による光検出
器と同様な構造を有する。図１２において、符号３１は
ｐ型ＡｌＧａＡｓ層、３２はｐ型ＧａＡｓ層、３３はｎ
型ＡｌＧａＡｓ層、３４は絶縁膜、３４ａは開口、３５
はｎ側の電極、３６はｐ側の電極を示す。ここで、電極
３５はｎ型ＡｌＧａＡｓ層３３にオーミック接触してい
るとともに、電極３６はｐ型ＡｌＧａＡｓ層３１にオー
ミック接触している。
て説明する。この第４の構造例による光検出器は、フォ
トダイオードＰＤが図１２に示すようなヘテロ接合ダイ
オードであることを除いて、第１の構造例による光検出
器と同様な構造を有する。図１２において、符号３１は
ｐ型ＡｌＧａＡｓ層、３２はｐ型ＧａＡｓ層、３３はｎ
型ＡｌＧａＡｓ層、３４は絶縁膜、３４ａは開口、３５
はｎ側の電極、３６はｐ側の電極を示す。ここで、電極
３５はｎ型ＡｌＧａＡｓ層３３にオーミック接触してい
るとともに、電極３６はｐ型ＡｌＧａＡｓ層３１にオー
ミック接触している。
【００４１】次に、第５の構造例による光検出器につい
て説明する。上述の第１、第２、第３および第４の構造
例による光検出器におけるフォトダイオードＰＤは縦型
構造を有するのに対して、この第５の構造例による光検
出器におけるフォトダイオードＰＤは横型構造を有す
る。
て説明する。上述の第１、第２、第３および第４の構造
例による光検出器におけるフォトダイオードＰＤは縦型
構造を有するのに対して、この第５の構造例による光検
出器におけるフォトダイオードＰＤは横型構造を有す
る。
【００４２】図１３に示すように、この第５の構造例に
よる光検出器においては、フォトダイオードＰＤの部分
における絶縁膜４が除去されており、それにより露出さ
れたｐ+ 型半導体層３上に一対の電極４１および４２が
互いに対向して設けられている。そして、これらの電極
４１および４２とｐ+ 型半導体層３とにより横型構造の
ＭＳＭダイオードから成るフォトダイオードＰＤが構成
されている。ここで、電極４１には正電圧ＶPDが印加さ
れ、電極４２は接地される。この第５の構造例による光
検出器のその他の構成は、第１の構造例による光検出器
と同様であるので、説明を省略する。ただし、この場
合、第１の構造例による光検出器におけるｎ側の電極６
は不要である。
よる光検出器においては、フォトダイオードＰＤの部分
における絶縁膜４が除去されており、それにより露出さ
れたｐ+ 型半導体層３上に一対の電極４１および４２が
互いに対向して設けられている。そして、これらの電極
４１および４２とｐ+ 型半導体層３とにより横型構造の
ＭＳＭダイオードから成るフォトダイオードＰＤが構成
されている。ここで、電極４１には正電圧ＶPDが印加さ
れ、電極４２は接地される。この第５の構造例による光
検出器のその他の構成は、第１の構造例による光検出器
と同様であるので、説明を省略する。ただし、この場
合、第１の構造例による光検出器におけるｎ側の電極６
は不要である。
【００４３】この第５の構造例による光検出器を製造す
るには、例えば、図３に示すようにｐ+ 型半導体層３ま
でエピタキシャル成長させ、さらにこのｐ+ 型半導体層
３の全面に絶縁膜４を形成した後、この絶縁膜４のうち
フォトダイオードＰＤの形成部の部分を除去する。そし
て、第１の構造例による光検出器の製造方法において述
べたと同様な方法により絶縁膜４上に単一電子トランジ
スタＳＥＴを形成するとともに、ｐ+ 型半導体層３上に
電極４１および４２を形成する。
るには、例えば、図３に示すようにｐ+ 型半導体層３ま
でエピタキシャル成長させ、さらにこのｐ+ 型半導体層
３の全面に絶縁膜４を形成した後、この絶縁膜４のうち
フォトダイオードＰＤの形成部の部分を除去する。そし
て、第１の構造例による光検出器の製造方法において述
べたと同様な方法により絶縁膜４上に単一電子トランジ
スタＳＥＴを形成するとともに、ｐ+ 型半導体層３上に
電極４１および４２を形成する。
【００４４】なお、図１０に示すようにｎ+ 型半導体基
板１１上にｉ型半導体層１２およびｐ+ 型半導体層１３
を順次積層し、このｐ+ 型半導体層１３上に電極４１お
よび４２を設けることによりｐｉｎダイオードから成る
フォトダイオードＰＤを構成してもよい。また、図１１
に示すｉ型半導体基板２１上に電極４１および４２を設
けることによりＭＳＭダイオードから成るフォトダイオ
ードＰＤを構成してもよい。さらには、ｎ型半導体層上
に電極４１および４２を設けることによりＭＳＭダイオ
ードから成るフォトダイオードＰＤを構成してもよい。
板１１上にｉ型半導体層１２およびｐ+ 型半導体層１３
を順次積層し、このｐ+ 型半導体層１３上に電極４１お
よび４２を設けることによりｐｉｎダイオードから成る
フォトダイオードＰＤを構成してもよい。また、図１１
に示すｉ型半導体基板２１上に電極４１および４２を設
けることによりＭＳＭダイオードから成るフォトダイオ
ードＰＤを構成してもよい。さらには、ｎ型半導体層上
に電極４１および４２を設けることによりＭＳＭダイオ
ードから成るフォトダイオードＰＤを構成してもよい。
【００４５】次に、第６の構造例による光検出器につい
て説明する。この第６の構造例による光検出器において
は、単一電子トランジスタＳＥＴが２次元電子ガス／空
乏層接合により構成されたものであり、フォトダイオー
ドＰＤがＭＳＭダイオードである。
て説明する。この第６の構造例による光検出器において
は、単一電子トランジスタＳＥＴが２次元電子ガス／空
乏層接合により構成されたものであり、フォトダイオー
ドＰＤがＭＳＭダイオードである。
【００４６】図１４はこの第６の構造例による光検出器
の平面図である。また、図１５はこの光検出器における
単一電子トランジスタＳＥＴの部分の断面図、図１６は
この光検出器におけるフォトダイオードＰＤの部分の断
面図を示す。
の平面図である。また、図１５はこの光検出器における
単一電子トランジスタＳＥＴの部分の断面図、図１６は
この光検出器におけるフォトダイオードＰＤの部分の断
面図を示す。
【００４７】図１４、図１５および図１６に示すよう
に、この第６の構造例による光検出器においては、単一
電子トランジスタＳＥＴ部は、例えば半絶縁性ＧａＡｓ
基板のような半絶縁性半導体基板５１上に電子供給層と
しての例えばｎ型ＡｌＧａＡｓ層のようなｎ型半導体層
５２が積層されたヘテロ接合構造を有する。このｎ型半
導体層５２と半絶縁性半導体基板５１とのヘテロ接合界
面の近傍における半絶縁性半導体基板５１中には二次元
電子ガス５３が形成される。そして、このｎ型半導体層
５２上にゲート電極Ｇ1 、Ｇ2 、Ｇ3 、ソース電極Ｓお
よびドレイン電極Ｄが設けられている。ゲート電極
Ｇ1 、Ｇ2 およびＧ3 は、二次元電子ガス５３と空乏層
との接合を、図１４において一点鎖線で示すような平面
形状に形成するためのショットキー電極である。ここ
で、この一点鎖線で囲まれた部分が二次元電子ガス５３
が形成されている部分に対応し、それらの外側の部分が
空乏層に対応する。ソース電極Ｓ側に形成された二次元
電子ガス／空乏層接合およびドレイン電極Ｄ側に形成さ
れた二次元電子ガス／空乏層接合がそれぞれ図１におけ
る微小トンネル接合Ｊ1 およびＪ2 に対応する。
に、この第６の構造例による光検出器においては、単一
電子トランジスタＳＥＴ部は、例えば半絶縁性ＧａＡｓ
基板のような半絶縁性半導体基板５１上に電子供給層と
しての例えばｎ型ＡｌＧａＡｓ層のようなｎ型半導体層
５２が積層されたヘテロ接合構造を有する。このｎ型半
導体層５２と半絶縁性半導体基板５１とのヘテロ接合界
面の近傍における半絶縁性半導体基板５１中には二次元
電子ガス５３が形成される。そして、このｎ型半導体層
５２上にゲート電極Ｇ1 、Ｇ2 、Ｇ3 、ソース電極Ｓお
よびドレイン電極Ｄが設けられている。ゲート電極
Ｇ1 、Ｇ2 およびＧ3 は、二次元電子ガス５３と空乏層
との接合を、図１４において一点鎖線で示すような平面
形状に形成するためのショットキー電極である。ここ
で、この一点鎖線で囲まれた部分が二次元電子ガス５３
が形成されている部分に対応し、それらの外側の部分が
空乏層に対応する。ソース電極Ｓ側に形成された二次元
電子ガス／空乏層接合およびドレイン電極Ｄ側に形成さ
れた二次元電子ガス／空乏層接合がそれぞれ図１におけ
る微小トンネル接合Ｊ1 およびＪ2 に対応する。
【００４８】この場合、ゲート電極Ｇ1 とゲート電極Ｇ
2 とが最も近接した部分におけるそれらの間の間隔およ
びゲート電極Ｇ1 とゲート電極Ｇ3 とが最も近接した部
分におけるそれらの間の間隔は、好適には、いずれも例
えば数１００ｎｍ以下に選ばれる。ショットキー電極と
してのこれらのゲート電極Ｇ1 、Ｇ2 およびＧ3 は、例
えばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成され
る。また、ソース電極Ｓおよびドレイン電極Ｄは、二次
元電子ガス５３とオーミック接触するオーミック電極で
ある。オーミック電極としてのこれらのソース電極Ｓお
よびドレイン電極Ｄは、例えばＡｕ／Ｇｅ／Ｎｉ、Ｔｉ
／Ｐｔ／Ａｕなどにより形成される。
2 とが最も近接した部分におけるそれらの間の間隔およ
びゲート電極Ｇ1 とゲート電極Ｇ3 とが最も近接した部
分におけるそれらの間の間隔は、好適には、いずれも例
えば数１００ｎｍ以下に選ばれる。ショットキー電極と
してのこれらのゲート電極Ｇ1 、Ｇ2 およびＧ3 は、例
えばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成され
る。また、ソース電極Ｓおよびドレイン電極Ｄは、二次
元電子ガス５３とオーミック接触するオーミック電極で
ある。オーミック電極としてのこれらのソース電極Ｓお
よびドレイン電極Ｄは、例えばＡｕ／Ｇｅ／Ｎｉ、Ｔｉ
／Ｐｔ／Ａｕなどにより形成される。
【００４９】一方、この第６の構造例による光検出器に
おけるフォトダイオードＰＤ部においては、半絶縁性半
導体基板５１の両主面にそれぞれ電極５４および５５が
設けられており、これによってＭＳＭダイオードから成
るフォトダイオードＰＤが構成されている。これらの電
極５４および５５はショットキー電極である。ショット
キー電極としてのこれらの電極５４および５５は、例え
ばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成され
る。
おけるフォトダイオードＰＤ部においては、半絶縁性半
導体基板５１の両主面にそれぞれ電極５４および５５が
設けられており、これによってＭＳＭダイオードから成
るフォトダイオードＰＤが構成されている。これらの電
極５４および５５はショットキー電極である。ショット
キー電極としてのこれらの電極５４および５５は、例え
ばＡｕ、Ａｌ、Ｉｎ、Ｐｔなどの金属により形成され
る。
【００５０】この第６の構造例による光検出器において
は、ＭＳＭダイオードから成るフォトダイオードＰＤに
光が当たることにより生じる電極５４の電位変化は、ゲ
ート電極Ｇ1 、Ｇ2 およびＧ3 により囲まれた部分に対
応する部分の二次元電子ガス５３の電位を変化させる。
そして、この電位変化が単一電子トランジスタＳＥＴに
より増幅され、出力電圧Ｖout が得られる。
は、ＭＳＭダイオードから成るフォトダイオードＰＤに
光が当たることにより生じる電極５４の電位変化は、ゲ
ート電極Ｇ1 、Ｇ2 およびＧ3 により囲まれた部分に対
応する部分の二次元電子ガス５３の電位を変化させる。
そして、この電位変化が単一電子トランジスタＳＥＴに
より増幅され、出力電圧Ｖout が得られる。
【００５１】次に、この第６の構造例による光検出器の
製造方法について説明する。まず、半絶縁性半導体基板
５１上にＭＢＥ法、ＭＯＣＶＤ法、ＭＯＭＢＥ法、ＬＰ
Ｅ法などによりｎ型半導体層５２をエピタキシャル成長
させる。
製造方法について説明する。まず、半絶縁性半導体基板
５１上にＭＢＥ法、ＭＯＣＶＤ法、ＭＯＭＢＥ法、ＬＰ
Ｅ法などによりｎ型半導体層５２をエピタキシャル成長
させる。
【００５２】次に、図１７に示すように、フォトダイオ
ードＰＤの形成部の表面を、レジスト、ＳｉＯ2 、Ｓｉ
Ｎなどから成るマスク５６で覆った後、このマスク５６
を用いてウエットエッチング法またはドライエッチング
法により、半絶縁性半導体基板５１に達するまでエッチ
ングを行う。これによって、フォトダイオードＰＤの形
成部以外の部分のｎ型半導体層５２が除去される。この
後、マスク５６を除去する。
ードＰＤの形成部の表面を、レジスト、ＳｉＯ2 、Ｓｉ
Ｎなどから成るマスク５６で覆った後、このマスク５６
を用いてウエットエッチング法またはドライエッチング
法により、半絶縁性半導体基板５１に達するまでエッチ
ングを行う。これによって、フォトダイオードＰＤの形
成部以外の部分のｎ型半導体層５２が除去される。この
後、マスク５６を除去する。
【００５３】次に、ソース電極Ｓおよびドレイン電極Ｄ
の形成部にこれらに対応する形状の開口を有するレジス
トパターン（図示せず）をリソグラフィー法により形成
した後、Ａｕ／Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕなどから
成る金属薄膜を例えば真空蒸着法により全面に形成す
る。この後、このレジストパターンをその上に形成され
た金属薄膜とともに除去する。これによって、ソース電
極Ｓおよびドレイン電極Ｄが形成される。この後、アニ
ールによるアロイ処理を行うことにより、これらのソー
ス電極Ｓおよびドレイン電極Ｄを二次元電子ガス５３と
オーミック接触させる。
の形成部にこれらに対応する形状の開口を有するレジス
トパターン（図示せず）をリソグラフィー法により形成
した後、Ａｕ／Ｇｅ／ＮｉやＴｉ／Ｐｔ／Ａｕなどから
成る金属薄膜を例えば真空蒸着法により全面に形成す
る。この後、このレジストパターンをその上に形成され
た金属薄膜とともに除去する。これによって、ソース電
極Ｓおよびドレイン電極Ｄが形成される。この後、アニ
ールによるアロイ処理を行うことにより、これらのソー
ス電極Ｓおよびドレイン電極Ｄを二次元電子ガス５３と
オーミック接触させる。
【００５４】次に、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 および
電極５４の形成部にこれらに対応する形状の開口を有す
るレジストパターン（図示せず）をリソグラフィー法に
より形成した後、Ａｕ、Ａｌ、Ｉｎ、Ｐｔなどから成る
金属薄膜を例えば真空蒸着法により全面に形成する。こ
の後、このレジストパターンをその上に形成された金属
薄膜とともに除去する。これによって、ゲート電極
Ｇ1 、Ｇ2 、Ｇ3 および電極５４が形成される。
電極５４の形成部にこれらに対応する形状の開口を有す
るレジストパターン（図示せず）をリソグラフィー法に
より形成した後、Ａｕ、Ａｌ、Ｉｎ、Ｐｔなどから成る
金属薄膜を例えば真空蒸着法により全面に形成する。こ
の後、このレジストパターンをその上に形成された金属
薄膜とともに除去する。これによって、ゲート電極
Ｇ1 、Ｇ2 、Ｇ3 および電極５４が形成される。
【００５５】この後、半絶縁性半導体基板５１の裏面に
例えば真空蒸着法により金属薄膜を形成して電極５５を
形成する。以上により、目的とする光検出器が製造され
る。
例えば真空蒸着法により金属薄膜を形成して電極５５を
形成する。以上により、目的とする光検出器が製造され
る。
【００５６】以上、この発明の一実施例について具体的
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
に説明したが、この発明は、上述の実施例に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。
【００５７】例えば、上述の第１の構造例による光検出
器においては、フォトダイオードＰＤとして図３に示す
ような構造のものを用いているが、このフォトダイオー
ドＰＤとして図１９に示すような構造のものを用いても
よい。また、第２の構造例による光検出器においては、
フォトダイオードＰＤとして図１０に示すような構造の
ものを用いているが、このフォトダイオードＰＤとして
図２０に示すような構造のものを用いてもよい。また、
第３の構造例による光検出器においては、フォトダイオ
ードＰＤとして図１１に示すような構造のものを用いて
いるが、このフォトダイオードＰＤとして図２１に示す
ような構造のものを用いてもよい。さらに、第４の構造
例による光検出器においては、フォトダイオードＰＤと
して図１２に示すような構造のものを用いているが、こ
のフォトダイオードＰＤとして図２２に示すような構造
のものを用いてもよい。
器においては、フォトダイオードＰＤとして図３に示す
ような構造のものを用いているが、このフォトダイオー
ドＰＤとして図１９に示すような構造のものを用いても
よい。また、第２の構造例による光検出器においては、
フォトダイオードＰＤとして図１０に示すような構造の
ものを用いているが、このフォトダイオードＰＤとして
図２０に示すような構造のものを用いてもよい。また、
第３の構造例による光検出器においては、フォトダイオ
ードＰＤとして図１１に示すような構造のものを用いて
いるが、このフォトダイオードＰＤとして図２１に示す
ような構造のものを用いてもよい。さらに、第４の構造
例による光検出器においては、フォトダイオードＰＤと
して図１２に示すような構造のものを用いているが、こ
のフォトダイオードＰＤとして図２２に示すような構造
のものを用いてもよい。
【００５８】
【発明の効果】以上説明したように、この発明による光
検出器によれば、光検出の高速化、低雑音化、低消費電
力化および高感度化を図ることができる。
検出器によれば、光検出の高速化、低雑音化、低消費電
力化および高感度化を図ることができる。
【図１】この発明の一実施例による光検出器を示す回路
図である。
図である。
【図２】この発明の一実施例による光検出器の第１の構
造例を示す平面図である。
造例を示す平面図である。
【図３】この発明の一実施例による光検出器の第１の構
造例におけるフォトダイオード部の断面図である。
造例におけるフォトダイオード部の断面図である。
【図４】この発明の一実施例による光検出器の第１の構
造例における単一電子トランジスタ部の拡大断面図であ
る。
造例における単一電子トランジスタ部の拡大断面図であ
る。
【図５】この発明の一実施例による光検出器の第１の構
造例の製造方法を説明するための断面図である。
造例の製造方法を説明するための断面図である。
【図６】この発明の一実施例による光検出器の第１の構
造例の製造方法を説明するための平面図である。
造例の製造方法を説明するための平面図である。
【図７】この発明の一実施例による光検出器の第１の構
造例の製造方法を説明するための平面図である。
造例の製造方法を説明するための平面図である。
【図８】この発明の一実施例による光検出器の第１の構
造例の製造方法を説明するための平面図である。
造例の製造方法を説明するための平面図である。
【図９】この発明の一実施例による光検出器の第１の構
造例の製造方法を説明するための平面図である。
造例の製造方法を説明するための平面図である。
【図１０】この発明の一実施例による光検出器の第２の
構造例を説明するための断面図である。
構造例を説明するための断面図である。
【図１１】この発明の一実施例による光検出器の第３の
構造例を説明するための断面図である。
構造例を説明するための断面図である。
【図１２】この発明の一実施例による光検出器の第４の
構造例を説明するための断面図である。
構造例を説明するための断面図である。
【図１３】この発明の一実施例による光検出器の第５の
構造例を説明するための平面図である。
構造例を説明するための平面図である。
【図１４】この発明の一実施例による光検出器の第６の
構造例を説明するための平面図である。
構造例を説明するための平面図である。
【図１５】この発明の一実施例による光検出器の第６の
構造例における単一電子トランジスタ部の断面図であ
る。
構造例における単一電子トランジスタ部の断面図であ
る。
【図１６】この発明の一実施例による光検出器の第６の
構造例におけるフォトダイオード部の断面図である。
構造例におけるフォトダイオード部の断面図である。
【図１７】この発明の一実施例による光検出器の第６の
構造例の製造方法を説明するための斜視図である。
構造例の製造方法を説明するための斜視図である。
【図１８】従来の光検出器を示す回路図である。
【図１９】従来の光検出器の第１の例によるフォトダイ
オード部の断面図である。
オード部の断面図である。
【図２０】従来の光検出器の第２の例によるフォトダイ
オード部の断面図である。
オード部の断面図である。
【図２１】従来の光検出器の第３の例によるフォトダイ
オード部の断面図である。
オード部の断面図である。
【図２２】従来の光検出器の第４の例によるフォトダイ
オード部の断面図である。
オード部の断面図である。
ＰＤ フォトダイオード ＳＥＴ 単一電子トランジスタ Ｊ1 、Ｊ2 微小トンネル接合 Ｓ ソース電極 Ｄ ドレイン電極 Ｇ、Ｇ1 、Ｇ2 、Ｇ3 ゲート電極
Claims (5)
- 【請求項１】 フォトダイオードと、 微小トンネル接合により構成された単一電子トランジス
タとを有し、 上記単一電子トランジスタを用いて上記フォトダイオー
ドの出力を増幅するように構成されていることを特徴と
する光検出器。 - 【請求項２】 上記フォトダイオードのアノードは負荷
抵抗を介して接地されているとともに、上記フォトダイ
オードのカソードは第１の正極電源に接続され、 上記単一電子トランジスタのドレインは接地されている
とともに、上記単一電子トランジスタのソースは出力抵
抗を介して第２の正極電源に接続され、 上記フォトダイオードの上記アノードと上記単一電子ト
ランジスタのゲートとは容量または抵抗を介して結合さ
れていることを特徴とする請求項１記載の光検出器。 - 【請求項３】 上記単一電子トランジスタの上記微小ト
ンネル接合は金属と絶縁体との接合であることを特徴と
する請求項１または２記載の光検出器。 - 【請求項４】 上記単一電子トランジスタの上記微小ト
ンネル接合は二次元電子ガスと空乏層との接合であるこ
とを特徴とする請求項１または２記載の光検出器。 - 【請求項５】 上記フォトダイオードはｐｎ接合ダイオ
ード、ｐｉｎダイオード、金属／半導体／金属ダイオー
ドまたはヘテロ接合ダイオードであることを特徴とする
請求項１または２記載の光検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20422494A JP3721586B2 (ja) | 1994-08-05 | 1994-08-05 | 光検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20422494A JP3721586B2 (ja) | 1994-08-05 | 1994-08-05 | 光検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0851232A true JPH0851232A (ja) | 1996-02-20 |
| JP3721586B2 JP3721586B2 (ja) | 2005-11-30 |
Family
ID=16486898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20422494A Expired - Fee Related JP3721586B2 (ja) | 1994-08-05 | 1994-08-05 | 光検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721586B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006572A1 (fr) * | 1999-07-15 | 2001-01-25 | Japan Science And Technology Corporation | Detecteur d'onde millimetrique et d'infrarouge lointain |
| KR100821474B1 (ko) * | 2006-12-20 | 2008-04-11 | 동부일렉트로닉스 주식회사 | 포토 다이오드 저항 측정 방법 및 포토 다이오드 저항 측정장치의 제조 방법 |
| JP2008294485A (ja) * | 2008-09-08 | 2008-12-04 | Nippon Telegr & Teleph Corp <Ntt> | 微小伝導領域のインピーダンス測定回路、ならびに微小伝導領域のインピーダンス測定方法 |
| JP2011076086A (ja) * | 2009-09-30 | 2011-04-14 | Intel Corp | 導波路結合された表面プラズモンポラリトン光検出器 |
| JP2022509831A (ja) * | 2018-11-30 | 2022-01-24 | 住友化学株式会社 | 有機光検出器 |
-
1994
- 1994-08-05 JP JP20422494A patent/JP3721586B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006572A1 (fr) * | 1999-07-15 | 2001-01-25 | Japan Science And Technology Corporation | Detecteur d'onde millimetrique et d'infrarouge lointain |
| US6627914B1 (en) | 1999-07-15 | 2003-09-30 | Japan Science And Technology Corporation | Millimeter wave and far-infrared detector |
| KR100821474B1 (ko) * | 2006-12-20 | 2008-04-11 | 동부일렉트로닉스 주식회사 | 포토 다이오드 저항 측정 방법 및 포토 다이오드 저항 측정장치의 제조 방법 |
| JP2008294485A (ja) * | 2008-09-08 | 2008-12-04 | Nippon Telegr & Teleph Corp <Ntt> | 微小伝導領域のインピーダンス測定回路、ならびに微小伝導領域のインピーダンス測定方法 |
| JP2011076086A (ja) * | 2009-09-30 | 2011-04-14 | Intel Corp | 導波路結合された表面プラズモンポラリトン光検出器 |
| JP2022509831A (ja) * | 2018-11-30 | 2022-01-24 | 住友化学株式会社 | 有機光検出器 |
| US12137612B2 (en) | 2018-11-30 | 2024-11-05 | Sumitomo Chemical Company Limited | Organic photodetector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721586B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5557117A (en) | Heterojunction bipolar transistor and integrated circuit device using the same | |
| US20110018086A1 (en) | Low-level signal detection by semiconductor avalanche amplification | |
| US5063426A (en) | InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| US8227882B2 (en) | Light-sensitive component with increased blue sensitivity, method for the production thereof, and operating method | |
| US5107318A (en) | Semiconductor device having light receiving diode element with capacitance | |
| Sridhara et al. | Performance enhancement of GaInP/GaAs heterojunction bipolar phototransistors using DC base bias | |
| US8143648B1 (en) | Unipolar tunneling photodetector | |
| JP3721586B2 (ja) | 光検出器 | |
| US20230327041A1 (en) | Mesa avalanche photodiode with sidewall passivation | |
| JPS61170079A (ja) | 半導体受光素子 | |
| Tan et al. | Optical and electrical characteristics of InGaP/AlGaAs/GaAs composite emitter heterojunction bipolar/phototransistors (CEHBTs/CEHPTs) | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| CN109494277B (zh) | 一种长波红外探测器及其制作方法 | |
| JPH05343731A (ja) | 受光素子 | |
| Gutierrez-Aitken et al. | High bandwidth InAlAs/InGaAs PIN-HBT monolithically integrated photoreceiver | |
| JPH08321632A (ja) | 半導体受光素子 | |
| JP2938083B2 (ja) | 薄膜トランジスタおよびそれを用いた光センサ | |
| JPH07122774A (ja) | 光検出器 | |
| JP5218370B2 (ja) | 電流増幅回路及び光検出デバイス | |
| Kim et al. | Lateral InP/InGaAs double heterojunction phototransistor over a trenched interdigitated finger structure | |
| JP2758611B2 (ja) | バイポーラトランジスタ素子 | |
| JP6563835B2 (ja) | 受光素子 | |
| JPH0521832A (ja) | 半導体受光素子 | |
| JP2771214B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050117 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| LAPS | Cancellation because of no payment of annual fees |