JP3711814B2 - 弾球遊技機 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は弾球遊技機に関し、詳しくは遊技の進行を司る主制御基板と、賞球の払い出しを行う賞球払出制御基板とを備えた弾球遊技機に係わる。
【０００２】
【従来の技術】
弾球遊技機、例えばパチンコ遊技機においては、発射された遊技球が入賞口に入賞すると予め定められた個数の遊技球を景品球として払い出すよう構成されている。遊技盤面上の各入賞口に入賞した遊技球は、セーフ球タンクに一旦停留され、停留された遊技球はセンサにより１個ずつ検出され、所定個数の賞球としての遊技球をモータ等の駆動装置により遊技者に払い出した後、検出された遊技球はセーフ球タンクから排出される。
この従来のパチンコ遊技機は、入賞した遊技球がセーフ球タンクに停留され、賞球を払い出してから機外に排出することから、停電等の不測の事態が生じても入賞した遊技球がセーフ球タンクに停留されていることから、遊技者に不利益を与えることがないという効果を有していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、前記従来のパチンコ遊技機は、以下の課題を有していた。
（１）セーフ球タンクを備える必要のあることから構成が嵩張り、複雑になる。
（２）停電等が発生したときには、払い出すべき賞球のデータが消滅することから、最大数の賞球数を払い出すことになり正確な賞球を払い出していない。
例えば、入賞球１個に対して５個又は１０個の賞球を払い出すべき場合でも、遊技者に不利益を与えないために１５個の賞球を払い出すことになる。
【０００４】
これらの課題を解決するために、近年、賞球を払い出すための賞球払い出し制御基板を備え、払い出すべき賞球個数に対応したデータを賞球払い出し基板のメモリに記憶し、このメモリをバッテリバックアップする提案が為されている。
該提案に係る発明として、本願出願人は、特願平１０−１２６６９３号の「弾球遊技機」に示す発明を行った。
この提案は、パチンコ機の機構を単純化することができる、正確な賞球を払い出すことができるという優れた効果を有する。
【０００５】
しかしながら、前述した賞球払い出し基板を備えるパチンコ遊技機等においては、猶、次のような課題が考えられる。
（１）何等かの原因により、例えば、蛇腹の玉詰まり等により補給玉タンクに賞球としての遊技球が無くなり、賞球払い出し装置に遊技球が供給されなくなったとき又は賞球払い出し装置が故障したとき、賞球払い出し装置から賞球が払い出されない状態で、発射された遊技球が、例えば大当たり状態等であることにより、連続して入賞することがある。係る場合には、入賞したことを記憶するデータが徒に増加するといった課題、
（２）入賞したことを記憶するデータが増加する結果、入賞を記憶するメモリの領域を超えて入賞データを記憶し、遊技の進行に思わぬ弊害を与えることがあるという課題、
（３）或いは、入賞データを記憶する記憶領域を超えてデータ書き込まないよう制限しているときには、入賞があっても遊技者に賞球が払い出されないことを招くことがあるという課題、
が考えられた。
本発明の弾球遊技機は、これらの課題を好適に解決し、一層健全な弾球遊技機を提供することを目的として為されたものである。
【０００６】
【課題を解決するための手段及び効果】
前記課題を解決するため請求項１に記載の弾球遊技機は、
発射手段により遊技盤上に発射された遊技球の挙動に起因した遊技の進行を司る主制御基板と、
賞球払い出し手段により遊技者に賞球を払い出す賞球払出制御基板と、
交流電源が供給され、該交流電源を直流電源に変換し、該変換した直流電源を前記主制御基板及び賞球払出制御基板に供給する電源基板と、
を含む遊技機において、
前記電源基板にリセット回路と、バックアップ供給電源と、前記変換された直流電源の電圧低下を監視するバックアップ電圧監視回路と、を備え、
前記電源基板のリセット回路からリセット信号を入力することにより前記主制御基板及び賞球払出制御基板は制御動作を立ち上げ、
前記電源基板のバックアップ電圧監視回路からバックアップ信号を入力することにより前記主制御基板及び賞球払出制御基板はデータを待避し、ＲＡＭへのアクセスを禁止した後に制御動作を停止し、
前記主制御基板及び賞球払出制御基板は制御動作を停止した後の停電時に、前記電源基板のバックアップ供給電源により前記待避したデータを記憶保持する、ことを特徴とする。
【０００８】
請求項１に記載の弾球遊技機は、前述した構成により、払出制御基板及び主制御基板は、１つの電源基板によりリセットされて制御動作の立ち上げを実行し、また制御動作の停止を実行するよう構成されている。これにより、制御の統一化を実現することができるという効果、各制御基板にリセット回路を設けることがないので部品点数の削減を図ることができるという効果、部品の誤差による制御タイミングのズレを防ぐという効果、リセットのタイミング等は電源基板だけをチェクすれば各制御基板でのタイミングを判定することができ検査効率を高めるという効果を有する。
また、バックアップ電圧監視回路により制御動作を停止する前に、データを待避させているので記憶保持されるデータの正確性及び確実性を確保することができるという効果も有する。
【００１３】
請求項２に記載の弾球遊技機は、主制御基板及び賞球払出制御基板は、ＲＡＭへのアクセスを禁止した後、所定時間内にＣＰＵを停止させる信号を入力しない場合にはＲＡＭへのアクセス禁止を解除し、制御動作を停止しないことを特徴とする請求項１に記載の弾球遊技機である。
【００１４】
請求項２に記載の弾球遊技機によれば、このＲＡＭへのアクセス禁止処理は、電源電圧の不安定な状態でのＲＡＭへの書き込みを禁止することにより、待避するデータの正確性及び確実性を高めることができるという効果を有する。
【００１５】
請求項３に記載の弾球遊技機は、
前記賞球制御基板に記憶される未払い個数データが予め定められた個数を超えれば遊技球の発射を停止することを特徴とする請求項１又は２に弾球遊技機である。
【００１６】
請求項３に記載の弾球遊技機によれば、未払の入賞数を無制限に増加させるという不具合を未然に解決し、また、メモリオーバしてデータを書き込むことにより発生する不測の不具合の発生を未然に防ぐことができるという効果を有する。 更に、メモリオーバするときに書き込み禁止する処理を行うことなく、未然に遊技球の発射を停止する処理を行うので、入賞に対応する遊技球は必ず賞球として払い出すことができ、遊技者に不利益を与えないという効果も有する。
【００１７】
【発明の実施の形態】
以下に、本発明の好適な実施例を図面に基づいて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
図１に示すように、本実施例のパチンコ機１０は、大きくは長方形の外枠１１と前面枠１２とからなり、外枠１１の左隣に公知のカードリーダ（プリペイドカードユニット）１３が設けられている。前面枠１２は、左端上下のヒンジ１４により外枠１１に対し回動可能に取り付けられている。
前面枠１２の下方には上皿１５が設けられ、この上皿１５に貸出釦１６、精算釦１７及び残高表示部１８が設けられている。カードリーダ１３のカード口１９にプリペイドカードを挿入すると、記憶された残高が残高表示部１８に表示され、貸出釦１６を押下すると遊技球の貸出しが実行され上皿１５の払い出し口より遊技球が排出される。
【００１８】
前面枠１２には、窓状の金枠２０が前面枠１２に対して解放可能に取り付けられている。この金枠２０には板ガラス２１が二重にはめ込まれている。板ガラス２１の奥には遊技盤２２が収納されている。
上皿１５の前面枠１２下部には、下皿２３が設けられ、下皿２３の右側には発射ハンドル２４が取り付けられている。この発射ハンドル２４の外周には、図示しない回動リングが擁され、時計方向に回動すれば遊技球を遊技盤２２上に発射することができる。
上皿１５と下皿２３とは連結されていて、上皿１５が遊技球で満杯状態になれば下皿２３に遊技球を誘導するよう構成されている。
【００１９】
図２はパチンコ機１０を裏側から見た裏面図である。図示するように、前述した遊技盤２２を脱着可能に取り付ける機構盤２６が前述した外枠１１に収納されている。この機構盤２６には、上方から、球タンク２７、誘導樋２８及び払出し装置２９が設けられている。この構成により、遊技盤２２上の入賞口に遊技球の入賞があれば球タンク２７から誘導樋２８を介して所定個数の遊技球を払出し装置２９により前述した上皿１５に排出することができる。
また、機構盤２６には主制御基板３０及び払出制御基板３１が脱着可能に、遊技盤２２には特別図柄表示装置３２が、前面枠１２の左下部には発射制御基板３３が、特別図柄表示装置３２の左側に外部接続端子基板５０が、各々取り付けられている。
【００２０】
次に図３を用いて遊技盤２２について説明する。
図３に示すように遊技盤２２には、中央に特別図柄表示装置３２を構成するＬＣＤパネルユニット（以下、「ＬＣＤ」という。）３２ａ、その下部に第１種始動口としての普通電動役物３６、ＬＣＤ３２ａ上部の普通図柄表示装置３７、普通図柄表示装置３７に表示される図柄の変動開始に用いられるＬＣＤ３２ａの左右の普通図柄作動ゲート３８及び３９、普通電動役物３６下部の大入賞口４０、盤面最下部のアウト口４１、その他の各種入賞口、風車及び図示しない遊技釘等が備えられている。
この構成により、前述した発射ハンドル２４を回動すれば発射制御基板３３により駆動される発射モータ３３ａが駆動されて上皿１５上の遊技球がガイドレールを介して遊技盤２２上に発射される。発射された遊技球が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球として取り込まれ、入賞しなければアウト口４１を介してアウト球として同様に盤面裏面に取り込まれる。
【００２１】
続いて前述したパチンコ機１０の電気的構成を図４のブロック図を用いて説明する。
パチンコ機１０の電気回路は、図示するように、前述した主制御基板３０、払出制御基板３１、特別図柄表示装置３２、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等から構成されている。尚、この回路図には、信号の受け渡しを行うために所謂中継基板等は記載していない。
【００２２】
主制御基板３０は、遊技制御プログラムを記憶したＲＯＭ及び演算等の作業領域として働くＲＡＭを内蔵した８ビットワンチップマイコンを中心とした論理演算回路として構成され、この他各基板又は各種スイッチ類及び各種アクチェータ類との入出力を行うための外部入出力回路も設けられている。
主制御基板３０の入力側には、第１種始動口スイッチ３６ａ、普通図柄作動スイッチ３８ａ及び３９ａ、役物連続作動スイッチ（以下、単に「Ｖスイッチ」と呼ぶ）４０ａ、カウントスイッチ４０ｂ、満タンスイッチ４３、補給スイッチ４４、複数のその他入賞口スイッチ４５、玉抜スイッチ４６等が接続されている。また、出力側には、大入賞口ソレノイド４０ｃ、Ｖソレノイド４０ｄ、普通役物ソレノイド３６ｂ及び外部接続端子基板５０等が接続されている。
【００２３】
第１種始動口スイッチ３６ａは前述した遊技盤２２上の普通電動役物３６内、普通図柄作動スイッチ３８ａ及び３９ａは各々普通図柄作動ゲート３８及び３９内、Ｖスイッチ４０ａは大入賞口４０内の特定領域内、同じくカウントスイッチ４０ｂは大入賞口４０内、満タンスイッチ４３は下皿２３内、補給スイッチ４４は球タンク２７内、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口、玉抜スイッチ４６は払出し装置２９の近傍に各々取り付けられている。ここで、Ｖスイッチ４０ａは大入賞口４０内に入賞した遊技球が特別装置作動領域（以下、「特別領域」という。）を通過したことを、カウントスイッチ４０ｂは大入賞口４０内に入賞する全ての遊技球を、満タンスイッチ４３は下皿２３内に遊技球が満タン状態になったことを、補給スイッチ４４は球タンク２７内に遊技球が存在することを、その他入賞口スイッチ４５は普通電動役物３６及び大入賞口４０以外の盤面上の各々の入賞口に遊技球が入賞したことを、玉抜スイッチ４６は玉抜操作ボタンが押下されたことを各々検出するためのものである。
また、出力側に接続された大入賞口ソレノイド４０ｃは大入賞口４０、Ｖソレノイド４０ｄは大入賞口４０内の特別領域、普通役物ソレノイド３６ｂは普通電動役物３６の開閉に各々使用されるものである。
【００２４】
特別図柄表示装置３２は、前述したＬＣＤ３２ａと、このＬＣＤ３２ａを駆動制御する図柄表示装置制御基板（以下、単に「図柄制御基板」（「画像制御基板」ともいう。）という。）３２ｂ及びバックライト及びインバータ基板等の付属ユニットから構成されている。図柄制御基板３２ｂは、前述した主制御基板３０と同様８ビットワンチップマイコンを中心とした論理演算回路として構成されている。
【００２５】
払出制御基板３１は、主制御基板３０と同様マイクロコンピュータを用いた論理演算回路として構成され、その入力回路には賞球払出スイッチ３１ａ及び貸玉払出スイッチ３１ｂが接続され、出力回路には玉切モータ３１ｃ及び玉貸モータ３１ｄが接続されている。また、払出制御基板３１には、前述したカードリーダ１３が双方向に接続され、カードリーダ１３にはＣＲ精算表示基板４７が接続されている。賞球払出スイッチ３１ａは、主制御基板３０にも接続されている。
玉切モータ３１ｃ及び玉貸モータ３１ｄは、前述した払出装置２９に設けられ、誘導樋２８から供給される遊技球を下方に所定個数流下させるものである。玉切モータ３１ｃから払い出される遊技球は賞球払出スイッチ３１ａにより検出され、玉貸モータ３１ｄから払い出される遊技球は貸玉払出スイッチ３１ｂにより検出される。
ＣＲ精算表示基板４７は、前述した上皿１５の貸出釦１６、精算釦１７及び残高表示部１８等から構成されている。尚、ＣＲ精算表示基板４７を払出制御基板３１に接続する構成としても良い。
本具体例では、払出制御基板３１の出力回路には発射制御基板３３が接続され、払出制御基板３１から発射制御基板３３に信号を出力することができるよう構成されている。また、前述した主制御基板３０の入力側に接続される玉抜スイッチ４６は、払出制御基板３１の入力回路に接続されている。
【００２６】
前記構成により主制御基板３０から賞球払い出し指令のデータが送信されると、このデータを受信した払出制御基板３１は、未払の賞球データに送信されたデータが示す賞球個数を加算して新たな賞球データとして記憶し、所定個数の遊技球を賞球として払い出した後に賞球払出スイッチ３１ａにより検出された遊技球を記憶した賞球データから減算処理を実行して新たな賞球データとし、この賞球データの値が零になるまで払い出し処理を実行する。
一方、ＣＲ精算表示基板４７の貸出釦１６を押下すると、１００円の場合はカードリーダ１３から払出制御基板３１に１パルスの信号が送信され、５００円の場合には５パルスの信号が送信される。払出制御基板３１は、１パルスの信号に対して２５個の遊技球が貸玉払出スイッチ３１ｂにより検出されるまで玉貸モータ３１ｄを駆動制御して貸し玉を払い出す処理を実行する。
【００２７】
発射制御基板３３は、遊技者が操作する発射ハンドル２４の回動量に応じて発射モータ３３ａを駆動制御するものであり、その他遊技者が発射停止スイッチ２４ｂを押下したとき発射を停止させたり、発射ハンドル２４に内蔵されたタッチスイッチ２４ａがオン状態のときタッチランプ４８を点灯させるためのものである。
タッチスイッチ２４ａは発射ハンドル２４に内蔵され遊技者が発射ハンドル２４に触れていることを検出する。
【００２８】
ランプ制御基板３４は主としてトランジスタ等の駆動素子から構成されており、主制御基板３０からの指令を受けて普通図柄表示装置３７、大当たりランプやエラーランプ等のランプ類及びＬＥＤ等の各種ランプ類を点灯表示させるためのものである。
【００２９】
音制御基板３５は音源ＩＣ及びアンプ等から構成されており、主制御基板３０の指令を受けてスピーカ４９を駆動制御するためのものである。
【００３０】
前述した特別図柄表示装置３２、払出制御基板３１、発射制御基板３３、ランプ制御基板３４及び音制御基板３５への送信は、主制御基板３０からのみ送信することができるよう一方向通信の回路として構成されている。この一方向通信の回路は、インバータ回路又はラッチ回路を用いて具現化することができる。
【００３１】
前記主制御基板３０、払出制御基板３１、図柄制御基板３２ｂ、発射制御基板３３、ランプ制御基板３４及び音制御基板３５等へは、図５に示すように、電源基板５５から各種電源が供給されている。電源基板５５は、２４Ｖ交流電源からＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ、更にコンデンサによりＤＣ５Ｖのバックアップ電源を生成し、各制御基板に必要な電源を供給するよう構成されている。ＤＣ５Ｖのバックアップ電源は、主制御基板３０と払出制御基板３１に供給されている。
【００３２】
ここで、図６に示すように、電源基板５５には、リセット１回路６０及びリセット２回路６１、バックアップ１電圧監視回路６２およびバックアップ２電圧監視回路６３が備えられている。リセット１回路６０は、主制御基板３０のＣＰＵ６４のリセット端子ＲＥＳに接続されている。リセット２回路６１は、払出制御基板３１のＣＰＵ６５のリセット端子ＲＥＳ、図柄制御基板３２ｂのＣＰＵ６６のリセット端子ＲＥＳ等に接続されている。バックアップ１電圧監視回路６２は、主制御基板３０のＣＰＵ６４の強制割り込み端子ＮＭＩに接続されている。バックアップ２電圧監視回路６３は、払出制御基板３１のＣＰＵ６５の強制割り込み端子ＮＭＩに接続されている。尚、前述したように、５Ｖバックアップ電源は、主制御基板３０のＣＰＵ６４のバックアップ端子ＶＢＢ、及び払出制御基板３１のＣＰＵ６５のバックアップ端子ＶＢＢに接続されている。
【００３３】
リセット１回路６０は、図７に示すように、電圧監視ＩＣ１１、抵抗器Ｒ１７、Ｒ１８及びＲ１９、バイバスコンデンサＣ１０等から構成されている。電圧監視ＩＣ１１の入力端子であるＶＳＢ端子には、抵抗器Ｒ１７とＲ１８とで分圧したＤＣ１２Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端子は、抵抗器Ｒ１９でＤＣ５Ｖにプルアップされている。
前記構成により電圧監視ＩＣ１１の出力端子であるＲＥＳＥＴ端子は、ＤＣ１２Ｖ電源の電圧が９．３９〜１０．２１Ｖ以下に低下すると、出力するリセット信号１を、ハイレベルからロウレベルに変化させる。
【００３４】
リセット２回路６１は、図８に示すように、電圧監視ＩＣ８、抵抗器Ｒ３８、Ｒ３９及びＲ４０、バイパスコンデンサＣ２２及びＣ２３等から構成されている。電圧監視ＩＣ８の入力端子であるＶＳ端子には、抵抗器Ｒ３９とＲ４０とで分圧したＤＣ１２Ｖの電源が供給され、出力端子であるＲＥＳＥＴ端子は、抵抗器Ｒ３８でＤＣ５Ｖにプルアップされている。
前記構成により電圧監視ＩＣ８の出力端子であるＲＥＳＥＴ端子は、ＤＣ１２Ｖ電源の電圧が７．２０〜７．７５Ｖ以下に低下すると、出力するリセット信号２を、ハイレベルからロウレベルに変化させる。
【００３５】
バックアップ１電圧監視回路６２は、図９に示すように、コンパレータＩＣ１Ａ、抵抗器Ｒ４１〜Ｒ４５等から構成されている。コンパレータＩＣ１Ａのマイナス入力端子には、抵抗器Ｒ４３とＲ４４とで分圧したＤＣ５Ｖの電源が供給され、プラス入力端子には、抵抗器Ｒ４１とＲ４２とで分圧したＤＣ１２Ｖの電源が供給され、出力端子は抵抗器Ｒ４５でＤＣ５Ｖにプルアップされている。
前記構成によりコンパレータＩＣ１Ａの出力端子は、ＤＣ１２Ｖ電源の電圧が１０．２５〜１０．７０Ｖ以下に低下すると、出力するバックアップ信号１を、ハイレベルからロウレベルに変化させる。
【００３６】
バックアップ２電圧監視回路６３は、図１０に示すように、コンパレータＩＣ２Ａ、抵抗器Ｒ５１〜Ｒ５５等から構成されている。コンパレータＩＣ２Ａのマイナス入力端子には、抵抗器Ｒ５３とＲ５４とで分圧したＤＣ５Ｖの電源が供給され、プラス入力端子には、抵抗器Ｒ５１とＲ５２とで分圧したＤＣ１２Ｖの電源が供給され、出力端子は抵抗器Ｒ５５でＤＣ５Ｖにプルアップされている。
前記構成によりコンパレータＩＣ２Ａの出力端子は、ＤＣ１２Ｖ電源の電圧が８．００〜９．２３Ｖ以下に低下すると、出力するバックアップ信号２を、ハイレベルからロウレベルに変化させる。
【００３７】
前記構成により、パチンコ機１０に電源が投入されたときの主制御基板３０と、払出制御基板３１及び図柄制御基板３２ｂ等の主制御基板以外のサブ制御基板との各々のＣＰＵの動作又は制御動作の立ち上がり状態を、図１１に示すタイミングチャートに従って説明する。
パチンコ機１０に電源が投入されると、電源基板５５によりＤＣ３２Ｖ、ＤＣ１２Ｖ、バッテリバックアップ電源（ＶＢＢ）であるＤＣ５Ｖが生成される。この生成された各電源は各制御基板に供給されるが、リセット１回路６０及びリセット２回路６１の働きにより払出制御基板３１等の各サブ制御基板及び主制御基板３０は次のように動作の立ち上げ処理を行う。
【００３８】
図１１に示すように、電源基板５５に電源が投入されると（ポイントＰ１）、ＤＣ１２Ｖ電源の電圧は放物線を描いて漸次０Ｖから１２Ｖに立ち上がる。この漸次立ち上がるＤＣ１２Ｖ電源の電圧が、基準値ＬＶ２（本具体例では、７．２０〜７．７５Ｖ）になるとリセット２回路６０の出力信号であるリセット信号２がロウレベルからハイレベルとなる。これにより、サブ制御基板の各ＣＰＵのリセットが解除され、払出制御基板３１のＣＰＵ６５がセキュリティチェック動作を開始する（ポイントＰ２）。このとき、本具体例では、払出制御基板３１を除く図柄制御基板３２ｂ等の各サブ制御基板は、セキュリティチェック動作は実行せずに本来の制御を実行するよう構成されている。
ＤＣ１２Ｖの電源電圧が基準値ＬＶ２のときには、リセット１回路６０の出力信号であるリセット信号１は、まだロウレベルの状態を維持している。従って、主制御基板３０のＣＰＵ６４は、まだ立ち上がっていない。
【００３９】
ＤＣ１２Ｖの電源電圧が基準値ＬＶ２から基準値ＬＶ１（本具体例では、９．３９〜１０．２１Ｖ）に上昇すると、リセット１回路６０のリセット信号１は、ロウレベルからハイレベルとなる。これにより、主制御基板３０のＣＰＵ６４のリセットが解除され、ＣＰＵ６４がセキュリティチェック動作を開始する（ポイントＰ３）。
主制御基板３０のＣＰＵ６４のセキュリティチェック時間Ｔ１は、払出制御基板３１のＣＰＵ６５のセキュリティチェック時間Ｔ２と同等かそれ以上長くなるように設計されている。
尚、セキュリティチェックとは、周知の如く、ワンチップマイコンであるＣＰＵ６３及び６４が遊技の進行内容を書き込んだＲＯＭの内容が正規の内容であるか否かをチェックする機能のことである。
【００４０】
主制御基板３０のセキュリティチェック時間Ｔ１が払出制御基板３１のセキュリティチェック時間Ｔ２以上であり、且つ主制御基板３０のＣＰＵ６４のリセット解除時点が各サブ制御基板のＣＰＵのリセット解除時点より遅い（ポイントＰ４及びＰ５）。これにより、主制御基板３０のＣＰＵ６４がＲＯＭに書き込まれたプログラムに従って遊技の制御を実行開始するときには、各サブ制御基板は既に遊技の制御を実行している。この結果、電源投入後直ちに、主制御基板３０のＣＰＵ６４が各サブ制御基板にデータを送信しても、各サブ制御基板は本来の制御を実行しているので確実にデータを受信することができる。
尚、本具体例では、セキュリティチェック時間Ｔ１は約４３９msであり、主制御基板３０のＣＰＵ６４が電源の投入から遊技の制御を実行するまでの時間は、約５２９ms〜５４９msである。また、セキュリティチェック時間Ｔ２は約２００msであり、サブ制御基板の１つである払出制御基板３１のＣＰＵ６５が電源の投入から遊技の制御を実行するまでの時間は、約２０２ms〜２０３msである。
【００４１】
次にパチンコ遊技機１０への電源投入が遮断されるときの動作を、図１２に示すタイミングチャートに従って説明することにする。
パチンコ遊技機１０への電源投入が遮断されると（ポイントＰ６）、電源基板５５で生成されるＤＣ１２Ｖの電源電圧は、遮断直後の低下が著しいもののその後はほぼリニアに低下してゆき所定時間後に０Ｖとなる。このリニアに漸減してゆく途中で、基準電圧ＬＶ４（本具体例では、１０．２５〜１０．７０Ｖ）に至ると（ポイントＰ７）、電源基板５５のバックアップ１電圧監視回路６２のバックアップ信号１は、ハイレベルからロウレベルに変化する。これにより、主制御基板３０のＣＰＵ６４の強制割り込み端子ＮＭＩがロウレベルとなり、ＣＰＵ６４にノンマスカブルインターラプトがかかることになる。このとき、ＣＰＵ６４は、現状のゲーム進行状況を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。
【００４２】
電源電圧ＤＣ１２Ｖの電圧が基準電圧ＬＶ４から前記基準電圧ＬＶ１に低下すると（ポイントＰ８）、電源基板５５のリセット１回路６０のリセット信号１はハイレベルからロウレベルに変化する。これにより、ＣＰＵ６４をリセット状態とする。この後、時間の経過に従ってＤＣ１２Ｖの電源電圧は漸減してゆき基準電圧ＬＶ３（本具体例では、８．００〜９．２３Ｖ）に至ると（ポイントＰ９）、バックアップ２電圧監視回路６３の出力信号２がハイレベルからロウレベルに変化する。これにより、払出制御基板３１のＣＰＵ６５のＮＭＩ端子がロウレベルとなり、ＣＰＵ６５にノンマスカブルインターラプトがかかることになる。このとき、ＣＰＵ６５は、現状の賞球払い出し状態及び玉貸しの払い出し状態を示すデータを待避し、その後ＲＡＭへのアクセスを禁止することができる。
【００４３】
ＤＣ１２Ｖの電源電圧が基準電圧ＬＶ３から更に低下し基準電圧ＬＶ２に至ると（ポイントＰ１０）、リセット２回路６１の出力信号であるリセット信号２がハイレベルからロウレベルに変化する。これにより、ＣＰＵ６４及びＣＰＵ６５をリセット状態とすると共に、その他のサブ制御基板の動作を停止させる。
ここで、前述したように、主制御基板３０及び払出制御基板３１各々のＲＡＭはバッテリバックアップされており、電源遮断時もＲＡＭに記憶されたデータは所定時間（本実施例では、約１時間２０分〜約３時間３０分）記憶保持される。
【００４４】
前述したように、電源投入が遮断される場合、先ず主制御基板３０のＣＰＵ６４をリセット状態とし、その後、サブ制御基板の各ＣＰＵをリセット状態とする。これにより、主制御基板３０のＣＰＵ６４が電源投入が遮断される前に送信したデータを各サブ制御基板が確実に受信されるという効果を有する。
【００４５】
次に前述した構成を有する本具体例の動作を、電源投入時及び電源遮断時について説明し、電源投入後から電源が遮断されるまでの処理は従来と同様なので詳細な説明は割愛する。ここでは、便宜上先ず、電源遮断時の処理を図１３に示すフローチャートに従って説明することにする。
図１３に示すフローチャートは、主制御基板３０のＣＰＵ６４及び払出制御基板３１のＣＰＵ６５により実行される処理であり、各々のＣＰＵの強制割り込み端子ＮＭＩがハイレベルからロウレベルに変化する信号の立ち下げ時に実行される処理である。
ＣＰＵ６４及びＣＰＵ６５により実行される処理が本ルーチンに移行すると、先ず、ＲＡＭの複数の所定領域に所定値５５Ｈを書き込む処理が為される（ステップＳ１００）。書き込まれる所定値は、如何なる値でも良いが、１バイト中の各々のビットが交互に「１」と「０」とになる５５Ｈ又はＡＡＨが好ましい。
【００４６】
ＲＡＭの所定領域に所定値が書き込まれた後、データの待避が実行される（ステップＳ１１０）。このデータの待避処理は、主制御基板３０では現状のゲームの進行状況、例えば、高確率中であるか否か、大当たり中であるか否か、特別図柄表示装置３２で図柄変動中であるか否か等のゲームの進行状況を示す各データをＲＡＭの所定領域に書き込む処理である。一方、払出制御基板３１では、現状の賞球個数の払い出し状態及び貸し球の払い出し状態を示す各データをＲＡＭの所定領域に書き込む処理である。この待避処理は、現状の状態を常にＲＡＭの所定領域に書き込むアルゴリズムであれば、特にこの処理を実行する構成としなくても良い。データの待避が実行されると、次にＲＡＭへのアクセスが禁止される（ステップＳ１２０）。
【００４７】
このＲＡＭへのアクセス禁止処理は、電源電圧の不安定な状態でのＲＡＭへの書き込みを禁止することにより、待避するデータの正確性及び確実性を高めるためである。
ＲＡＭへのアクセスが禁止されると、リセット端子ＲＥＳがローレベルに低下するのを待つ処理が実行される（ステップＳ１３０）。ここで、所定時間内にリセット端子がローレベルに低下すると、具体的には前述したリセット１回路６０の出力するリセット信号１がローレベルに低下すると、ＣＰＵ６４は動作を停止し、同じく前述したリセット２回路６１の出力するリセット信号２がローレベルに低下すると、ＣＰＵ６５は動作を停止する。一方、所定時間内に各リセット信号がローレベルに低下しない場合は、電源電圧が一時的に基準電圧ＬＶ３又はＬＶ４に至らずに少し低下しただけで元の電圧に復帰したときである。この場合には、ＲＡＭへのアクセス禁止処理が解除された後（ステップＳ１４０）、処理は「リターン」に抜け本来の処理が実行される。
【００４８】
電源が投入され、セキュリティチェックが終了すると、主制御基板３０のＣＰＵ６４は、図１４に示す「電源投入時ルーチン」を実行する。このルーチンは、リセット端子ＲＥＳがローレベルからハイレベルに変化する信号の立ち上げ時に１回だけ実行される。
このルーチンに処理が移行すると、停電復旧時か否か判断される（ステップＳ１５０）。本具体例では、ＤＣ５Ｖのバックアップ電源は、前述したように、コンデンサにより約１時間２０分〜約３時間３０分間ＣＰＵ６４及びＣＰＵ６５のＲＡＭに記憶されたデータを記憶保持するよう構成されている。このため、停電ではなく、営業が終了してから翌朝に電源を投入する通常状態では、ＲＡＭのデータは記憶保持されていない。これにより、ＲＡＭの所定領域に書き込まれた所定値は、記憶保持されることなく所定値とは異なった値となっている。一方、瞬停を含む一般的な停電は、１時間もあれば復旧する。係る停電時には、ＲＡＭの所定領域に書き込まれた所定値は、変化することなく記憶保持されている。従って、ＲＡＭの所定領域に書き込まれた値を比較することにより、停電復旧時か否かが判定される。
【００４９】
ステップＳ１５０の判定処理により、停電復旧時でないとの否定判定が為されると、メモリの値をクリアする等の初期設定（ステップＳ１６０）が実行され、停電復旧時との肯定判定が為されると、復旧処理（ステップＳ１７０）が実行され処理はリターンに抜ける。
復旧処理では、主制御基板３０のＣＰＵ６４は、待避したゲームの進行を示すデータから通常の処理を実行するための準備を実行し、各サブ制御基板に停電から復旧したことを知らせるコマンドコードを送信する。このコマンドコードを受信した図柄制御基板３２ｂは、ＬＣＤ３２ａの画面上に「停電復旧処理実行」、「停電前のゲーム内容から続行しています」等のメッセージを表示する処理を行う。或いは、音制御基板３５は、音声により停電があったことを報知する。
この後、ＣＰＵ６４は、図１５に示す周知の「メインルーチン」を２ｍｓ毎のハード割り込みにより定期的に実行する。
即ち、このメインルーチンは、本処理と残余処理からなり、詳細は略すが、正常割り込みか否かの判定（ステップＳ２００）、初期設定（ステップＳ２１０）、乱数更新処理（ステップＳ２２０）、各入力処理（ステップＳ２３０）、当否判定処理（ステップＳ２４０）、画像出力処理（ステップＳ２５０）、各出力処理（ステップＳ２６０）、外れ図柄乱数更新処理（ステップＳ２７０）の各処理が実行される。
これにより、主制御基板３０のＣＰＵ６４は、停電発生時には、停電前のゲームの進行状態から続行してゲームの制御を司ることができ、遊技者に不測の不利益や違和感を与えることがない。
【００５０】
一方、払出制御基板３１のＣＰＵ６５は、電源が投入されセキュリティチェックが終了すると、図１６に示す「メインルーチン」を実行する。
このルーチンでは、前述したステップＳ１５０の処理と同様の処理により、停電復旧時か否か判定され（ステップＳ３００）、停電復旧時との肯定判定が為されると、記憶保持されたデータに基づき玉切モータ３１ｃを駆動制御して賞球の払い出しを実行し（ステップＳ３１０）、玉貸モータ３１ｄを駆動制御して貸し玉の払い出しを実行する（ステップＳ３２０）。これにより、停電発生時に未払の賞球データがあれば、停電復旧後に記憶保持されたデータに基づき賞球の払い出しが実行される。同様に、停電発生時に未払の玉貸データがあれば、停電復旧後に記憶保持されたデータに基づき玉貸しの払い出しが実行される。これにより、停電が発生しても遊技者に不利益を与えることはない。
前記ステップＳ３００の判定処理により、停電復旧時でないとの否定判定が為されると、初期設定（ステップＳ３３０）が実行された後に通常の処理が実行される。
【００５１】
前述した構成により、払出制御基板３１及び図柄制御基板３２ｂを含むサブ制御基板及び主制御基板３０は、１つの電源基板５５によりリセットされて制御動作の立ち上げを実行し、また制御動作の停止を実行するよう構成されている。これにより、制御の統一化を実現することができるという効果、各制御基板にリセット回路を設けることがないので部品点数の削減を図ることができるという効果、部品の誤差による制御タイミングのズレを防ぐという効果、リセットのタイミング等は電源基板５５だけをチェクすれば各制御基板でのタイミングを判定することができ検査効率を高めるという効果、を有する。
また、本具体例では、バックアップ電圧監視回路により制御動作を停止する前に、データを待避させているので記憶保持されるデータの正確性及び確実性を確保することができるという効果も有する。
更に、本具体例では、電源基板５５に２つのリセット回路を備え、主制御基板３０をサブ制御基板よりも早く制御動作を停止させ、電源投入時にはサブ制御基板を主制御基板３０よりも早く制御動作を立ち上げるよう構成している。これにより、１方向通信の回路を構成しながらも各サブ制御基板は確実に主制御基板３０からのデータを受信することができるという優れた効果を有する。
【００５２】
更に、本具体例では、図４に示したように、賞球払出スイッチ３１ａは、払出制御基板３１及び主制御基板３０に接続されている。これにより、主制御基板３０でも、入賞に係る賞球個数データと賞球の払い出し個数とをデータ管理することができ、主制御基板３０でのデータ管理される賞球データを払出制御基板３１に送信することにより比較判断することができる。また、払出基板３１での賞球データが何等かの原因により消滅した場合には、主制御基板３０での賞球データに基づき遊技客に賞球の払い出しを実行することもできる。
また、本具体例では、玉抜スイッチ４６は、主制御基板３０及び払出制御基板３１に各々接続されているので、玉抜き操作を実行したときに賞球払出スイッチ３１ａにより検出される遊技球を、主制御基板３０及び払出制御基板３１で賞球による払い出しではなく玉抜き操作によるものと判断することができる。
【００５３】
次に遊技盤面上に発射された遊技球が大入賞口４０等の各入賞口に入賞した場合に行われる処理を図１７〜図２３に従って説明することにする。
主制御基板３０のＣＰＵ６４により実行される処理が、図１７に示す「入賞記憶ルーチン」に移行すると、先ず、入賞が有るか否かが判定される（ステップＳ４００）。本具体例では、始動口としての普通電動役物３６が５個賞球、大入賞口４０が１５個賞球、その他入賞口が１０個賞球の入賞口として構成されている。普通電動役物３６に入賞したことは第１種始動口スイッチ３６ａ、大入賞口４０に入賞したことはカウントスイッチ４０ｂ、その他の入賞口に入賞したことは複数のその他入賞口スイッチ５２により検知される。
入賞があるとの肯定判断が為されると（ステップＳ４００）、未払入賞数ＭＭＮの値がインクリメント（＋１）され（ステップＳ４１０）、その後入賞順番記憶処理が実行され（ステップＳ４２０）、処理はリターンに抜ける。また、ステップＳ４００で否定判断が為されると処理はリターンに抜ける。
【００５４】
入賞順番記憶処理（ステップＳ４２０）は、図１８のメモリマップに示すように、２０バイトのメモリ空間上に１入賞に対して２ビットのメモリを使用して賞球数を判別するデータが入賞の順番に書き込まれる。本具体例では、５個賞球の入賞口の入賞に対して０１（Ｈ）、１０個賞球の入賞口の入賞に対して１０（Ｈ）、１５個賞球の入賞に対して１１（Ｈ）のデータが書き込まれる。本具体例では、入賞が検知された順番に最下位ビットから２ビットづつ使用されて１バイト中に４個の入賞に対する賞球個数を表すデータが書き込まれ、１バイトのメモリが使用されれば、次の上位のアドレスのメモリに書き込まれる。メモリ空間のどの位置に書き込むかは、インクリメントされた未払入賞数ＭＭＮの値により判定することができる。
【００５５】
前記「入賞記憶ルーチン」により入賞データが記憶されると、図１９に示す「入賞送信ルーチン」が実行される。尚、図１７に示す「入賞記憶ルーチン」及び図１９に示す「入賞送信ルーチン」は、ハード割り込みにより定期的に実行される。
図１９に示す「入賞送信ルーチン」では、前記未払入賞数ＭＭＮの値が零でないか否かが先ず判定される（ステップＳ４５０）。未払入賞数ＭＭＮの値が零でなければ、入賞送信処理が実行される（ステップＳ４６０）。本具体例では、アドレスＡ０００（Ｈ）の１バイトのデータがそのまま、即ち、４個の入賞にたいする賞球個数のデータが一度に図柄制御基板３２ｂに送信される。例え、未払入賞数ＭＭＮの値が３以下１以上であっても１バイトのデータがそのまま送信される。
入賞送信処理が実行されると、前記未払入賞数ＭＭＮの値から値４が減算され（ステップＳ４７０）、次に減算処理された未払入賞数ＭＭＮの値が零以下か否か判定される（ステップＳ４８０）。零以下でないとの否定判定が為されると、記憶更新処理が実行され（ステップＳ４９０）、処理はリターンに抜ける。
【００５６】
記憶更新処理（ステップＳ４９０）は、アドレスが１上のアドレスの１バイトのデータをアドレスが１下のアドレスにコピーする処理をデータが書き込まれていないアドレスまで繰り返し実行する処理である。具体的に言えば、アドレスＡ００１（Ｈ）のデータをアドレスＡ０００（Ｈ）に、アドレスＡ００２（Ｈ）のデータをアドレスＡ００１（Ｈ）、アドレスＡ００３（Ｈ）のデータをアドレスＡ００２（Ｈ）、に次々と１バイトづつコピーする処理であり、データが書き込まれていないアドレスまで繰り返し実行する処理である。
一方、前記ステップＳ４８０において、未払入賞数ＭＭＮの値が零以下との肯定判定が為されると、未払入賞数ＭＭＮの値を零クリアし（ステップＳ５００）、アドレスＡ０００（Ｈ）〜Ａ０１３（Ｈ）までのメモリを零クリアする処理（ステップＳ５１０）が実行され、処理はリターンに抜ける。また、ステップＳ４５０で未払入賞数ＭＭＮの値が零であれば、処理はリターンに抜ける。
【００５７】
尚、本具体例では、入賞送信処理（ステップＳ４６０）は、１バイトのデータを１回の処理により送信する構成としたが、アドレスＡ０００（Ｈ）の最下位ビットである１ビット目及び２ビット目のデータを１回の処理により送信する構成としても良い。この構成の場合には、送信処理の後に未払入賞数ＭＭＮの値がデクリメント（−１）され、記憶更新処理はデータを２ビットづつ右シフトし、７ビット目と最上位ビットである８ビット目とには、アドレスが１つ上の１ビット目と２ビット目のデータがコピーされる。
【００５８】
払出制御基板３１のＣＰＵ６５は、主制御基板３０からの入賞データの送信があることを判定すると（ステップＳ５５０（図２０ 「受信データ記憶ルーチン」））、未払入賞数ＺＭＮを加算する処理を実行する（ステップＳ５６０）。
前記ステップＳ５６０の加算処理は、送信された１バイトのデータが４個の入賞に対する各々の入賞個数を表したデータであれば未払入賞数ＺＭＮを＋４、３個の入賞に対する各々の入賞個数を表したデータであれば未払入賞数ＺＭＮを＋３、２個の入賞に対する各々の入賞個数を表したデータであれば未払入賞数ＺＭＮを＋２、１個の入賞に対する各々の入賞個数を表したデータであれば未払入賞数ＺＭＮを＋１、加算する処理である。
未払入賞数ＺＭＮの加算処理が為されると（ステップＳ５６０）、未払入賞数ＺＭＮがメモリオーバでないか否か判定される（ステップＳ５７０）。本具体例では、入賞個数を記憶するメモリは、図１８に示した主制御基板３０の入賞個数を記憶するメモリと同様、２０バイトのメモリが容易されていて、５個賞球の賞球個数を０１（Ｈ）、１０個賞球の賞球個数を１０（Ｈ）、１５個賞球の賞球個数を１１（Ｈ）の２ビットが使用される。従って、２０バイトのメモリで８０個の遊技球の入賞に対する各々の賞球個数を記憶することができる。
【００５９】
メモリオーバでないとの判定が為されると、入賞順番記憶処理が実行される（ステップＳ５８０）。この処理は、主制御基板３０で行ったステップＳ４２０の処理と同様、入賞に対応した賞球個数をメモリ上に書き込む処理であって、加算される前の未払入賞数ＺＭＮに＋１した未払入賞数ＺＭＮに対応するメモリ空間上から送信された１〜４の入賞数を加算した未払入賞数ＺＭＮに対応するメモリ空間上に０１（Ｈ）、１０（Ｈ）又は１１（Ｈ）のデータが書き込まれる。尚、送信された１バイトのデータにより入賞数が１〜４のいづれであるかは、最上位ビットからどのビットまで００（Ｈ）が連続するかで判定できる。
前記ステップＳ５５０において送信された１バイトのデータに表された１個〜４個の入賞個数がメモリオーバに該当する場合には、該当する入賞個数分だけ加算されて新たなオーバ入賞数ＯＭＮとする処理が実行される（ステップＳ５９０）。
【００６０】
ステップＳ５８０及び／又はステップＳ５９０の処理が実行されると、賞球個数Ｍ５Ｄ、ＭＡＤ、ＭＥＤの加算処理が実行され（ステップＳ６００）、処理はリターンに抜ける。この処理は、送信された１バイトのデータの中に０１（Ｈ）のデータがあれば賞球個数Ｍ５Ｄをインクリメント（＋１）し、１０（Ｈ）のデータがあれば賞球個数ＭＡＤをインクリメントし、１１（Ｈ）のデータがあれば賞球個数ＭＥＤをインクリメントする処理である。また、ステップＳ５５０で否定判断が為されると処理はリターンに抜ける。
図２０に示す「受信データ記憶ルーチン」の各処理を実行することにより、払い出すべき１５個賞球の入賞数が賞球個数ＭＥＤ、１０個賞球の入賞数が賞球個数ＭＡＤ、５個賞球の入賞数が賞球個数Ｍ５Ｄとして記憶され、又、払い出すべき８０個の入賞球に対する入賞の順番がメモリＡ０００〜Ａ０１３（Ｈ）上に記憶される。
【００６１】
ここで、１回の送信処理により２ビットのデータ、即ち、１個の入賞に対するデータを送信する構成とした場合には、図２１に示す「受信データ記憶ルーチン」の各処理（ステップＳ６１０〜Ｓ６９０）を実行することにより、払い出すべき１５個賞球の入賞数を賞球個数ＭＥＤ、１０個賞球の入賞数を賞球個数ＭＡＤ、５個賞球の入賞数を賞球個数Ｍ５Ｄとして記憶し、又、払い出すべき８０個の入賞球に対する入賞の順番をアドレスＡ０００（Ｈ）〜Ａ０１３（Ｈ）のメモリに記憶する構成としても良い。即ち、図２０と同様に、主制御基板３０からの入賞データの送信があることを判断すると（ステップＳ６１０）、未払入賞数ＺＭＮを加算する処理を実行する（ステップＳ６２０）。また、未払入賞数ＺＭＮがメモリオーバでない場合（ステップＳ６３０：ＹＥＳ）、入賞順番記憶処理（ステップＳ６４０）を行い、未払入賞数ＺＭＮがメモリオーバである場合（ステップＳ６３０：ＮＯ）、該当の入賞個数分だけ加算され新たなオーバ入賞数ＯＭＮとする処理が行なわれる（ステップＳ６５０）。ステップＳ６４０又はＳ６５０の後、賞球個数が５個、１０個、１５個の場合につき、それぞれ賞球個数Ｍ５Ｄ，ＭＡＤ，ＭＥＤがそれぞれ＋１され（ステップＳ６７０〜Ｓ６９０）、処理はリターンに抜ける。ステップＳ６１０で否定判断が為されると、処理はリターンに抜ける。
【００６２】
次に払出制御基板３１のＣＰＵ６５が玉切モータ３１ｃを駆動制御して賞球の払い出しを行う処理を、図２２に示す「賞球払出しルーチン」に従って説明する。
前記ステップＳ５６０の処理により加算処理される未払入賞数ＺＭＮの値が零でなく、且つオーバ入賞数ＯＭＮが零であれば（ステップＳ７００〜Ｓ７１０）、未だ払い出していない入賞に対する賞球個数がメモリＡ０００（Ｈ）〜Ａ０１３（Ｈ）上に入賞の順番に記憶されていることになる。この場合には、払出制御基板３１のＣＰＵ６５は、アドレスの番地がＡ０００（Ｈ）の最下位ビットである１ビット目と２ビット目のメモリに書き込まれたデータが、１１（Ｈ）、１０（Ｈ）又は０１（Ｈ）かを判定する処理を行う（ステップＳ７２０）。
【００６３】
判定処理により１１（Ｈ）と判定されれば、賞球払出スイッチ３１ａにより１５個の遊技球が払い出されたことが検出されるまで玉切モータ３１ｃを駆動制御し（ステップＳ７３０）、その後、賞球個数ＭＥＤの値をデクリメント（−１）する処理を実行する（ステップＳ７４０）。判定処理により１０（Ｈ）と判定されれば、賞球払出スイッチ３１ａにより１０個の遊技球が払い出されたことが検出されるまで玉切モータ３１ｃを駆動制御し（ステップＳ７５０）、その後、賞球個数ＭＡＤの値をデクリメント（−１）する処理を実行する（ステップＳ７６０）。判定処理により０１（Ｈ）と判定されれば、賞球払出スイッチ３１ａにより５個の遊技球が払い出されたことが検出されるまで玉切モータ３１ｃを駆動制御し（ステップＳ７７０）、その後、賞球個数Ｍ５Ｄの値をデクリメント（−１）する処理を実行する（ステップＳ７８０）。
【００６４】
賞球払い出し処理の実行が終了すると（ステップＳ７２０〜Ｓ７８０）、入賞順番記憶更新を実行した後（ステップＳ７９０）、未払入賞数ＺＭＮをデクリメントし（ステップＳ８００）、処理はリターンに抜ける。入賞順番記憶更新処理（ステップＳ７９０）は、Ａ０００（Ｈ）番地の１バイトのデータを２回右にシフト、即ち、書き込まれたデータが２ビット右に移動する処理を実行し、７ビット目と最上位ビットである８ビット目とには、Ａ００１（Ｈ）番地の１ビット目と２ビット目とのデータを移動させ、この処理をデータが書き込まれていないアドレスまで繰り返すことにより行われる。
一方、前記ステップＳ７１０によりオーバ入賞数ＯＭＮが零でないとの判定が為されたときは、未だ払い出されていない入賞の賞球データが８０個を超えて入賞の順番が記憶されていない賞球を払い出す処理が実行され（ステップＳ８１０）、ステップＳ８００の処理を実行し、リターンに抜ける。また、ステップＳ７００で否定判断が為されると、処理はリターンに抜ける。このオーバ賞球払出し処理を、図２３に示す「オーバ賞球払出し処理」に従って説明することにする。
【００６５】
この処理では、払出制御基板３１のＣＰＵ６５は、先ず、賞球個数ＭＥＤの値が零か否か（ステップＳ８５０）、賞球個数ＭＡＤの値が零か否か（ステップＳ８６０）、賞球個数Ｍ５Ｄの値が零か否か（ステップＳ８７０）が次々と判定実行される。
賞球個数ＭＥＤの値が零でなければ（ステップＳ８５０）、１５個の遊技球を賞球として払い出した後に賞球個数ＭＥＤの値をデクリメントする（ステップＳ８８０〜Ｓ８９０）。賞球個数ＭＥＤの値が零で、且つ賞球個数ＭＡＤの値が零でなければ（ステップＳ８５０〜Ｓ８６０）、１０個の遊技球を賞球として払い出した後に賞球個数ＭＡＤの値をデクリメントする（ステップＳ９００〜Ｓ９１０）。賞球個数ＭＥＤの値及び賞球個数ＭＡＤの値が共に零で、且つ賞球個数Ｍ５Ｄの値が零でなければ（ステップＳ８５０〜Ｓ８７０）、５個の遊技球を賞球として払い出した後に賞球個数Ｍ５Ｄの値をデクリメントする（ステップＳ９２０〜Ｓ９３０）。
【００６６】
前記ステップＳ８８０及びＳ８９０、前記ステップＳ９００及びＳ９１０、又は前記ステップＳ９２０及びＳ９３０のいづれかの処理を実行した後、オーバ入賞数ＯＭＮの値がデクリメントされ（ステップＳ９４０）、処理は「リターン」に抜ける。また、前記ステップＳ８５０〜Ｓ８７０により賞球個数ＭＥＤ、ＭＡＤ及びＭ５Ｄの値が全て零との判定が為されたときには何も実行せず、処理はそのまま「リターン」に抜ける。
【００６７】
前述した構成により、主制御基板３０は、入賞の順番に賞球個数を記憶し、この記憶した入賞データを払出制御基板３１に送信する。一方、払出制御基板３１は、２０バイトのメモリがメモリオーバするまでは、入賞の順番に賞球個数を記憶し、賞球が追いつかず又は入賞が一時に大量に発生し、２０バイトのメモリがオーバしたときには、賞球個数の相違毎に入賞数だけを記憶する。そして、メモリオーバした分については、賞球個数の多いものから順番に賞球を実行する。これにより、通常時には、入賞の順番に賞球を払い出すことができると共に、賞球が追いつかない過渡時には、メモリオーバした分については賞球個数の多い賞球を優先して払い出しを実行する。この結果、入賞の順番を記憶するメモリ空間を徒に大きくすることなく構成することができるという優れた効果を有する。また、本具体例ではバッテリバックアップ機能を搭載しているので、停電から復帰したときでも、記憶保持されたデータに従って賞球を払い出すことができ、しかも入賞の順番に賞球を払い出すことができるという効果を有する。
【００６８】
更に、本具体例では、メモリオーバする場合には、メモリオーバした分を優先して払い出し、その後に入賞順番に対応して払い出す構成を採用しているので、賞球払い出し処理の途中で入賞データが送信されても、賞球処理が為された後のデータにそのまま書き込み処理を実行すれば良く、入賞データの記憶処理を徒に複雑にしないという優れた効果も有する。
また、本具体例では、主制御基板３０から払出制御基板３１に送信する入賞データは１バイトのデータを一度に送信する構成としているので、主制御基板３０の送信処理及び払出制御基板３１の受信処理の時間短縮を行うことができるという優れた効果も有する。
【００６９】
その上、本具体例では、メモリオーバしない状態では、アドレスＡ０００（Ｈ）〜Ａ０１３（Ｈ）の２０バイトのメモリ空間上に、入賞の順番に賞球個数を示すデータを書き込むと共に、賞球個数を示すデータである賞球個数Ｍ５Ｄ、ＭＡＤ、ＭＥＤをインクリメントする構成としているので、何等かの理由によりアドレスＡ０００（Ｈ）〜Ａ０１３（Ｈ）のメモリに書き込まれたデータの一部又は全部が消滅しても、賞球個数Ｍ５Ｄ、ＭＡＤ、ＭＥＤに従って賞球の払い出しを実効することができ、遊技者に不測の不利益を与えないという効果を有する。
また、メモリオーバしなときには、アドレスＡ０００（Ｈ）〜Ａ０１３（Ｈ）に書き込まれたデータが示す賞球個数の合計と、賞球個数Ｍ５Ｄ、ＭＡＤ、ＭＥＤが示す賞球個数の合計とを比較することにより賞球個数の合計に誤りがないか否かを比較判定することができるという効果も有する。
【００７０】
ここで、前述した処理（ステップＳ６１０〜Ｓ６９０）によりインクリメントされる未払入賞数ＺＭＮ、オーバ入賞数ＯＭＮ、賞球個数Ｍ５Ｄ、賞球個数ＭＡＤ及び賞球個数ＭＥＤは、未払入賞数ＺＭＮについては１バイトと１ビット、その他については各々１バイトのメモリが容易されている。従って、未払入賞数ＺＭＮについては、未払の入賞個数が最大５１１個あることを記憶することができ、その他のデータについては各々最大２５５個の個数があることを記憶することができる。
本具体例では、これらのメモリに記憶されるデータ量が所定値以上になると遊技球の発射停止が実行される。即ち、図２４の「発射停止ルーチン」に示すように、未払入賞数ＺＭＮの値が４００を超えるか（ステップＳ１０００）、またはオーバ入賞数ＯＭＮ、賞球個数Ｍ５Ｄ、ＭＡＤ又はＭＥＤの何れかが２００以上になると（ステップＳ１０１０）、払出制御基板３１は発射制御基板３３に発射モータ３３ａの駆動停止を指示する信号を出力し（ステップＳ１０２０）、処理はリターンに抜ける。未払入賞数ＺＭＮが４００以下であり、且つオーバ入賞数ＯＭＮ、賞球個数Ｍ５Ｄ、ＭＡＤ及びＭＥＤの各値が全て２００未満であれば、発射停止命令は解除され（ステップＳ１０３０）、発射モータ３３ａは駆動され、処理はリターンに抜ける。
【００７１】
以上、詳細に説明した本具体例によると、払出制御基板３１のＲＡＭに記憶される未払入賞数ＺＭＮ、オーバ入賞数ＯＭＮ、賞球個数Ｍ５Ｄ、ＭＡＤ又はＭＥＤの何れかが所定値以上になると払出制御基板３１は発射制御基板３３を介して発射モータ３３ａの駆動を停止する処理を行う。これにより、何等かの理由により玉切モータ３１ｃにより賞球払い出し処理が実行されないときや、賞球の払い出し処理が入賞に追いつかない場合には、未払入賞数ＺＭＮ、オーバ入賞数ＯＭＮ、賞球個数Ｍ５Ｄ、ＭＡＤ又はＭＥＤの値は増加する一方であるが、所定値以上増加することなく、確実に各々の容量内に抑えることができる。この結果、未払の入賞数を無制限に増加させるという不具合を未然に解決し、また、メモリオーバしてデータを書き込むことにより発生する不測の不具合の発生を未然に防ぐことができるという効果を有する。
更に、メモリオーバするときに書き込み禁止する処理を行うことなく、未然に遊技球の発射を停止する処理を行うので、入賞に対応する遊技球は必ず賞球として払い出すことができ、遊技者に不利益を与えないという効果も有する。
【００７２】
次に、図２５に示すフローチャートに従って第２の具体例について説明することにする。
第２の具体例は、図４に示した回路において払出制御基板３１に図示しない警告ランプを設けたものであり、図２４に示した「発射停止ルーチン」の処理の替わりに図２５に示す「警告及び発射停止ルーチン」の処理を実行する構成のものであり、その他の構成は第１の具体例と略同様である。
第２の具体例では、払出制御基板３１のマイコンは、賞球個数Ｍ５Ｄが３０以下、賞球個数ＭＡＤが２０以下、且つ賞球個数ＭＥＤが１００未満のときには、警告信号が解除され（ステップＳ１０５０、Ｓ１０６０、Ｓ１０７０、Ｓ１０９０）、処理はリターンに抜ける。また、賞球個数Ｍ５Ｄが２００以上（ステップＳ１０５０、Ｓ１１２０）、賞球個数ＭＡＤが２００以上（ステップＳ１０６０、Ｓ１１３０）、または賞球個数ＭＥＤが２００以上（ステップＳ１０７０、Ｓ１０８０）の何れかの場合には、具体例１と同様に発射停止命令が実行され（ステップＳ１１００）、処理はリターンに抜ける。
一方、賞球個数Ｍ５Ｄが３０を超え２００未満（ステップＳ１０５０、Ｓ１１２０）、賞球個数ＭＡＤが２０を超え２００未満（ステップＳ１０６０、Ｓ１１３０）、または賞球個数ＭＥＤが１００以上で２００未満（ステップＳ１０７０、Ｓ１０８０）のいずれかの場合には、警告信号が出力され発射停止が解除され（ステップＳ１１１０）、警告ランプの点灯処理が実行され、処理はリターンに抜ける。
【００７３】
前述した具体例２は、前記具体例１と同様の効果を有する他、賞球の未払状態に従って好適に警告ランプを点灯させ、パチンコホール又は遊技者に注意を促すことができるという優れた効果を有する。
一般に、賞球個数Ｍ５Ｄに対応する始動口３６への未払の入賞個数が３０個以上となっても賞球の払い出しが実行されないと、上皿１５の遊技球が残り少なくなり、遊技者は貸出釦１６をあらたに押下し金銭を使用してしまう、或いはゲームを途中で止めてしまうといったことが発生し遊技者に不利益を与えてしまう。また、賞球個数ＭＥＤに対応する大入賞口４０への入賞数は大当たり中には激増する。更に、賞球個数ＭＡＤに対応するその他の入賞口への入賞数は通常は多くない。そこで、本具体例では、各入賞口への入賞頻度を考慮し、各々の入賞口に対応する未払の入賞数に応じて警告ランプを点灯するよう構成している。これにより、遊技の状態に応じたきめ細かな警告を行うことができ、遊技者に不利益を与えることなく、パチンコホールはきめ細かな対応を行うことができるという優れた効果を有する。
【００７４】
次に第３の具体例について説明する。
第３の具体例では、第１の具体例に用いた図４の回路に示す払出制御基板３１から発射制御基板３３への出力回路を削除した回路構成としたものであり、第１具体例の図１７に示す「入賞記憶ルーチン」、図１９に示す「入賞送信ルーチン」、図２０に示す「受信データ記憶ルーチン」、の替わりに図２６に示す「入賞記憶ルーチン２」、図２７に示す「入賞送信ルーチン２」、図２８に示す「受信データ記憶ルーチン２」を各々実行する構成としたものである。
第３の具体例では、入賞が発生すると未払入賞数ＭＭＮをインクリメント（＋１）する他（ステップＳ１２００〜Ｓ１２１０）、５個入賞、１０個入賞又は１５個入賞の入賞数を示す入賞個数ＭＭ５Ｄ、ＭＭＡＤ又はＭＭＥＤの何れかがインクリメントされ（ステップＳ１２２０）。
また、具体例１と同様に、２０バイトのメモリ領域上に最大８０個までの入賞の順番が０１（Ｈ）、１０（Ｈ）又は１１（Ｈ）のデータで記憶される（ステップＳ１２３０）。また、未払の入賞数が８０個を超えるときには、超える入賞数がインクリメントされ（ステップＳ１２４０）、処理はリターンに抜ける。ステップＳ１２００で入賞がない場合にもリターンに抜ける。
【００７５】
前記ステップＳ１２００〜Ｓ１２４０の処理によりインクリメント又は記憶されたデータが、図２７に示す入賞送信ルーチン２の処理により払出制御基板３１に送信される（ステップＳ１２５０〜Ｓ１２９０）。即ち、未払入賞数ＭＭＮが零でないとき（ステップＳ１２５０）、未払入賞数ＭＭＮを送信し（ステップＳ１２６０）、賞球個数ＭＭ５Ｄ，ＭＭＡＤ及びＭＭＥＤを送信し（ステップＳ１２７０）、オーバ入賞数ＭＭＯを送信し（ステップＳ１２８０）、入賞順番を送信し（ステップＳ１２９０）、処理はリターンに抜ける。また、ステップＳ１２５０で未払入賞数ＭＭＮが零であれば、リターンに抜ける。
払出制御基板３１では、送信が有った場合には、受信した未払入賞数ＭＭＮを未払入賞数ＺＭＮ、賞球個数ＭＭ５Ｄ、ＭＭＡＤ及びＭＭＥＤを賞球個数Ｍ５Ｄ、ＭＡＤ及びＭＥＤ、オーバ入賞数ＭＭＯをオーバ入賞数ＯＭＮとして更新処理し（図２８ ステップＳ１３００〜Ｓ１３３０）、また入賞順番の記憶更新処理を実行し（ステップＳ１３４０）、リターンに抜ける。ステップＳ１３００で送信がない場合にも、リターンに抜ける。
この後、払出制御基板３１は、第１の具体例で用いた図２２に示す「賞球払出しルーチン」及び図２３に示す「オーバ賞球払出しルーチン」を実行し、賞球の払い出し処理を実行し各データをデクリメント（−１）する等のデータ更新処理をする。
【００７６】
一方、主制御基板３０は、賞球払出スイッチ３１ａの入力があることにより各データをデクリメントし記憶更新する処理を行う（図２９ ステップＳ１３５０〜Ｓ１３９０）。主制御基板３０は、払出制御基板３１が行う賞球の払い出しアルゴリズムに従って各データをデクリメントする構成とすれば良い。
前述した処理により、具体例３では、主制御基板３０と払出制御基板３１とは、完全に同一の入賞に係るデータを共有することになる。
ここで、具体例３では、図２４に示す「発射停止ルーチン」又は図２５に示す「警告及び発射停止ルーチン」と同様の処理を主制御基板３０が実行する。
【００７７】
前述した具体例３では、具体例１又は具体例２と同様の効果を有する他、次の効果を有する。
具体例３では、払出制御基板３１から発射制御基板３３への出力回路を構成することなく、主制御基板３０から各サブ制御基板３１、３２ｂ、３３、３４、３５への一方通信の回路構成のみとし、即ち、各サブ制御基板と各サブ制御基板との通信を行う複雑な回路構成とすることなく、主制御基板３０が発射制御基板３３に指示して発射モータ３３ａの駆動を停止することができ、また、ランプ制御基板３４又は音制御基板３５に指示して賞球の未払について警告することができるという極めて優れた効果を有する。
【００７８】
また、本具体例では、主制御基板３０と払出制御基板３１とが入賞に係るデータを共有しているので、入賞がない場合に主制御基板３０から送信される入賞に係るデータと、払出制御基板３１が有する更新前の入賞に係るデータとは同一でなくてはならず、払出制御基板３１が有する入賞に係るデータのチェックを行うことができるという効果を有する。また、入賞がある場合でも、主制御基板３０が送信する入賞に係るデータと払出制御基板３１が有する入賞に係るデータとに大きな誤差があってはならず、この点からもデータのチェックを行うことができる。
【００７９】
更に、遊技の途中で何等かの原因により払出制御基板３１が故障したような場合には、払出制御基板３１を修理又は正常な基板に交換し、その後、主制御基板３０が有する入賞に係るデータに従って賞球の払い出し処理を実行することができる。この処理は、主制御基板３０のＲＡＭがバッテリバックアップされているので実現可能である。また、逆に、主制御基板３０が故障したような場合でも、払出制御基板３１が有する入賞に係るデータに従って賞球の払い出し処理を実行することができる。この結果、遊技者の利益を確保し遊技機に対する信頼を一層高め、遊技機の健全化に寄与することができるという効果を発揮することができる。
【００８０】
尚、第３の具体例では、主制御基板３０が払出制御基板３１と同一の入賞に係るデータを持つよう構成したが、同じ入賞に係るデータを持つことなく主制御基板３０から発射制御基板３３、ランプ制御基板３４又は音制御基板３５に指示する構成とすることも可能である。例えば、ハード構成を具体例３と同様の構成とし、ソフト構成を具体例１と同様の構成として、図１７に示す「入賞記憶ルーチン」において、入賞を検出するとき入賞に対応する賞球個数を２バイトのＲＡＭに加算し払い出すべき賞球個数の合計を記憶し、賞球払出スイッチ３１ａにより検出される払い出された賞球個数を減算して記憶する構成とし、この賞球個数の合計が所定値を超えたときに警告信号を出力する、或いは発射を停止する構成としても良い。この構成によれば、主制御基板３０の処理の負担を軽減化することができる、また主制御基板３０のＲＡＭの使用容量を少なくすることができるという効果を有する。ここで、賞球個数の合計を記憶するために２バイトのメモリを使用すれば、約６５，５００個の賞球個数を記憶することができるが、警告信号を５００個、１，０００個、１，５００個又は２，０００個で出力し、１回の大当たりに対応する賞球個数の約２，４００個以上の約３，０００個の賞球個数が未払のときに発射停止信号を出力するよう構成することが考えられる。１回の大当たりに対応する賞球個数以上で発射を停止するのは、大当たり動作中に遊技球の発射を停止させないためである。
【００８１】
更に、第１〜第３の具体例において、下皿２３に遊技球が満タン状態となったことが満タンスイッチ４３により検出されたときには、状態の如何に拘わらず、遊技球の発射を停止するよう構成しても良い。
一般に、賞球の払い出しが実行されているにも拘わらず、入賞に対する賞球の払い出しが間に合わないときには下皿２３に遊技球が貯まることになるが、係る状態を遊技者が気が付かないときには、払い出された賞球が賞球通路をせり上がってくることになる。この状態を放置しておくと、せり上がってきた遊技球により玉詰まりを発生させる、玉ガミを発生させるといった不具合を発生させることにもなりかねない。そこで、メモリの使用量の如何に拘わらずに、満タンスイッチ４３がオンしたときには、遊技球の発射を停止するのである。これにより、前述の不具合を未然に防止することができる。
尚、満タンスイッチ４３は、取り付け場所を特に限定するものではないが、賞球払出スイッチ３１ａ及び貸玉払出スイッチ３１ｂの下方付近が好ましい。これは、頻繁に発射停止を行わないためである。
【図面の簡単な説明】
【図１】本発明を採用した遊技機１０を示す外観斜視図である。
【図２】遊技機１０を裏面からみた裏面図である。
【図３】遊技機１０の遊技盤２２の構成を示す正面図である。
【図４】遊技機１０の電気的構成を示すブロック図である。
【図５】電源基板５５から電源を供給する構成を示すブロック図である。
【図６】電源基板５５と主制御基板３０及び各サブ制御基板との関係を示すブロック図である。
【図７】リセット１回路６０の構成を示す回路図である。
【図８】リセット２回路６１の構成を示す回路図である。
【図９】バックアップ１電圧監視回路６２の構成を示す回路図である。
【図１０】バックアップ２電圧監視回路６３の構成を示す回路図である。
【図１１】電源投入時の状態を示すタイミングチャートである。
【図１２】電源遮断時の状態を示すタイミングチャートである。
【図１３】「停電処理ルーチン」での処理を示すフローチャートである。
【図１４】「電源投入時ルーチン」での処理を示すフローチャートである。
【図１５】主制御基板３０の「メインルーチン」で行われる処理を示すフローチャートである。
【図１６】払出制御基板３１の「メインルーチン」で行われる処理を示すフローチャートである。
【図１７】主制御基板３０で行われる「入賞記憶ルーチン」の処理を示すフローチャートである。
【図１８】入賞順番を記憶するメモリ空間を例示するメモリマップである。
【図１９】主制御基板３０で行われる「入賞送信ルーチン」の処理を示すフローチャートである。
【図２０】払出制御基板３１で行われる「受信データ記憶ルーチン」の処理を示すフローチャートである。
【図２１】払出制御基板３１で行われる第２の「受信データ記憶ルーチン」の処理を示すフローチャートである。
【図２２】払出制御基板３１で行われる「賞球払出しルーチン」の処理を示すフローチャートである。
【図２３】払出制御基板３１で行われる「オーバ賞球払出し処理」での処理を示すフローチャートである。
【図２４】払出制御基板３１で行われる「発射停止ルーチン」の処理を示すフローチャートである。
【図２５】第２具体例において払出制御基板３１で行われる「警告及び発射停止ルーチン」の処理を示すフローチャートである。
【図２６】第３具体例において主制御基板３０で行われる「入賞記憶ルーチン２」の処理を示すフローチャートである。
【図２７】第３具体例において主制御基板３０で行われる「入賞送信ルーチン２」の処理を示すフローチャートである。
【図２８】第３具体例において払出制御基板３１で行われる「受信データ記憶ルーチン２」の処理を示すフローチャートである。
【図２９】第３具体例において主制御基板３０で行われる「記憶データ減算ルーチン」の処理を示すフローチャートである。
【符号の説明】
１０…パチンコ機 １３…カードリーダ（プリペイドカードユニット）
２２…遊技盤 ２４…発射ハンドル
２４ａ…タッチスイッチ ２４ｂ…発射停止スイッチ
３０…主制御基板 ３１…払出制御基板
３１ａ…賞球払出スイッチ ３１ｂ…貸玉払出スイッチ
３１ｃ…玉切モータ ３１ｄ…玉貸モータ
３２…特別図柄表示装置
３２ａ…ＬＣＤパネルユニット（ＬＣＤ）
３２ｂ…図柄表示装置制御基板（図柄制御基板）
３３…発射制御基板 ３３ａ…発射モータ
３４…ランプ制御基板
３５…音制御基板 ３６…普通電動役物（始動口）
３６ａ…第１種始動口スイッチ
３７…普通図柄表示装置 ４０…大入賞口
４０ａ…役物連続作動スイッチ（ＶＳＷ）
４０ｂ…テンカウントスイッチ（カウントＳＷ）
４３…満タンスイッチ ４４…捕球スイッチ
４５…その他入賞口スイッチ ４６…玉抜スイッチ
４７…ＣＲ精算表示基板 ４８…タッチランプ
４９…スピーカ ５０…外部接続端子
５５…電源基板 ６０…リセット１回路
６１…リセット２回路 ６２…バックアップ１電圧監視回路
６３…バックアップ２電圧監視回路
６４、６５、６６…ＣＰＵ（ワンチップマイコン）

Claims (3)

1. 発射手段により遊技盤上に発射された遊技球の挙動に起因した遊技の進行を司る主制御基板と、
   賞球払い出し手段により遊技者に賞球を払い出す賞球払出制御基板と、
   交流電源が供給され、該交流電源を直流電源に変換し、該変換した直流電源を前記主制御基板及び賞球払出制御基板に供給する電源基板と、
   を含む遊技機において、
   前記電源基板にリセット回路と、バックアップ供給電源と、前記変換された直流電源の電圧低下を監視するバックアップ電圧監視回路と、を備え、
   前記電源基板のリセット回路からリセット信号を入力することにより前記主制御基板及び賞球払出制御基板は制御動作を立ち上げ、
   前記電源基板のバックアップ電圧監視回路からバックアップ信号を入力することにより前記主制御基板及び賞球払出制御基板はデータを待避し、ＲＡＭへのアクセスを禁止した後に制御動作を停止し、
   前記主制御基板及び賞球払出制御基板は制御動作を停止した後の停電時に、前記電源基板のバックアップ供給電源により前記待避したデータを記憶保持する、ことを特徴とする弾球遊技機。
2. 主制御基板及び賞球払出制御基板は、ＲＡＭへのアクセスを禁止した後、所定時間内にＣＰＵを停止させる信号を入力しない場合にはＲＡＭへのアクセス禁止を解除し、制御動作を停止しないことを特徴とする請求項１に記載の弾球遊技機。
3. 前記賞球制御基板に記憶される未払い個数データが予め定められた個数を超えれば遊技球の発射を停止することを特徴とする請求項１又は２に記載の弾球遊技機。

Images