JP3692826B2

JP3692826B2 - 半導体装置

Info

Publication number: JP3692826B2
Application number: JP10852299A
Authority: JP
Inventors: 正和椎木; 顕治櫻井; 充藤井
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 1999-04-15
Filing date: 1999-04-15
Publication date: 2005-09-07
Anticipated expiration: 2019-04-15
Also published as: JP2000299303A; US20030075780A1; US20120219530A1; US6737729B2

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものである。
【０００２】
【従来の技術】
フローセンサ等のシリコン基板の表面に窪みを設けるとともに、その窪みを覆うような誘電体薄膜を前記シリコン基板表面に設け、かつ、その誘電体薄膜上に所定形状の抵抗素子等を形成した半導体装置としては、例えば従来特公平３−５２０２８に示されるようなものがある。
【０００３】
係る構成の半導体装置では、シリコン基板の表面に誘電体薄膜を成膜した後で窪みを作ることになるが、その製造方法としては、裏面（誘電体薄膜非形成面）からシリコン基板をエッチングする方法と、表面の誘電体薄膜にシリコン基板をエッチングするためのエッチングホールを形成し、そのエッチングホールを介してエッチング液を浸透させてエッチングする方法がある。
【０００４】
後者においては誘電体薄膜にどのような形状のエッチングホールを形成するかによってエッチング時間・有効領域など生産性や特性に大きな影響を及ぼすのでその形状設計には注意が必要となる。そして、その形状としては従来は（１００）面と＜１１０＞方向を持つシリコンウエハにおいては＜１１０＞に対して４５°の方向に方向付けられるパターンが一般的であった。
【０００５】
【発明が解決しようとする課題】
従来の誘電体薄膜を有する半導体装置（センサ）において、表面の誘電体薄膜にシリコンをエッチングするためのエッチングホールを形成する方法を採った場合、エッチングホールを開けた部分は誘電体薄膜上に形成する抵抗素子、または熱電変換素子を効率よく、しかも広範囲にわたって形成できず、高出力化の妨げとなっていた。さらに、熱絶縁性が悪くなるため出力電圧が落ちるという問題もある。
【０００６】
また、エッチングホール形状は通常、＜１１０＞に対して４５度傾いた方向に方向付けられ、＜１００＞に平行に形成される。この場合、エッチングホールの領域がメンブレン全体に対して大きくなり、デバイスの配線が複雑になる。
【０００７】
さらに、従来のようなエッチングパターンではデバイスのダイシング方向に対して平行でなく、一般的には４５度傾いたデバイスとなるので実装時に傾ける必要が生じるため、作業効率が下がる。
【０００８】
本発明は、上記した背景に鑑みてなされたもので、その目的とするところは、上記した問題点を解決し、配線パターンが単純となり、歩留まりが向上し、配線の抵抗値が下げられ、小型化を図ることができ、高性能で設置も容易となり、しかも、エッチングホールを介してエッチングして窪みを製造するのも短時間で行うことのできる半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために、本発明に係る半導体装置では、（１００）面と＜１１０＞方向を有し、（１００）面に平行な表面に異方性エッチングで形成された窪みを有する半導体基板と、前記窪みを覆うように前記半導体基板に設けられた誘電体薄膜とを備え、前記窪みに対向する前記誘電体薄膜には、複数のエッチングホールが設けられており、前記複数のエッチングホールに含まれる個々のエッチングホールのいくつかにより、少なくとも＜１１０＞方向に配列された第1エッチングホールと＜−１１０＞方向に配列された第２エッチングホールとが構成され、前記窪みを覆うように前記半導体基板に設けられた誘電体薄膜と前記第１，第２エッチングホールを構成する個々のエッチングホールは、前記＜１１０＞，＜−１１０＞方向に対して傾斜する辺（実施の形態では「短辺１６ｂ，１７ｂや斜辺１６ｃ，１７ｃ並びに等脚台形の斜辺等」に対応する）を有する。そして、＜１１０＞方向並びにそれと直交する方向に辺をもつ前記複数のエッチングホールのそれぞれに外接する仮想長方形を想定した場合に、前記第１エッチングホールと前記第２エッチングホールの交差部において、前記第１エッチングホールを構成するいずれかのエッチングホールの前記仮想長方形と前記第２エッチングホールを構成するいずれかのエッチングホールの前記仮想長方形とが直接的に連続しているか、または、前記複数のエッチングホールには含まれるが第１、第２エッチングホールを構成しない別のエッチングホールの仮想長方形を介して連続しているように構成した（請求項１）。また、前記誘電体薄膜上に回路パターンを備えるようにしてもよい（請求項６）。さらに、前記回路パターンが、所定形状の抵抗素子と熱電変換素子の少なくとも一方を有するようにしてもよい（請求項７）。
【００１０】
＜１１０＞方向や＜−１１０＞方向に沿った面に向かう方向のエッチングレートは低いので、例えば当該方向に延びるような矩形状のパターンとすると、エッチングしても基板の奥、つまり、（１００）面に向かって進むのみとなる。したがって、従来のエッチングホールは、＜１１０＞方向に対して４５度の方向に延びるようなパターン形状とした。係る古くから存在する固定概念を破棄し、本発明者は＜１１０＞方向に対して延びるパターン形状のエッチングホールを用いて所定の窪みを形成することを試み、成功した。
【００１１】
すなわち、半導体基板表面の全面に第１，第２エッチングホールを有する誘電体薄膜が成膜されている状態で、エッチング液に浸漬すると、エッチングホールにより露出する半導体基板の表面は、（１００）面に向かってエッチングされる。また、＜１１０＞，＜−１１０＞方向と傾斜する辺（実施の形態では４５度傾斜）を設けることにより、その辺と平行な面に向けてエッチングが進む。これにより、仮想長方形の部分がエッチングにより除去される。
【００１２】
そして、この仮想長方形は直接或いは間接的に連続するように形成されることから、第１エッチングホールに基づいて除去された領域と、第２エッチングホールに基づいて除去された領域が接続される。すると、（４１１）面が現れるので、実施の形態で詳細に説明するように、その（４１１）面に向かって高速にエッチングが進む。つまり、実質的に第１，第２エッチングホールの交点部分からエッチングが進行する。よって、＜１１０＞方向と並行，垂直な辺を持つ矩形状の窪みが形成される。しかも、（４１１）面の最速エッチングを利用するので、従来のものよりも短時間で窪みを形成できる。
【００１３】
そして、第１，第２エッチングホールが＜１１０＞方向，＜−１１０＞方向に延びるように形成されることから、窪みに対向する誘電体薄膜の部分は、それらエッチングホールにより矩形状に区分けされる。よって、配線が単純になるので、配線のパターン切れなどなく、製造が容易で歩留まりも向上する。
【００１４】
ここで、各第１，第２エッチングホールに基づく仮想長方形同士が接したり（線接触或いは点接触）、一部重なったりするように構成してもよいし、別途設けた他のエッチングホールに基づく仮想長方形によって連続するように構成しても良い。
【００１５】
好ましくは、前記第１，第２エッチングホールは、前記窪みの中央で交差することである（請求項２）。交差部分が周囲に向かってエッチングが進むので、短時間で窪みを形成することができる。そして、製造された半導体装置では、各エッチングホールで区切られる誘電体薄膜上の領域が、均等に対称的に確保されるので、バランスが良く、配線等の配置レイアウトも簡単に行える。また、前記第１エッチングホールと前記第２エッチングホールは、前記窪みの周縁で交差するようにしてもよい（請求項３）。
【００１６】
前記第１のエッチングホールと、前記第２のエッチングホールの交差部に、別のエッチングホールを設けるとよい（請求項４）。交差部にエッチングホールを設けると、さらに高速に窪みを形成することが可能となる。また、交差部においては、エッチングホールに基づく仮想長方形（仮想正方形の場合も含む）を介して第１エッチングホールに基づく仮想長方形Ａと、第２エッチングホールに基づく仮想長方形Ｂが連続すれば良く、必ずしも仮想長方形Ａと仮想長方形Ｂとが直接連続する必要はなくなる。つまり、配置ピッチを広くすることができる。
【００１７】
また、隣接する前記第１エッチングホール同士、或いは、隣接する前記第２エッチングホール同士の連結部分に補助エッチングホールを設けるとよい（請求項５）。第１，第２エッチングホールのパターン形状によっては、それに基づく仮想長方形を直接接触するようにすると、隣接する第１（第２）エッチングホール同士が繋がってしまうことがある。すると、その部分で誘電体薄膜が切断されるおそれもある。そこで、補助エッチングホールを設けることにより、その補助エッチングホールにより除去される領域を介して第１，第２エッチングホールに基づく仮想長方形を間接的に接続することができる。また、前記第１エッチングホールと前記第２エッチングホールの交差部以外の隣接する前記仮想長方形は直接的に連続しているか、または、前記複数のエッチングホールには含まれるが第１、第２エッチングホールを構成しない補助エッチングホールの前記仮想長方形を介して連続しているようにしても良い（請求項６）。
【００１８】
一方、本発明の半導体装置の具体的な適用例としては、例えばフローセンサや、サーマルセンサ，赤外線センサ（温度センサ）等の各種センサ、マイクロヒータなど、各種のものに適用できる。そして、一例としては前記回路パターンは、前記誘電体薄膜上に所定形状の一定の発熱作用のある第１の抵抗素子と、温度の変化を捉える第２の抵抗素子を備えたものとすることができる（請求項８）。この発明は、図１７に示す実施の形態により実現されている。
【００１９】
また、別の形態としては、前記回路パターンは、前記誘電体薄膜上に所定形状の一定の発熱作用のある第１の抵抗素子と、温度の変化を捉える熱電変換素子を備えて構成することもできる（請求項９）。この発明は、図１８に示す実施の形態により実現されている。
【００２０】
連続する第１のエッチングホールの終端に、前記第２のエッチングホールを設けるとより好ましい。係る構成とすると、図１７〜図１９に示すように、窪みに対向する誘電体薄膜の部分は、第１，第２エッチングホールにより矩形状に区分けされる。そして、実施の形態のように、第１エッチングホールを中央に設けた場合、誘電体薄膜と半導体基板とが接合された周囲から、その第１エッチングホールまでの距離が周縁にわたりほぼ等しくなり、抵抗素子や熱電変換素子を広い面積にわたって形成できる。しかも、熱電変換素子の温接点と冷接点の間を全体にわたって広くとることができ（一方の接点を、誘電体薄膜の中心近傍に配置可能）、両接点間の熱絶縁を大きくできる。よって、出力電圧が向上（従来の４５度の角度にエッチングホールを配置したものに対し１．２倍）する。
【００２１】
【発明の実施の形態】
以下、本発明の好適な一実施の形態を説明する。図１，図２に示すように、シリコン基板１０の上面に誘電体薄膜１２が成膜されている。このとき、シリコン基板１０の上面に平面形状が矩形状で有底の窪み１４が形成され、上記誘電体薄膜１２によりその窪み１４の開放部分が覆われるようになっている。
【００２２】
そして、窪み１４に対向する誘電体薄膜１２の部分には、＜１１０＞と平行に方向付けられた第１エッチングホール１６と、＜−１１０＞と平行に方向付けられた第２エッチングホール１７が形成され、これら第１，第２エッチングホール１６，１７は、中央部で交差し、全体として十字状になるように配置されている。そして、上記交差は、窪み１４の中心位置に位置するように形成している。
【００２３】
さらに、個々のエッチングホール１６，１７の形状は、平行四辺形としている。そして、長辺１６ａが＜１１０＞，＜−１１０＞と平行な方向に延びるように形成される。また、各短辺１６ｂ，１７ｂは、それぞれ長辺１６ａ，１７ａに対して４５度傾斜するようになっている。なお、中央の交差部分のエッチングホール１５は、正方形にし、上記短辺１６ｂ，１７ｂと平行になるようにしている。つまり、上記した＜１１０＞方向や＜−１１０＞方向に対して４５度傾斜状としている。
【００２４】
さらに、各エッチングホール１５，１６，１７に外接する長方形を仮想した場合、隣接するエッチングホールにおける仮想長方形の少なくとも一部が接触或いは重複するように、各エッチングホール１５〜１７を形成している。
【００２５】
また、誘電体薄膜１２の上面（窪み１４の上方）には、多数の熱電変換素子１８が配置される。この各熱電変換素子１８には、引出配線パターン１９の一端が接続され、また引出配線パターン１９の他端は、シリコン基板１０と誘電体薄膜１２が接合されている外周囲部分に引き出される。そして、他端には端子１９ａが形成され、その端子１９ａを介して熱電変換素子１８で検出した信号が外部に出力可能となっている。
【００２６】
ところで、本形態の製造プロセスとしては、平板状（窪み１４のない）シリコン基板１０の上面に誘電体薄膜１２を成膜し、その誘電体薄膜１２の表面に熱電変換素子１８や引出配線パターン１９等を形成するとともに、フォトリソグラフィ技術を用いて誘電体薄膜１２の所定位置に、各エッチングホール１５〜１７を形成する。
【００２７】
その後、エッチング液にシリコン基板１０ごと浸漬することにより、その各エッチングホール１５〜１７を介して露出するシリコン基板１０の表面がエッチング液により徐々にエッチングされ、最終的に上記した所定形状の窪み１４が形成される。なお、このエッチングの際には、シリコン基板１０の裏面側にも所定の保護膜を成膜し、除去されないようにする。
【００２８】
次に、上記したエッチングホール１５〜１７のパターン形状により、平面矩形状（逆角錐台形状の空間）からなる窪み１４が形成される原理を説明する。まず、良く知られているように、（１００）面に平行な表面に異方性エッチングをすると、エッチングホール１５〜１７により開口されている部分が、＜１００＞方向、つまり、基板表面と垂直方向にエッチングされる。さらに、水平方向に対しては、＜１１０＞方向，＜−１００＞方向に形成されたエッチングホールの場合、当該方向には（１１１）面が露出するのでエッチングレートの相違から、エッチングが進みにくく、それら各方向と４５度で交差する短辺１６ｂ，１７ｂと平行な面に向かってエッチングが進む。
【００２９】
これにより、図３中破線で示すように、第１，第２エッチングホール１６，１７の頂点が外接する仮想長方形の領域２５にあるシリコン基板１０がエッチングされる。同様に、正方形のエッチングホール１５の頂点が接する仮想正方形の領域２６にあるシリコン基板１０もエッチングされる。すると、各領域２５，２６は、隣接するもの同士が連続されることになり、結果として図４中ハッチングで示すように、シリコン基板１０の表面のうち、各エッチングホール１５〜１７に沿った十字状の領域２７が、エッチングにより除去されることになる。
【００３０】
このように、エッチングされた領域２７が交差することにより、（４１１）面という最速エッチング面が現れるので、図４中矢印で示す方向にエッチングが急速に進む。つまり、エッチングで除去された領域２７で区切られた領域２９（この段階ではエッチングされていない）は、（４１１）面へのエッチングにより各領域２９の対角線方向に進む。
【００３１】
そして、対角線に達すると、（４１１）面がなくなり、新たに（１００）面がエッチングを支配する。そして、領域２９内をエッチングすると、周囲は（１１１）となり、それ以上のエッチングは行われず、エッチングが終了する。これにより、平面略矩形状の窪み１４が形成される。
【００３２】
これにより、従来のもの（＜１００＞方向や＜−１１０＞方向と４５度傾斜する方向に矩形状のエッチングホールを形成するもの）に比べて、結果として短時間で窪み１４を製造することが可能となる。
【００３３】
上記した実施の形態では、第１，第２エッチングホール１６，１７の交差部分に正方形状のエッチングホール１５を設けたが、両エッチングホール１６，１７に外接する仮想長方形の領域２６が連結して（４１１）面が現れるように形成できればエッチングホール１５は特に設けなくても良い。
【００３４】
また、上記した実施の形態では、第１，第２エッチングホール１６，１７の形状を平行四辺形としたが、本発明はこれに限ることはなく例えば図５に示すように、長手方向両端の２つの角をそれぞれ面取りした六角形状としてもよい。つまり、＜１００＞方向や＜−１１０＞方向と平行な長辺１６ａ，１７ａの両端に接続された斜辺１６ｃ，１７ｃは、各長辺１６ａ，１７ａに対して４５度傾斜するようにしている。
【００３５】
さらに、この第１，第２エッチングホール１６，１７の頂点が外接する仮想長方形の領域２５が接したり、一部重複する等して連続するように形成する。そして、接する形態としては、上記した実施の形態のように線接触するものに限ることはなく、図５（ａ）の交差部分に示すように点接触するものでもよい。係る形状としても、交差する部分で（４１１）が現れるからである。
【００３６】
さらに、図示の例では、交差する領域に上記した実施の形態のように別途エッチングホールを設けていないが、この交差領域２８も、周囲に存在する４つの仮想長方形の領域２５（この部分は、エッチングされている）によって囲まれ、（４１１）面が現れるので、上記と同様に高速エッチングされて除去される。
【００３７】
また、エッチングホール１６，１７の別の形状としては、図５（ｂ）に示すように長手方向両側のうち、一方を１本の短辺１７ｂとし、他方を同図（ａ）と同様に２本の斜辺１７ｃを設け、中心に向けて先細り状となるようにしても良い。この場合にも、エッチングホール１６，１７の頂点に外接する仮想長方形の領域２５がまずエッチングされ、次いでその領域２５が連結されて出現される（４１１）面に向けてエッチングが進むことにより、窪み１４が形成される。
【００３８】
さらに第１，第２エッチングホールの別の形状としては、図６に示すように、底角４５度の等脚台形としてもよく、要は、＜１００＞方向や＜−１１０＞方向と平行な辺と、その方向に対して４５度傾斜した辺を備えていればよい。
【００３９】
さらに、図５（ａ）のようにパターン形成した場合、同一方向に並ぶ第１，第２エッチングホール１６，１７の頂点が外接する仮想長方形の領域２５同士を直接接するようにすると、その第１，第２エッチングホール１６，１７の両端の頂点Ｐ同士が接続することになり好ましくない。
【００４０】
そこで、図７（ａ）に示すように、頂点Ｐ同士を所定距離だけ離し、その間に三角形状の補助エッチングホール３０を設けた。この補助エッチングホール３０は、底辺３０ａが＜１００＞方向や＜−１１０＞方向と平行な直角二等辺三角形とし、その三角形（３つの頂点）が外接する仮想長方形の領域３２が、第１，第２エッチングホール１６，１７が外接する仮想長方形の領域２５に接続されるようにする。
【００４１】
隣接する領域２５同士は、領域３２を介して接続されることになり、１本に連続することが可能となる。また、それら領域２５，３２は、上記した原理にしたがい所定深さエッチングされるが、それら領域２５，３２で囲まれた領域３３はエッチングされずに残る。しかし、領域２５，３２でエッチングされた部分が連結されることにより、（４１１）面が現れ、当該領域３３も除去される。
【００４２】
次に、実際のエッチングの進行状況を図を追って説明する。まず、エッチングホールを図８に示すようなパターン（図５（ａ），図７に示すパターン）とした場合、開始からおよそ１５分で図９に示すように、エッチングホールの斜辺１６ｃ，１７ｃと平行な面（１１０）と、表面と平行な（１００）面に向かってエッチングが進む。そして、長辺１６ａ，１７ａと平行な（１１１）面は、エッチングが進まない。
【００４３】
そして、３０分程度経過すると、さらにエッチングが進み、図１０に示すように、各領域２５，３２は（１１１）面に囲まれてそれ以上のエッチングが停止する。このとき、各領域は、接触する。
【００４４】
すると、この接触により（４１１）面が現れるので、それまでエッチングされなかった領域２８，２９，３３が、その（４１１）面に向かって急速にエッチングが進む。これより、１時間程度経過すると、図１１のようになり、２時間経過程度すると、図１２に示すように、領域２８，３２は完全に除去される。なお、図８から図１１までは、縮尺を等しくして描画しており、図１２以降は、図１１までのものに比べ、１／１０にして描画している。
【００４５】
そして、時間の経過に伴い、図１２（２時間経過）、図１３（４時間経過）、図１４（８時間経過）となり、領域２９もほぼエッチングされる。この状態では、（４１１）面がまだ残っている。
【００４６】
さらに、１２時間経過すると、図１５のように、（４１１）面がほぼなくなり、（１００）面に向かってさらにエッチングが進む。そして、図１６（１６時間経過）に示すように、（４１１）面がなくなり、（１００）面に支配されてエッチングが進むことにより、最終的にほぼ矩形状の窪み１４が形成され、エッチングが終了する。なお、上記した説明中の経過時間は、いずれもエッチング開始時からのものである。
【００４７】
図１７〜図１９は、本発明の他の実施の形態を示している。すなわち、上記した実施の形態で、第１，第２エッチングホールは、十字状に交差するようにしたが、本形態では、Ｈ状に形成している。
【００４８】
すなわち、窪み１４の形成位置の中央に＜１１０＞方向に伸びる第１エッチングホール１６を設けるのは同じであるが、＜−１１０＞方向に伸びる第２エッチングホール１７を、第１エッチングホール１６の両端、つまり窪み１４の形成領域の周縁に沿うように２本設けている。
【００４９】
そして、この例では、各エッチングホール１６，１７の形状は平行四辺形とし、交差部分に正方形状のエッチングホール１５を配置しているが、各エッチングホールの形状は、上記した各変形例と同様に各種の形状を採ることができる。
【００５０】
さらに、誘電体薄膜１２の上面には、抵抗素子配線３５ａ，３５ｂを設けている。この抵抗素子配線３５ａ，３５ｂは複数回折り返され、その両端が窪み１４の外側に配置されている。この抵抗素子配線３５ａ，３５ｂに電流を流すことにより、発熱する。つまり、抵抗素子配線３５ａ，３５ｂはヒータ線を構成し、半導体装置全体では、マイクロヒータ，フローセンサを構成している。
【００５１】
また、一方の抵抗素子配線（第１の抵抗素子）３５ａが過熱させるもので、他方の抵抗素子配線（第２の抵抗素子）３５ｂが温度の変化を捉えるように機能させる（温度変化により抵抗値が変化するので、それを検出する）ように構成してもよい。
【００５２】
また、誘電体薄膜１２の上面に形成するのは、上記のように抵抗素子配線に限ることはなく、図１８に示すように、通電して発熱するヒータとして機能させるための抵抗素子配線３５と、温度の変化を捉える熱電変換素子としての熱電対３６を形成するように構成しても良い。
【００５３】
そして、いずれの場合も、第１エッチングホール１６が窪み１４の中央部位を横断するように１本設けられるものの、窪み１４の上方の誘電体薄膜１２のうちで、各エッチングホール１６，１７で区切られる領域に着目すると、２つの大きな長方形状となり、その長方形の領域にそれぞれ抵抗素子配線３５ａ，３５ｂ，３５や、熱電対３６を配置することができる。つまり、十分大きな領域に配線を引き回すことができ、高出力化が可能となる。
【００５４】
しかも、図から明らかなように、抵抗素子配線３５ａ，３５ｂ，３５，熱電対３６の配線方向が、デバイスのダイシング方向に対して平行とすることができ、実装時に測定対象物の流体の流れ方向と、半導体装置とを平行にすることができ、作業効率が上がる。
【００５５】
そして、図１７，図１８に示す構造の半導体装置において、窪み１４を製造するには、上記した各実施の形態と同様に、誘電体薄膜１２にエッチングホールを形成した状態でシリコン基板をエッチング液に浸す。すると、まず各エッチングホール１６，１７により露出するシリコン基板表面と、斜辺と直交する方向に向かってエッチングが進み、Ｈ字状に除去される。
【００５６】
これにより、（４１１）面が出現するので、図１９中破線で示すように、その（４１１）面に向かってエッチングが進み、最終的には（１００）面に支配されてエッチングが進む。よって、矩形状の窪み１４が形成される。なお、その他の構成並びに作用効果及びエッチングの動作原理等は、上記した各実施の形態並びにその変形例と同様であるのでその詳細な説明を省略する。
【００５７】
なお、上記した各実施の形態では、第１，第２エッチングホール１６，１７の配置レイアウトは、十字状とＨ字状としたが、本発明はこれに限ることはなく、例えば、第１エッチングホールを誘電体薄膜の周縁に位置させ、全体としてコ字状（１列の第１エッチングホールの両端にそれぞれ第２エッチングホールを設ける）としたり、Ｌ字状（１列の第１エッチングホールの一方の端部に第２エッチングホールを設ける）等の他各種のパターンを採ることができる。
【００５８】
【発明の効果】
以上のように、本発明に係る半導体装置では、第１，第２エッチングホールで区切られる誘電体薄膜上の領域が、矩形状となって配線パターンが単純となる。よって、配線パターンが切断されるおそれも可及的に抑制し、歩留まりが向上する。しかも、直線部分を多くとれ、折曲する回数も少なくできるので、配線の抵抗値が下げられ、小型化を図ることができる。
【００５９】
しかも、エッチングホールを介してエッチングして窪みを製造する際に、（４１１）面の最速エッチングを利用できるので、結果として短時間で窪みを製造することができる。
【００６０】
特に、請求項２のように構成すると、窪みに対向する誘電体薄膜の表面を４つの矩形状の領域に均等に配置できるので、回路パターンの配置レイアウトが容易に行える。
【００６１】
また、請求項４のように構成すると、交差部に設けたエッチングホールにより、交差部も迅速にエッチングされ、また、エッチングホールにより除去された領域を介して第１，第２エッチングホールに基づいて除去された領域が接続されればよいので、第１，第２エッチングホールの形状や配置レイアウトの自由度も増す。
【００６２】
請求項５のように構成すると、第１エッチングホール同士、及びまたは第２エッチングホール同士の接続が容易に行え、各エッチングホールの形状・配置レイアウトの自由度も増す。
【００６３】
そして、具体的な半導体装置としての利用を想定した場合、回路パターンを請求項６から９のように構成することができ、その場合に、第１，第２エッチングホールの配置レイアウトを連続する第１のエッチングホールの終端に、前記第２のエッチングホールを設けるようにすると、効率良くしかも広範囲の領域にわたって抵抗素子や熱電素子を配置できるので、好ましく、素子の高性能化を招く。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の好適な一実施の形態を示す平面図である。
【図２】図１におけるＡ−Ａ線矢視断面図である。
【図３】エッチング（窪み作成）の作用を説明する図である。
【図４】エッチング（窪み作成）の作用を説明する図である。
【図５】エッチングホールの他の形態を示す図である。
【図６】エッチングホールの他の形態を示す図である。
【図７】エッチングホールの他の形態を示す図である。
【図８】具体的なエッチング行程を示す図である。
【図９】具体的なエッチング行程を示す図である。
【図１０】具体的なエッチング行程を示す図である。
【図１１】具体的なエッチング行程を示す図である。
【図１２】具体的なエッチング行程を示す図である。
【図１３】具体的なエッチング行程を示す図である。
【図１４】具体的なエッチング行程を示す図である。
【図１５】具体的なエッチング行程を示す図である。
【図１６】具体的なエッチング行程を示す図である。
【図１７】本発明に係る半導体装置の好適な別の実施の形態を示す平面図である。
【図１８】本発明に係る半導体装置の好適なさらに別の実施の形態を示す平面図である。
【図１９】図１７，図１８に示す半導体装置における窪みの製造工程を説明する図である。
【符号の説明】
１０シリコン基板
１２誘電体薄膜
１４窪み
１５エッチングホール
１６第１エッチングホール
１７第２エッチングホール
３０補助エッチングホール

Claims

（１００）面と＜１１０＞方向を有し、（１００）面に平行な表面に異方性エッチングで形成された窪みを有する半導体基板と、
前記窪みを覆うように前記半導体基板に設けられた誘電体薄膜とを備え、
前記窪みに対向する前記誘電体薄膜には、複数のエッチングホールが設けられており、
前記複数のエッチングホールに含まれる個々のエッチングホールのいくつかにより、少なくとも＜１１０＞方向に配列された第1エッチングホールと＜−１１０＞方向に配列された第２エッチングホールとが構成され、
前記第１，第２エッチングホールを構成する個々のエッチングホールは、前記＜１１０＞，＜−１１０＞方向に対して傾斜する辺を有し、
＜１１０＞方向並びにそれと直交する方向に辺をもつ前記複数のエッチングホールのそれぞれに外接する仮想長方形を想定した場合に、
前記第１エッチングホールと前記第２エッチングホールの交差部において、前記第１エッチングホールを構成するいずれかのエッチングホールの前記仮想長方形と前記第２エッチングホールを構成するいずれかのエッチングホールの前記仮想長方形とが直接的に連続しているか、または、前記複数のエッチングホールには含まれるが第１、第２エッチングホールを構成しない別のエッチングホールの仮想長方形を介して連続していることを特徴とする半導体装置。
前記第１エッチングホールと第２エッチングホールは、前記窪みの中央で交差することを特徴とする請求項１に記載の半導体装置。
前記第１エッチングホールと前記第２エッチングホールは、前記窪みの周縁で交差することを特徴とする請求項１に記載の半導体装置。
前記第１エッチングホールと、前記第２エッチングホールの交差部分に、別のエッチングホールを設けたことを特徴とする請求項１に記載の半導体装置。
前記第１エッチングホールと前記第２エッチングホールの交差部以外の隣接する前記仮想長方形は直接的に連続しているか、または、前記複数のエッチングホールには含まれるが第１、第２エッチングホールを構成しない補助エッチングホールの前記仮想長方形を介して連続していることを特徴とする請求項１に記載の半導体装置。
前記誘電体薄膜上に回路パターンを備えることを特徴とする請求項１に記載の半導体装置。
前記回路パターンが所定形状の抵抗素子と熱電変換素子の少なくとも一方を有することを特徴とする請求項６に記載の半導体装置。
前記回路パターンは、前記誘電体薄膜上に所定形状の一定の発熱作用のある第１の抵抗素子と、温度の変化を捉える第２の抵抗素子を備えたものであることを特徴とする請求項６に記載の半導体装置。
前記回路パターンは、前記誘電体薄膜上に所定形状の一定の発熱作用のある第１の抵抗素子と、温度の変化を捉える熱電変換素子を備えたものであることを特徴とする請求項６に記載の半導体装置。