JP2000299303A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 配線パターンが単純となり、エッチングホー
ルを介してエッチングして窪みを短時間で製造できる半
導体装置を提供すること 【解決手段】 シリコン基板１０の上面に形成された窪
みが覆われるように誘電体薄膜１２を成膜する。誘電体
薄膜上に熱電変換素子１８を有する回路パターンを形成
する。シリコン基板の上面は、（１００）面となり、誘
電体薄膜には、シリコン基板の＜１１０＞方向に延びる
第１エッチングホール１６と、＜−１１０＞方向に延び
る第２エッチングホール１７が形成され、それらが十字
状に交差する。第１，第２エッチングホールの形状が、
平行四辺形となり、＜１１０＞，＜−１１０＞に対して
傾斜する斜辺を有し、第１，第２エッチングホールの頂
点を通る仮想長方形が、連続する。シリコン基板が十字
状に除去されると、交差部分に（４１１）面が現れるの
で、最速エッチングされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関す
るものである。

【０００２】

【従来の技術】フローセンサ等のシリコン基板の表面に
窪みを設けるとともに、その窪みを覆うような誘電体薄
膜を前記シリコン基板表面に設け、かつ、その誘電体薄
膜上に所定形状の抵抗素子等を形成した半導体装置とし
ては、例えば従来特公平３−５２０２８に示されるよう
なものがある。

【０００３】係る構成の半導体装置では、シリコン基板
の表面に誘電体薄膜を成膜した後で窪みを作ることにな
るが、その製造方法としては、裏面（誘電体薄膜非形成
面）からシリコン基板をエッチングする方法と、表面の
誘電体薄膜にシリコン基板をエッチングするためのエッ
チングホールを形成し、そのエッチングホールを介して
エッチング液を浸透させてエッチングする方法がある。

【０００４】後者においては誘電体薄膜にどのような形
状のエッチングホールを形成するかによってエッチング
時間・有効領域など生産性や特性に大きな影響を及ぼす
のでその形状設計には注意が必要となる。そして、その
形状としては従来は（１００）面と＜１１０＞方向を持
つシリコンウエハにおいては＜１１０＞に対して４５°
の方向に方向付けられるパターンが一般的であった。

【０００５】

【発明が解決しようとする課題】従来の誘電体薄膜を有
する半導体装置（センサ）において、表面の誘電体薄膜
にシリコンをエッチングするためのエッチングホールを
形成する方法を採った場合、エッチングホールを開けた
部分は誘電体薄膜上に形成する抵抗素子、または熱電変
換素子を効率よく、しかも広範囲にわたって形成でき
ず、高出力化の妨げとなっていた。さらに、熱絶縁性が
悪くなるため出力電圧が落ちるという問題もある。

【０００６】また、エッチングホール形状は通常、＜１
１０＞に対して４５度傾いた方向に方向付けられ、＜１
００＞に平行に形成される。この場合、エッチングホー
ルの領域がメンブレン全体に対して大きくなり、デバイ
スの配線が複雑になる。

【０００７】さらに、従来のようなエッチングパターン
ではデバイスのダイシング方向に対して平行でなく、一
般的には４５度傾いたデバイスとなるので実装時に傾け
る必要が生じるため、作業効率が下がる。

【０００８】本発明は、上記した背景に鑑みてなされた
もので、その目的とするところは、上記した問題点を解
決し、配線パターンが単純となり、歩留まりが向上し、
配線の抵抗値が下げられ、小型化を図ることができ、高
性能で設置も容易となり、しかも、エッチングホールを
介してエッチングして窪みを製造するのも短時間で行う
ことのできる半導体装置を提供することにある。

【０００９】

【課題を解決するための手段】上記した目的を達成する
ために、本発明に係る半導体装置では、（１００）面と
＜１１０＞方向を有し、（１００）面に平行な表面に異
方性エッチングで形成された窪みを有する半導体基板
と、前記窪みを覆うように前記半導体基板に設けられた
誘電体薄膜と、前記誘電体薄膜上に所定形状の抵抗素子
と熱電変換素子の少なくとも一方を有する回路パターン
とを備えた構成を前提とする。そして、前記窪みに対向
する前記誘電体薄膜には、半導体基板の＜１１０＞方向
に延びる第１エッチングホールと、半導体基板の＜−１
１０＞方向に延びる第２エッチングホールが形成され、
前記第１，第２エッチングホールの形状が、前記＜１１
０＞，＜−１１０＞に対して傾斜する辺（実施の形態で
は「短辺１６ｂ，１７ｂや斜辺１６ｃ，１７ｃ並びに等
脚台形の斜辺等」に対応する）を有し、前記第１，第２
エッチングホールの頂点を通る仮想長方形が、直接或い
は間接的に連続するように形成されるように構成した
（請求項１）。

【００１０】＜１１０＞方向や＜−１１０＞方向に沿っ
た面に向かう方向のエッチングレートは低いので、例え
ば当該方向に延びるような矩形状のパターンとすると、
エッチングしても基板の奥、つまり、（１００）面に向
かって進むのみとなる。したがって、従来のエッチング
ホールは、＜１１０＞方向に対して４５度の方向に延び
るようなパターン形状とした。係る古くから存在する固
定概念を破棄し、本発明者は＜１１０＞方向に対して延
びるパターン形状のエッチングホールを用いて所定の窪
みを形成することを試み、成功した。

【００１１】すなわち、半導体基板表面の全面に第１，
第２エッチングホールを有する誘電体薄膜が成膜されて
いる状態で、エッチング液に浸漬すると、エッチングホ
ールにより露出する半導体基板の表面は、（１００）面
に向かってエッチングされる。また、＜１１０＞，＜−
１１０＞方向と傾斜する辺（実施の形態では４５度傾
斜）を設けることにより、その辺と平行な面に向けてエ
ッチングが進む。これにより、仮想長方形の部分がエッ
チングにより除去される。

【００１２】そして、この仮想長方形は直接或いは間接
的に連続するように形成されることから、第１エッチン
グホールに基づいて除去された領域と、第２エッチング
ホールに基づいて除去された領域が接続される。する
と、（４１１）面が現れるので、実施の形態で詳細に説
明するように、その（４１１）面に向かって高速にエッ
チングが進む。つまり、実質的に第１，第２エッチング
ホールの交点部分からエッチングが進行する。よって、
＜１１０＞方向と並行，垂直な辺を持つ矩形状の窪みが
形成される。しかも、（４１１）面の最速エッチングを
利用するので、従来のものよりも短時間で窪みを形成で
きる。

【００１３】そして、第１，第２エッチングホールが＜
１１０＞方向，＜−１１０＞方向に延びるように形成さ
れることから、窪みに対向する誘電体薄膜の部分は、そ
れらエッチングホールにより矩形状に区分けされる。よ
って、配線が単純になるので、配線のパターン切れなど
なく、製造が容易で歩留まりも向上する。

【００１４】ここで、「仮想長方形が、直接連続する」
とは、各第１，第２エッチングホールに基づく仮想長方
形同士が接したり（線接触或いは点接触）、一部重なっ
たりすることを意味する。また、「仮想長方形が間接的
に連続する」とは、別途設けた他のエッチングホールに
基づく仮想長方形によって連続することを意味する。

【００１５】好ましくは、前記第１，第２エッチングホ
ールは、前記窪みの中央で交差することである（請求項
２）。交差部分が周囲に向かってエッチングが進むの
で、短時間で窪みを形成することができる。そして、製
造された半導体装置では、各エッチングホールで区切ら
れる誘電体薄膜上の領域が、均等に対照的に確保される
ので、バランスが良く、配線等の配置レイアウトも簡単
に行える。

【００１６】前記第１のエッチングホールと、前記第２
のエッチングホールの交差部に、別のエッチングホール
を設けるとよい（請求項３）。交差部にエッチングホー
ルを設けると、さらに高速に窪みを形成することが可能
となる。また、交差部においては、エッチングホールに
基づく仮想長方形（仮想正方形の場合も含む）を介して
第１エッチングホールに基づく仮想長方形Ａと、第２エ
ッチングホールに基づく仮想長方形Ｂが連続すれば良
く、必ずしも仮想長方形Ａと仮想長方形Ｂとが直接連続
する必要はなくなる。つまり、配置ピッチを広くするこ
とができる。

【００１７】また、隣接する前記第１エッチングホール
同士、或いは、隣接する前記第２エッチングホール同士
の連結部分に補助エッチングホールを設けるとよい（請
求項４）。第１，第２エッチングホールのパターン形状
によっては、それに基づく仮想長方形を直接接触するよ
うにすると、隣接する第１（第２）エッチングホール同
士が繋がってしまうことがある。すると、その部分で誘
電体薄膜が切断されるおそれもある。そこで、補助エッ
チングホールを設けることにより、その補助エッチング
ホールにより除去される領域を介して第１，第２エッチ
ングホールに基づく仮想長方形を間接的に接続すること
ができる。

【００１８】一方、本発明の半導体装置の具体的な適用
例としては、例えばフローセンサや、サーマルセンサ，
赤外線センサ（温度センサ）等の各種センサ、マイクロ
ヒータなど、各種のものに適用できる。そして、一例と
しては前記回路パターンは、前記誘電体薄膜上に所定形
状の一定の発熱作用のある第１の抵抗素子と、温度の変
化を捉える第２の抵抗素子を備えたものとすることがで
きる（請求項５）。この発明は、図１７に示す実施の形
態により実現されている。

【００１９】また、別の形態としては、前記回路パター
ンは、前記誘電体薄膜上に所定形状の一定の発熱作用の
ある第１の抵抗素子と、温度の変化を捉える熱電変換素
子を備えて構成することもできる（請求項６）。この発
明は、図１８に示す実施の形態により実現されている。

【００２０】そして、それら請求項５，６を前提とし、
連続する第１のエッチングホールの終端に、前記第２の
エッチングホールを設けるとより好ましい（請求項
７）。係る構成とすると、図１７〜図１９に示すよう
に、窪みに対向する誘電体薄膜の部分は、第１，第２エ
ッチングホールにより矩形状に区分けされる。そして、
実施の形態のように、第１エッチングホールを中央に設
けた場合、誘電体薄膜と半導体基板とが接合された周囲
から、その第１エッチングホールまでの距離が周縁にわ
たりほぼ等しくなり、抵抗素子や熱電変換素子を広い面
積にわたって形成できる。しかも、熱電変換素子の温接
点と冷接点の間を全体にわたって広くとることができ
（一方の接点を、誘電体薄膜の中心近傍に配置可能）、
両接点間の熱絶縁を大きくできる。よって、出力電圧が
向上（従来の４５度の角度にエッチングホールを配置し
たものに対し１．２倍）する。

【００２１】

【発明の実施の形態】以下、本発明の好適な一実施の形
態を説明する。図１，図２に示すように、シリコン基板
１０の上面に誘電体薄膜１２が成膜されている。このと
き、シリコン基板１０の上面に平面形状が矩形状で有底
の窪み１４が形成され、上記誘電体薄膜１２によりその
窪み１４の開放部分が覆われるようになっている。

【００２２】そして、窪み１４に対向する誘電体薄膜１
２の部分には、＜１１０＞と平行に方向付けられた第１
エッチングホール１６と、＜−１１０＞と平行に方向付
けられた第２エッチングホール１７が形成され、これら
第１，第２エッチングホール１６，１７は、中央部で交
差し、全体として十字状になるように配置されている。
そして、上記交差は、窪み１４の中心位置に位置するよ
うに形成している。

【００２３】さらに、個々のエッチングホール１６，１
７の形状は、平行四辺形としている。そして、長辺１６
ａが＜１１０＞，＜−１１０＞と平行な方向に延びるよ
うに形成される。また、各短辺１６ｂ，１７ｂは、それ
ぞれ長辺１６ａ，１７ａに対して４５度傾斜するように
なっている。なお、中央の交差部分のエッチングホール
１５は、正方形にし、上記短辺１６ｂ，１７ｂと平行に
なるようにしている。つまり、上記した＜１１０＞方向
や＜−１１０＞方向に対して４５度傾斜状としている。

【００２４】さらに、各エッチングホール１５，１６，
１７に外接する長方形を仮想した場合、隣接するエッチ
ングホールにおける仮想長方形の少なくとも一部が接触
或いは重複するように、各エッチングホール１５〜１７
を形成している。

【００２５】また、誘電体薄膜１２の上面（窪み１４の
上方）には、多数の熱電変換素子１８が配置される。こ
の各熱電変換素子１８には、引出配線パターン１９の一
端が接続され、また引出配線パターン１９の他端は、シ
リコン基板１０と誘電体薄膜１２が接合されている外周
囲部分に引き出される。そして、他端には端子１９ａが
形成され、その端子１９ａを介して熱電変換素子１８で
検出した信号が外部に出力可能となっている。

【００２６】ところで、本形態の製造プロセスとして
は、平板状（窪み１４のない）シリコン基板１０の上面
に誘電体薄膜１２を成膜し、その誘電体薄膜１２の表面
に熱電変換素子１８や引出配線パターン１９等を形成す
るとともに、フォトリソグラフィ技術を用いて誘電体薄
膜１２の所定位置に、各エッチングホール１５〜１７を
形成する。

【００２７】その後、エッチング液にシリコン基板１０
ごと浸漬することにより、その各エッチングホール１５
〜１７を介して露出するシリコン基板１０の表面がエッ
チング液により徐々にエッチングされ、最終的に上記し
た所定形状の窪み１４が形成される。なお、このエッチ
ングの際には、シリコン基板１０の裏面側にも所定の保
護膜を成膜し、除去されないようにする。

【００２８】次に、上記したエッチングホール１５〜１
７のパターン形状により、平面矩形状（逆角錐台形状の
空間）からなる窪み１４が形成される原理を説明する。
まず、良く知られているように、（１００）面に平行な
表面に異方性エッチングをすると、エッチングホール１
５〜１７により開口されている部分が、＜１００＞方
向、つまり、基板表面と垂直方向にエッチングされる。
さらに、水平方向に対しては、＜１１０＞方向，＜−１
００＞方向に形成されたエッチングホールの場合、当該
方向には（１１１）面が露出するのでエッチングレート
の相違から、エッチングが進みにくく、それら各方向と
４５度で交差する短辺１６ｂ，１７ｂと平行な面に向か
ってエッチングが進む。

【００２９】これにより、図３中破線で示すように、第
１，第２エッチングホール１６，１７の頂点が外接する
仮想長方形の領域２５にあるシリコン基板１０がエッチ
ングされる。同様に、正方形のエッチングホール１５の
頂点が接する仮想正方形の領域２６にあるシリコン基板
１０もエッチングされる。すると、各領域２５，２６
は、隣接するもの同士が連続されることになり、結果と
して図４中ハッチングで示すように、シリコン基板１０
の表面のうち、各エッチングホール１５〜１７に沿った
十字状の領域２７が、エッチングにより除去されること
になる。

【００３０】このように、エッチングされた領域２７が
交差することにより、（４１１）面という最速エッチン
グ面が現れるので、図４中矢印で示す方向にエッチング
が急速に進む。つまり、エッチングで除去された領域２
７で区切られた領域２９（この段階ではエッチングされ
ていない）は、（４１１）面へのエッチングにより各領
域２９の対角線方向に進む。

【００３１】そして、対角線に達すると、（４１１）面
がなくなり、新たに（１００）面がエッチングを支配す
る。そして、領域２９内をエッチングすると、周囲は
（１１１）となり、それ以上のエッチングは行われず、
エッチングが終了する。これにより、平面略矩形状の窪
み１４が形成される。

【００３２】これにより、従来のもの（＜１００＞方向
や＜−１１０＞方向と４５度傾斜する方向に矩形状のエ
ッチングホールを形成するもの）に比べて、結果として
短時間で窪み１４を製造することが可能となる。

【００３３】上記した実施の形態では、第１，第２エッ
チングホール１６，１７の交差部分に正方形状のエッチ
ングホール１５を設けたが、両エッチングホール１６，
１７に外接する仮想長方形の領域２６が連結して（４１
１）面が現れるように形成できればエッチングホール１
５は特に設けなくても良い。

【００３４】また、上記した実施の形態では、第１，第
２エッチングホール１６，１７の形状を平行四辺形とし
たが、本発明はこれに限ることはなく例えば図５に示す
ように、長手方向両端の２つの角をそれぞれ面取りした
六角形状としてもよい。つまり、＜１００＞方向や＜−
１１０＞方向と平行な長辺１６ａ，１７ａの両端に接続
された斜辺１６ｃ，１７ｃは、各長辺１６ａ，１７ａに
対して４５度傾斜するようにしている。

【００３５】さらに、この第１，第２エッチングホール
１６，１７の頂点が外接する仮想長方形の領域２５が接
したり、一部重複する等して連続するように形成する。
そして、接する形態としては、上記した実施の形態のよ
うに線接触するものに限ることはなく、図５（ａ）の交
差部分に示すように点接触するものでもよい。係る形状
としても、交差する部分で（４１１）が現れるからであ
る。

【００３６】さらに、図示の例では、交差する領域に上
記した実施の形態のように別途エッチングホールを設け
ていないが、この交差領域２８も、周囲に存在する４つ
の仮想長方形の領域２５（この部分は、エッチングされ
ている）によって囲まれ、（４１１）面が現れるので、
上記と同様に高速エッチングされて除去される。

【００３７】また、エッチングホール１６，１７の別の
形状としては、図５（ｂ）に示すように長手方向両側の
うち、一方を１本の短辺１７ｂとし、他方を同図（ａ）
と同様に２本の斜辺１７ｃを設け、中心に向けて先細り
状となるようにしても良い。この場合にも、エッチング
ホール１６，１７の頂点に外接する仮想長方形の領域２
５がまずエッチングされ、次いでその領域２５が連結さ
れて出現される（４１１）面に向けてエッチングが進む
ことにより、窪み１４が形成される。

【００３８】さらに第１，第２エッチングホールの別の
形状としては、図６に示すように、底角４５度の等脚台
形としてもよく、要は、＜１００＞方向や＜−１１０＞
方向と平行な辺と、その方向に対して４５度傾斜した辺
を備えていればよい。

【００３９】さらに、図５（ａ）のようにパターン形成
した場合、同一方向に並ぶ第１，第２エッチングホール
１６，１７の頂点が外接する仮想長方形の領域２５同士
を直接接するようにすると、その第１，第２エッチング
ホール１６，１７の両端の頂点Ｐ同士が接続することに
なり好ましくない。

【００４０】そこで、図７（ａ）に示すように、頂点Ｐ
同士を所定距離だけ離し、その間に三角形状の補助エッ
チングホール３０を設けた。この補助エッチングホール
３０は、底辺３０ａが＜１００＞方向や＜−１１０＞方
向と平行な直角二等辺三角形とし、その三角形（３つの
頂点）が外接する仮想長方形の領域３２が、第１，第２
エッチングホール１６，１７が外接する仮想長方形の領
域２５に接続されるようにする。

【００４１】隣接する領域２５同士は、領域３２を介し
て接続されることになり、１本に連続することが可能と
なる。また、それら領域２５，３２は、上記した原理に
したがい所定深さエッチングされるが、それら領域２
５，３２で囲まれた領域３３はエッチングされずに残
る。しかし、領域２５，３２でエッチングされた部分が
連結されることにより、（４１１）面が現れ、当該領域
３３も除去される。

【００４２】次に、実際のエッチングの進行状況を図を
追って説明する。まず、エッチングホールを図８に示す
ようなパターン（図５（ａ），図７に示すパターン）と
した場合、開始からおよそ１５分で図９に示すように、
エッチングホールの斜辺１６ｃ，１７ｃと平行な面（１
１０）と、表面と平行な（１００）面に向かってエッチ
ングが進む。そして、長辺１６ａ，１７ａと平行な（１
１１）面は、エッチングが進まない。

【００４３】そして、３０分程度経過すると、さらにエ
ッチングが進み、図１０に示すように、各領域２５，３
２は（１１１）面に囲まれてそれ以上のエッチングが停
止する。このとき、各領域は、接触する。

【００４４】すると、この接触により（４１１）面が現
れるので、それまでエッチングされなかった領域２８，
２９，３３が、その（４１１）面に向かって急速にエッ
チングが進む。これより、１時間程度経過すると、図１
１のようになり、２時間経過程度すると、図１２に示す
ように、領域２８，３２は完全に除去される。なお、図
８から図１１までは、縮尺を等しくして描画しており、
図１２以降は、図１１までのものに比べ、１／１０にし
て描画している。

【００４５】そして、時間の経過に伴い、図１２（２時
間経過）、図１３（４時間経過）、図１４（８時間経
過）となり、領域２９もほぼエッチングされる。この状
態では、（４１１）面がまだ残っている。

【００４６】さらに、１２時間経過すると、図１５のよ
うに、（４１１）面がほぼなくなり、（１００）面に向
かってさらにエッチングが進む。そして、図１６（１６
時間経過）に示すように、（４１１）面がなくなり、
（１００）面に支配されてエッチングが進むことによ
り、最終的にほぼ矩形状の窪み１４が形成され、エッチ
ングが終了する。なお、上記した説明中の経過時間は、
いずれもエッチング開始時からのものである。

【００４７】図１７〜図１９は、本発明の他の実施の形
態を示している。すなわち、上記した実施の形態で、第
１，第２エッチングホールは、十字状に交差するように
したが、本形態では、Ｈ状に形成している。

【００４８】すなわち、窪み１４の形成位置の中央に＜
１１０＞方向に伸びる第１エッチングホール１６を設け
るのは同じであるが、＜−１１０＞方向に伸びる第２エ
ッチングホール１７を、第１エッチングホール１６の両
端、つまり窪み１４の形成領域の周縁に沿うように２本
設けている。

【００４９】そして、この例では、各エッチングホール
１６，１７の形状は平行四辺形とし、交差部分に正方形
状のエッチングホール１５を配置しているが、各エッチ
ングホールの形状は、上記した各変形例と同様に各種の
形状を採ることができる。

【００５０】さらに、誘電体薄膜１２の上面には、抵抗
素子配線３５ａ，３５ｂを設けている。この抵抗素子配
線３５ａ，３５ｂは複数回折り返され、その両端が窪み
１４の外側に配置されている。この抵抗素子配線３５
ａ，３５ｂに電流を流すことにより、発熱する。つま
り、抵抗素子配線３５ａ，３５ｂはヒータ線を構成し、
半導体装置全体では、マイクロヒータ，フローセンサを
構成している。

【００５１】また、一方の抵抗素子配線（第１の抵抗素
子）３５ａが過熱させるもので、他方の抵抗素子配線
（第２の抵抗素子）３５ｂが温度の変化を捉えるように
機能させる（温度変化により抵抗値が変化するので、そ
れを検出する）ように構成してもよい。

【００５２】また、誘電体薄膜１２の上面に形成するの
は、上記のように抵抗素子配線に限ることはなく、図１
８に示すように、通電して発熱するヒータとして機能さ
せるための抵抗素子配線３５と、温度の変化を捉える熱
電変換素子としての熱電対３６を形成するように構成し
ても良い。

【００５３】そして、いずれの場合も、第１エッチング
ホール１６が窪み１４の中央部位を横断するように１本
設けられるものの、窪み１４の上方の誘電体薄膜１２の
うちで、各エッチングホール１６，１７で区切られる領
域に着目すると、２つの大きな長方形状となり、その長
方形の領域にそれぞれ抵抗素子配線３５ａ，３５ｂ，３
５や、熱電対３６を配置することができる。つまり、十
分大きな領域に配線を引き回すことができ、高出力化が
可能となる。

【００５４】しかも、図から明らかなように、抵抗素子
配線３５ａ，３５ｂ，３５，熱電対３６の配線方向が、
デバイスのダイシング方向に対して平行とすることがで
き、実装時に測定対象物の流体の流れ方向と、半導体装
置とを平行にすることができ、作業効率が上がる。

【００５５】そして、図１７，図１８に示す構造の半導
体装置において、窪み１４を製造するには、上記した各
実施の形態と同様に、誘電体薄膜１２にエッチングホー
ルを形成した状態でシリコン基板をエッチング液に浸
す。すると、まず各エッチングホール１６，１７により
露出するシリコン基板表面と、斜辺と直交する方向に向
かってエッチングが進み、Ｈ字状に除去される。

【００５６】これにより、（４１１）面が出現するの
で、図１９中破線で示すように、その（４１１）面に向
かってエッチングが進み、最終的には（１００）面に支
配されてエッチングが進む。よって、矩形状の窪み１４
が形成される。なお、その他の構成並びに作用効果及び
エッチングの動作原理等は、上記した各実施の形態並び
にその変形例と同様であるのでその詳細な説明を省略す
る。

【００５７】なお、上記した各実施の形態では、第１，
第２エッチングホール１６，１７の配置レイアウトは、
十字状とＨ字状としたが、本発明はこれに限ることはな
く、例えば、第１エッチングホールを誘電体薄膜の周縁
に位置させ、全体としてコ字状（１列の第１エッチング
ホールの両端にそれぞれ第２エッチングホールを設け
る）としたり、Ｌ字状（１列の第１エッチングホールの
一方の端部に第２エッチングホールを設ける）等の他各
種のパターンを採ることができる。

【００５８】

【発明の効果】以上のように、本発明に係る半導体装置
では、第１，第２エッチングホールで区切られる誘電体
薄膜上の領域が、矩形状となって配線パターンが単純と
なる。よって、配線パターンが切断されるおそれも可及
的に抑制し、歩留まりが向上する。しかも、直線部分を
多くとれ、折曲する回数も少なくできるので、配線の抵
抗値が下げられ、小型化を図ることができる。

【００５９】しかも、エッチングホールを介してエッチ
ングして窪みを製造する際に、（４１１）面の最速エッ
チングを利用できるので、結果として短時間で窪みを製
造することができる。

【００６０】特に、請求項２のように構成すると、窪み
に対向する誘電体薄膜の表面を４つの矩形状の領域に均
等に配置できるので、回路パターンの配置レイアウトが
容易に行える。

【００６１】また、請求項３のように構成すると、交差
部に設けたエッチングホールにより、交差部も迅速にエ
ッチングされ、また、エッチングホールにより除去され
た領域を介して第１，第２エッチングホールに基づいて
除去された領域が接続されればよいので、第１，第２エ
ッチングホールの形状や配置レイアウトの自由度も増
す。

【００６２】請求項４のように構成すると、第１エッチ
ングホール同士、及びまたは第２エッチングホール同士
の接続が容易に行え、各エッチングホールの形状・配置
レイアウトの自由度も増す。

【００６３】そして、具体的な半導体装置としての利用
を想定した場合、回路パターンを請求項５や請求項６の
ように構成することができ、その場合に、第１，第２エ
ッチングホールの配置レイアウトを請求項７のようにす
ると、効率良くしかも広範囲の領域にわたって抵抗素子
や熱電素子を配置できるので、好ましく、素子の高性能
化を招く。

【図面の簡単な説明】

【図１】本発明に係る半導体装置の好適な一実施の形態
を示す平面図である。

【図２】図１におけるＡ−Ａ線矢視断面図である。

【図３】エッチング（窪み作成）の作用を説明する図で
ある。

【図４】エッチング（窪み作成）の作用を説明する図で
ある。

【図５】エッチングホールの他の形態を示す図である。

【図６】エッチングホールの他の形態を示す図である。

【図７】エッチングホールの他の形態を示す図である。

【図８】具体的なエッチング行程を示す図である。

【図９】具体的なエッチング行程を示す図である。

【図１０】具体的なエッチング行程を示す図である。

【図１１】具体的なエッチング行程を示す図である。

【図１２】具体的なエッチング行程を示す図である。

【図１３】具体的なエッチング行程を示す図である。

【図１４】具体的なエッチング行程を示す図である。

【図１５】具体的なエッチング行程を示す図である。

【図１６】具体的なエッチング行程を示す図である。

【図１７】本発明に係る半導体装置の好適な別の実施の
形態を示す平面図である。

【図１８】本発明に係る半導体装置の好適なさらに別の
実施の形態を示す平面図である。

【図１９】図１７，図１８に示す半導体装置における窪
みの製造工程を説明する図である。

【符号の説明】

１０ シリコン基板 １２ 誘電体薄膜 １４ 窪み １５ エッチングホール １６ 第１エッチングホール １７ 第２エッチングホール ３０ 補助エッチングホール

フロントページの続き (72)発明者 藤井 充 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内 Ｆターム(参考） 5F043 AA02 FF04

Claims (7)

【特許請求の範囲】
1. 【請求項１】 （１００）面と＜１１０＞方向を有し、
   （１００）面に平行な表面に異方性エッチングで形成さ
   れた窪みを有する半導体基板と、 前記窪みを覆うように前記半導体基板に設けられた誘電
   体薄膜と、 前記誘電体薄膜上に所定形状の抵抗素子と熱電変換素子
   の少なくとも一方を有する回路パターンとを備え、 前記窪みに対向する前記誘電体薄膜には、＜１１０＞方
   向に延びる第１エッチングホールと、＜−１１０＞方向
   に延びる第２エッチングホールが形成され、 前記第１，第２エッチングホールの形状が、前記＜１１
   ０＞，＜−１１０＞に対して傾斜する辺を有し、 前記第１，第２エッチングホールの頂点を通る仮想長方
   形が、直接或いは間接的に連続するように形成されたこ
   とを特徴とする半導体装置。
2. 【請求項２】 前記第１，第２エッチングホールは、前
   記窪みの中央で交差することを特徴とする請求項１に記
   載の半導体装置。
3. 【請求項３】 前記第１のエッチングホールと、前記第
   ２のエッチングホールの交差部に、別のエッチングホー
   ルを設けたこと特徴とする請求項１または２に記載の半
   導体装置。
4. 【請求項４】 隣接する前記第１のエッチングホール同
   士、或いは、隣接する前記第２のエッチングホール同士
   の連結部分に補助エッチングホールを設けたことを特徴
   とする請求項１〜３のいずれか１項に記載の半導体装
   置。
5. 【請求項５】 前記回路パターンは、前記誘電体薄膜上
   に所定形状の一定の発熱作用のある第１の抵抗素子と、
   温度の変化を捉える第２の抵抗素子を備えたものである
   ことを特徴とする請求項１，３，４のいずれか１項に記
   載の半導体装置。
6. 【請求項６】 前記回路パターンは、前記誘電体薄膜上
   に所定形状の一定の発熱作用のある第１の抵抗素子と、
   温度の変化を捉える熱電変換素子を備えたものであるこ
   とを特徴とする請求項１，３，４のいずれか１項に記載
   の半導体装置。
7. 【請求項７】 連続する第１のエッチングホールの終端
   に、前記第２のエッチングホールを設けたことを特徴と
   する請求項５または６に記載の半導体装置。